JP4367777B2 - 電源回路、および制御装置 - Google Patents

電源回路、および制御装置 Download PDF

Info

Publication number
JP4367777B2
JP4367777B2 JP2005087420A JP2005087420A JP4367777B2 JP 4367777 B2 JP4367777 B2 JP 4367777B2 JP 2005087420 A JP2005087420 A JP 2005087420A JP 2005087420 A JP2005087420 A JP 2005087420A JP 4367777 B2 JP4367777 B2 JP 4367777B2
Authority
JP
Japan
Prior art keywords
circuit
regulator
power supply
output
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005087420A
Other languages
English (en)
Other versions
JP2006268591A (ja
Inventor
千代治 工藤
Original Assignee
株式会社コスモデザイン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社コスモデザイン filed Critical 株式会社コスモデザイン
Priority to JP2005087420A priority Critical patent/JP4367777B2/ja
Publication of JP2006268591A publication Critical patent/JP2006268591A/ja
Application granted granted Critical
Publication of JP4367777B2 publication Critical patent/JP4367777B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Head (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本発明は、単一のICチップに異なる電圧を出力する複数のレギュレータを設けた、電源回路、および制御装置に関するものである。
電源回路のIC化に伴い、安定化電源として種々の出力電圧が得られる3端子レギュレータが各方面で使用されている。例えば、デジタル家電機器やパーソナルコンピュータ(PC)の周辺機器(CPUやDSPなど)に、レギュレータの出力電圧が供給される。このようなデジタル家電機器の例として、DVD(Digital Video Decoder)があげられる。
現行のDVDに対して、次世代DVDと称される技術が開発されている。次世代DVDには、「HD−DVD」と、「Blu−ray(ブルーレイ)」と言う2つの規格が存在している。双方の規格とも、光ディスクメディアの大容量化・高密度化に対応させる為に、従来のDVD機で用いられていた波長650nmの赤色半導体レーザーより、波長の短い波長405nmの青色(青紫色)の半導体レーザーダイオードを使用する。また、これらの次世代DVD機では、従来DVDメディアの記録・再生の互換対応として、赤色と青色の2種の半導体レーザーダイオードをヘッド部に搭載して、双方の半導体レーザーを切り替えて使用することが考えられている。
次に、前記赤色と青色の2種の半導体レーザーダイオードをヘッド部に搭載した例を説明する。図2は、次世代DVD機器と従来DVD機器の記録・再生互換が可能なヘッド50の構成例を示す説明図である。図2において、51は赤色半導体レーザーダイオード、52は青色半導体レーザーダイオード、53、54はレンズ、55はプリズム、56は波長選択性開口部、57は非球面レンズ、58は光ディスクメディアである。
赤色半導体レーザーダイオード51の電源電圧は、5V〜5.5Vを必要としている。また、青色半導体レーザーダイオード52の電源電圧は、例えば、7V〜9Vが必要とされている。したがって、次世代DVD機器を動作させるためには2電圧を供給する電源回路が必要となり、複数のレギュレータを設けて、各レギュレータにそれぞれの半導体レーザーダイオードを接続している。
次世代DVD機器において、同時に2種の光ディスクメディアに記録・再生を行う事は無いので、赤色と青色の2種の半導体レーザーダイオードは、片方がレーザー光を発している際には、もう片方は停止している。但し、レーザー光を発していなくても、電源に接続されて電力が供給されている限り、待機電流として微量の電力が消費される。
このように、微量とはいえ電力を供給している限り、半導体レーザーダイオードの内部素子が消耗していく事になる。赤色半導体レーザーダイオードに比べると、青色半導体レーザーダイオードは、まだ動作寿命が短く、価格も非常に高価である。次世代DVD機器の製品寿命を延ばすには、この半導体レーザーダイオードの延命の工夫が必要である。しかしながら、従来は複数のレギュレータから異なる電圧が供給される負荷、例えば次世代DVD機器の低消費電力化・寿命延命が考慮されていなかったという問題があった。
本発明は、従来技術のこのような問題点に鑑みてなされたものであり、その目的は、負荷の低消費電力化・寿命延命を可能とするレギュレータICを設けた電源回路、および制御装置を提供することである。
上記目的を達成する本発明の電源回路は、ICチップに、出力電圧が異なる複数のレギュレータ回路と、3ステートバッファから出力されるハイレベル、ローレベル、ハイインピーダンスの3種の制御信号を入力する入力端子と、前記制御信号のハイレベルを検出するハイレベル検出回路と、前記制御信号のローレベルを検出するローレベル検出回路と、前記ハイレベル検出回路およびローレベル検出回路にそれぞれ接続される論理回路とを実装し、前記制御信号に応じて前記各レギュレータ回路の動作を制御する電源回路において、前記各レギュレータ回路は、前記制御信号に応じて、一方のレギュレータが動作しているときに他方のレギュレータは動作を停止し、またはいずれのレギュレータも動作を停止することを特徴とする
また、本発明の電源回路は、前記論理回路は、前記一方のレギュレータ回路に接続される反転回路と、前記他方のレギュレータ回路に接続されるAND回路であることを特徴とする。
また、本発明の電源回路は、前記一方のレギュレータ回路に赤色半導体レーザーダイオードを接続し、他方のレギュレータ回路に青色半導体レーザーダイオードを接続したことを特徴とする。
また、本発明の電源回路は、前記3ステートバッファの出力信号が出力される端子と、前記制御信号を入力するICチップの端子間に、設定電圧を分圧する抵抗値が等しい分圧抵抗を接続したことを特徴とする
また、本発明の電源回路は、前記各レギュレータ回路に接続される前記ICチップの外付抵抗を設け、前記各レギュレータ回路の出力電圧を任意に設定することを特徴とする。
また、本発明の電源回路は、前記各レギュレータ回路に過電流保護回路およびシャットダウン回路を設けたことを特徴とする。
また、本発明の電源回路は、前記各レギュレータ回路に設けたコンパレータに共通の基準電圧発生回路を接続したことを特徴とする。
また、本発明の電源回路は、前記ハイレベル検出回路、およびローレベル検出回路にそれぞれオープンコレクタ出力のトランジスタを設け、前記各トランジスタのコレクタはプルアップ抵抗を介して前記論理回路に接続されることを特徴とする。
本発明の制御装置は、出力電圧が異なる複数のレギュレータ回路と、制御信号を入力する入力端子と、前記制御信号のハイレベルを検出するハイレベル検出回路と、前記制御信号のローレベルを検出するローレベル検出回路と、前記ハイレベル検出回路およびローレ
ベル検出回路にそれぞれ接続される論理回路とをICチップに実装した電源回路、およびハイレベル、ローレベル、ハイインピーダンスの3種の制御信号を出力する3ステートバッファを有する制御回路とを備え、前記ICチップの入力端子と前記制御回路の出力端子とをリード線で接続し、前記ICチップに入力される制御信号に応じて前記各レギュレータ回路の動作を制御する制御装置において、前記各レギュレータ回路は、前記制御信号に応じて、一方のレギュレータが動作しているときに他方のレギュレータは動作を停止し、またはいずれのレギュレータも動作を停止することを特徴とする。

本発明の電源回路は、複数のレギュレータ回路を単一のICチップに実装して異なる電圧を負荷に出力するものである。この際に、負荷、例えば、次世代DVDに用いられる赤色半導体レーザーダイオードと青色半導体レーザーダイオードが同時にオンになる制御モードが無いので、誤動作を防ぐ事が出来る。また、負荷の低消費電力化・寿命延命を可能とすることができる。さらに、赤色半導体レーザーダイオードと青色半導体レーザーダイオードの電源回路をそれぞれ単品のレギュレータで構成する場合と比較して、1つのICチップに各レギュレータを内蔵する事で、部品点数の削減、省スペース化、低コスト化が可能となる。
なお、ICチップに設けた単一のオン/オフ端子に制御信号を入力させているので、制御信号を形成する制御回路、例えばCPUのI/Oポート、およびレギュレータのピン数を減らす事が出来る。
以下、図により本発明の実施形態を説明する。本発明は、単一のICチップに異なる電圧を出力する複数のレギュレータを設け、次世代DVDなどの負荷に電圧を供給する際に、一方のレギュレータが動作している場合には、他方のレギュレータは動作しないように論理回路を設けている。また、3ステートバッファからの制御信号をICチップに設けた単一のオン/オフ端子に入力させて、各レギュレータの制御を行っている。
図1は、本発明の実施形態を示す回路図である。図1において、電源回路1は、ICチップ2に、レギュレータ回路1(A)、ハイレベル電圧検出回路(B)、ローレベル電圧検出回路(C)、レギュレータ回路2(D)を実装している。また、ICチップ2をオーバーヒートから保護するために過熱保護回路18が設けられている。20は、電源回路1のレギュレータ回路1(A)、レギュレータ回路2(D)の制御信号を出力する制御回路で、例えばCPUを用いている。
ICチップ2の外周には、レギュレータ回路1(A)の入力電源電圧Vcc1が入力される端子Vcc1、青色半導体レーザー用電源として9Vが出力される出力端子Vout1、外付け抵抗24(Rext1)が接続される端子VoDN1、前記制御回路20の制御信号が入力されるオン/オフ端子(ON/OFF)、外付け抵抗25(Rext2)が接続される端子VoUP2、赤色半導体レーザー用電源として5Vが出力される出力端子Vout2、レギュレータ回路2(D)の入力電源電圧Vcc2が入力される端子Vcc2、接地端子GNDが設けられている。端子Vcc1、出力端子Vout1、出力端子Vout2、端子Vcc2に接続されるC1〜C4はノイズ除去用のコンデンサである。
レギュレータ回路1には、パワートランジスタ(TR1)3、コンパレータ4、過電流保護回路(OCL)5、シャットダウン回路6、分圧抵抗(R5、R6)が設けられている。コンパレータ4の反転入力端子には、前記分圧抵抗R5とR6の結節点の電圧が入力される。また、コンパレータ4の非反転入力端子には、基準電圧(Vref1)発生回路17の基準電圧が入力される。
パワートランジスタ3のコレクタには入力電源電圧Vcc1が入力される。また、パワートランジスタ3のエミッタは、過電流保護回路(OCL)5を介してレギュレータ回路1の出力端子Vout1に接続されている。過電流保護回路(OCL)5は、パワートランジスタ(TR1)3から規定値を超える電流が、出力端子Vout1から負荷の青色半導体レーザーダイオードに流出しないように保護する機能を有している。シャットダウン回路6は、Hレベルでイネーブル、Lレベルでディセーブルとなる。
レギュレータ回路2には、パワートランジスタ(TR4)7、コンパレータ8、シャットダウン回路9、過電流保護回路(OCL)10、分圧抵抗(R7、R8)が設けられている。コンパレータ8の反転入力端子には、前記分圧抵抗R7とR8の結節点の電圧が入力される。また、コンパレータ8の非反転入力端子には、基準電圧(Vref1)発生回路17の基準電圧が入力される。基準電圧(Vref1)発生回路17は、レギュレータ回路1およびレギュレータ回路2に共通の基準電圧(Vref1)を供給するので、コストを低減できる。パワートランジスタ(TR4)7、シャットダウン回路9、過電流保護回路(OCL)10の機能は、レギュレータ回路1で説明したとおりである。
ハイレベル電圧検出回路(B)には、コンパレータ11、トランジスタ(TR2)12が設けられている。コンパレータ11の非反転入力端子には、ICチップ2に設けたオン/オフ端子からの電圧が入力され、2.4V以上の電圧を検出する。また、コンパレータ11の反転入力端子には、基準電圧発生回路19aの基準電圧が入力される。トランジスタ(TR2)12はオープンコレクタの出力であり、コレクタはICチップ2の内部に設けられたプルアップ抵抗R1、反転回路15、AND回路16に接続される。ハイレベル電圧検出回路(B)の機能については後述する。
ローレベル電圧検出回路(C)には、コンパレータ13、トランジスタ(TR3)14が設けられている。コンパレータ13の反転入力端子には、前記オン/オフ端子からの電圧が入力され、0.8V以下の電圧を検出する。また、コンパレータ13の非反転入力端子には、基準電圧発生回路19bの基準電圧が入力される。トランジスタ(TR3)14はオープンコレクタの出力であり、コレクタはICチップ2の内部に設けられたプルアップ抵抗R2、AND回路16に接続される。ローレベル電圧検出回路(C)の機能についても後述する。
20はCPUなどで構成される制御回路で、3ステートバッファ21を有している。制御回路20とICチップ2のオン/オフ端子間には、設定電圧が3.3Vの電源に接続されている分圧抵抗R3、R4が設けられている。制御回路20にはI/Oポート22が設けられており、制御信号をI/Oポート(出力端子)22からリード線により、分圧抵抗R3、R4を介してICチップ2のオン/オフ端子(入力端子)に出力する。
3ステートバッファ21は、バッファ・イネーブル信号がLレベルの場合、I/Oポート22の出力Yは、ハイインピーダンス状態となる。ここで前記分圧抵抗23のR3=R4とした場合、3.3Vの中間電圧であるVon/off=l.65Vが、ICチップ2のオン/オフ端子に入力される。バッファ・イネーブル信号がHレベルの場合、バッファ入力A=バッファ出力Yとなる。
ここで、バッファ入力A=Hレベルであれば、Von/off=Hレベルであり、バッファ入力A=Lレベルであれば、Von/off=Lレベルとなる。このように、制御回路20に3ステートバッファ21を設けることにより、ICチップ2の1個のオン/オフ端子で3つの制御モードをレギュレータ回路1、レギュレータ回路2に供給することが可能となる。このように、制御回路20の前記出力端子と、電源回路1のICチップ2に設けた前記入力端子とをリード線で接続して、3ステートバッファ21からの制御信号をICチップ2に入力することにより、レギュレータ回路1、レギュレータ回路2の出力電圧を制御する制御装置が得られる。
図1の回路構成例では、レギュレータ回路1が、青色半導体レーザーダイオードの電源用LDOレギュレータ回路となり、レギュレータ回路2が、赤色半導体レーザーダイオードの電源用LDOレギュレータ回路となる。前記のように、ICチップ2のオン/オフ端子に入力される制御回路20から出力される信号で、2つのLDOレギュレータ回路のオン/オフ制御を行う。
オン/オフ端子から入力される制御信号のVon/off=Hレベル(2.4V以上)となると、ハイレベル検出回路Bに設けたコンパレータ11の出力がHレベルになり、トランジスタ(TR2)12のコレクタ側の出力はLレベルとなる。この際にローレベル検出回路Cに設けたコンパレータ13の出力はLレベルである。
次に、トランジスタ(TR2)12の出力信号は反転回路15を通してHレベルとなり、レギュレータ回路1のシャットダウン回路6がHレベルとなるので、コンパレータ4が動作してレギュレータ回路1の出力はオンになる。この時、ローレベル検出回路Cに設けたコンパレータ13の出力はLレベルであり、トランジスタ(TR3)14のコレクタ側の出力はHレベルとなり、AND回路16の出力がLレベルとなるのでシャットダウン回路9はLレベルとなり、コンパレータ8は動作せずレギュレータ回路2の出力はオフになっている。
オン/オフ端子から入力される信号のVon/off=Lレベル(0.8V以下)となると、ローレベルタ検出回路Cに設けたコンパレータ13の出力がHレベルになり、トランジスタ(TR3)14のコレクタ側の出力はLレベルとなる。また、ハイレベル検出回路Bに設けたコンパレータ11の出力がLレベルになり、トランジスタ(TR2)12のコレクタ側の出力はHレベルとなる。このため、AND回路16の出力はLレベルとなり、シャットダウン回路9はLレベルとなるのでコンパレータ8は動作せずレギュレータ回路2の出力はオフになる。この時、前記のようにハイレベル検出回路Bに設けたコンパレータ11の出力がLレベルで、レギュレータ回路1の出力もオフになっている。
オン/オフ端子から入力される信号のVon/off=中間電圧(1.65V)になると、コンパレータ11、13の出力はLレベルで、トランジスタ(TR2、TR3)のコレクタ出力は、ICチップ2の内部に形成しているプルアップ抵抗R1、R2によりHレベルになる。このため、AND回路16の出力はHレベルとなり、シャトダウン回路9がHレベルとなりコンパレータ8が動作して、レギュレータ回路2の出力をオンにする。この時、反転回路15の出力はLレベルでありレギュレータ回路1の出力はオフになっている。以上の制御回路20によるレギュレータ回路1、2のオンオフ制御をまとめると、表1の様な制御モードとなる。
Figure 0004367777
図1の構成例では、電源投入時に3ステートバッファ21はハイインピーダンスとなっているので、赤色半導体レーザーダイオードをオンとしているが、制御回路20からの信号で青色半導体レーザーダイオードのオンと赤色半導体レーザーダイオードのオフを切り替えられる構成としている。また、赤色半導体レーザーダイオードと青色半導体レーザーダイオードの両者をオフとすることができる。この制御モードの組み合わせは、IC内部の論理回路(AND回路16・反転回路15等)を変更する事により任意に設定できる。また、図1の構成例では、青色半導体レーザーダイオード用の出力電圧値と、赤色半導体レーザーダイオード用の出力電圧値を外付け抵抗Rext1、Rext2で調整できる。
レギュレータ回路1からのVoutlの電圧値は、Rext1=0Ωで標準出力電圧値が得られる。また、外付け抵抗Rextlを接続することにより出力電圧を減電圧調整する。この際の出力電圧VoutT1は、
VoutT1=基準電圧1(Vref1)×(R5+R6+Rext1)/(R6+Rext1)、となる。このように、外付け抵抗Rextlを接続することにより、Vout1を9Vから7Vの範囲で調整する事が可能となる。
同様に、レギュレータ回路2からのVout2の電圧値は、Rext2=0Ωで標準出力電圧値となる。外付け抵抗Rext2を接続する事で、出力電圧を加電圧調整出来る。この際の出力電圧VoutT2は、
VoutT2=基準電圧1(Vref1)×(R7+R8+Rext2)/(R8)、となる。このように、外付け抵抗Rext2を接続することにより、Vout2を5Vから5.5Vの範囲で調整する事が可能となる。
前述の通り、赤色半導体レーザーダイオードの電源電圧は、5V〜5.5Vであり、青色半導体レーサーダイオードの電源電圧は、7V〜9Vが必要となっている。本発明の実施形態によれ
ばこのような要請に対応できる。しかも、赤色および青色の一方の半導体レーザーダイオードに電圧が供給されている期間に、他方の半導体レーザーダイオードの電圧供給が遮断されているので、安全に動作させることが可能である。今後、セット機器の仕様及び、機器の進化に合わせて、この電圧値も変化するものと考えられるが、本発明によれば任意の電圧を出力することができる。
以上、本発明の実施形態について説明した。本発明はこれら実施例に限定されず種々の変形が可能である。例えば、レギュレータ回路1、レギュレータ回路2の出力電圧を、次世代DVDの半導体レーザーダイオード以外の負荷にも供給する構成とすることもできる。
以上説明したように、本発明によれば、異なる電圧を供給する複数のレギュレータ回路をICチップに実装し、レギュレータ回路からの出力電圧を負荷に供給する際に低消費電力化が図れるとともに、寿命延命を可能とする電源回路、および制御装置を提供することができる。
本発明の実施形態を示す回路図である。 次世代DVDの例を示す説明図である。
符号の説明
1・・・電源回路、2・・・ICチップ、3、7・・・パワートランジスタ、4、8、11、13・・・コンパレータ、5、10・・・過電流保護回路、6、9・・・シャットダウン回路、15・・・反転回路、16・・・AND回路、17・・・基準電圧発生回路、18・・・過熱保護回路、20・・・制御回路、21・・・3ステートバッファ、A・・・レギュレータ回路1、B・・・ハイレベル検出回路、C・・・ローレベル検出回路、D・・・レギュレータ回路2

Claims (9)

  1. ICチップに、出力電圧が異なる複数のレギュレータ回路と、3ステートバッファから出力されるハイレベル、ローレベル、ハイインピーダンスの3種の制御信号を入力する入力端子と、前記制御信号のハイレベルを検出するハイレベル検出回路と、前記制御信号のローレベルを検出するローレベル検出回路と、前記ハイレベル検出回路およびローレベル検出回路にそれぞれ接続される論理回路とを実装し、前記制御信号に応じて前記各レギュレータ回路の動作を制御する電源回路において、
    前記各レギュレータ回路は、前記制御信号に応じて、一方のレギュレータが動作しているときに他方のレギュレータは動作を停止し、またはいずれのレギュレータも動作を停止することを特徴とする、電源回路。
  2. 前記論理回路は、前記一方のレギュレータ回路に接続される反転回路と、前記他方のレギュレータ回路に接続されるAND回路であることを特徴とする、請求項1に記載の電源回路。
  3. 前記一方のレギュレータ回路に赤色半導体レーザーダイオードを接続し、他方のレギュレータ回路に青色半導体レーザーダイオードを接続したことを特徴とする、請求項1または請求項2に記載の電源回路。
  4. 前記3ステートバッファの出力信号が出力される端子と、前記制御信号を入力するICチップの端子間に、設定電圧を分圧する抵抗値が等しい分圧抵抗を接続したことを特徴とする、請求項1ないし請求項3のいずれかに記載の電源回路。
  5. 前記各レギュレータ回路に接続される前記ICチップの外付抵抗を設け、前記各レギュレータ回路の出力電圧を任意に設定することを特徴とする、請求項1ないし請求項5のいずれかに記載の電源回路。
  6. 前記各レギュレータ回路に過電流保護回路およびシャットダウン回路を設けたことを特徴とする、請求項1ないし請求項5のいずれかに記載の電源回路。
  7. 前記各レギュレータ回路に設けたコンパレータに共通の基準電圧発生回路を接続したことを特徴とする、請求項1ないし請求項6のいずれかに記載の電源回路。
  8. 前記ハイレベル検出回路、およびローレベル検出回路にそれぞれオープンコレクタ出力のトランジスタを設け、前記各トランジスタのコレクタはプルアップ抵抗を介して前記論理回路に接続されることを特徴とする、請求項1ないし請求項7のいずれかに記載の電源回路。
  9. 出力電圧が異なる複数のレギュレータ回路と、制御信号を入力する入力端子と、前記制御信号のハイレベルを検出するハイレベル検出回路と、前記制御信号のローレベルを検出するローレベル検出回路と、前記ハイレベル検出回路およびローレベル検出回路にそれぞれ接続される論理回路とをICチップに実装した電源回路、およびハイレベル、ローレベル、ハイインピーダンスの3種の制御信号を出力する3ステートバッファを有する制御回路とを備え、前記ICチップの入力端子と前記制御回路の出力端子とをリード線で接続し、前記ICチップに入力される制御信号に応じて前記各レギュレータ回路の動作を制御する制御装置において、
    前記各レギュレータ回路は、前記制御信号に応じて、一方のレギュレータが動作しているときに他方のレギュレータは動作を停止し、またはいずれのレギュレータも動作を停止することを特徴とする、制御装置。
JP2005087420A 2005-03-25 2005-03-25 電源回路、および制御装置 Active JP4367777B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005087420A JP4367777B2 (ja) 2005-03-25 2005-03-25 電源回路、および制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005087420A JP4367777B2 (ja) 2005-03-25 2005-03-25 電源回路、および制御装置

Publications (2)

Publication Number Publication Date
JP2006268591A JP2006268591A (ja) 2006-10-05
JP4367777B2 true JP4367777B2 (ja) 2009-11-18

Family

ID=37204469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005087420A Active JP4367777B2 (ja) 2005-03-25 2005-03-25 電源回路、および制御装置

Country Status (1)

Country Link
JP (1) JP4367777B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012147139A1 (ja) * 2011-04-26 2012-11-01 パナソニック株式会社 半導体集積回路システムおよびそれを備えた電子機器、電気製品、移動体
CN107317575A (zh) * 2016-04-27 2017-11-03 上海贝岭股份有限公司 多电平控制电路

Also Published As

Publication number Publication date
JP2006268591A (ja) 2006-10-05

Similar Documents

Publication Publication Date Title
JP4237696B2 (ja) レギュレータ回路
JP4350568B2 (ja) 内部電圧発生回路
JPWO2006137303A1 (ja) 半導体レーザ駆動回路、並びに半導体レーザ駆動回路を備える光ディスク装置及び集積回路
US20100219783A1 (en) Motor drive circuit
JP4367777B2 (ja) 電源回路、および制御装置
JP7352086B2 (ja) レギュレータ用半導体集積回路およびファンモータシステム
JP6702413B2 (ja) 半導体装置
JP2006318326A (ja) 電源回路
KR100794994B1 (ko) 내부전압 발생회로
JP5499792B2 (ja) センサ用出力集積回路およびセンサ装置
JP2006309912A (ja) 光ディスク装置および光ディスク装置の記録再生方法
JP2006523880A (ja) 動作条件検出手段を有する電圧調整システム
US7164700B2 (en) Laser driving circuit
JPWO2004003913A1 (ja) 情報記憶装置
US8275012B2 (en) Laser diode read driver
JPWO2019026295A1 (ja) 電源装置、および、電源装置の制御方法
KR100555509B1 (ko) 선택적 전압 레퍼런스로 소모 전력을 절감하는 내부 전압변환기, 이를 구비한 반도체 장치 및 그 방법
JP4756701B2 (ja) 電源電圧検出回路
JP2011061024A (ja) 半導体装置
US9753515B2 (en) Anti-deadlock circuit for voltage regulator and associated power system
JP4558738B2 (ja) 入力回路
JP2019180044A (ja) オーディオアンプ、それを用いたオーディオ出力装置および電子機器、ならびにオーディオアンプの保護方法
JP7413082B2 (ja) 監視電圧閾値切替回路、リセット監視システム、制御信号生成回路が行う処理方法及びプログラム
JP5546476B2 (ja) 電気回路
JP2008043113A (ja) 電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070112

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090820

R150 Certificate of patent or registration of utility model

Ref document number: 4367777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250