JP4367777B2 - 電源回路、および制御装置 - Google Patents
電源回路、および制御装置 Download PDFInfo
- Publication number
- JP4367777B2 JP4367777B2 JP2005087420A JP2005087420A JP4367777B2 JP 4367777 B2 JP4367777 B2 JP 4367777B2 JP 2005087420 A JP2005087420 A JP 2005087420A JP 2005087420 A JP2005087420 A JP 2005087420A JP 4367777 B2 JP4367777 B2 JP 4367777B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- regulator
- power supply
- output
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Optical Head (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
ベル検出回路にそれぞれ接続される論理回路とをICチップに実装した電源回路、およびハイレベル、ローレベル、ハイインピーダンスの3種の制御信号を出力する3ステートバッファを有する制御回路とを備え、前記ICチップの入力端子と前記制御回路の出力端子とをリード線で接続し、前記ICチップに入力される制御信号に応じて前記各レギュレータ回路の動作を制御する制御装置において、前記各レギュレータ回路は、前記制御信号に応じて、一方のレギュレータが動作しているときに他方のレギュレータは動作を停止し、またはいずれのレギュレータも動作を停止することを特徴とする。
VoutT1=基準電圧1(Vref1)×(R5+R6+Rext1)/(R6+Rext1)、となる。このように、外付け抵抗Rextlを接続することにより、Vout1を9Vから7Vの範囲で調整する事が可能となる。
VoutT2=基準電圧1(Vref1)×(R7+R8+Rext2)/(R8)、となる。このように、外付け抵抗Rext2を接続することにより、Vout2を5Vから5.5Vの範囲で調整する事が可能となる。
ばこのような要請に対応できる。しかも、赤色および青色の一方の半導体レーザーダイオードに電圧が供給されている期間に、他方の半導体レーザーダイオードの電圧供給が遮断されているので、安全に動作させることが可能である。今後、セット機器の仕様及び、機器の進化に合わせて、この電圧値も変化するものと考えられるが、本発明によれば任意の電圧を出力することができる。
Claims (9)
- ICチップに、出力電圧が異なる複数のレギュレータ回路と、3ステートバッファから出力されるハイレベル、ローレベル、ハイインピーダンスの3種の制御信号を入力する入力端子と、前記制御信号のハイレベルを検出するハイレベル検出回路と、前記制御信号のローレベルを検出するローレベル検出回路と、前記ハイレベル検出回路およびローレベル検出回路にそれぞれ接続される論理回路とを実装し、前記制御信号に応じて前記各レギュレータ回路の動作を制御する電源回路において、
前記各レギュレータ回路は、前記制御信号に応じて、一方のレギュレータが動作しているときに他方のレギュレータは動作を停止し、またはいずれのレギュレータも動作を停止することを特徴とする、電源回路。 - 前記論理回路は、前記一方のレギュレータ回路に接続される反転回路と、前記他方のレギュレータ回路に接続されるAND回路であることを特徴とする、請求項1に記載の電源回路。
- 前記一方のレギュレータ回路に赤色半導体レーザーダイオードを接続し、他方のレギュレータ回路に青色半導体レーザーダイオードを接続したことを特徴とする、請求項1または請求項2に記載の電源回路。
- 前記3ステートバッファの出力信号が出力される端子と、前記制御信号を入力するICチップの端子間に、設定電圧を分圧する抵抗値が等しい分圧抵抗を接続したことを特徴とする、請求項1ないし請求項3のいずれかに記載の電源回路。
- 前記各レギュレータ回路に接続される前記ICチップの外付抵抗を設け、前記各レギュレータ回路の出力電圧を任意に設定することを特徴とする、請求項1ないし請求項5のいずれかに記載の電源回路。
- 前記各レギュレータ回路に過電流保護回路およびシャットダウン回路を設けたことを特徴とする、請求項1ないし請求項5のいずれかに記載の電源回路。
- 前記各レギュレータ回路に設けたコンパレータに共通の基準電圧発生回路を接続したことを特徴とする、請求項1ないし請求項6のいずれかに記載の電源回路。
- 前記ハイレベル検出回路、およびローレベル検出回路にそれぞれオープンコレクタ出力のトランジスタを設け、前記各トランジスタのコレクタはプルアップ抵抗を介して前記論理回路に接続されることを特徴とする、請求項1ないし請求項7のいずれかに記載の電源回路。
- 出力電圧が異なる複数のレギュレータ回路と、制御信号を入力する入力端子と、前記制御信号のハイレベルを検出するハイレベル検出回路と、前記制御信号のローレベルを検出するローレベル検出回路と、前記ハイレベル検出回路およびローレベル検出回路にそれぞれ接続される論理回路とをICチップに実装した電源回路、およびハイレベル、ローレベル、ハイインピーダンスの3種の制御信号を出力する3ステートバッファを有する制御回路とを備え、前記ICチップの入力端子と前記制御回路の出力端子とをリード線で接続し、前記ICチップに入力される制御信号に応じて前記各レギュレータ回路の動作を制御する制御装置において、
前記各レギュレータ回路は、前記制御信号に応じて、一方のレギュレータが動作しているときに他方のレギュレータは動作を停止し、またはいずれのレギュレータも動作を停止することを特徴とする、制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005087420A JP4367777B2 (ja) | 2005-03-25 | 2005-03-25 | 電源回路、および制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005087420A JP4367777B2 (ja) | 2005-03-25 | 2005-03-25 | 電源回路、および制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006268591A JP2006268591A (ja) | 2006-10-05 |
JP4367777B2 true JP4367777B2 (ja) | 2009-11-18 |
Family
ID=37204469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005087420A Active JP4367777B2 (ja) | 2005-03-25 | 2005-03-25 | 電源回路、および制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4367777B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012147139A1 (ja) * | 2011-04-26 | 2012-11-01 | パナソニック株式会社 | 半導体集積回路システムおよびそれを備えた電子機器、電気製品、移動体 |
CN107317575A (zh) * | 2016-04-27 | 2017-11-03 | 上海贝岭股份有限公司 | 多电平控制电路 |
-
2005
- 2005-03-25 JP JP2005087420A patent/JP4367777B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006268591A (ja) | 2006-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4237696B2 (ja) | レギュレータ回路 | |
JP4350568B2 (ja) | 内部電圧発生回路 | |
JPWO2006137303A1 (ja) | 半導体レーザ駆動回路、並びに半導体レーザ駆動回路を備える光ディスク装置及び集積回路 | |
US20100219783A1 (en) | Motor drive circuit | |
JP4367777B2 (ja) | 電源回路、および制御装置 | |
JP7352086B2 (ja) | レギュレータ用半導体集積回路およびファンモータシステム | |
JP6702413B2 (ja) | 半導体装置 | |
JP2006318326A (ja) | 電源回路 | |
KR100794994B1 (ko) | 내부전압 발생회로 | |
JP5499792B2 (ja) | センサ用出力集積回路およびセンサ装置 | |
JP2006309912A (ja) | 光ディスク装置および光ディスク装置の記録再生方法 | |
JP2006523880A (ja) | 動作条件検出手段を有する電圧調整システム | |
US7164700B2 (en) | Laser driving circuit | |
JPWO2004003913A1 (ja) | 情報記憶装置 | |
US8275012B2 (en) | Laser diode read driver | |
JPWO2019026295A1 (ja) | 電源装置、および、電源装置の制御方法 | |
KR100555509B1 (ko) | 선택적 전압 레퍼런스로 소모 전력을 절감하는 내부 전압변환기, 이를 구비한 반도체 장치 및 그 방법 | |
JP4756701B2 (ja) | 電源電圧検出回路 | |
JP2011061024A (ja) | 半導体装置 | |
US9753515B2 (en) | Anti-deadlock circuit for voltage regulator and associated power system | |
JP4558738B2 (ja) | 入力回路 | |
JP2019180044A (ja) | オーディオアンプ、それを用いたオーディオ出力装置および電子機器、ならびにオーディオアンプの保護方法 | |
JP7413082B2 (ja) | 監視電圧閾値切替回路、リセット監視システム、制御信号生成回路が行う処理方法及びプログラム | |
JP5546476B2 (ja) | 電気回路 | |
JP2008043113A (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070112 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090610 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090819 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4367777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |