JP4364945B2 - バイポーラ半導体素子の製造方法 - Google Patents
バイポーラ半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4364945B2 JP4364945B2 JP51824398A JP51824398A JP4364945B2 JP 4364945 B2 JP4364945 B2 JP 4364945B2 JP 51824398 A JP51824398 A JP 51824398A JP 51824398 A JP51824398 A JP 51824398A JP 4364945 B2 JP4364945 B2 JP 4364945B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- short
- region
- lifetime
- lived
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Description
本発明は、a)nおよびb)pの一つである第1ドーピング型式に従ってドープした第1層を有するバイポーラ半導体素子の製造方法にして、上記第1層が、前記バイポーラ半導体素子の順方向伝導状態で、該第1層のドーピング型式と反対のドーピング型式の第2層から注入された少数電荷キャリアを有するようにされており、該製造方法が、上記第1層をエピタキシャル成長させる工程および上記第1層の少なくとも一の短寿命領域に該第1層の他の部分より上記少数電荷キャリアの寿命が短くなる構成を備える工程を含むバイポーラ半導体素子の製造方法に関する。
この発明は、ダイオード、サイリスタ、BJTおよびIGBTのような、あらゆる種類のバイポーラ半導体素子を含み、それらは、通常低濃度にドープしたn型ドリフト層である第1層に少数電荷キャリアを注入し、この素子の順方向伝導状態でのこの素子のV(I)特性が改善される結果になり、即ち、この素子は、ある値の電流を導通させるために低い順方向電圧でよいという共通の特徴を有する。しかし、例えば、ダイオードの場合、上記第1層にこれらの少数電荷キャリアが存在することは、この素子をターンオフしたとき逆回復する結果になり、即ち、逆阻止状態に切替えられ、それがある期間、所謂逆回復時間中、この素子の逆方向に逆電流が流れる結果になり、エネルギー損失を生じ、それが冷却問題に繋がることがある。GTOまたはIGBTのようにターンオフする種類の素子の場合、上記第1層に少数電荷キャリアが存在することは、素子をターンオフすると順方向に所謂テール電流が生ずる結果となる。この電流もエネルギー損失を生ずる。
従って、そのようなバイポーラ半導体素子では、伝導オン状態損失とスイッチングまたはターンオフ損失の間にトレードオフがあり、それで通常上記第1層の成長をその中の少数電荷キャリアの寿命が最高限度であるように行い、それによって伝導オン状態損失を少なくすることが可能である。この素子をターンオフしまたは逆阻止状態に切替えたとき、少数電荷キャリアの再結合を速め、それによってスイッチング損失を低めるために、上記第1層または少なくともその一領域の上記少数電荷キャリアの寿命を縮めるための異なる技術が知られているが、これは、同時に、前述のように、この素子の順方向伝導状態でこれらの少数電荷キャリアが作るプラズマに影響し、それによって伝導オン状態損失を増す。しかし、上記寿命を下げるこれらの方法は、上記第1層にその成長後に行渡る状態に関して上記寿命の均一性を増すという利点を有する。
シリコンのバイポーラ半導体素子のそのような第1層に、再結合中心を作るために、高温拡散によって、AuまたはPt原子を導入することが知られている。しかし、この方法は、実施するのがかなり複雑で、このプロセスを制御して上記原子の濃度を均一にし、それによって上記第1層の上記領域の少数電荷キャリア寿命を都合良く定めることは比較的困難である。この方法は、導入すべき原子の拡散性が比較的高い材料にしか使えないかも知れないので、厳しい制限もあり、それで、例えば拡散性が非常に低いSiC素子には使えないかも知れない。
少数電荷キャリア寿命制御を電子照射により行うことも知られており、この技術は、不純物拡散法と比較して、制御性および均一性が良好な、清浄で簡単な方法を提供する。この照射の主な欠点は、特にこの素子が高温に曝された場合などに放射線誘発再結合中心がある期間後アニールする傾向があることである。この電子照射は、従来上記寿命をこの素子の厚さ全体にわたって均質に変化させるように行われている。
バイポーラ素子のスイッチング損失を減らすが伝導オン状態損失はそれ程下げない局在短寿命領域を得るため、上記第1層の限られた領域を損傷させる陽子照射を行うことも知られている。しかし、この陽子照射には、幾つかの欠点がある。上記寿命を短縮すべき全領域に均質の影響を得ることは困難である。更に、陽子照射源を使用すると高コストに繋がる。特にSiCのような照射困難な材料では、素子の深い位置にある領域に到達されることが困難となる。
発明の概要
本発明の目的は、上に議論した方法に付随する問題を解決する、序文で定義したようなバイポーラ半導体素子の製造方法を提供することである。
この目的は、この発明によれば、上記第1層の上記短寿命領域を、工程a)中の上記領域のエピタキシャル成長中に、上記領域を成長させるとき、その成長のために上記第1層へ供給する物質の組成を変えることによって、直接作ることによって達成する。これは、局在短寿命領域を陽子照射源等を何も必要とすることなくプロセスをかなり単純化して得ることが出来ることを意味する。更に、もし望むなら、上記領域の寿命のすぐれた均一性を得ることが可能である。最善の素子性能を得るために上記領域を所望の位置に選択することも容易であり、短寿命領域の厚さ(深さ)をエピタキシャル成長工程中に容易に制御できる。この方法のもう一つの利点は、上記領域に再結合中心を得るためには、上記第1層の材料の元素に高拡散性を必要としないことである。
この発明の好適実施例によれば、上記領域を、その成長中にその中に不純物を組込むことによって作る。この方法の利点は、上記領域に再結合中心を作る不純物を組込むためには、上記第1層の材料の上記不純物に高拡散性が必要ないことである。
この発明の他の好適実施例によれば、上記第1層の成長用基本元素を含む物質の割合を成長中変えて、上記領域を成長させるようにしている。これは、この領域の上記少数電荷キャリアの寿命に影響するための容易且つ有効な方法であり、これは、この領域の品質を下げ、それによって上記寿命を短くすることとなろう。“基本元素”は、成長した材料の基本構造の形成に関係する元素と定義し、それで、それらは、例えばSiCを成長する場合、SiとCである。
この発明の他の好適実施例によれば、上記領域を上記第1層のある厚さの成長中に不純物を組込むことによって作って、上記領域が上記第1層の上記少数電荷キャリアの寿命が短いサブ層であるようにする。少数電荷キャリアの寿命が短い、都合良く定められたそのようなサブ層を、この発明による方法を実施することによって、非常に簡単に実現できる。
上記第2層が上記第1層の隣に位置する素子を得るために実施する方法に関する、この発明の他の好適実施例によれば、上記短寿命領域を上記第1層の上記第2層に近く位置する部分で成長させる。上記領域のこの位置は、非常に有利であることが分った。そのような局在短寿命領域は、そのように作った素子の伝導オン状態損失を比較的僅かな程度しか増さないが、スイッチング損失をかなり減らす。これは、この素子をターンオフし、または逆バイアスされるように切換えたとき、上記領域の上記第1層に存在する少数電荷キャリアの再結合速度を強力に向上することにより、ターンオフした素子に定常状態に達するまで流れる電荷、即ちテール電流、および素子を逆バイアスしてから定常逆素子状態に達するまで逆方向に流れるべき電荷を減らす。更に、後者の場合、スイッチング損失を減ずるこの短寿命領域がない場合より比較的低い逆電流でこの素子が阻止し始める。
上記逆電流が上記阻止状態に達した後でゆっくりと減り、それで非常に“柔らかな”逆回復が得られ、それは、この電流をインダクタンスに導かなければならないときに非常に重要である。
この発明の他の好適実施例によれば、上記第1層の上記少数電荷キャリアの寿命が上記第1層全体にわたって変化する。この様にして上記第1の異なる領域に、各特定の素子に対して所望し且つ問題の素子の後の仕事に適合した、少数電荷キャリア寿命を正確に与えることが可能である。
この発明の他の非常に好適な実施例によれば、少なくとも上記第1層をSiCのエピタキシャル成長によって作る。この発明による方法は、上記第1層がSiC製のとき、上記第1層の少なくとも一領域がその中の少数電荷キャリアの寿命が短いことを意味する構成を備えるバイポーラ半導体素子の製造に特に良く適する。何故なら、SiCの大抵の元素が比較的高温でも低拡散性であることが、上に議論した不純物拡散法によって短寿命領域を得ようとするとき欠点であり、それがそのプロセスをSiCに使えなくしたものが、ここでは、上記不純物をSiC層に組込むことによって作った再結合中心が、この素子を非常に高温にしても、SiCの中の不純物の低拡散性のおかげでまだそこにあるので、利点に変ったからである。
この発明の更なる利点および好適特徴は、以下の説明およびその他の従属請求項から明白だろう。
【図面の簡単な説明】
添付の図面を参照して、以下に例として引用するこの発明の好適実施例の詳細な説明が続く。
これらの図で:
図1は、この発明による方法で作った整流ダイオードの概略断面図であり、
図2は、図1のダイオードの厚さ方向に少数電荷キャリアの寿命が如何に変るかを示すグラフであり、
図3は、図1に示すダイオードを組込んだ電気回路の図であり、それに対して上記第1層に短寿命領域が何もない類似のダイオードを有する回路と比較するためにシミュレーションし、
図4は、ドリフト層の少数電荷キャリア寿命が異なる二つのダイオードの順方向伝導状態での電流対電圧のグラフを示し、
図5は、図1によるダイオードのターンオフしたときにその逆方向に流すべき逆回復電荷対そのオン状態順方向電圧、および短寿命領域が何もない対応するダイオードのグラフを示し、並びに
図6は、図5によるダイオードをターンオフにしたときのダイオードを通る電流対時間のグラフを示す。
発明の好適実施例の詳細な説明
図1は、この発明を適用する整流ダイオードを示す。この発明は、SiCの場合特に有利であるので、このダイオードの全ての半導体層がSiC製で、以下にこの発明およびその利点を明らかにするために、このダイオードおよびその特徴を説明するが、この発明は、この半導体材料に限定されると考えるべきでないことを強調する。図1は、パッシベーション層等この発明に関係のないものを省略した、この素子の非常に単純化した図である。このダイオードは、カソード1、ここでは厚さ50μmおよびドーピング濃度3×1018cm-3の比較的厚く高濃度にドープしたn型基板層2と、総厚さ30μmおよびドーピング濃度2×1015cm-3の低濃度のドープしたn型ドリフト層3でその最上領域がこのドリフト層の残りより少数電荷キャリアの寿命が短くて厚さ5μmのサブ層4を形成するドリフト層と、厚さ5μmおよびドーピング濃度1019cm-3でこのドリフト層とpn接合を形成する、高濃度のドープしたp型層5並びに最後にアノード6とを積層させたものである。このダイオードの順方向伝導状態で、層5は、孔エミッタとして機能し、正孔の形の少数電荷キャリアをドリフト層3に注入してそこにプラズマを形成し、この素子の電気伝導度を改善する。しかし、このプラズマは、このダイオードを逆方向バイアスに切換えたとき、エネルギー損失ももたらす。
この素子の異なる層2〜5を、化学蒸着(CVD)法または高温化学蒸着(HTCVD)法のようなその発展形を使ってエピタキシャル成長させ、ドリフト層3の最初の主要部7は、そこの少数電荷キャリア寿命を出来るだけ高く保つ狙いで成長させ、このドリフト層の最上層4は、上記寿命を減ずる添加物を導入しながらエピタキシャル成長させて、それらがそのエピタキシャル成長中に層4に組込まれるようにする。そのような不純物は、この場合、このドリフト層の上記主要部7の少数電荷キャリア寿命が100nsであるのに対し、サブ層4の少数電荷キャリア寿命が10nsであるような濃度で導入する。これを図2に示す。図2は、上記寿命τ対上記ドリフト層の素子厚さを示す。従って、少数電荷キャリア寿命がこの様にして素子の軸方向に変り、それでここでこの発明による方法を使ってドリフト層の寿命分布を軸方向に制御する。図2の破線は、サブ層4の下限に対応する。
上記サブ層4にそのエピタキシャル成長中に組込んだ不純物は、SiC層中に存在するとき、少数電荷キャリアの寿命を下げるに適した元素ならばどんな種類でもよい。補償は、与えられたドーピング濃度で寿命を下げるためにも使ってよい。例えば、結果として1015cm-3のn型のドーピング濃度を得るために、Nが2×1015cm-3の濃度で、およびバナジウムが補償アクセプタとして1015cm-3の濃度で導入してもよい。チタンは、SiCでのそのような補償アクセプタに対するもう一つの良い候補である。
図3は、SiCダイオード8が組込まれた電気回路を示し、このスイッチング回路の機能を計算によってシュミレートし、このダイオード8を上記短寿命層4が無いことを除いて同じダイオードで置換えたときのその機能と比較した。この回路を使って、例えば、IGBT変換器の中のフリーホイーリング・ダイオードとしての状況のかなり良いモデルである回路でのダイオードのターンオフの簡単な試験をする。このシミュレーションでは、次の回路データを使った:順方向電流100A/cm2、キャパシタンス10によりクランプした、9での逆方向直流電圧2,8kV、ターンオフでの転流に対するdi/dt 500A/cm2μs(インダクタンス11によって制御)、逆阻止中のdV/dt約5kV/μs(この回路にキャパシタンス12を入れることによって調整)。
これらのシミュレーションの結果についてコメントする前に、整流ダイオードのドリフト層にある少数電荷キャリア寿命の、順方向伝導状態でこのダイオードを与えられた電流が通るときの順方向電圧に対する影響を図4を参照しながら簡単に議論する。破線は、ドリフト層の少数電荷キャリア寿命が、図4の線13によるVF(I)特性を有する、対応するダイオードより短いダイオードに対応する。従って、与えられた電流をダイオードに通すためには、ドリフト層の少数電荷キャリア寿命が短いダイオードには高い電圧を掛けねばならず、それはそのダイオードのオン状態のエネルギー損失を増す。
図5は、ダイオードをターンオフ時逆方向のダイオードに導入される電荷Qにいかに与えられた電流に対するそのダイオードの順方向電圧に依存するかを示す。線14は、図1によるダイオードに対応するが、寿命がドリフト層全体を通じて均質である。言い換えると、この図は、上記ドリフト層の少数電荷キャリア寿命と共に上記電荷がどの様に変わるかを示し、その上端から下方にこの曲線14に沿って移動することは、少数電荷キャリア寿命が次第に短くなる方へ行き、同時に伝導オン状態損失を増すことによって償わねばならないスイッチング損失が減ることを意味する。
上に説明したシミュレーションは、図1に示すダイオードに対して図5の破線15の結果となる。従って、ドリフト層全体に寿命を下げるより局在短寿命領域をpエミッタの隣に置いたとき、ダイオードをターンオフすると、与えられた順方向電圧に対し上記逆方向に導くべき電荷を少なくすることが可能である。従って、伝導オン状態損失とスイッチング損失の間の非常に良いトレードオフをこの様にして得ることが出来る。
短い寿命の層4のないダイオードを通る電流I(曲線16)および図1に示すダイオードの電流(曲線17)を、このダイオードをターンオフしてからの経過時間の関数として図6に示す。このダイオードは、そのような短い寿命の層のないダイオードより遙かに低い逆電流で、そのpn接合が阻止し始める点18に達することが分かるだろう。ダイオードのターンオフ後にこのダイオードをその逆方向に通る総電荷、およびそれによるターンオフエネルギー損失がこの発明によるダイオードに対して遙かに低いことも分かるだろう。この曲線17の更なる重要な特性は、非常に“柔らかな”逆回復が得られること、即ち、逆電流が比較的ゆっくりと減少し、それでdi/dtが低く、それによってこのスイッチング回路の、上記電流が通らねばならない、考えられるインダクタンスを横切る高電圧が何も生じないことである。曲線17がそのように伸びるために、エネルギー損失が点18から速くゼロの方へ行くより幾らか多いということは事実であるが、インダクタンスを横切る非常に大きなdi/dtの問題が避けられるので、これは大いに容認されるだろう。
この発明は、勿論、上に説明した好適実施例にどの様にも限定されないが、当業者にはその修正の多くの可能性が明白だろう。
図には少数電荷キャリア寿命が素子の軸方向に如何に変わるかを示したが、上記第1層のエピタキシャル成長中に、例えば、所謂再成長法を使うことによって、不純物を組込むことによって他の方向に上記寿命を変えることは、この発明の範囲内である。
上記第1層の異なる部分に異なる不純物を組込んで、これらの異なる部分に異なる寿命を得ることも可能であろう。上記寿命を縮める上記不純物の濃度も、上記第1層全体にわたる上記寿命が変わるように変えても良い。
上記第1層をn型には勿論、p型にドープしても良い。この第2の場合、電子が上記少数電荷キャリアを作るだろう。
異なる素子層の材料に関するすべての定義は、勿論、SiCに関するとき、意図的ドーピング同様、不可避の不純物も含む。
層の定義は、広く解釈すべきで、あらゆる種類の体積延長および形状を含む。
LPEのような、CVD以外のエピタキシャル成長技術も考えられ、本発明の範囲内である。
Claims (13)
- a)nおよびb)pの一つである第1ドーピング型式に従ってドープした第1層(3)を有するバイポーラ半導体素子の製造方法にして、上記第1層が、前記バイポーラ半導体素子の順方向伝導状態で、該第1層のドーピング型式と反対のドーピング型式の第2層(5)から注入された少数電荷キャリアを有するようにされており、該製造方法が、上記第1層をエピタキシャル成長させる工程および上記第1層の少なくとも一の短寿命領域(4)に該第1層の他の部分より上記少数電荷キャリアの寿命が短くなる構成を備える工程を含むバイポーラ半導体素子の製造方法に於いて、上記第1層の上記短寿命領域(4)を、上記第1層をエピタキシャル成長させる段階時に、前記第1層中に再結合中心を形成する不純物を組込むことによって形成させることを特徴とする方法。
- a)nおよびb)pの一つである第1ドーピング型式に従ってドープした第1層(3)を有するバイポーラ半導体素子の製造方法にして、上記第1層が、前記バイポーラ半導体素子の順方向伝導状態で、該第1層のドーピング型式と反対のドーピング型式の第2層(5)から注入された少数電化キャリアを有するようにされており、該製造方法が、上記第1層をエピタキシャル成長させる工程および上記第1層の少なくとも一の短寿命領域(4)に該第1層の他の部分より上記少数電荷キャリアの寿命が短くなる構成を備える工程を含むバイポーラ半導体素子の製造方法に於いて、上記第1層の上記短寿命領域(4)を、上記第1層をエピタキシャル成長させる段階時に、上記第1層(3)の成長用基本元素を含む物質の割合を該第1層(3)の成長時に変えることによって形成させることを特徴とする方法。
- 請求項2に記載の方法において、上記第1層をエピタキシャル成長させる段階時に、上記第1層(3)の成長用基本元素を含む物質の比を該第1層(3)の成長中に変えることを特徴とする方法。
- 請求項1による方法に於いて、前記第1層(3)のある厚さの成長時に、該第1層(3)中に再結合中心を形成する不純物を組み込むことにより、上記短寿命領域(4)が形成され、よって該短寿命領域(4)が短寿命の上記少数電荷キャリアを有する第1層(3)のサブ層(4)となることを特徴とする方法。
- 請求項1から請求項4の何れか一項による方法に於いて、前記第1層(3)に前記第2層(5)が隣接して配置されており、上記短寿命領域(4)は、該第1層(3)の該第2層(5)に近接して配置した部分で成長させることを特徴とする方法。
- 請求項1から請求項5の何れか一項による方法に於いて、前記少数電荷キャリアの寿命を、上記短寿命領域(4)全体にわたって変化させることを特徴とする方法。
- 請求項1による方法に於いて、上記短寿命領域(4)全体にわたって該短寿命領域(4)中の上記不純物の濃度を変化させるようにして、前記少数電荷キャリアの寿命を、該短寿命領域(4)全体にわたって変化させることを特徴とする方法。
- 請求項1から請求項7の何れか一項による方法に於いて、少なくとも上記第1層(3)がSiCをエピタキシャル成長させることにより形成させることを特徴とする方法。
- 請求項8による方法に於いて、上記短寿命領域(4)中の炭素とケイ素とのC/Si比は、上記第1層(3)の成長中の上記短寿命領域(4)の成長時に変化させることを特徴とする方法。
- 請求項1から請求項9の何れか1項に記載の方法において、少なくとも上記第1層(3)は、化学蒸着法(CVD)によって成長させることを特徴とする方法。
- 請求項1から請求項10の何れか一項による方法に於いて、上記短寿命領域(4)を、低濃度にドープしたn形式を有する上記第1層(3)に形成させることを特徴とする方法。
- 請求項1から請求項10の何れか一項による方法に於いて、上記第1層(3)をn型層として成長させることを特徴とする方法。
- 請求項8または請求項9による方法に於いて、チタンおよびバナジウムの一つを上記短寿命領域(4)に、寿命を下げるために該短寿命領域(4)の成長中に補償アクセプタとして組込むことを特徴とする方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9603738A SE9603738D0 (sv) | 1996-10-14 | 1996-10-14 | A method for producing a bipolar semiconductor device and a bipolar semiconductor device |
SE9603738-7 | 1996-10-14 | ||
PCT/SE1997/001614 WO1998016951A1 (en) | 1996-10-14 | 1997-09-25 | A method for producing a silicon carbide bipolar device and a silicon carbide bipolar device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001502474A JP2001502474A (ja) | 2001-02-20 |
JP4364945B2 true JP4364945B2 (ja) | 2009-11-18 |
Family
ID=20404226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51824398A Expired - Lifetime JP4364945B2 (ja) | 1996-10-14 | 1997-09-25 | バイポーラ半導体素子の製造方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0931336B1 (ja) |
JP (1) | JP4364945B2 (ja) |
DE (1) | DE69739516D1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10354867B2 (en) | 2015-10-30 | 2019-07-16 | Fuji Electric Co., Ltd. | Epitaxial wafer manufacturing method, epitaxial wafer, semiconductor device manufacturing method, and semiconductor device |
US10868122B2 (en) | 2018-06-25 | 2020-12-15 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and a method of manufacturing the silicon carbide semiconductor device |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005276953A (ja) * | 2004-03-23 | 2005-10-06 | National Institute Of Advanced Industrial & Technology | バイポーラ型SiC半導体装置及びその製造方法 |
JP5036569B2 (ja) * | 2008-01-09 | 2012-09-26 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP6234337B2 (ja) * | 2014-07-03 | 2017-11-22 | 三菱電機株式会社 | 炭化珪素半導体装置 |
JP6703915B2 (ja) | 2016-07-29 | 2020-06-03 | 富士電機株式会社 | 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法 |
JP6815285B2 (ja) | 2017-06-26 | 2021-01-20 | 株式会社東芝 | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2524715A1 (fr) * | 1982-03-30 | 1983-10-07 | Thomson Csf | Diode rapide |
US5061972A (en) * | 1988-12-14 | 1991-10-29 | Cree Research, Inc. | Fast recovery high temperature rectifying diode formed in silicon carbide |
-
1997
- 1997-09-25 JP JP51824398A patent/JP4364945B2/ja not_active Expired - Lifetime
- 1997-09-25 EP EP97945131A patent/EP0931336B1/en not_active Expired - Lifetime
- 1997-09-25 DE DE69739516T patent/DE69739516D1/de not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10354867B2 (en) | 2015-10-30 | 2019-07-16 | Fuji Electric Co., Ltd. | Epitaxial wafer manufacturing method, epitaxial wafer, semiconductor device manufacturing method, and semiconductor device |
US10868122B2 (en) | 2018-06-25 | 2020-12-15 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and a method of manufacturing the silicon carbide semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
DE69739516D1 (de) | 2009-09-10 |
JP2001502474A (ja) | 2001-02-20 |
EP0931336A1 (en) | 1999-07-28 |
EP0931336B1 (en) | 2009-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101237345B1 (ko) | 실리콘 기판을 필드 스톱층으로 이용하는 전력 반도체 소자및 그 제조 방법 | |
US7851274B1 (en) | Processing technique to improve the turn-off gain of a silicon carbide gate turn-off thyristor | |
JP2002305304A (ja) | 電力用半導体装置 | |
US20100133549A1 (en) | Semiconductor Devices with Current Shifting Regions and Related Methods | |
US8829533B2 (en) | Silicon carbide semiconductor device | |
JP2002520885A (ja) | 高い逆方向電圧用のパワー半導体素子 | |
JPH01199469A (ja) | 半導体装置 | |
JP2003318412A (ja) | 半導体装置およびその製造方法 | |
US6011279A (en) | Silicon carbide field controlled bipolar switch | |
US5814546A (en) | Method for producing a bipolar semiconductor device having SiC-based epitaxial layer | |
JPH0669509A (ja) | 伝導度変調型半導体装置及びその製造方法 | |
JPH0691263B2 (ja) | 半導体装置の製造方法 | |
JP4364945B2 (ja) | バイポーラ半導体素子の製造方法 | |
JP3906052B2 (ja) | 絶縁ゲート型半導体装置 | |
US5504351A (en) | Insulated gate semiconductor device | |
JP3885616B2 (ja) | 半導体装置 | |
WO2000031800A1 (fr) | Dispositif a semiconducteur et son procede de fabrication | |
US5894141A (en) | Bipolar semiconductor power controlling devices with heterojunction | |
CN114639599B (zh) | 一种半导体器件局域寿命控制方法 | |
JPH0982955A (ja) | 半導体装置の製法 | |
JPH07321304A (ja) | 絶縁ゲートバイポーラトランジスタおよびその製造方法 | |
JP2012004318A (ja) | バイポーラ半導体素子 | |
JP2005158804A (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
WO1996032749A1 (fr) | Semiconducteur dote de dispositifs verticaux de type plan a tension de tenue elevee et procede de production dudit semiconducteur | |
JPH0416443Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20031111 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080807 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080912 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080908 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081020 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081007 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090820 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |