JP4364404B2 - 通信装置 - Google Patents
通信装置 Download PDFInfo
- Publication number
- JP4364404B2 JP4364404B2 JP2000157583A JP2000157583A JP4364404B2 JP 4364404 B2 JP4364404 B2 JP 4364404B2 JP 2000157583 A JP2000157583 A JP 2000157583A JP 2000157583 A JP2000157583 A JP 2000157583A JP 4364404 B2 JP4364404 B2 JP 4364404B2
- Authority
- JP
- Japan
- Prior art keywords
- communication device
- node
- data packet
- data
- output end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Small-Scale Networks (AREA)
- Details Of Television Systems (AREA)
Description
【発明の属する技術分野】
本発明は、通信装置に関し、さらに詳細には、データパケットを送受信する複数のノードを含んで構築されるネットワークにおいて、当該ネットワークに存在するノードが備える通信装置であって、複数チャンネルにわたる複数系統のデータパケットを送受信することのできる通信装置に関する。
【0002】
【従来の技術】
IEEE1394の規格により定義される双方向の高速シリアル伝送媒体を用いた通信においては、デジタルビデオデータ、デジタルオーディオ信号あるいはMIDIデータなどの1もしくは複数系統のデータパケットを、所定時間間隔で転送するためのデータ転送チャンネルとしてアイソクロナス(Isochronous)転送チャンネルが設定されている。
【0003】
ここで、上記したデジタルビデオデータ、デジタルオーディオ信号あるいはMIDIデータなどの1もしくは複数系統のデータパケットをアイソクロナス転送により送信するときには、ある送受信装置が送信用に使用しているアイソクロナス転送チャンネルは、他の送受信装置において送信用として同時に使用することができないものである。
【0004】
従って、例えば、1台当たり1系統のデータパケットをアイソクロナス転送する送受信装置がN(「N」は、「2」以上の正の整数である。)台接続されたネットワークにおいては、各送受信装置はそれぞれ異なる送信用のアイソクロナス転送チャンネルを使用して送信することになるが、このネットワーク内のある送受信装置が他の送受信装置から送信されたN−1系統のデータパケットを同時に受信するには、N−1個のアイソクロナス転送チャンネルを同時に受信することが可能な回路構成が必要となる。
【0005】
ところで、データパケットを送受信可能な送受信装置で構築されたネットワークにおいて、例えば、上記したようにデジタルビデオデータ、デジタルオーディオ信号あるいはMIDIデータなどをアイソクロナス転送を用いてIEEE1394の規格により定義される双方向の高速シリアル伝送媒体を介して送受信する送受信装置などでは、当該送受信装置が扱うことのできるアイソクロナス転送チャンネル数やデータの入出力端点(なお、本明細書においては、「入力端点」と「出力端点」とを総称して「入出力端点」と称する。)の数である入出力端点数に制約が存在する場合が多い。
【0006】
なお、入力端点とは、データパケットを構成する1もしくは複数の所定の形式のデータを受信するための端点である。
【0007】
また、出力端点とは、データパケットを構成する1もしくは複数の所定の形式のデータを送信するための端点である。
【0008】
ここで、ネットワークを構築する各送受信装置の最大能力に合わせて、各送受信装置が最大能力で自ら送信可能なデータパケット構成の形式を常に固定的に申告するようにしただけでは、実際に使用されることのない空きチャンネルの分まで帯域を占有せざるを得ないこととなり、ネットワーク全体にとって意味のない負荷をかけることになるとともに、ユーザーにネットワークの最適な接続設定の環境を提供することができないという問題点があった。
【0009】
【発明が解決しようとする課題】
本発明は、上記したような従来の技術の有する問題点に鑑みてなされたものであり、その目的とするところは、実際に行われるデータ転送のみのためにネットワークを利用できるようにして、ネットワーク全体にとって意味のない負荷をかけることが無いようにネットワーク全体の負荷を低減するとともに、ユーザーにネットワークの最適な接続設定の環境を提供することができるようにした通信装置を提供しようとするものである。
【0010】
【課題を解決するための手段】
上記目的を達成するために、本発明による通信装置は、ネットワークに実際に接続されるデジタルビデオデータ、デジタルオーディオ信号あるいはMIDIデータなどの信号経路の有無、これら信号経路の活性(本明細書において「活性」とは、「実際に使用している」ことを意味する。)・非活性(本明細書において「非活性」とは、「実際には使用していない」ことを意味する。)の状態およびその変化に応じて、適宜に最適なデータパケットの組合せを構成し、最適なデータパケットの組合せを構成した旨をユーザーならびにネットワークを構築するその他の送受信装置に報告するようにしたものである。
【0011】
即ち、本発明のうち請求項1に記載の発明は、データパケットを送受信する複数のノードを含んで構築されたネットワークにおいて、上記ネットワークに存在するノードが備える通信装置であって、データパケットを構成する1もしくは複数の所定の形式のデータを送信するための少なくとも1以上の出力端点と、上記出力端点を活性もしくは非活性の状態に設定する設定手段と、上記設定手段によりなされた設定に基づいて、データパケットを構成するデータパケット構成手段と、上記データパケット構成手段により構成された結果を他のノードに報告する報告手段とを有するようにしたものである。
【0012】
従って、本発明のうち請求項1に記載の発明によれば、出力端点の活性・非活性の設定状態に従ってデータパケットの構成を行うので、実際に使用されるデータ転送のみのためにネットワークを利用できるようになり、ネットワーク全体にとって意味のない負荷をかけることが無く、ネットワーク全体の負荷を低減することができるとともに、ユーザーにネットワークの最適な接続設定の環境を提供することができるようになる。
【0013】
また、本発明のうち請求項2に記載の発明のように、本発明のうち請求項1に記載の発明において、さらに、上記データパケット構成手段により構成された結果を表示する表示手段を有するようにしてもよい。
【0014】
このようにすると、ユーザーは、データパケットの構成状態を容易に知ることができるようになる。
【0015】
ここで、上記設定手段は、上記出力端点へ内部信号源から出力割当がなされている場合には活性の状態を検出し、上記出力端点へ内部信号源から出力割当がなされていない場合には非活性の状態を検出する状態検出手段の検出結果に基づいて、設定することができる。
【0016】
また、上記設定手段は、上記出力端点と対応する外部信号接続端子への物理的接続がある場合には活性の状態を検出し、上記出力端点と対応する外部信号接続端子への物理的接続が無い場合には非活性の状態を検出する状態検出手段の検出結果に基づいて、設定してもよい。
【0017】
【発明の実施の形態】
以下、添付の図面を参照しながら、本発明による通信装置の実施の形態の一例を詳細に説明する。
【0018】
なお、以下の説明においては、本発明の理解を容易にするために、従来の技術を適用できる技術内容の説明は省略し、本発明の実施に関連する技術内容である、ネットワークに実際に接続されるデジタルビデオデータ、デジタルオーディオ信号あるいはMIDIデータなどの信号経路の有無、これら信号経路の活性・非活性の状態およびその変化に応じて、適宜に最適なデータパケットの組合せを構成し、最適なデータパケットの組合せを構成した旨をユーザーならびにネットワークを構築するその他の送受信装置に報告することができるようにする処理についてのみ詳細に説明するものとする。
【0019】
図1は、複数のデータ転送チャンネルを持つ双方向伝送媒体を介して相互接続されたネットワークの構成例の一例を示すブロック構成図であり、当該ネットワークに存在する各ノードは本発明による通信装置の実施の形態の一例を内蔵している。
【0020】
より詳細には、複数のデータ転送チャンネルたるアイソクロナス転送チャンネルを持つ双方向の高速伝送媒体としてのIEEE1394高速シリアルバス10によって、演奏用鍵盤を備える鍵盤付シンセサイザー12と、複数系統のデジタルオーディオ信号を録音再生可能なハードディスクレコーダー14と、複数系統のデジタルオーディオ信号の音量バランスを調整して加算し、その結果をオーディオ出力として外部へ出力するデジタルミキサー16とが相互接続されていて、これによりネットワークが構築されている。
【0021】
そして、これら鍵盤付シンセサイザー12、ハードディスクレコーダー14ならびにデジタルミキサー16は、本発明による通信装置の実施の形態の一例たる通信装置20をそれぞれ備えている。
【0022】
この通信装置20は、図示しない中央処理装置(CPU)によって動作を制御されるものであり、図示しないリードオンリメモリ(ROM)に記憶されたプログラムをCPUが実行することによって、後述するデータパケット構成処理ルーチン(図3参照)が実行されることになる。なお、CPUによるプログラムの実行の際には、図示しないランダムアクセスメモリ(RAM)の所定の領域がワーキングエリアとして使用されることになる。
【0023】
ここで、上記したCPUやROMあるいはRAMは、通信装置20が独立に備えるようにしてもよいし、鍵盤付シンセサイザー12、ハードディスクレコーダー14あるいはデジタルミキサー16がそれぞれ備えるものを利用するようにしてもよい。
【0024】
なお、以下の説明においては、説明を簡略化して理解を容易にするために、上記した通信装置20のCPUやROMあるいはRAMは、鍵盤付シンセサイザー12、ハードディスクレコーダー14あるいはデジタルミキサー16がそれぞれ備えるものを利用するものとする。
【0025】
また、各通信装置20は、IEEE1394高速シリアルバス10のインターフェースとしてIEEE1394インターフェース22をそれぞれ備えており、アイソクロナス転送によりデータを鍵盤付シンセサイザー12、ハードディスクレコーダー14ならびにデジタルミキサー16における各通信装置20の入出力端点間の論理的接続で送受信するようになされている。
【0026】
なお、これら鍵盤付シンセサイザー12、ハードディスクレコーダー14ならびにデジタルミキサー16の各装置間におけるリアルタイム性を必要としないデータ転送は、非同期転送により行われるものである。
【0027】
そして、これら鍵盤付シンセサイザー12、ハードディスクレコーダー14ならびにデジタルミキサー16の各装置は、各通信装置20が内蔵したIEEE1394インターフェース22毎にネットワークのノードとして識別され、それぞれノード番号が割り当てられるものである。具体的には、鍵盤付シンセサイザー12にはノード番号として「1」(ノード1)が割り当てられ、ハードディスクレコーダー14にはノード番号として「2」(ノード2)が割り当てられ、デジタルミキサー16にはノード番号として「3」(ノード3)が割り当てられる。
【0028】
ここで、上記したノード1(鍵盤付シンセサイザー12)、ノード2(ハードディスクレコーダー14)ならびにノード3(デジタルミキサー16)について、図2を参照しながらこれら各ノード内における入力端点ならびに出力端点の構成を説明する。
【0029】
即ち、各ノードは、各ノードの通信装置20のモジュールのネットワークからの入力端点として入力端点IP1,Ip2,IP3,・・・,IPm−2,IPm−1,IPmを備えており(なお、「m」は自然数である。)、また、各ノードの通信装置20のモジュールのネットワークへの出力端点として出力端点OP1,Op2,OP3,・・・,OPn−2,OPn−1,OPnを備えている(なお、「n」は自然数である。)。
【0030】
ここで、出力端点OP1,Op2,OP3,・・・,OPn−2,OPn−1,OPnは、内部信号接続設定手段により必要に応じて内部信号源との対応付けがなされ、出力端点OP1,Op2,OP3,・・・,OPn−2,OPn−1,OPnと内部信号源との接続がそれぞれ確立されるものである。そして、データ転送を行う際には、内部信号接続設定手段によって、当該接続が確立された出力端点OP1,Op2,OP3,・・・,OPn−2,OPn−1,OPnに内部信号源からの出力割当がなされることになる。
【0031】
また、出力端点OP1,Op2,OP3,・・・,OPn−2,OPn−1,OPnは、それぞれ対応する外部信号接続端子(図示せず)を備えるものであってもよい。その場合、当該それぞれ対応する外部信号接続端子に外部信号源(図示せず)が物理的に接続されることにより、当該それぞれ対応する出力端点に出力割当てがなされ、上記各外部信号源から供給されるデータに対応して、出力端点OP1,Op2,OP3,・・・,OPn−2,OPn−1,OPnから他の装置へデータが転送される。
【0032】
以上のようにして出力割当てがなされた各出力端点に対して、各ノードの各入力端点IP1、IP2、IP3、・・・、IPm−2、IPm−1、IPmの受信チャンネルおよびパケット内データ位置を、適宜上記各出力端点のものに一致させることにより、所望するデータの受信が可能になる。
【0033】
以上の構成において、ノード1(鍵盤付シンセサイザー12)、ノード2(ハードディスクレコーダー14)ならびにノード3(デジタルミキサー16)においては、電源を投入されるとノード1(鍵盤付シンセサイザー12)、ノード2(ハードディスクレコーダー14)ならびにノード3(デジタルミキサー16)にそれぞれ設けられたCPU(図示せず)がメインルーチン(図示せず。)を起動し、電源が切断されるまでノード1(鍵盤付シンセサイザー12)、ノード2(ハードディスクレコーダー14)ならびにノード3(デジタルミキサー16)にそれぞれ設けられたROM(図示せず)に予め格納されているプログラムを逐次読み出して、それを実行し続けることになる。
【0034】
即ち、ノード1(鍵盤付シンセサイザー12)、ノード2(ハードディスクレコーダー14)ならびにノード3(デジタルミキサー16)の電源投入後においては、CPUはメインルーチンを実行し、まず、ROMから読み出したプログラムに従ってノード1(鍵盤付シンセサイザー12)、ノード2(ハードディスクレコーダー14)ならびにノード3(デジタルミキサー16)の初期化の処理をそれぞれ行うものである。
【0035】
そして、上記した初期化の処理を終了した後にメインルーチンのメインループに入り、ノード1(鍵盤付シンセサイザー12)、ノード2(ハードディスクレコーダー14)ならびにノード3(デジタルミキサー16)の定常処理として、各種の表示器へのサービスや各種の操作を行うためのスイッチ群のスイッチングマトリクスの走査および変化の検出などを行う。
【0036】
ここで、各種の操作を行うためのスイッチ群の状態に変化があった場合には、CPUは、当該状態の変化に対応するイベントをイベントキューに入れることになる。
【0037】
また、各種の操作を行うためのスイッチ群の状態の変化に応じて割り込み処理を行う場合には、CPUは対応する割り込み処理ルーチンを実行し、適宜対応するイベントをイベントキューに入れることになる。
【0038】
さらに、メインルーチンのメインループにおいては、イベントキューのチェックを行っている。
【0039】
このチェックの結果、処理すべきイベントがイベントキューに入っている場合には、当該処理すべきイベントをイベントキューから取り出すとともに、当該処理すべきイベントに対応した処理を行い、再びメインルーチンのメインループに戻るものである。
【0040】
ここで、これらノード1(鍵盤付シンセサイザー12)、ノード2(ハードディスクレコーダー14)ならびにノード3(デジタルミキサー16)においては、それぞれ定期的に各CPUに割り込みがかけられて、各CPUにおける割り込み処理としてデータパケット構成処理ルーチン(図3参照)が実行される。そして、このデータパケット構成処理ルーチンの実行を終了すると、メインルーチンのメインループに戻るものである。
【0041】
次に、図3のフローチャートに示すデータパケット構成処理ルーチンについて説明する。
【0042】
このデータパケット構成処理ルーチンが起動されると、まずステップS302の処理において、データパケット構成処理ルーチンが起動されたノードにおける全ての出力端点が活性の状態であるか、あるいは非活性の状態であるかを検出する。
【0043】
なお、出力端点が活性の状態であるか、あるいは非活性の状態であるかの識別は、例えば、出力端点に内部信号源からの出力割当がなされているか否かで判断する。即ち、出力端点に内部信号源からの出力割当がなされている場合は活性であると判断し、その一方で、出力端点に内部信号源からの出力割当がなされていない場合は不活性であると判断する。
【0044】
また、出力端点が活性の状態であるか、あるいは非活性の状態であるかの識別を行うための他の手法は、例えば、出力端点に対応する外部接続端子への外部信号源の物理的接続が存在するか否かで判断する。
【0045】
上記したステップS302の処理を終了すると、ステップS304の処理へ進み、前回と今回とのステップS302における出力端点の活性・不活性の状態を比較し、出力端点の活性・不活性の状態の変化があったか否かを判断する。
【0046】
このステップS302の判断処理において、出力端点の活性・不活性の状態の変化がなかったと判断された場合には、このデータパケット構成処理ルーチンを終了する。
【0047】
一方、ステップS302の判断処理において、出力端点の活性・不活性の状態の変化があったと判断された場合には、ステップS306の処理へ進み、今回のステップS302における検出結果である出力端点の活性・不活性の状態を、ランダムアクセスメモリ(RAM(図示せず))のワーキングエリアの所定領域に保存し、その後に、データパケットを構成する処理を行う。
【0048】
このデータパケットを構成する処理では、出力端点の番号順に設定が活性か非活性かをチェックし、出力端点番号、アイソクロナス転送チャンネルならびにパケット内データ位置を、RAMのワーキングエリアのデータパケット構成情報領域に格納するとともに、出力端点が非活性の状態の場合には非活性フラグを出力端点番号に付加して格納する。
【0049】
さらに、ノード内の全出力端点について、各アイソクロナス転送チャンネル毎にパケット内データ位置が隣接するとともに昇順となるように、パケット内データ位置を変更し、対応する新パケット内データ位置として、上記したデータパケット構成情報領域に格納する。
【0050】
そして、全出力端点について上記した処理が完了すると、上記したデータパケット構成情報領域にノード番号および出力端点数を格納する。
【0051】
図6には、上記した処理によって、RAMのワーキングエリアのデータパケット構成情報領域に格納されたデータパケット構成情報の一例が示されている。
【0052】
上記したようにしてステップS306の処理を終了すると、ステップS308の処理へ進み、図6に示されたようにしてデータパケット構成情報領域に格納されたデータパケット構成情報を、図6に示すような形式で各ノードに対して非同期転送を用いて報告するとともに、構成されたデータパケットの大きさに対応した伝送帯域幅を申告する。また、これらデータパケット構成情報ならびに構成されたデータパケットの大きさに対応した伝送帯域幅を、ノードが備える表示器に表示して、ユーザーに知らしめる。
【0053】
そして、ステップS308の処理を終了すると、このデータパケット構成処理ルーチンを終了する。
【0054】
ここで、ステップS306におけるデータパケットを構成する処理について具体的に説明する。
【0055】
具体例として、図1に示すノード1(鍵盤付シンセサイザー12)がOP1、OP2、OP3およびOP4の4個の出力端点を備えており、図4に示すようにOP1のデータ、OP2のデータ、OP3のデータおよびOP4のデータの4個のデータがパケットにまとめて転送されるものとする。
【0056】
この場合において、出力端点のOP2およびOP3が非活性であれば、ステップS306の処理において、図5に示すようにOP1のデータとOP4のデータとの2個のデータのみからなるパケットを構成することになる。
【0057】
一方、非同期転送によりデータパケット構成情報を受信したノードにおいては、自己が備える全入力端点について、受信したデータパケット構成情報内の各出力端点の元のアイソクロナス転送チャンネルおよび元のパケット内データ位置が該当するか否かを比較し、該当する場合には、当該出力端点の新アイソクロナス転送チャンネルおよび新パケット内データ位置を新規設定値として更新する。
【0058】
従って、図1に示すネットワークにおいては、実際に使用されるデータ転送のみのためにネットワークを利用できるようになり、ネットワーク全体にとって意味のない負荷をかけることが無く、ネットワーク全体の負荷を低減することができるとともに、ユーザーにネットワークの最適な接続設定の環境を提供することができるようになる。
【0059】
なお、上記した実施の形態は、以下(1)乃至(5)に示すように変形してもよい。
【0060】
(1)上記した実施の形態においては、ネットワーク内に3個のノードが存在する場合について説明したが、ネットワーク内に存在するノードの数は3個に限られるものではないことは勿論であり、ネットワーク内に存在するノードの数は2個あるいは4個以上であってもよい。
【0061】
(2)上記した実施の形態においては、データパケット構成処理ルーチンは定期的に起動されるものとしたが、これに限られるものではないことは勿論であり、ユーザーの操作により起動するようにしてもよい。
【0062】
(3)上記した実施の形態においては、ネットワークを構築する全てのノードが本発明による通信装置を内蔵するようにしたが、これに限られるものではないことは勿論であり、ネットワークを構築する全てのノードが本発明による通信装置を内蔵していなくてもよい。
【0063】
(4)上記した実施の形態においては、高速伝送媒体としてIEEE1394高速シリアルバスを示したが、これに限られるものではなく、例えば、ATMのような、他の高速伝送媒体を用いてよいことは勿論である。
【0064】
(5)上記した実施の形態ならびに上記した(1)乃至(4)に示す変形例を、適宜に組み合わせるようにしてもよい。
【0065】
【発明の効果】
本発明は、以上説明したように構成されているので、実際に使用されるデータ転送のみでネットワークを利用できるようになるため、ネットワーク全体にとって意味のない負荷をかけることが無くなってネットワーク全体の負荷が低減されるとともに、ユーザーにネットワークの最適な接続設定の環境を提供することができるようになるという優れた効果を奏する。
【図面の簡単な説明】
【図1】複数のデータ転送チャンネルを持つ双方向伝送媒体を介して相互接続されたネットワークの構成例の一例を示すブロック構成図であり、当該ネットワークに存在する各ノードは本発明による通信装置を内蔵している。
【図2】各ノード内における入力端点ならびに出力端点の構成例の一例を示す説明図である。
【図3】データパケット構成処理ルーチンのフローチャートである。
【図4】データパケットの構成例の一例を示す説明図である。
【図5】データパケットの構成例の一例を示す説明図である。
【図6】RAMのワーキングエリアのデータパケット構成情報領域に格納されたデータパケット構成情報の一例を示す説明図である。
【符号の説明】
10 IEEE1394高速シリアルバス
12 鍵盤付シンセサイザー(ノード1)
14 ハードディスクレコーダー(ノード2)
16 デジタルミキサー(ノード3)
20 通信装置
22 IEEE1394インターフェース
Claims (4)
- データパケットを送受信する複数のノードを含んで構築されたネットワークにおいて、前記ネットワークに存在するノードが備える通信装置であって、
データパケットを構成する1もしくは複数の所定の形式のデータを送信するための少なくとも1以上の出力端点と、
前記出力端点を活性もしくは非活性のいずれかに設定する設定手段と、
前記設定手段による設定に対応してデータパケットを構成するデータパケット構成手段と、
前記データパケット構成手段により構成された結果を他のノードに報告する報告手段と
を有する通信装置。 - 請求項1に記載の通信装置において、さらに、
前記データパケット構成手段により構成された結果に基づき表示する表示手段と
を有する通信装置。 - 請求項1または請求項2のいずれか1項に記載の通信装置において、
前記設定手段は、前記出力端点へ内部信号源から出力割当がなされている場合には活性の状態を検出し、また、前記出力端点へ内部信号源から出力割当がなされていない場合には非活性の状態を検出する状態検出手段により検出された結果に基づき設定をおこなう
ものである通信装置。 - 請求項1または請求項2のいずれか1項に記載の通信装置において、
前記設定手段は、前記出力端点と対応する外部信号接続端子への物理的接続がある場合には活性の状態を検出し、前記出力端点と対応する外部信号接続端子への物理的接続がない場合には非活性の状態を検出する状態検出手段により検出された結果に基づき設定をおこなう
ものである通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000157583A JP4364404B2 (ja) | 2000-05-29 | 2000-05-29 | 通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000157583A JP4364404B2 (ja) | 2000-05-29 | 2000-05-29 | 通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001339404A JP2001339404A (ja) | 2001-12-07 |
JP4364404B2 true JP4364404B2 (ja) | 2009-11-18 |
Family
ID=18662194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000157583A Expired - Fee Related JP4364404B2 (ja) | 2000-05-29 | 2000-05-29 | 通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4364404B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3960278B2 (ja) | 2003-08-13 | 2007-08-15 | ヤマハ株式会社 | 接続設定プログラム |
WO2016152712A1 (ja) * | 2015-03-20 | 2016-09-29 | 日本電気株式会社 | パラメータ決定装置、パラメータ決定方法、および、プログラム |
-
2000
- 2000-05-29 JP JP2000157583A patent/JP4364404B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001339404A (ja) | 2001-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6449655B1 (en) | Method and apparatus for communication between network devices operating at different frequencies | |
JPH0748739B2 (ja) | 多重アクセス制御方法および該方法を実施する多重アクセス制御システム | |
JPH0344464B2 (ja) | ||
JPS61194989A (ja) | 静止画伝送装置 | |
EP0820050B1 (en) | Interface apparatus connecting between multimedia network and music network | |
JPH10229410A (ja) | データ処理装置、電子機器および通信システム | |
JP4364404B2 (ja) | 通信装置 | |
JP2002351813A (ja) | 伝送装置及び伝送方法 | |
JPH1013446A (ja) | 電子機器及びデータ伝送システムのチャンネル制御方法 | |
JP2000013379A (ja) | シリアルバス機器の送受信回路およびSelf IDプロセスの動作手順 | |
JP4429463B2 (ja) | 通信装置 | |
KR100226781B1 (ko) | 노드(node)인식(recognition)방법 | |
KR20000009541A (ko) | 직렬통신장치 및 방법 | |
JP2972659B2 (ja) | Utopiaレベル2ポーリング制御方式 | |
JP2715137B2 (ja) | 通信網制御方式 | |
JPH11284642A (ja) | データ伝送システム、ポーリング方法、およびポーリング回数設定方法 | |
JP3058010B2 (ja) | プロセッサ間通信方法及び装置 | |
US4551835A (en) | X.21 Switching system | |
JP2793480B2 (ja) | Lanデータ送出方式 | |
JPH07111508A (ja) | 送受信装置 | |
KR950035219A (ko) | 종합정보통신망과 근거리통신망 간의 망정합을 위한 게이트웨이 구현방법 및 시스템 | |
JP2550910B2 (ja) | コンピュータ間通信システムにおける通信代行方法 | |
KR970007258B1 (ko) | Unix 시스템 커널에서 isdn q.931호 제어절차 처리방법 | |
JPH10126441A (ja) | パケット通信システム | |
KR100239056B1 (ko) | 메모리를 이용한 채널 처리 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090819 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |