JP4356445B2

JP4356445B2 - 半導体ｘ線検出素子およびその製造方法

Info

Publication number: JP4356445B2
Application number: JP2003421108A
Authority: JP
Inventors: 勝島田; 実山田; 恭史藤田
Original assignee: Shimadzu Corp
Current assignee: Shimadzu Corp
Priority date: 2003-12-18
Filing date: 2003-12-18
Publication date: 2009-11-04
Anticipated expiration: 2023-12-18
Also published as: JP2005183603A

Description

本発明は、半導体Ｘ線検出素子に関し、さらに詳しくは、受光面積を大きくしながらもエネルギー分解能の低下を抑制することが出来る半導体Ｘ線検出素子およびその製造方法に関する。

従来、ｎ面電極，ｎ^＋層，ｉ層，ｐ層およびｐ面電極を有する半導体Ｘ線検出素子が知られている（例えば、非特許文献１参照。）。

合志陽一・佐藤公隆編，「日本分光学会測定法シリーズ１８エネルギー分散型Ｘ線分析半導体Ｘ線検出素子の使い方」，学会出版センター，１９８９年６月３０日，ｐ６−ｐ８

図１９は、従来のトップハット形の半導体Ｘ線検出素子６００を示す構成図である。
この半導体Ｘ線検出素子６００は、ｎ面電極６４と、ｎ^＋層６１と、ｉ層６２と、ｐ層６３と、p面リング電極６５と、ｐ面電極６６と、入射窓ＥＷとを具備している。
入射窓ＥＷにＸ線が入射すると、Ｘ線のエネルギーに比例した電子正孔対がｉ層６２内で発生するため、ｎ面電極６４およびｐ面電極６６から電気信号が取り出される。
なお、ｎ^＋層６１に連続するｉ層６２の部分をｉ層本体部６２１と呼び、このｉ層本体部６２１の断面積を「受光面積」と呼ぶ。また、ｐ層６３へ広がっているｉ層６２の部分をｉ層拡縁部６２２と呼ぶ。
従来の半導体Ｘ線検出素子６００では、受光面積とｎ面電極６４の面積は等しく、受光面積に対するｎ面電極６４の面積の比は１００％になっている。
なお、受光面積に対するｎ面電極６４の面積の比を「面積比」と呼ぶ。

寸法例を挙げると、ｎ面電極６４，ｎ^＋層６１およびｉ層本体部の直径は３.６ｍｍであり、受光面積は約１０ｍｍ^２になる。入射窓ＥＷの直径は６.０ｍｍ、ｐ面電極６の直径は１０.０ｍｍである。

図２０に示す特性曲線ａは、ｎ面電極６４および受光面積が１０ｍｍ^２の半導体Ｘ線検出素子の shaping time（波形整形時間）とエネルギー分解能の関係を示す理論値である。
図２０に示す特性曲線ｂは、ｎ面電極６４および受光面積が１０ｍｍ^２の半導体Ｘ線検出素子６００の shaping time とエネルギー分解能の関係を示す実測値である。
両者を比較すれば、理論値と実測値がほぼ一致していることが判る。また、shaping time が５μｓでのエネルギー分解能が約１３６ｅＶであることが判る。

図２０に示す特性曲線ｃは、ｎ面電極６４および受光面積を２０ｍｍ^２とした半導体Ｘ線検出素子の shaping time とエネルギー分解能の関係を示す実測値である。
shaping time が５μｓでのエネルギー分解能が約１４７ｅＶであることが判る。

図２０に示す特性曲線ｄは、ｎ面電極６４および受光面積を３０ｍｍ^２とした半導体Ｘ線検出素子の shaping time とエネルギー分解能の関係を示す理論値である。
shaping time が５μｓでのエネルギー分解能が約１５１ｅＶであることが判る。

さて、受光面積を大きくすると、分析に必要なＸ線量を短時間で確保でき、測定時間を短縮できるメリットがある。
しかし、図２０に示すように、受光面積を大きくすると、エネルギー分解能が低下する問題点があった。
そこで、本発明の目的は、受光面積を大きくしながらもエネルギー分解能の低下を抑制することが出来る半導体Ｘ線検出素子およびその製造方法を提供することにある。

第１の観点では、本発明は、ｎ面電極，ｎ^＋層，ｉ層，ｐ層およびｐ面電極を有する半導体Ｘ線検出素子であって、前記ｎ面電極の面積が受光面積より小さいことを特徴とする半導体Ｘ線検出素子を提供する。
半導体Ｘ線検出素子のエネルギー分解能ΔＥは次式で表される。
ΔＥ＝（ΔＥ_Ｄ ^２＋ΔＥ_Ｐ ^２＋ΔＥ_Ｓ ^２）^１/２・・・・・・・（１）

ΔＥ_Ｄは、半導体Ｘ線検出素子内における生成電荷の統計的ばらつきによるエネルギーの広がりで、半導体Ｘ線検出素子の結晶構造、特に格子欠陥，転位密度，不純物密度などで決まる。
ΔＥ_Ｐは、半導体Ｘ線検出素子およびＦＥＴ（初段増幅器）による雑音でのエネルギーの広がりであり、これを小さくすることが求められる。
ΔＥ_Ｓは、系全体の安定度その他によるエネルギーの広がりで、測定条件によって減少させることが可能である。

ΔＥ_Ｐは次式で表される（非特許文献１のｐ２４〜ｐ２５参照）。
ΔＥ_Ｐ＝２.３５５ε{ｑＩ_Ｌ[Ｎ_Ｐ ^２]＋２ｋＴＲ_ＳＣ_ｉｎ ^２[Ｎ_Ｓ ^２]＋Ａ[Ｎ_１/ｆ ^２]＋ＢＣ_ｉｎ ^２[Ｎ_ｇｒ ^２]｝^１/２／ｑ・・・・・・・（２）
ε：電子正孔対の生成に要する平均エネルギー（ｅＶ）
ｑ：電荷素量（１.６×１０^−１９Ｃ）
ｋ：ボルツマン係数（１.３８×１０^−２３Ｊ/Ｋ）
Ｉ_Ｌ：半導体Ｘ線検出素子とＦＥＴのゲート・ソース間の漏れ電流の和（Ａ）
Ｔ：ＦＥＴの温度（Ｋ）
Ｒ_Ｓ：ＦＥＴ等価直列雑音抵抗値（Ω）
Ｃ_ｉｎ：全入力容量（Ｆ）（半導体Ｘ線検出素子の容量、ＦＥＴ容量および浮遊容量の和）
τ：ピーキングタイム（ｓ）（整形されたパルスの立ち上がりからトップに達するまでの時間）
Ａ：半導体Ｘ線検出素子とＦＥＴと周辺を構成する材料の誘電損失などによって決まる定数
Ｂ：ＦＥＴ内での電荷の発生、再結合に関する雑音によって決まる定数
[Ｎ_Ｐ ^２]：入力に並列に入る白色雑音源に対する雑音指数（τに比例）
[Ｎ_Ｓ ^２]：入力に直列に入る白色雑音源に対する雑音指数（τに逆比例）
[Ｎ_１/ｆ ^２]：入力に並列に入る１/ｆ雑音に対する雑音指数（τに無関係）
[Ｎ_ｇｒ ^２]：入力に直列に入る１/ｆ雑音に対する雑音指数（τ_ｔをＦＥＴ内での電荷の発生、再結合に関する時定数とすると、２τ_ｔ／τ＋τ／２τ_ｔに比例）

上記（２）式から判るように、ΔＥ_Ｐを小さくするためには、全入力容量Ｃ_ｉｎの値を小さくすればよい。
上記第１の観点による半導体Ｘ線検出素子では、ｎ面電極の面積を受光面積より小さくするため、半導体Ｘ線検出素子の容量が小さくなる。これにより、Ｃ_ｉｎが小さくなり、ΔＥ_Ｐが小さくなる。その結果、受光面積を大きくしながらもエネルギー分解能ΔＥが低下するのを抑制することが出来る（同じエネルギー分解能ΔＥなら受光面積を大きくすることが出来る）。

第２の観点では、本発明は、上記構成の半導体Ｘ線検出素子において、前記ｎ面電極およびｎ^＋層の面積が受光面積の５０％以下であることを特徴とする半導体Ｘ線検出素子を提供する。
本願発明者らが鋭意研究したところ、面積比を５０％以下にすると、面積比が１００％のときよりエネルギー分解能ΔＥが向上する（小さくなる）ことを確認できた。

第３の観点では、本発明は、上記構成の半導体Ｘ線検出素子において、全体形状がトップハット形であることを特徴とする半導体Ｘ線検出素子を提供する。
本願発明者らが鋭意研究したところ、トップハット形の半導体Ｘ線検出素子でｎ面電極の面積を受光面積より小さくすると、面積比が１００％のときよりエネルギー分解能ΔＥが向上することを確認できた。

第４の観点では、本発明は、上記構成の半導体Ｘ線検出素子において、ｎ面電極あるいはｎ面電極およびｎ^＋層の形状が、同心リング形状または放射線形状またはこれらを組み合わせた形状であることを特徴とする半導体Ｘ線検出素子を提供する。
ｎ面電極あるいはｎ面電極およびｎ^＋層の面積を受光面積より小さくした結果、ｎ面電極からの距離が大きいｉ層本体部の部分が生じてしまい、そのｉ層本体部の部分での効率が下がる心配がある。
そこで、上記第４の観点による半導体Ｘ線検出素子では、ｎ面電極あるいはｎ面電極およびｎ^＋層の形状を工夫してｎ面電極をｉ層本体部の広い範囲に分布させ、ｎ面電極からの距離が大きいｉ層本体部の部分が生じるのを抑制している。

第５の観点では、本発明は、ｎ面電極，ｎ^＋層，ｉ層，ｐ層を形成した後、前記ｎ面電極および前記ｎ^＋層の面積が受光面積より小さくなるように前記ｎ面電極および前記ｎ^＋層の一部を除去することを特徴とする半導体Ｘ線検出素子の製造方法を提供する。
上記第５の観点による半導体Ｘ線検出素子の製造方法では、本発明の半導体Ｘ線検出素子を好適に製造できる。

本発明の半導体Ｘ線検出素子によれば、受光面積を大きくしながらもエネルギー分解能の低下を抑制することが出来る（同じエネルギー分解能なら受光面積を大きくすることが出来る）。
また、本発明の半導体Ｘ線検出素子の製造方法によれば、本発明の半導体Ｘ線検出素子を好適に製造することが出来る。

以下、図に示す実施の形態により本発明をさらに詳細に説明する。なお、これにより本発明が限定されるものではない。

図１は、実施例１にかかる半導体Ｘ線検出素子１００を示す端面図である。
この半導体Ｘ線検出素子１００は、正孔を集極するｎ面電極４と、多数キャリアが電子であるｎ^＋層１と、真性領域であるｉ層２と、多数キャリアが正孔であるｐ層３と、電子を集極するｐ面リング電極５およびｐ面電極６と、保護膜７と、Ｘ線が入射する入射窓ＥＷとを具備している。

図２は、半導体Ｘ線検出素子１００を示す上面図である。図示の都合上、保護膜７を省略している。
図３は、半導体Ｘ線検出素子１００を示す底面図である。図示の都合上、保護膜７を省略している。

入射窓ＥＷにＸ線が入射すると、Ｘ線のエネルギーに比例した電子正孔対がｉ層２内で発生するため、ｎ面電極４およびｐ面電極６から電気信号が取り出される。
なお、ｎ^＋層１に連続するｉ層２の部分をｉ層本体部２１と呼び、このｉ層本体部２１の断面積を「受光面積」と呼ぶ。また、ｐ層３へ広がっているｉ層２の部分をｉ層拡縁部２２と呼ぶ。
この半導体Ｘ線検出素子１００では、受光面積よりｎ面電極４およびｎ^＋層１の面積が小さくなっている。
なお、受光面積に対するｎ面電極６４の面積の比を「面積比」と呼ぶ。

寸法例を挙げると、ｎ面電極４およびｎ^＋層１の直径は３.６ｍｍであり、面積は約１０ｍｍ^２になる。ｉ層本体部２１の直径は５ｍｍであり、受光面積は約２０ｍｍ^２になる。入射窓ＥＷの直径は７.０ｍｍ、ｐ面電極６の直径は１０ｍｍである。
受光面積に対するｎ面電極４およびｎ^＋層１の面積の比＝面積比＝５０％になっている。

図４に示す特性曲線Ｃは、受光面積が２０ｍｍ^２，ｎ面電極４およびｎ^＋層１の面積が１０ｍｍ^２の半導体Ｘ線検出素子１００の shaping time とエネルギー分解能の関係を示す実測値である。
図４に示す特性曲線ｃは、受光面積が２０ｍｍ^２，ｎ面電極およびｎ^＋層の面積が２０ｍｍ^２の半導体Ｘ線検出素子の shaping time とエネルギー分解能の関係を示す実測値である。
両者を比較すれば、shaping time が５μｓでのエネルギー分解能が約１４７ｅＶから約１４３ｅＶに向上していることが判る。

実施例２の半導体Ｘ線検出素子は、実施例１の半導体Ｘ線検出素子１００と寸法が異なっている。
寸法例を挙げると、ｎ面電極４およびｎ^＋層１の直径は３.６ｍｍであり、面積は約１０ｍｍ^２になる。ｉ層本体部２１の直径は６.２ｍｍであり、受光面積は約３０ｍｍ^２になる。入射窓ＥＷの直径は８.５ｍｍ、ｐ面電極６の直径は１０.０ｍｍである。
受光面積に対するｎ面電極４およびｎ^＋層１の面積の比＝面積比＝３３％になっている。

図５に示す特性曲線Ｄは、受光面積が３０ｍｍ^２，ｎ面電極４およびｎ^＋層１の面積が１０ｍｍ^２の半導体Ｘ線検出素子の shaping time とエネルギー分解能の関係を示す実測値である。
図５に示す特性曲線ｄは、受光面積が３０ｍｍ^２，ｎ面電極およびｎ^＋層の面積が３０ｍｍ^２の半導体Ｘ線検出素子の shaping time とエネルギー分解能の関係を示す実測値である。
両者を比較すれば、shaping time が５μｓでのエネルギー分解能が約１５１ｅＶから約１４４ｅＶに向上していることが判る。

図６は、本発明に係る半導体Ｘ線検出素子を製造する過程を示すフロー図である。
ステップＳ１では、図７に示すように、ｐ型半導体結晶ＰＣの上面にＬｉを蒸着する。ｐ型半導体結晶ＰＣは、例えばＳｉの結晶にＢ等の不純物をドープしたものである。

ステップＳ２では、図８に示すように、Ｌｉを熱拡散させ、ｎ^＋層１ａおよびリチウム拡散層ＬＳを形成する。

ステップＳ３では、図９に示すように、Ｎｉ／Ａｕを蒸着して、ｎ面電極４ａを形成する。

ステップＳ４では、図１０に示すように、トップハット形になるようにｎ面電極４ａ，ｎ^＋層１ａ，リチウム拡散層ＬＳおよびｐ型半導体結晶ＰＣの一部を例えば超音波切削機により除去する。

ステップＳ５では、図１１に示すように、電界を印加してＬｉを拡散させ、ｉ層本体部２１およびｉ層拡縁部２２からなるｉ層２を形成する。

ステップＳ６では、図１２に示すように、ｎ面電極４ｂおよびｎ^＋層１ｂの一部を例えば超音波切削機により除去して、ｉ層本体部２１の面積より小さいｎ面電極４およびｎ^＋層１の面積とする。なお、ｎ面電極４ｂだけを除去してｎ面電極４の面積だけをｉ層本体部２１の面積より小さくしてもよいし、ｎ面電極４ｂ，ｎ^＋層１ｂおよびｉ層本体部２１の一部まで例えば超音波切削機により除去して、ｎ面電極４，ｎ^＋層１およびｉ層本体部２１の一部の面積をｉ層本体部２１の主要部の面積より小さくしてもよい。

ステップＳ７では、図１３に示すように、例えばエッチングにより表面処理し、表面を滑らかに仕上げる。

ステップＳ８では、図１４に示すように、底面にＡｕを蒸着し、ｐ面電極５ａを形成する。

ステップＳ９では、図１５に示すように、例えばエッチングにより入射窓ＥＷを形成する。これにより、ｐ面電極５ａは、ｐ面リング電極５になる。

ステップＳ１０では、図１６に示すように、底面にＮｉを蒸着し、ｐ面電極６を形成する。

最後に、ステップＳ１１では、図１に示すように、例えばシリコン系樹脂の保護膜７を形成する。

実施例３の半導体Ｘ線検出素子の製造方法によれば、本発明に係る半導体Ｘ線検出素子１００を好適に製造することが出来る。

図１７は、実施例４にかかる半導体Ｘ線検出素子４００を示す斜視図である。
この半導体Ｘ線検出素子４００は、ｎ面電極４およびｎ^＋層１の形状が同心リング状になっている外は、実施例１の半導体Ｘ線検出素子１００と同様の構成である。

製造に際しては、図６のステップＳ６で、ｎ面電極４ｂおよびｎ^＋層１ｂの一部を除去して、同心リング状のｎ面電極４およびｎ^＋層１を残せばよい。

実施例４の半導体Ｘ線検出素子４００によれば、ｎ面電極４をｉ層本体部２１の広い範囲に分布させ、ｎ面電極４からの距離が大きいｉ層本体部２１の部分が生じるのを抑制できる。

図１８は、実施例５にかかる半導体Ｘ線検出素子５００を示す斜視図である。
この半導体Ｘ線検出素子５００は、ｎ面電極４およびｎ^＋層１の形状が同心リング状と放射線状を組み合わせた形状になっている外は、実施例１の半導体Ｘ線検出素子１００と同様の構成である。

製造に際しては、図６のステップＳ６で、ｎ面電極４ｂおよびｎ^＋層１ｂの一部を除去して、同心リング状と放射線状を組み合わせた形状のｎ面電極４およびｎ^＋層１を残せばよい。

実施例５の半導体Ｘ線検出素子５００によれば、ｎ面電極４をｉ層本体部２１の広い範囲に分布させ、ｎ面電極４からの距離が大きいｉ層本体部２１の部分が生じるのを抑制できる。

本発明の半導体Ｘ線検出素子は、エネルギー分散型Ｘ線分析装置の検出器として利用することが出来る。

実施例１に係る半導体Ｘ線検出素子を示す端面図である。実施例１に係る半導体Ｘ線検出素子を示す上面図である。実施例１に係る半導体Ｘ線検出素子を示す底面図である。実施例１に係る半導体Ｘ線検出素子の shaping time とエネルギー分解能の関係を示す特性図である。実施例２に係る半導体Ｘ線検出素子の shaping time とエネルギー分解能の関係を示す特性図である。実施例３に係る半導体Ｘ線検出素子の製造方法を示すフロー図である。Ｌｉの蒸着工程を示す説明図である。Ｌｉの熱拡散工程を示す説明図である。ｎ面電極の形成工程を示す説明図である。トップハット形に整形する工程を示す説明図である。Ｌｉのドリフト工程を示す説明図である。ｎ面電極およびｎ^＋層の形成工程を示す説明図である。表面処理工程を示す説明図である。ｐ面電極（Ａｕ）の形成工程を示す説明図である。入射窓の形成工程を示す説明図である。ｐ面電極（Ｎｉ）の形成工程を示す説明図である。実施例４に係る半導体Ｘ線検出素子を示す斜視図である。実施例５に係る半導体Ｘ線検出素子を示す構成図である従来の半導体Ｘ線検出素子を示す端面図である。従来の半導体Ｘ線検出素子の shaping time とエネルギー分解能の関係を示す特性図である。

符号の説明

１ｎ^＋層
２ｉ層
３ｐ層
４ｎ面電極
５ｐ面リング電極
６ｐ面電極
１００，４００，５００半導体Ｘ線検出素子

Claims

ｎ面電極，ｎ⁺層，ｉ層，ｐ層およびｐ面電極を有する半導体Ｘ線検出素子であって、前記ｎ面電極および前記ｎ ⁺ 層の面積が受光面積より小さいことを特徴とする半導体Ｘ線検出素子。
請求項１に記載の半導体Ｘ線検出素子において、前記ｎ面電極および前記ｎ⁺層の面積が受光面積の５０％以下であることを特徴とする半導体Ｘ線検出素子。
請求項１または請求項２に記載の半導体Ｘ線検出素子において、全体形状がトップハット形であることを特徴とする半導体Ｘ線検出素子。
請求項１から請求項３に記載の半導体Ｘ線検出素子において、前記ｎ面電極の形状が、同心リング形状または放射線形状またはこれらを組み合わせた形状であることを特徴とする半導体Ｘ線検出素子。
ｎ面電極，ｎ⁺層，ｉ層，ｐ層を形成した後、前記ｎ面電極および前記ｎ⁺層の面積が受光面積より小さくなるように前記ｎ面電極および前記ｎ⁺層の一部を除去することを特徴とする半導体Ｘ線検出素子の製造方法。