JP4354183B2 - 高ｋ誘電体膜を備える半導体構造体、半導体装置及びその製造方法 - Google Patents

高ｋ誘電体膜を備える半導体構造体、半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4354183B2
JP4354183B2 JP2002574128A JP2002574128A JP4354183B2 JP 4354183 B2 JP4354183 B2 JP 4354183B2 JP 2002574128 A JP2002574128 A JP 2002574128A JP 2002574128 A JP2002574128 A JP 2002574128A JP 4354183 B2 JP4354183 B2 JP 4354183B2
Authority
JP
Japan
Prior art keywords
layer
dielectric
lanthanum
aluminum
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002574128A
Other languages
English (en)
Other versions
JP2004533108A (ja
Inventor
エス． カウシク、ウィッデャー
ニュエン、ビチ−エン
ブイ． ピータムバラム、シュリーニヴァース
ケニヨン ザ サード シェーファー、ジェームズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2004533108A publication Critical patent/JP2004533108A/ja
Application granted granted Critical
Publication of JP4354183B2 publication Critical patent/JP4354183B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は集積回路の形成に用いられる素子と集積回路の製造方法に関する。より詳細には、集積回路の形成に用いられる高Ｋ誘電体に関する。
二酸化シリコンは、集積回路の形成に際して用いられる、今日まで最も一般的かつ有効な絶縁体である。この膜は非常に高度の信頼性を有し、特に、非常に低い欠陥密度の膜として形成することができる。この結果、二酸化シリコンは低いリークを達成する際に非常に有効な材料として機能する。ゲート誘電体に関して、誘電体の好適な特徴の一つは、誘電体がその上のゲートをその下のチャネルに結合させてチャネルがゲートに印加される信号に応答するようにすることである。この点において、この誘電体が一般的にＫとして知られる高い誘電率を有することが望ましい。
現在、酸化シリコンよりも高い誘電率を有する高Ｋ誘電体を開発するために数多くの研究がなされている。この類の高Ｋ誘電体は多く存在するが、酸化シリコンの利点の一つは、そのバンドギャップが大きいために、非常に有効な絶縁体となっている点である。このようにして、高誘電率化を目的として開発される材料の多くは、十分に大きなバンドギャップを有しないか、あるいは、誘電体を流れる電流リークを防止するために十分な信頼性を有するように形成することが難しいことから問題を有することが判明していた。
高Ｋ誘電体に望まれる特性の一つは、高Ｋ誘電体がアモルファスであるということである。また高Ｋ誘電体は、製造期間中とそれに続く、完成した集積回路の一部として機能動作する期間中を含むすべての寿命に渡ってアモルファスであり続ける必要がある。高Ｋ誘電体の多くは、成膜時に十分に高いＫと十分な信頼性を有するが、それに続く処理工程とその工程に関連する熱処理の期間を経る結果、これらの膜が結晶化されてしまう。このようにして結晶化されるこれらの膜は、その全長及び全幅に渡って完全に結晶化されるのではなく、形成される結晶構造の間の粒界として知られる領域を有することとなる。これらの粒界はリークを生じさせる領域であり、電気特性に影響する他の問題となる。
アモルファスに代わるものとして単結晶膜がある。理論的には、これら単結晶膜は通常、単結晶に形成することができる。単結晶膜にはいくつかの問題がある。一つには、膜の結晶構造をその下の半導体、通常はシリコン、の結晶構造に整合させてしまうのみならず、膜形成プロセス中に事実上完全な形で形成される膜の結晶構造にも整合させてしまうことである。単結晶層であるエピタキシャル層は当該技術分野においては知られるところである。シリコンはエピタキシャル成長により形成することができる。一般的に、これらのエピタキシャルプロセスは、他の成膜プロセスに比べると比較的に遅い。非常に微細な膜を単結晶の形で成長させることができる技術の一つに、分子線エピタキシャル成長法がある。この方法には、エピタキシャル成長が遅く、処理量、すなわち、所定時間当たりのウェハの処理枚数がＣＶＤのような従来の成膜プロセスに比べると非常に小さい、という問題がある。このように、分子線エピタキシャル成長法（ＭＢＥ）は一般的に量産に適する技術ではないと考えられる。ＭＢＥ技術を用いるとしても、確実に欠陥の無い膜を得ることは未だに難しい。これを達成するには、圧力を非常に低くする必要があり、プロセスが非常に遅い。膜厚が１０〜３０オングストロームという非常に薄い層の場合、その成長にＭＢＥ装置で悠に２時間を要する。
新規の高Ｋ誘電体を開発するに当たって、誘電体が非常に高い誘電率を有してしまうと
いう別の問題も生じる可能性がある。誘電率が非常に高いと、トランジスタの特性に悪影響を及ぼすフリンジ電界効果と呼ばれる効果が生じる。この効果はゲートとソース／ドレインとの間の過剰な結合に関与する。このようにして、開発中の材料は通常、２０〜４０の範囲の誘電率を有することが望ましい。この望ましい誘電率範囲は技術がさらに進歩するに従っていくらか変わるものである。
望ましい高Ｋ誘電体の別の形態は、或る膜厚の酸化シリコンの容量と等価な容量という観点から評価される。酸化シリコンは非常に一般的であり、かつ、有効に使用されるので、酸化シリコンは標準となっており、この産業分野においては、或る特性は酸化シリコンとの関係で記載されることが多い。この場合、通常の望ましい酸化シリコン換算は５〜１５オングストロームの間であるが、膜厚が５〜１５オングストロームの酸化シリコンはリーク、信頼性及び成長速度に問題を有する。従って、膜がそのように薄いと使用する際だけでなく製造する際にも困難を伴う。望ましい結合は、酸化シリコン換算で５〜１５オングストロームの膜厚を有し、実際の膜厚がこの膜厚よりも厚い誘電体を用いる場合に生じる。通常望ましいと考えられる実際の最小膜厚は約２５オングストロームである。このようにして、誘電率が望ましい範囲にあり、高信頼性を有するように形成可能であり、膜厚が望ましい範囲にあり、かつ、製造プロセスにおいて製造可能な誘電体膜が必要となる。
ランタン、アルミニウム及び酸素を含む高Ｋ誘電体膜は非常に優れた高誘電率材料となる。この膜は、望ましい範囲の誘電率を有するという利点と高温でアモルファスのままの状態を維持する能力を有するという利点とを組み合わせたものであり、しかもリークが小さい。
図１に半導体材料からなる基板１２、誘電体膜１４及び導電膜１６を有する集積回路を示す。基板１２は少なくともその表面に半導体領域を有する。図示しない下層部は同様に半導体材料とするか、または、ＳＯＩに通常見られる絶縁材料とすることができる。半導体材料としては、単結晶シリコン、砒化ガリウム、シリコンゲルマニウム、及びゲルマニウムを挙げることができる。基板１２の上を覆って誘電体層１４が位置する。誘電体層１４の上を覆って、ゲート電極として機能する導電膜１６が位置する。誘電体層１４はゲート絶縁膜またはゲート誘電体として動作する。基板１２はここでは誘電体膜１４との境界面の表面近傍の領域が示され、トランジスタのチャネルとなる。
ゲート誘電体１４は、ランタン、アルミニウム及び酸素を含む混合物であるアルミン酸ランタンを有する。この混合物はアルミニウムとランタンの濃度が同じである場合に、ＬａＡｌＯ３と表される。ゲート誘電体１４は好ましくは、原子層化学気相成長法（ＡＬＣＶＤ）を使用して形成する。ここで使用可能な他の方法には、物理気相成長法、有機金属化学気相成長法、及びパルスレーザ成膜法が含まれる。ＡＬＣＶＤ法を使用すると膜厚を含む層形成を高精度に制御でき、ここにおいては、２５オングストロームよりも厚く、好ましくは３０〜９０オングストロームの範囲の膜厚に制御する。現状の集積回路技術におけるゲート導電体１６は通常、ポリシリコンであるが、タングステン、窒化チタン、窒化タンタルのような他の導電体、またはゲート導電体として有用なものであればどのような導電体を用いることもできる。
ＡＬＣＶＤ法により成膜したゲート誘電体１４は、膜を確実にアモルファスの状態で成膜させる場合にも有用である。現在のＡＬＣＶＤ技術を用いる場合、代表的な温度範囲は２００〜４００℃であり、そのときの圧力は約１３．３３〜１３３３Ｐａ（０．１〜１０Ｔｏｒｒ）の範囲の値であり、ＡＬＣＶＤ法には普通約１３３．３Ｐａ（１．０Ｔｏｒｒ）が選択される。温度及び圧力はゲート誘電体１４が確実にアモルファス状態となるように選択される。ＡＬＣＶＤプロセスにおいては、アルミニウム及びランタン及び酸素のそれぞれのソースが一サイクルの中の異なるタイミングで導入される。各材料はそれが導入
され、成膜される固有の時点をサイクルの中に有し、この成膜はすでに存在する層との間の反応の結果であり、その後、導入された材料は排気される、またはパージされる。続いて、他の材料が導入され、すでに存在する層との間で反応を起こし、パージにより取り除かれる。次に、第３の材料が導入され、反応を起こしてパージされる。このように、一つの完結するサイクルが３つの材料すべてに対応して行なわれるが、それぞれの材料のサイクル中におけるタイミング及び時点は異なる。アルミニウムの次に酸素、ランタンの次に酸素、アルミニウムの次に酸素なども考えられる。このようにして、一つの材料おきに酸素ソースが導入される。このようにある意味では、一つの材料の導入毎に一つの層が成膜される。この場合、サイクルを一通りすべて行なう毎に４つの成膜層、すなわち、一層のランタン、一層のアルミニウム、２層の酸素が層毎に成膜されるが、結果として得られる４つの層は２つの金属酸化層、すなわち、アルミニウム／酸素を一つの層として、ランタン／酸素を他方の層として観察することができる。これらの２つの層はこのようにして単層のアルミン酸ランタンを構成する。
このアルミン酸ランタンは誘電係数及び低リークを最適化する分野において非常に多くの利点をもたらす。他の材料の中には明らかな欠陥を有するものがある。例えば、酸化ランタンは正常な範囲の誘電率を有するが水分を吸収する。水分の吸収は集積回路を望ましい形で製造しようとする場合に非常に不利となる。例えば、酸化ランタンが水分を吸収すると構造的な信頼性の問題が生じる。酸化ランタンが軟化して集積回路構造を形成する際に使用できなくなる。酸化アルミニウムは例えば、誘電率が非常に低いという問題を有する。酸化アルミニウムの誘電率は酸化シリコンよりも幾分高いが、継続するスケーリングに使用できるほど十分に高くはない。従って、酸化アルミニウムが使用できるものの寸法が縮小される次世代では使えない特定のプロセス構成が存在する。
アルミン酸ランタンの別の利点は、誘電率がランタンの含有率に依存して変化することである。このように、誘電率は、１０〜２５の間の或る値に最適化させることが可能となる。ランタンの含有率をアルミニウムの含有率よりも大きくすることにより誘電率を幾分大きくすることができるが、こうすると水分の吸収に関連する問題が生じる。
アルミン酸ランタンは１，０２５℃まで、多分それ以上の温度でもアモルファス状態を維持できるという利点を有する。摂氏１，０２５度は通常、現状のプロセスにおいては最も高温である。このようにして、アルミン酸ランタンは、最先端の平面構造形成用の多くの典型的なプロセスにより作製される集積回路を処理する間の最高温度に耐え、アモルファス状態を維持する性質を有することがわかっている。望ましいのは最大処理温度がいくらか低くなることであるが、最大温度はかなり高いレベルのままとなる可能性がある。なぜならば、ソース／ドレインにおいてドーパントが活性化するには高い温度が必要であり、そのような活性化は近い将来においても必要であると考えられるからである。最大温度は１，０２５℃よりも幾分低い温度とすることができるが、少なくともしばらくの間は依然として摂氏９００度を越えるものと考えられる。しかしながら、確実に温度が大きく下がるものではなく、１，０２５℃がしばらくの間妥当な必要条件として続く可能性がある。
このようにして、アモルファス状態のアルミン酸ランタンは考えられる温度範囲で望ましい高誘電率特性と高信頼性を示す。
アモルファス状態のアルミン酸ランタンという有効な高Ｋ誘電体膜を成膜することができることにより得られる別の効果は、アルミン酸ランタンがシリコン上だけでなく、砒化ガリウム上でも非常に有効であるということである。砒化ガリウムを有効に使用し、砒化ガリウムの高い移動度という利点を利用する際の問題の一つに、砒化ガリウムに使用されるゲート誘電体が、高温で酸化シリコンを成長させて得られるシリコンのゲート誘電体の信頼性レベルに達することが非常に困難であることである。このようにして、ほとんどの
用途においては、シリコンが砒化ガリウムよりも優れていることが証明されてきた。現在、ＡＬＣＶＤ法を用いて成膜される有効な高Ｋ誘電体の出現により、ゲート誘電体は、シリコン、砒化ガリウム、または他の半導体材料のいずれの上に成膜されるかに係わらず、高信頼性を有するようになった。また、砒化ガリウムがほとんどの集積回路に対して好ましい選択肢であり、現在の半導体市場における単なる特殊用途の材料ではなくなった。
図２に集積回路の一部１８を示すが、この集積回路は基板２０、バリア誘電体２２、高Ｋ誘電体２４、及び導電体２６を有する。この場合、高Ｋ誘電体２４はそれがアルミン酸ランタンであるという点で、図１の膜１４と同様または膜１４に類似する。導電体２６は図１の導電体１６に、基板２０は図１の基板１２に類似する。境界層とも呼ぶことができるバリア誘電体２２は、絶縁体として望ましい特性を有するという理由により選択される。このバリア誘電体２２は例えば、酸化アルミニウム、酸化シリコンまたは酸窒化シリコンとすることができる。酸化アルミニウムはこの場合には特に有効な選択肢となる。なぜなら、酸化アルミニウムは優れた絶縁特性を有し、酸化シリコンよりも幾分高い誘電率を有する。バリア誘電体２２を設けるのは、高Ｋ誘電体２４とバリア誘電体２２とを組み合わせることにより十分な絶縁特性が得られ、望ましくない電流の流れを防止することができるからである。例えば、これら２つの誘電体を組み合わせることにより大きなバンドギャップを得ることができ、また、十分に高い誘電率が得られる。特に、この組み合わせにより、バンドギャップの大きな材料を、電子の注入ソースとなる基板２０に直接接触させることができる。バリア誘電体２２の別の使い方として、基板２０として選択される材料がアルミン酸ランタンとの間で問題を生じる場合に、バリア誘電体２２を拡散バリアとして機能させる。
図３に集積回路の一部２８を示すが、この集積回路は基板３０、誘電体膜３２、及び導電体３４を有する。この場合、基板３０は基板２０及び１２に、導電体３４は導電体２６及び１６に類似する。誘電体膜３２は誘電体１４に置き替わり、誘電体２２及び２４の組み合わせに置き替わる。この場合、誘電体膜３２はランタンをその濃度が傾斜する形で含む。誘電体膜３２において、基板３０との境界近傍では、材料は基本的には純粋な酸化アルミニウムとなっている。導電体３４に向かうに従って、ランタン濃度は、導電体３４との境界近傍及び境界で誘電体膜３２中のアルミニウムとランタンとの比が１対１となるまで連続的に増大する。この手法の利点は、この手法を用いることにより、基板３０の直ぐ側でバンドギャップが望み通りに大きくなり、酸化アルミニウムとアルミン酸ランタンとの間には決して急峻な境界ができないことである。この結果として得られる誘電率も、濃度が増大する割合を制御することにより調整することができる、すなわち、アルミニウムとランタンとの間の１対１の比を導電体３４との境界に達する前に余裕をもって達成することができる。もう一つ別の方法として、ランタン濃度がアルミニウム濃度を超えるように、アルミニウムとランタンとの間の比を傾斜させながら上記１対１の比を通過して連続的に変化させる方法がある。
ＡＬＣＶＤ法を用いる場合、初期局面の成膜にはランタンは含まないものとすることができる。第１層は単純にアルミニウム及び酸素とし、この構成が所望数の層だけ続き、アルミニウムとランタンとの比が１対１となるまで増大する割合でアルミニウムをランタンで置き替えて行くようにすることができる。実際、ランタンをアルミニウムよりも高い濃度とすることが望ましい。ここでリスクとして、高誘電率とするためにランタン濃度を高くすることにより、アルミニウムよりもランタンを多く含ませるという実際は望ましい状態を得ることができる一方で、ランタンが過剰となってしまうと膜質が劣化してしまう、ということがある。この場合、導電体３４への境界の最も近くで、ランタン濃度がアルミニウム濃度よりも高くなる。
図４に集積回路の一部３２を示すが、この集積回路は基板３４、バリア誘電体３６、高
Ｋ誘電体３８、バリア誘電体４０、及び導電体４２を有する。この場合、基板３４は基板１２，２０及び３０に類似する。バリア誘電体３６はバリア２２に類似する。高Ｋ誘電体３８は高Ｋ誘電体１４及び２４に類似する。導電体４２は導電体１６，２６及び３４に類似する。バリア層４０は高Ｋ誘電体３８と導電体４２との間のバリアとなる。バリア４０は導電体４２が高Ｋ誘電体３８との間で相性の問題が生じる場合に使用される。バリア４０は、酸化アルミニウム、酸化シリコン及び酸窒化シリコンの中から最も高い頻度で選択される。バリア誘電体４０は、導電体４２と高Ｋ誘電体３８との間の拡散バリアとするために設けられる。勿論、バリア層４０が高誘電率を有することが望ましいが、バリア層を設けるのは、導電体４２と高Ｋ誘電体３８との間に生じる問題を避けるためである。酸化シリコンよりも誘電率が高いという理由により、好ましくは酸化アルミニウムが選択される。
図５に集積回路の一部４４を示すが、この集積回路は導電体４６、高Ｋ誘電体４８、及び導電体５０を有する。この場合、高Ｋ誘電体は２つの導電体の間に設ける。この構成は主として、導電体４６が電荷を保存するフローティングゲートの場合に用いられる。この構成はまた、４６及び５０が、電荷を保存するために使用される容量プレートを形成する場合にも適用される。このような例の一つとして、ダイナミックランダムアクセスメモリのメモリセルがある。このような場合、高Ｋ誘電体４８が低いリーク特性を有することが望ましいのに加えて、高誘電率を有することも望まれる。
図５に示すように、高Ｋ誘電体４８は傾斜濃度分布を示すアルミン酸ランタンである。ランタン濃度は中央で最大となり、ピュアまたはほぼピュアな酸化アルミニウムは導電体４６との境界及び導電体５０との境界に存在する。この構成により、導電体４６との境界及び導電体５０との境界の両方において比較的高い誘電率と大きなバンドギャップが得られ、誘電体が高Ｋ誘電体及び優れた絶縁体の両方を満たすものとなる。高Ｋ誘電体４８の濃度分布を傾斜させることにより、異なるタイプの絶縁体の間に急峻な境界が生じることを避ける。異なるタイプの材料の間での遷移が急峻になると、そこが電荷が捕捉される部位となり易い。濃度を傾斜させることにより、急峻な境界の形成を避けることができる。トランジスタの場合、基板の直ぐそばにのみ大きなバンドギャップを有するようにすることが最も重要である。なぜなら、そこは電荷が注入される可能性のある部位であり、集積回路の一部４４の場合、電荷は導電体５０または導電体４６のいずれかから注入される。このため、導電体５０及び導電体４６の双方との境界で大きなバンドギャップを有することが望ましい。
図６に集積回路の一部５２を示すが、この集積回路は導電体５４、バリア誘電体５６、高Ｋ誘電体５８、バリア誘電体６０及び導電体６２を有する。これは図５の構造に類似する。導電体５４は図５の導電体４６に類似し、導電体６２は図５の導電体５０に類似し、層５６，５８及び６０の組み合わせは図５の高Ｋ誘電体４８に類似する。図６の場合、誘電体層５６及び６０は共に、大きいバンドギャップが形成されるように作用し、導電体６２及び５４と高Ｋ誘電体５８との間の拡散バリアとして機能する。このようにして、バリア層５６及び６０の追加は、高Ｋ誘電体５８への拡散バリアを形成するだけでなく、高Ｋ誘電体５８に十分な絶縁性能を付与するためにも必要である。導電体５４及び６２は異なる特性を有することができる。一方はポリシリコンとすることができる。他方を金属とすると、バリア誘電体のタイプは異なるようにすることが好ましい。高Ｋ誘電体５８はアルミン酸ランタンとすることができ、図１〜５の構造に示される膜に用いられるアルミン酸ランタンについて記載された効果を産み出す。
トランジスタの形成を除くと、２つの導電体の場合にバリアを設けることが益々必要となる。なぜなら、実際、ある状況下においては導電体２と導電体５４との間で注入が生じることが望ましい場合があるからである。このようにして、バリア５６及び６０を設けて
、或いは、図５に示すように濃度分布を傾斜させて、注入が生じることが望ましくない場合に注入が生じないようにすることが実際、より頻繁に求められている。このように、バリア５６及び６０を設ける、或いは、図５に示すように濃度分布を傾斜させる必要性は、注入による電荷の保存が生じる場合により大きくなる。また、誘電体が純粋にキャパシタとして機能する場合、バリア５６及び６０を設ける必要性がさらに一層増大する。キャパシタの主要目的は電荷を保存することであり、従って、導電体との境界で大きなバンドギャップを有することはトランジスタにおけるよりも重要となる。
本発明は種々の実施形態の中で記載されてきたが、効果または本発明と関連する効果の内の幾つかを産み出すように組み合わせて用いられる他の実施形態及び他の材料が考えられる。記載した以外の他の材料が使用可能である。また、アルミン酸ランタンに添加することができる材料が存在し、これらの材料を添加することにより、記載してきた組み合わせ及び種々の濃度におけるアルミン酸ランタンにより産み出される効果に加えてさらに効果を産み出すことができる。従ってここに請求項が示され、これら請求項により本発明の技術範囲を定義するものである。
本発明の第１の実施形態による集積回路の部分断面図。 本発明の第２の実施形態による集積回路の部分断面図。 本発明の第３の実施形態による集積回路の部分断面図。 本発明の第４の実施形態による集積回路の部分断面図。 本発明の第５の実施形態による集積回路の部分断面図。 本発明の第６の実施形態による集積回路の部分断面図。

Claims (14)

  1. 半導体基板と、
    前記半導体基板を覆って設けられ、ランタン、アルミニウム、及び酸素からなるアモルファスの誘電体層と、
    前記誘電体層を覆う電極層と、
    前記半導体基板及び前記誘電体層の間にある境界層とからなり、
    前記境界層は酸素及びアルミニウムからなる、半導体構造体。
  2. 半導体基板と、
    前記半導体基板を覆って設けられ、ランタン、アルミニウム、及び酸素からなるアモルファスの誘電体層と、
    前記誘電体層を覆う電極層とからなり、
    前記誘電体層の前記半導体基板との境界近傍ではランタンを含有させず、前記電極層に向かうに従ってランタン濃度を連続的に増加させている、半導体構造体。
  3. 前記半導体基板は単結晶シリコン、砒化ガリウム、シリコンオンインシュレータ（ＳＯＩ）、シリコンゲルマニウム、及びゲルマニウムからなる群から選択される請求項１又は２に記載の半導体構造体。
  4. 前記電極層はゲート電極である請求項１又は２に記載の半導体構造体。
  5. 前記電極層との境界近傍において前記誘電体中のランタンとアルミニウムの比は１対１である、請求項２に記載の半導体構造体。
  6. 第１導電層と、
    前記第１導電層を覆って設けられ、ランタン、アルミニウム、及び酸素からなるアモルファスの誘電体層と、
    前記誘電体層を覆う第２導電層と、
    前記第１導電層及び前記誘電体層の間にある第１境界層と、
    前記誘電体層及び前記第２導電層の間にある第２境界層とからなり、
    前記第１境界層は酸素及びアルミニウムからなる、半導体構造体。
  7. 第１導電層と、
    前記第１導電層を覆って設けられ、ランタン、アルミニウム、及び酸素からなるアモルファスの誘電体層と、
    前記誘電体層を覆う第２導電層とからなり、
    前記誘電体層の前記第１導電層及び前記第２導電層の双方の近傍においてランタンを含有させず、前記誘電体層の中央に向かうに従ってランタン濃度を最大値まで段階的に増加させている、半導体構造体。
  8. 前記第１導電層はフローティングゲートである請求項６又は７に記載の半導体構造体。
  9. 前記第２境界層は酸化アルミニウム、酸化シリコン、酸窒化シリコンからなる群から選択される化合物からなる請求項６に記載の半導体構造体。
  10. 前記第１境界層及び前記第２境界層は同一の材料である請求項６に記載の半導体構造体。
  11. 前記誘電体層の中央におけるランタンとアルミニウムの比は１対１である、請求項７に記載の半導体構造体。
  12. 半導体基板の上方に第１境界層を形成する工程と、
    前記第１境界層の上方に、ランタン、アルミニウム、及び酸素からなるアモルファスの誘電体層を原子層化学気相成長法によって形成する工程と、
    前記誘電体層を覆う電極層を形成する工程と、
    前記第１境界層は酸素及びアルミニウムからなる半導体構造体の製造方法。
  13. 前記誘電体層と前記誘電体層を覆う前記電極層との間に第２境界層を形成する工程をさらに備える請求項１２に記載の方法。
  14. 半導体表面を有する基板又は導電層のいずれか一方からなる第１材料と、
    導電性の層である第２材料と、
    前記第１及び第２材料との間に配置され、ランタン、アルミニウム、及び酸素からなり、アモルファスである第３材料と、
    前記第３材料及び前記第１材料の間に設けられ、酸素及びアルミニウムからなる第４材料とからなる半導体装置。
JP2002574128A 2001-03-20 2001-12-18 高ｋ誘電体膜を備える半導体構造体、半導体装置及びその製造方法 Expired - Fee Related JP4354183B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/811,656 US6541280B2 (en) 2001-03-20 2001-03-20 High K dielectric film
PCT/US2001/049159 WO2002075813A1 (en) 2001-03-20 2001-12-18 High k dielectric film and method for making

Publications (2)

Publication Number Publication Date
JP2004533108A JP2004533108A (ja) 2004-10-28
JP4354183B2 true JP4354183B2 (ja) 2009-10-28

Family

ID=25207171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002574128A Expired - Fee Related JP4354183B2 (ja) 2001-03-20 2001-12-18 高ｋ誘電体膜を備える半導体構造体、半導体装置及びその製造方法

Country Status (7)

Country Link
US (1) US6541280B2 (ja)
EP (1) EP1374311A1 (ja)
JP (1) JP4354183B2 (ja)
KR (1) KR100869448B1 (ja)
CN (1) CN100407439C (ja)
TW (1) TWI240332B (ja)
WO (1) WO2002075813A1 (ja)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US9139906B2 (en) 2001-03-06 2015-09-22 Asm America, Inc. Doping with ALD technology
US7042043B2 (en) * 2001-08-30 2006-05-09 Micron Technology, Inc. Programmable array logic or memory devices with asymmetrical tunnel barriers
US7132711B2 (en) * 2001-08-30 2006-11-07 Micron Technology, Inc. Programmable array logic or memory with p-channel devices and asymmetrical tunnel barriers
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US7135734B2 (en) * 2001-08-30 2006-11-14 Micron Technology, Inc. Graded composition metal oxide tunnel barrier interpoly insulators
US7068544B2 (en) 2001-08-30 2006-06-27 Micron Technology, Inc. Flash memory with low tunnel barrier interpoly insulators
US7087954B2 (en) 2001-08-30 2006-08-08 Micron Technology, Inc. In service programmable logic arrays with low tunnel barrier interpoly insulators
US7075829B2 (en) * 2001-08-30 2006-07-11 Micron Technology, Inc. Programmable memory address and decode circuits with low tunnel barrier interpoly insulators
US7012297B2 (en) * 2001-08-30 2006-03-14 Micron Technology, Inc. Scalable flash/NV structures and devices with extended endurance
US6778441B2 (en) * 2001-08-30 2004-08-17 Micron Technology, Inc. Integrated circuit memory device and method
US6963103B2 (en) * 2001-08-30 2005-11-08 Micron Technology, Inc. SRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US7476925B2 (en) * 2001-08-30 2009-01-13 Micron Technology, Inc. Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators
US6754108B2 (en) * 2001-08-30 2004-06-22 Micron Technology, Inc. DRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US6953730B2 (en) * 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
EP1324393B1 (en) * 2001-12-28 2008-04-09 STMicroelectronics S.r.l. Manufacturing process of a semiconductor non-volatile memory cell and corresponding memory-cell
US6894338B2 (en) * 2002-01-11 2005-05-17 International Business Machines Corporation Rare earth metal oxide memory element based on charge storage and method for manufacturing same
US7132336B1 (en) 2002-02-12 2006-11-07 Lsi Logic Corporation Method and apparatus for forming a memory structure having an electron affinity region
US6893984B2 (en) * 2002-02-20 2005-05-17 Micron Technology Inc. Evaporated LaA1O3 films for gate dielectrics
US6617209B1 (en) * 2002-02-22 2003-09-09 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US6693004B1 (en) * 2002-02-27 2004-02-17 Advanced Micro Devices, Inc. Interfacial barrier layer in semiconductor devices with high-K gate dielectric material
JP2003282873A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置およびその製造方法
US6750066B1 (en) * 2002-04-08 2004-06-15 Advanced Micro Devices, Inc. Precision high-K intergate dielectric layer
US6989565B1 (en) * 2002-04-15 2006-01-24 Lsi Logic Corporation Memory device having an electron trapping layer in a high-K dielectric gate stack
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US6682973B1 (en) * 2002-05-16 2004-01-27 Advanced Micro Devices, Inc. Formation of well-controlled thin SiO, SiN, SiON layer for multilayer high-K dielectric applications
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US7221017B2 (en) * 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide-conductor nanolaminates
US20040105244A1 (en) * 2002-08-06 2004-06-03 Ilyas Mohammed Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions
US6884739B2 (en) * 2002-08-15 2005-04-26 Micron Technology Inc. Lanthanide doped TiOx dielectric films by plasma oxidation
US6984592B2 (en) * 2002-08-28 2006-01-10 Micron Technology, Inc. Systems and methods for forming metal-doped alumina
US7253122B2 (en) * 2002-08-28 2007-08-07 Micron Technology, Inc. Systems and methods for forming metal oxides using metal diketonates and/or ketoimines
US6958300B2 (en) * 2002-08-28 2005-10-25 Micron Technology, Inc. Systems and methods for forming metal oxides using metal organo-amines and metal organo-oxides
US7112485B2 (en) * 2002-08-28 2006-09-26 Micron Technology, Inc. Systems and methods for forming zirconium and/or hafnium-containing layers
US7041609B2 (en) * 2002-08-28 2006-05-09 Micron Technology, Inc. Systems and methods for forming metal oxides using alcohols
US7087481B2 (en) * 2002-08-28 2006-08-08 Micron Technology, Inc. Systems and methods for forming metal oxides using metal compounds containing aminosilane ligands
US7084078B2 (en) 2002-08-29 2006-08-01 Micron Technology, Inc. Atomic layer deposited lanthanide doped TiOx dielectric films
US6858524B2 (en) * 2002-12-03 2005-02-22 Asm International, Nv Method of depositing barrier layer for metal gates
US6958302B2 (en) 2002-12-04 2005-10-25 Micron Technology, Inc. Atomic layer deposited Zr-Sn-Ti-O films using TiI4
US7101813B2 (en) 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
US6787440B2 (en) * 2002-12-10 2004-09-07 Intel Corporation Method for making a semiconductor device having an ultra-thin high-k gate dielectric
US20040135218A1 (en) * 2003-01-13 2004-07-15 Zhizhang Chen MOS transistor with high k gate dielectric
US7192892B2 (en) * 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
US7135369B2 (en) 2003-03-31 2006-11-14 Micron Technology, Inc. Atomic layer deposited ZrAlxOy dielectric layers including Zr4AlO9
JP4691873B2 (ja) * 2003-03-31 2011-06-01 富士通株式会社 半導体装置およびその製造方法
US7105886B2 (en) * 2003-11-12 2006-09-12 Freescale Semiconductor, Inc. High K dielectric film
US7102875B2 (en) * 2003-12-29 2006-09-05 Hynix Semiconductor Inc. Capacitor with aluminum oxide and lanthanum oxide containing dielectric structure and fabrication method thereof
US7601649B2 (en) 2004-08-02 2009-10-13 Micron Technology, Inc. Zirconium-doped tantalum oxide films
US7081421B2 (en) 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7494939B2 (en) 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
US7109068B2 (en) * 2004-08-31 2006-09-19 Micron Technology, Inc. Through-substrate interconnect fabrication methods
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
JP4309320B2 (ja) 2004-09-13 2009-08-05 株式会社東芝 半導体装置及びその製造方法
KR100655780B1 (ko) * 2004-12-20 2006-12-08 삼성전자주식회사 플래시 메모리 장치 및 그 제조 방법
US7560395B2 (en) 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
US7374964B2 (en) 2005-02-10 2008-05-20 Micron Technology, Inc. Atomic layer deposition of CeO2/Al2O3 films as gate dielectrics
US7390756B2 (en) 2005-04-28 2008-06-24 Micron Technology, Inc. Atomic layer deposited zirconium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7572695B2 (en) 2005-05-27 2009-08-11 Micron Technology, Inc. Hafnium titanium oxide films
US20060278913A1 (en) * 2005-06-08 2006-12-14 Micron Technology, Inc. Non-volatile memory cells without diffusion junctions
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7989290B2 (en) 2005-08-04 2011-08-02 Micron Technology, Inc. Methods for forming rhodium-based charge traps and apparatus including rhodium-based charge traps
US7575978B2 (en) 2005-08-04 2009-08-18 Micron Technology, Inc. Method for making conductive nanoparticle charge storage element
US7429529B2 (en) * 2005-08-05 2008-09-30 Farnworth Warren M Methods of forming through-wafer interconnects and structures resulting therefrom
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
US7517798B2 (en) * 2005-09-01 2009-04-14 Micron Technology, Inc. Methods for forming through-wafer interconnects and structures resulting therefrom
US7892972B2 (en) * 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
JP4719035B2 (ja) * 2006-03-13 2011-07-06 株式会社東芝 不揮発性半導体メモリ装置及びその製造方法
WO2008042981A2 (en) * 2006-10-05 2008-04-10 Asm America, Inc. Ald of metal silicate films
JP5060110B2 (ja) * 2006-11-27 2012-10-31 株式会社東芝 不揮発性半導体メモリ装置及びその製造方法
KR20080072461A (ko) * 2007-02-02 2008-08-06 삼성전자주식회사 전하 트랩형 메모리 소자
JP5141945B2 (ja) * 2007-03-06 2013-02-13 独立行政法人物質・材料研究機構 半導体装置及びコンデンサ
US7759237B2 (en) * 2007-06-28 2010-07-20 Micron Technology, Inc. Method of forming lutetium and lanthanum dielectric structures
JP5057957B2 (ja) * 2007-12-17 2012-10-24 株式会社東芝 半導体装置及びその製造方法
JP5127694B2 (ja) * 2008-12-26 2013-01-23 パナソニック株式会社 半導体装置及びその製造方法
JP5235784B2 (ja) * 2009-05-25 2013-07-10 パナソニック株式会社 半導体装置
JP2011054872A (ja) * 2009-09-04 2011-03-17 Panasonic Corp 半導体装置及びその製造方法
JP5475807B2 (ja) 2010-01-22 2014-04-16 株式会社東芝 半導体装置及びその製造方法
JP5613105B2 (ja) 2011-05-27 2014-10-22 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
TW201324587A (zh) * 2011-12-15 2013-06-16 Univ Nat Chiao Tung 半導體元件及其製作方法
CN103367409B (zh) * 2013-07-04 2015-10-28 西安电子科技大学 基于锗衬底的La基高介电常数栅介质材料的制备方法
CN109860097B (zh) * 2018-12-28 2021-05-04 中国科学院微电子研究所 一种绝缘体上硅材料及其抗总剂量辐射的加固方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4879079A (en) * 1984-07-16 1989-11-07 Gte Products Corporation Formation of lanthanum aluminate
US5164359A (en) 1990-04-20 1992-11-17 Eaton Corporation Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
US5585300A (en) 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
US5777292A (en) * 1996-02-01 1998-07-07 Room Temperature Superconductors Inc. Materials having high electrical conductivity at room teperatures and methods for making same
US5910880A (en) * 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
US5940698A (en) 1997-12-01 1999-08-17 Advanced Micro Devices Method of making a semiconductor device having high performance gate electrode structure
US6069387A (en) 1998-04-06 2000-05-30 Advanced Micro Devices, Inc. Lightly doped drain formation integrated with source/drain formation for high-performance transistor formation
US6153477A (en) 1998-04-14 2000-11-28 Advanced Micro Devices, Inc. Ultra short transistor channel length formed using a gate dielectric having a relatively high dielectric constant
JP2000208508A (ja) * 1999-01-13 2000-07-28 Texas Instr Inc <Ti> 珪酸塩高誘電率材料の真空蒸着
US6255122B1 (en) * 1999-04-27 2001-07-03 International Business Machines Corporation Amorphous dielectric capacitors on silicon
US6060755A (en) 1999-07-19 2000-05-09 Sharp Laboratories Of America, Inc. Aluminum-doped zirconium dielectric film transistor structure and deposition method for same
JP3450758B2 (ja) 1999-09-29 2003-09-29 株式会社東芝 電界効果トランジスタの製造方法
FI118804B (fi) 1999-12-03 2008-03-31 Asm Int Menetelmä oksidikalvojen kasvattamiseksi
AU2001234468A1 (en) 2000-01-19 2001-07-31 North Carolina State University Lanthanum oxide-based gate dielectrics for integrated circuit field effect transistors and methods of fabricating same

Also Published As

Publication number Publication date
EP1374311A1 (en) 2004-01-02
KR100869448B1 (ko) 2008-11-19
CN100407439C (zh) 2008-07-30
US20020137317A1 (en) 2002-09-26
KR20040014469A (ko) 2004-02-14
US6541280B2 (en) 2003-04-01
JP2004533108A (ja) 2004-10-28
TWI240332B (en) 2005-09-21
CN1582499A (zh) 2005-02-16
WO2002075813A1 (en) 2002-09-26

Similar Documents

Publication Publication Date Title
JP4354183B2 (ja) 高ｋ誘電体膜を備える半導体構造体、半導体装置及びその製造方法
KR101088645B1 (ko) 높은 ｋ 유전막 및 그 형성 방법
US6627503B2 (en) Method of forming a multilayer dielectric stack
US7105886B2 (en) High K dielectric film
US5981404A (en) Multilayer ONO structure
US7235446B2 (en) Methods of forming silicon-doped aluminum oxide, and methods of forming transistors and memory devices
US6849908B2 (en) Semiconductor device and method of manufacturing the same
US5966624A (en) Method of manufacturing a semiconductor structure having a crystalline layer
KR100609066B1 (ko) 미세 전자 소자의 다층 유전체막 및 그 제조 방법
KR100351254B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR19980055759A (ko) 폴리실리콘층 형성 방법
KR100373166B1 (ko) 반도체 소자의 제조 방법
JP2008210969A (ja) 半導体装置およびその製造方法並びに半導体記憶装置およびその製造方法
CN100565912C (zh) 高k介电膜
KR20230082289A (ko) 선택적 레이저 열처리를 통한 모놀리식 3d 상부소자를 포함하는 다층 게이트 캐퍼시터 및 이의 제조방법
KR20040077309A (ko) 반도체 장치의 커패시터 및 그 제조방법
KR100332126B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080820

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090729

R150 Certificate of patent or registration of utility model

Ref document number: 4354183

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees