JP4352950B2 - スイッチング電源装置 - Google Patents

Description

本発明は、各種電子機器に適用されるスイッチング電源装置に関するものである。

典型的なスイッチング電源装置は、整流回路と、平滑用キャパシタと、ＤＣ−ＤＣ変換回路とに構成される。
このスイッチング電源装置において、正弦波電圧が整流回路で整流されて平滑用キャパシタに印加されると、正弦波電圧のピークおよびその近傍のみで平滑用キャパシタに電流が流れ、入力電流波形がパルス状となり、力率が悪く、しかも高調波が発生する。

そして、近年、スイッチング電源装置は、電子機器の低価格化、小型化、高性能化、省エネルギー化に伴って、小型で出力の安定性が高く、高効率なものが求められている。

これらの要望に応えて、たとえばゼロ電流でスイッチングを行うフォワードタイプのシングルエンド変換器であるスイッチング電源装置が知られている（たとえば特許文献１、特許文献２参照）。
この特許文献１、２に記載されたスイッチング電源装置は、周期変調方式を採用しており、２次側において、整流時に共振電流を流す２次側の負荷によって１次側のスイッチング素子の周期を制御して安定化させるものである。
特公表昭５８−５００５８５号公報（ＦＩＧ．４） ＵＳＰ４４１５９５９（ＦＩＧ．４）

特許文献１および２に記載されたスイッチング電源装置は、比較的安定なスイッチング制御を実現できるものの、２次側に高価なインダクタが必要なことから、装置自体がコスト高となり、低価格化が進んでいる各種電子機器に適用することが困難な状態となっているのが現状である。

本発明は、かかる事情に鑑みてなされたものであり、その目的は、２次側に高価なインダクタが不要であるにもかかわらず、安定なスイッチング制御を実現でき、しかも各種電子機器に容易に適用することが可能なスイッチング電源装置を提供することにある。

上記目的を達成するため、本発明のスイッチング電源装置は、主電源と、１次捲線と、当該１次捲線と相互に電磁結合されタップを通して順極性となるように接続された第１の２次捲線および第２の２次捲線を有するトランスと、上記主電源の電力を上記トランスの１次捲線に選択的に供給させるスイッチング素子と、第１電極および第２電極を有する第１のキャパシタと、第１電極および第２電極を有する第２のキャパシタと、第１の整流素子と、第２の整流素子と、を有し、上記第１のキャパシタの第１電極が上記トランスの第２の２次捲線の一端に接続され、第２電極が上記第２のキャパシタの第１電極に接続され、上記第１の整流素子が、上記第１のキャパシタの第２電極と上記トランスの第２の２次捲線の他端との間に、当該第１のキャパシタの第２電極から第２の２次捲線の他端に向かって順方向となるように接続され、上記トランスの第１の２次捲線のタップの接続端部とは異なる端部と第２のキャパシタの第２電極との間に、上記第２の整流素子が当該第１の２次捲線の端部から当該第２のキャパシタの第２電極に向かって順方向となるように接続されている。

好適には、上記スイッチング素子の導通制御を、負荷出力に応じて行う制御手段を有する。

また、好適には、上記スイッチング素子の導通制御を、入力電力に応じて行う制御手段を有する。

好適には、上記制御手段は、リーケージインダクタンスと上記第１のキャパシタで共振した半波正弦波電流のみが流れるように上記スイッチング素子の導通時間を制御する。

好適には、上記制御手段は、上記スイッチング素子の導通を制御するためのパルス制御信号の周期を負荷出力に応じて可変とする。
好適には、上記制御手段は、負荷が大きくになるに従って、パルス制御信号の周期が短くなるように制御する。

好適には、上記制御手段は、上記スイッチング素子の導通を制御するためのパルス制御信号のパルス幅を、リーケージインダクタンスと上記第１のキャパシタの基づく共振周波数幅より広く設定する。

好適には、上記制御手段は、上記スイッチング素子の導通を制御するためのパルス制御信号を出力し、上記パルス制御信号の上記スイッチング素子への出力ラインに積分回路が配置されている。

好適には、上記第１のキャパシタに対して並列に選択的に接続可能な少なくとも一つの共振用キャパシタをさらに有し、上記制御手段は、負荷出力に応じて上記共振用キャパシタを上記第１のキャパシタに対して並列に選択的に接続させる。

好適には、上記制御手段は、上記スイッチング素子の導通を制御するためのパルス制御信号を出力し、かつ、上記共振用キャパシタを上記第１のキャパシタに対して並列に接続するか否かに応じて上記パルス制御信号のパルス幅を制御する。
好適には、上記制御手段は、上記共振用キャパシタを上記第１のキャパシタに対して並列に接続した場合、上記パルス制御信号のパルス幅を、並列に接続してない場合より広く設定する。

好適には、上記第１のキャパシタに対して並列に選択的に接続可能な少なくとも一つの共振用キャパシタをさらに有し、上記制御手段は、入力電力に応じて上記共振用キャパシタを上記第１のキャパシタに対して並列に選択的に接続させる。

好適には、上記制御手段は、上記スイッチング素子の導通を制御するためのパルス制御信号を出力し、かつ、上記共振用キャパシタを上記第１のキャパシタに対して並列に接続するか否かに応じて上記パルス制御信号のパルス幅を制御する。
好適には、上記共振用キャパシタを上記第１のキャパシタに対して並列に接続した場合、上記パルス制御信号のパルス幅を、並列に接続してない場合より広く設定する。

好適には、上記制御手段は、負荷出力に応じた周期変調およびパルス幅変調のうちの少なくとも一方の変調に基づいて上記パルス制御信号を生成する。

好適には、上記制御手段は、上記スイッチング素子の導通を制御するためのパルス制御信号を、入力電力に応じた周期変調およびパルス幅変調のうちの少なくとも一方の変調に基づいて上記パルス制御信号を生成する。

本発明によれば、たとえば制御手段により一定パルス幅のパルス制御信号がスイッチング素子に供給される。
この場合、パルス制御信号がスイッチング素子に供給されている期間だけスイッチング素子がオンし、トランスの１次捲線に電流が流れ、２次側においては、第２のダイオードはオフしていおり、第２の２次捲線に共振電流が流れる。
具体的には、２次側においては、第２の２次捲線の、第１の整流素子、第１のキャパシタ、第２の２次捲線に向かって共振電流が流れ、第１のキャパシタに電荷が充電される。
パルス制御信号によりスイッチング素子がオフした場合、いわゆるオン・オフ電流が流れる。
この場合、第２の整流素子側に電流が流れる。
第２の整流素子は、スイッチング素子１がオフのときのリーケージインダクタンスＬｓに蓄積された少量のエネルギーを回収する。
そして、スイッチング素子がオフし、電流が第２の整流素子に流れて、第２のキャパシタに電荷が充電される。
このように、スイッチング素子がオンの場合は、第１の整流素子の方向に電流が流れて第１のキャパシタに電荷が充電され、スイッチング素子がオフの場合は、１次側から見たインダクタンスＬｏの電圧が反転してインダクタンス、第１のキャパシタ、第２のキャパシタ、第２の整流素子と電流が流れて第２のキャパシタに電荷が充電される。
そして、出力電力はキャパシタ容量と電圧で決まることから、負荷が変化した場合にＴ（周期）を変えて負荷を安定化させる。

本発明によれば、２次側に高価なインダクタが不要であるにもかかわらず、安定なスイッチング制御を実現できる利点がある。
そして、２次側に高価なインダクタが不要であることから装置の低価格化を図れ、各種電子機器に容易に適用することができる利点がある。

以下、本発明の好適な実施形態を添付図面に関連付けて説明する。

本実施形態に係るスイッチング電源装置は、２次側の整流電流が正弦波波形に共振して整流するようにし、１次側のスイッチング素子に流れる電流が２次電流と類似した電流波形になるようし、２次側の負荷に応じて正弦波の周期を制御して２次側の電圧・電流を安定化させる方式を採用している。
具体的には、本実施形態に係るスイッチング電源装置は、２次側に整流時に共振電流を流すようにし、その時に、１次側のフラックスを相殺する方向に２次側のコイル電流を流し、２次側の負荷によって１次側スイッチング素子の周期を制御して安定化させる周期変調方式を採用している。

第１実施形態
図１は、本発明に係るスイッチング電源装置の第１の実施形態を示す回路図である。

本第１の実施形態に係るスイッチング電源装置１は、主電源としての直流電圧源Ｅ１、トランスＴ１、スイッチング素子ＳＷ１、第１のキャパシタＣ１、第２のキャパシタＣ２、第１のダイオードＤ１（第１の整流素子）、第２のダイオードＤ２（第２の整流素子）、検出回路２、帰還回路３、および制御回路４を、主構成要素として有している。
なお、帰還回路３および制御回路４により本発明の制御手段が構成される。

トランスＴ１は、一端が電圧源Ｅ１の正極に接続され、他端がスイッチング素子ＳＷ１の第１端子に接続されている１次捲線Ｎ１と、１次捲線Ｎ１と相互に電磁結合されタップＴＰを通して順極性となるように接続された第１の２次捲線Ｎ２および第２の２次捲線Ｎ３を有する。
なお、図において、標準的な表記法に従い、各捲線Ｎ１〜Ｎ３についてその相対極性をドットで示している。
そして、ここでいう順極性とは、第１の２次捲線Ｎ２および第２の２次捲線Ｎ３は、タップＴＰに対して、一方の捲線がドット端子が接続され、他方の巻き線がドットのない非ドット端子が接続されていることをいう。
図１の例では、第１の２次捲線Ｎ２のドット端子がタップＴＰに接続され、第２の２次捲線Ｎ３の非ドット端子がタップＴＰに接続されている。

スイッチング素子ＳＷ１は、たとえばトランジスタにより構成され、第１端子がトランスＴ１の１次捲線の他端（非ドット端子）に接続され、第２端子が電圧源Ｅ１の負極および制御回路４に接続され、制御端子が制御回路４の制御信号Ｓ４の出力ラインに接続されている。
また、スイッチング素子ＳＷ１は、第２端子と第１端子間に、第２端子から第１端子に向かって順方向となるようにクランプ用ダイオードＤ３が接続されている。
スイッチング素子ＳＷ１は、制御端子に供給される制御信号Ｓ４に応じて第１端子と第２端子を接続（オン）するか遮断するかが繰り返し制御される。

第１のキャパシタＣ１は、第１電極ａと第２電極ｂとを有し、第２のキャパシタＣ２は、第１電極ｃと第２電極ｄとを有する。
そして、第２のキャパシタＣ２の容量は第１のキャパシタＣ１の容量より十分に大きな値に設定されている（Ｃ２＞＞Ｃ１）。

第１のキャパシタＣ１は、第１電極ａがトランスＴ１の第２の２次捲線Ｎ３の一端（ドット端子）に接続され、第２電極ｂが第２のキャパシタＣ２の第１電極ｃに接続されている。

第１のダイオード（第１の整流素子）Ｄ１が、第１のキャパシタＣ１の第２電極ｂとトランスＴ１の第２の２次捲線Ｎ３の他端（非ドット端子）、すなわちタップＴＰとの間に、第１のキャパシタＣ１の第２電極ｂから第２の２次捲線Ｎ３の他端（タップＴＰ）に向かって順方向となるように接続されている。
すなわち、第１のダイオードＤ１のアノードが第１のキャパシタＣ１の第２電極ｂに接続され、カソードが第２の２次捲線Ｎ３の他端（タップＴＰ）に接続されている。

そして、トランスＴ１の第１の２次捲線Ｎ２のタップＴＰの接続端部（ドット端子）とは異なる端部（非ドット端子）と第２のキャパシタＣ２の第２電極ｄとの間に、第２のダイオード（第２の整流素子）Ｄ２が第１の２次捲線Ｎ２の端部（非ドット端子）から第２のキャパシタＣ２の第２電極ｄに向かって順方向となるように接続されている。
すなわち、第２のダイオードＤ２のアノードが第１の２次捲線Ｎ２の端部（非ドット端子）に接続され、カソードが第２のキャパシタＣ２の第２電極ｄに接続されている。

そして、第２のキャパシタＣ２の第１電極ｃおよび第２電極ｄが図示しない負荷側に接続され、所定の電圧を供給する。

検出回路２は、２次側の負荷、具体的には、第２のキャパシタＣ２の第１電極ｃおよび第２電極ｄ間の出力（電圧、電流、あるいは両者に基づく電力）負荷を検出し、帰還回路３を介して制御回路４に転送する。

制御回路４は、帰還回路３を介して入力した検出回路２の検出結果に基づいて、２次側の整流電流が正弦波波形に共振して整流するようにし、１次側のスイッチング素子ＳＷ１に流れる電流が２次電流と類似した電流波形になるようし、２次側の負荷に応じて正弦波の周期を制御して２次側の電圧・電流を安定化させるように制御信号Ｓ４を生成して、スイッチング素子ＳＷ１の制御端子に供給する。
制御回路４は、スイッチング素子ＳＷ１をオンさせる場合、たとえば負荷が大きくになるに従って周期が小さくなるように、周期を可変して２次側の電圧・電流を安定化させる。

次に、上記構成による動作を、スイッチング素子ＳＷ１がオンしている場合と、オフしている場合に分け、図２〜図８に関連付けて説明する。

まず、制御回路４により一定パルス幅のパルス制御信号Ｓ４がスイッチング素子ＳＷ１のゲート端子に供給される（図２のステップＳＴ１）。
この場合、パルス制御信号Ｓ４がスイッチング素子ＳＷ１のゲート端子に供給されている間、スイッチング素子ＳＷ１がオンし、トランスＴ１の１次捲線Ｎ１に電流Ｉ１が流れ、２次側においては、第２のダイオードＤ２はオフしていおり、第２の２次捲線Ｎ３に共振電流が流れる。

図３は、スイッチング素子ＳＷ１がオンしているときのスイッチング電源装置１の等価回路を示す図である。

図３に示すように、スイッチング素子ＳＷ１がオンしているとき、１次側においては、１次捲線Ｎ１のドット端子、非ドット端子、スイッチング素子ＳＷ１の第１端子、および第２端子に向かって電流が流れる。
２次側においては、第２の２次捲線Ｎ３のドット端子、第１のダイオードのアノード、カソード、第１のキャパシタＣ１、第２の２次捲線Ｎ３の非ドット端子に向かって共振電流が流れる。

図４は、図３の回路を１次側に変換した等価回路を示す図である。
図４において、Ｌｓはリーケージインダクタンスを、Ｌｏは１次側から見たインダクタンスをそれぞれ示している。

この場合、Ｌｓ＜＜Ｌo 、Ｃ１＜＜Ｃ２であることから、共振電流が、図４に示すように流れる。
そして、Ｌｓは十分に小さいことから、共振電流は図５に示すように流れることと等価となる。

パルス制御信号Ｓ４のスイッチング素子ＳＷ１のゲート端子への供給が停止されると、スイッチング素子ＳＷ２がオフする。スイッチング素子ＳＷ１がオフした場合、いわゆるオン・オフ電流が流れる。

図６は、スイッチング素子ＳＷ１がオフしているときのスイッチング電源装置１の等価回路を示す図である。

図６に示すように、スイッチング素子ＳＷ１がオフした場合、破線で示す電流が第２のダイオードＤ２に流れる。
第２のダイオードＤ２は、スイッチング素子ＳＷ１がオフのときのリーケージインダクタンスＬｓに蓄積された少量のエネルギーを回収する。
そして、スイッチング素子ＳＷ１がオフし、破線で示す電流が第２のダイオードＤ２に流れて、第２のキャパシタＣ２に電荷が充電される。

このように、スイッチング素子ＳＷ１がオンの場合は、第１のダイオードＤ１の方向に電流が流れて第１のキャパシタＣ１に電荷が充電され、スイッチング素子ＳＷ１がオフの場合は、１次側から見たインダクタンスＬｏの電圧が反転してＬｏ・Ｃ１・Ｃ２・Ｄ２と電流が流れてＣ２に電荷が充電される。

出力電力はＣ１Ｖ（キャパシタ容量と電圧で決まる）で決まるのは一般的に知られている。
本実施形態においては、一定のＣ１を設定しＥ１（入力電圧）や負荷が変化した場合にＴ（周期）を変えて負荷を安定化させる。

図７は、リーケージインダクタンスＬｓと第１のキャパシタＣ１で共振した半波正弦波電流の波形を示している。
スイッチング素子ＳＷ１のオン期間を図７中のΔＴに設定すれば、図７に示すような半波正弦波電流のみが流れる。

制御回路４においては、検出回路２の検出結果とあらかじめ設定した基準値と比較し、（図２のステップＳＴ２，ＳＴ３）に基づいて、スイッチング素子ＳＷ１をオンさせる周期を可変として２次側の電圧・電流を安定化させるように制御信号Ｓ４を生成する。
具体的には、検出結果が基準値以下の場合には、スイッチング素子ＳＷ１のオンオフを制御する制御信号Ｓ４の発振周波数を可変する（図２のステップＳＴ３〜ＳＴ５）。
このとき、図８に示すように、スイッチング素子ＳＷ１のオン期間を負荷が大きくなるに従って、短くなるように制御する（Ｔ1＞Ｔ2＞Ｔ3 → 負荷が大きい方向）。

以上説明したように、本実施形態によれば、電圧源Ｅ１と、１次捲線Ｎ１とこの１次捲線Ｎ１と相互に電磁結合されタップを通して順極性となるように接続された第１の２次捲線Ｎ２および第２の２次捲線Ｎ３を有するトランスＴ１と、電圧源Ｅ１による電圧をトランスＴ１の１次捲線Ｎ１に選択的に供給させるスイッチング素子ＳＷ１と、第１電極ａおよび第２電極ｂを有する第１のキャパシタＣ１と、第１電極ｃおよび第２電極ｄを有する第２のキャパシタＣ２と、第１の整流素子Ｄ１と、第２の整流素子Ｄ２と、を有し、第１のキャパシタＣ１の第１電極ａがトランスＴ１の第２の２次捲線Ｎ３の一端に接続され、第２電極ｂが第２のキャパシタＣ２の第１電極ｃに接続され、第１の整流素子Ｄ１が、第１のキャパシタＣ１の第２電極ｂとトランスＴ１の第２の２次捲線Ｎ３の他端との間に、第２電極ｂから第２の２次捲線Ｎ３の他端に向かって順方向となるように接続され、トランスＴ１の第１の２次捲線Ｎ１のタップＴＰの接続端部とは異なる端部と第２のキャパシタＣ２の第２電極ｄとの間に、第２の整流素子Ｄ２が第１の２次捲線Ｎ２の端部から第２電極ｄに向かって順方向となるように接続され、帰還回路３を介して入力した検出回路２の検出結果に基づいて、２次側の整流電流が正弦波波形に共振して整流するようにし、１次側のスイッチング素子ＳＷ１に流れる電流が２次電流と類似した電流波形になるようし、２次側の負荷に応じて正弦波の周期を制御して２次側の電圧・電流を安定化させるように制御信号Ｓ４を生成して、スイッチング素子ＳＷ１の制御端子に供給する制御回路４を有することから、以下の効果を得ることができる。

２次側に高価なインダクタが不要であるにもかかわらず、安定なスイッチング制御を実現できる利点がある。
そして、２次側に高価なインダクタが不要であることから装置の低価格化を図れ、各種電子機器に容易に適用することができる利点がある。

また、制御回路４は、スイッチング素子ＳＷ１のオンの期間を、負荷が大きくなるに従って短くするようにすることから、高精度に２次側の電圧・電流を安定化させることが可能となる。

第２実施形態
図９は、本発明に係るスイッチング電源装置の第２の実施形態を示す回路図である。

本第２の実施形態に係るスイッチング電源装置１Ａが上述した第１の実施形態に係るスイッチング電源装置１と異なる点は、２次側の第１の２次捲線Ｎ２の巻き数ｎ２を、第２の２次捲線Ｎ３の巻き数ｎ３より多く（ｎ２＞ｎ３）したことにある。

そして、本第２の実施形態においては、第１の２次捲線Ｎ２の非ドット端子がタップＴＰに接続され、ドット端子が第２のダイオードＤ２のアノードに接続されている。

図１０は、図９のスイッチング電源装置１Ａにおけるスイッチング素子ＳＷ１がオンの場合とオフの場合と電流経路を示す等価回路を示す図である。
図１０において、実線で示す矢印がスイッチング素子ＳＷ１がオンの場合、破線で示す矢印がスイッチング素子ＳＷ１がオフの場合の電流経路を示している。
図１０からわかるように、図９のスイッチング電源装置１Ａにおけるスイッチング素子ＳＷ１がオンの場合とオフの場合と電流経路は、図１のスイッチング電源装置１の電流経路と同じである。

すなわち、図９のスイッチング電源装置１Ａは、図１のスイッチング電源装置１と同様に動作する。
したがって、ここではその詳細な説明を省略する。

第２の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができる。

第３実施形態
図１１は、本発明に係るスイッチング電源装置の第３の実施形態を示す回路図である。

本第３の実施形態に係るスイッチング電源装置１Ｂが上述した第１の実施形態に係るスイッチング電源装置１と異なる点は、スイッチング素子ＳＷ１のオンする期間（時間）を、図１２（Ａ）および（Ｂ）に示すように、Ｌｓ（リーケージ・インダクタンス）とＣ１の共振周波数幅より広くオンさせる方式を採用し、共振周波数のバラツキなどを補償させるように構成したことにある。

具体的には、図１２（Ｂ）に示すように、スイッチング素子ＳＷ１をドライブするためのパルス制御信号Ｓ４のパルス幅をΔＴだけ長く設定する。
そのために、帰還回路および制御回路として、検出回路２の検出結果に応じて周期を変化させる周期可変回路５と、周期可変回路５の出力に基づいた周波数（周期）で発振する発振器（ＯＳＣ）６と、発振器５の出力パルスを波形整形するパルス整形回路７と、パルス整形回路７の出力を受けて、図１２（Ａ），（Ｂ）に示すようにパルス幅をＬｓ（リーケージ・インダクタンス）とＣ１の共振周波数幅よりΔＴだけ長く設定したパルス制御信号Ｓ４を生成して、スイッチング素子ＳＷ１のゲート端子に供給するドライブ回路８を設けている。

その他の構成は第１の実施形態と同様である。

本第３の実施形態によれば、上述した第１の実施形態の効果に加えて共振周波数のバラツキなどを補償することができるという利点がある。

なお、この共振周波数のバラツキなどを補償するために、スイッチング素子ＳＷ１をドライブするためのパルス制御信号Ｓ４のパルス幅をＬｓ（リーケージ・インダクタンス）とＣ１の共振周波数幅よりΔＴだけ長く設定する方式は、第２の実施形態に適用できることはいうまでもない。

第４実施形態
図１３は、本発明に係るスイッチング電源装置の第４の実施形態を示す回路図である。

本第４の実施形態に係るスイッチング電源装置１Ｃが上述した第１の実施形態のスイッチング電源装置１と異なる点は、制御回路４のパルス制御信号Ｓ４の出力ラインに積分回路９を設けたことにある。

図１４（Ａ），（Ｂ）は、図１３の積分回路９の具体的な構成例を示す回路図である。

図１４（Ａ）の積分回路は、制御回路４のパルス制御信号Ｓ４の出力端とスイッチング素子ＳＷ１の制御端子との間に抵抗素子Ｒ１を接続して構成されている。

図１４（Ｂ）の積分回路は、制御回路４のパルス制御信号Ｓ４の出力端とスイッチング素子ＳＷ１の制御端子との間に抵抗素子Ｒ１と抵抗素子Ｒ２を直列に接続し、抵抗素子１とＲ２の接続点とスイッチング素子ＳＷ１の第２端子側のラインにキャパシタＣ３を接続して構成されている。

このように、制御回路４のパルス制御信号Ｓ４の出力ラインに積分回路９を設けると、制御回路４によるパルス制御信号Ｓ４は、図１５（Ｂ）に示すような波形となる。
すなわち、図１５（Ａ），（Ｂ）に示すように、スイッチング素子ＳＷ１をドライブするためのパルス制御信号Ｓ４のパルス幅をＬｓ（リーケージ・インダクタンス）とＣ１の共振周波数幅よりΔＴだけ長く設定することできる。
これにより、Ｌｓ（リーケージ・インダクタンス）とＣ１の共振周波数幅が変化しても対応することが可能となる。
また、スイッチング素子ＳＷ１をオンさせるパルス制御信号Ｓ４のパルス幅を広くすると共振電流が流れ終わった後には小さい電流値しか流れないので、トランスＴ１に大きなエネルギーを蓄積しない。
これによってトランスＴ１に高いパルス電圧が発生しない。

第５実施形態
図１６は、本発明に係るスイッチング電源装置の第５の実施形態を示す回路図である。

本第５の実施形態に係るスイッチング電源装置１Ｄが上述した第１の実施形態に係るスイッチング電源装置１と異なる点は、出力側の共振用第１のキャパシタＣ１の容量を出力負荷または入力量に応じて切り替える方式を採用したことにある。

具体的には、第１のキャパシタＣ１に対して複数（本実施形態では２）のキャパシタＣ４，Ｃ５を並列に接続可能なように、スイッチング素子ＳＷ２，ＳＷ３をキャパシタＣ４，Ｃ５に対して直列に接続し、検出回路２を電圧検出回路２１と、抵抗素子Ｒ３によって検出される負荷電流を検出する電流検出回路２２と、電圧検出回路２１と電流検出回路２２の検出結果より負荷電力を検出する電力検出回路２３により構成し、たとえば電力検出回路２３の検出結果に基づいてスイッチング素子ＳＷ２，ＳＷ３の導通制御を行うスイッチ制御回路１０と、スイッチング素子ＳＷ２，ＳＷ３の導通制御を行った場合に、パルス制御信号Ｓ４のパルス幅を制御するパルス幅可変回路１１を設けている。

このスイッチング電源装置１Ｄにおいては、２次側負荷電力の大きさに応じてキャパシタＣ４および／またはＣ５を接続すれば多くの電力が取れる。
つまり、等価的に２次側負荷電力を検出してスイッチング素子ＳＷ２，ＳＷ３の導通制御を行って、負荷電力に見合った電力を取り出す。
そして、スイッチング素子ＳＷ２，ＳＷ３の導通制御を行って、パルス幅可変回路１１によりパルス制御信号Ｓ４のパルス幅を制御する。

この方式によると、第１のキャパシタＣ１に対して並列にキャパシタＣ４，Ｃ５を並列に接続すると共振周波数が低くなる。
それに応じて、図１７（Ａ），（Ｂ）に示すように、スイッチング素子ＳＷ１をオンするドライブパルス幅（パルス制御信号のパルス幅）をΔＴだけ広くする。

なお、上述の説明では、出力負荷電力に見合った電流を取り出すようにした構成について説明したが、たとえば図中破線で示すように、１次側の電圧源Ｅ１の電圧と、抵抗素子Ｒ４によって１次側電流を検出して１次側（入力側）の電力を検出する電圧・電流・電力検出回路１２を設けて、２次側負荷電力を検出してスイッチング素子ＳＷ２，ＳＷ３の導通制御を行って、入力電力に見合った電力を取り出すように構成することも可能である。
この場合においても、スイッチング素子ＳＷ２，ＳＷ３の導通制御を行って、パルス幅可変回路１１によりパルス制御信号Ｓ４のパルス幅を制御する。

また、図中に破線で示すように、負荷側の電圧検出回路２１および／または電流検出回路２２の検出結果を受けてスイッチング素子ＳＷ２，ＳＷ３の導通制御を行うように構成することも可能である。

第６実施形態
図１８は、本発明に係るスイッチング電源装置の第６の実施形態を示す回路図である。

本第６の実施形態に係るスイッチング電源装置１Ｅが上述した第３の実施形態に係るスイッチング電源装置１Ｂと異なる点は、パルス制御信号４を制御してスイッチング素子ＳＷ１の導通制御を行う場合に、出力側の電圧・電流を検出して周期変調と同時にＰＷＭ（パルス幅変調）する方式を採用したことにある。
そのため、検出回路２の検出結果に基づいてＰＷＭ変調するＰＷＭ回路１３を設けている。

図１９は、出力側の電圧・電流を検出して周期変調と同時にＰＷＭ（パルス幅変調）する場合の動作波形を示す図であって、（Ａ）は時間Ｔに対するスイッチング素子ＳＷ１に流れる電流を示し、（Ｂ）は時間Ｔに対するパルス制御信号Ｓ４（ドライブ電圧）を示し、（Ｃ）は時間Ｔに対する第２のダイオードＤ２に流れる電流を示している。

図１９（Ａ）〜（Ｃ）に示すように、負荷電力が大きくなる（あるいは入力電圧が低くなる）と、ＰＷＭ回路１４でパルス幅を広くすれば第２のダイオードＤ２に流れる電流が増加する。本方式では、この制御を行う。

本第６の実施形態によれば、上述した第３の実施形態に効果に加えて、さらに高精度な出力電圧制御を実現できる利点がある。

第７実施形態
図２０は、本発明に係るスイッチング電源装置の第７の実施形態を示す回路図である。

本第７の実施形態に係るスイッチング電源装置１Ｆが上述した第６の実施形態に係るスイッチング制御装置１Ｅと異なる点は、周期変調とＰＷＭの割り合いを、たとえば８対２あるいは５対５等に変えて出力電圧を制御する方式を採用したことにある。
具体的には、発振器６の発振出力をＰＷＭ回路１３にも供給する構成となっている。

本第７の実施形態によれば、上述した第６の実施形態の効果と同様の効果を得ることができる。

第８実施形態
図２１は、本発明に係るスイッチング電源装置の第８の実施形態を示す回路図である。

本第８の実施形態に係るスイッチング電源装置１Ｇが上述した第７の実施形態に係るスイッチング制御装置１Ｆと異なる点は、２つの検出結果に基づいて、パルス制御信号４を制御してスイッチング素子ＳＷ１の導通制御を行う方式を採用したことにある。
具体的には、第１の検出回路２ａにより、出力電圧と抵抗素子Ｒ３による電流を検出して周期変調制御を行い、１次側に３次捲線Ｎ４を設け、その一端側にダイオードＤ４のアノード接続し、ドライブ回路８に接続し、かつキャパシタＣ６の第１電極に接続し、キャパシタＣ６の第２電極を第２の検出回路２ｂに接続し、電圧源Ｅ１による電圧、キャパシタＣ６の電圧および抵抗素子Ｒ４による電流を検出して、その検出結果によりＰＷＭ変調を行うように構成している。
図２２に、この第８の実施形態に係るスイッチング電源装置１Ｇの制御動作を示す。

なお、図２１中に破線で示すように、第１の検出回路２ａの検出結果に基づいてＰＷＭ変調を行い、第２の検出回路２ｂの検出結果に基づいて周期変調を行うように構成することも可能である。

本第８の実施形態によれば、上述した第７の実施形態の効果と同様の効果を得ることができる。

第９実施形態
図２３は、本発明に係るスイッチング電源装置の第９の実施形態を示す回路図である。

本第９の実施形態に係るスイッチング電源装置１Ｇが上述した第３の実施形態に係るスイッチング制御装置１Ｂと異なる点は、パルス整形回路を用いないでＰＷＭ回路１３のみにより制御する方式を採用したことにある。

本第９の実施形態によれば、上述した第３の実施形態の効果と同様の効果を得ることができる。

なお、上述の説明においては、周期を可変とする周期変調として説明したが、ＦＭ（周波数変調）であってもよい。

第１０実施形態
以下に、本発明に係る第１０の実施形態として、２次側の第１の２次捲線Ｎ２の巻き数ｎ２と第２の２次捲線Ｎ３の巻き数ｎ３の設定方法について、図１の装置を例に説明する。

図２４は、図１の回路の等価回路を示す図であり、図２５はスイッチング素子ＳＷ１がオンした場合の捲線の電圧をＥ２，Ｅ３とした場合の等価回路を示す図であり、図２６はスイッチング素子ＳＷ１がオフした場合の捲線の電圧をＥ２，Ｅ３とした場合の等価回路を示す図である。また、図２５および図２６において、第１のキャパシタＣ１の電圧をＥｃとしている。

スイッチング素子ＳＷ１がオンした場合、図２５に示すように、Ｅ２、Ｅｃ、Ｄ1と電流が流せている場合にＣ１電圧(Ec)がＥ２＋Ｅ３より高くならないような巻き数に第１の２次捲線Ｎ２の巻き数ｎ２と第２の２次捲線Ｎ３の巻き数ｎ３を選定する。
第１のキャパシタＣ１の電圧ＥｃはほぼＮ３電圧Ｅ３で決まる。したがって、第２の２次捲線のリーケージ・インダクタンスとＣ1での共振電流が流れる。
その時の点線電流は流れない

スイッチング素子ＳＷ１がオフした場合、Ｎ２・Ｎ３の電圧が反転して図２６に示すようになる。
それによって、前述したように、Ｃ１、Ｎ３、Ｎ２・Ｄ２、Ｃ２と電流が流れて第２のキャパシタＣ２に電荷を充電する。

本発明に係るスイッチング電源装置の第１の実施形態を示す回路図である。 図１のスイッチング電源装置の制御動作を示すフローチャートである。 スイッチング素子がオンしているときの図１のスイッチング電源装置の等価回路を示す図である。 図３の回路を１次側に変換した等価回路を示す図である。 共振電流の経路を示す図である。 スイッチング素子がオフしているときの図１のスイッチング電源装置の等価回路を示す図である。 リーケージインダクタンスＬｓと第１のキャパシタで共振した半波正弦波電流の波形を示す図である。 スイッチング素子のオン期間の負荷に応じた制御動作を説明するための図である。 本発明に係るスイッチング電源装置の第２の実施形態を示す回路図である。 図９のスイッチング電源装置におけるスイッチング素子がオンの場合とオフの場合と電流経路を示す等価回路を示す図である。 本発明に係るスイッチング電源装置の第３の実施形態を示す回路図である。 共振周波数のバラツキなどを補償するために、スイッチング素子をドライブするためのパルス制御信号のパルス幅をＬｓ（リーケージ・インダクタンス）とＣ１の共振周波数幅よりΔＴだけ長く設定する方式を説明するための図である。 本発明に係るスイッチング電源装置の第４の実施形態を示す回路図である。 図１３の積分回路の具体的な構成例を示す回路図である。 パルス制御信号Ｓ４の出力ラインに積分回路を設けた場合のパルス制御信号の波形について説明するための図である。 本発明に係るスイッチング電源装置の第５の実施形態を示す回路図である。 出力側の共振用第１のキャパシタの容量を出力負荷または入力量に応じて切り替える方式を説明するための図である。 本発明に係るスイッチング電源装置の第６の実施形態を示す回路図である。 出力側の電圧・電流を検出して周期変調と同時にＰＷＭ（パルス幅変調）する場合の動作波形を示す図であって、（Ａ）は時間Ｔに対するスイッチング素子ＳＷ１に流れる電流を示し、（Ｂ）は時間Ｔに対するパルス制御信号Ｓ４（ドライブ電圧）を示し、（Ｃ）は時間Ｔに対する第２のダイオードＤ２に流れる電流を示している。 本発明に係るスイッチング電源装置の第７の実施形態を示す回路図である。 本発明に係るスイッチング電源装置の第８の実施形態を示す回路図である。 第８の実施形態に係るスイッチング電源装置１Ｇの制御動作を示すフローチャートである。 本発明に係るスイッチング電源装置の第９の実施形態を示す回路図である。 ２次側の第１の２次捲線Ｎ２の巻き数ｎ２と第２の２次捲線Ｎ３の巻き数ｎ３の設定方法について説明するための図であって、図１の回路の等価回路を示す図である。 ２次側の第１の２次捲線Ｎ２の巻き数ｎ２と第２の２次捲線Ｎ３の巻き数ｎ３の設定方法について説明するための図であって、スイッチング素子がオンした場合の捲線の電圧をＥ２，Ｅ３とした場合の等価回路を示す図である。 ２次側の第１の２次捲線Ｎ２の巻き数ｎ２と第２の２次捲線Ｎ３の巻き数ｎ３の設定方法について説明するための図であって、スイッチング素子がオフした場合の捲線の電圧をＥ２，Ｅ３とした場合の等価回路を示す図である。

符号の説明

１，１Ａ〜１Ｈ…スイッチング電源装置、２…検出回路、３…帰還回路、４…制御回路、 Ｅ１…直流電圧源Ｅ１、Ｔ１…トランス、Ｎ１…１次捲線、Ｎ２…第１の２次捲線、Ｎ３…第３の２次捲線、ＳＷ１…スイッチング素子、Ｃ１…第１のキャパシタ、Ｃ２…第２のキャパシタ、Ｄ１…第１のダイオード（第１の整流素子）、Ｄ２…第２のダイオード（第２の整流素子）。

Claims (16)

1. 主電源と、
   １次捲線と、当該１次捲線と相互に電磁結合されタップを通して順極性となるように接続された第１の２次捲線および第２の２次捲線を有するトランスと、
   上記主電源の電力を上記トランスの１次捲線に選択的に供給させるスイッチング素子と、
   第１電極および第２電極を有する第１のキャパシタと、
   第１電極および第２電極を有する第２のキャパシタと、
   第１の整流素子と、
   第２の整流素子と、を有し、
   上記第１のキャパシタの第１電極が上記トランスの第２の２次捲線の一端に接続され、第２電極が上記第２のキャパシタの第１電極に接続され、
   上記第１の整流素子が、上記第１のキャパシタの第２電極と上記トランスの第２の２次捲線の他端との間に、当該第１のキャパシタの第２電極から第２の２次捲線の他端に向かって順方向となるように接続され、
   上記トランスの第１の２次捲線のタップの接続端部とは異なる端部と第２のキャパシタの第２電極との間に、上記第２の整流素子が当該第１の２次捲線の端部から当該第２のキャパシタの第２電極に向かって順方向となるように接続されている
   スイッチング電源装置。
2. 上記スイッチング素子の導通制御を、負荷出力に応じて行う制御手段を有する
   請求項１記載のスイッチング電源装置。
3. 上記スイッチング素子の導通制御を、入力電力に応じて行う制御手段を有する
   請求項１記載のスイッチング電源装置。
4. 上記制御手段は、リーケージインダクタンスと上記第１のキャパシタで共振した半波正弦波電流のみが流れるように上記スイッチング素子の導通時間を制御する
   請求項２記載のスイッチング電源装置。
5. 上記制御手段は、上記スイッチング素子の導通を制御するためのパルス制御信号の周期を負荷出力に応じて可変とする
   請求項４記載のスイッチング電源装置。
6. 上記制御手段は、負荷が大きくになるに従って、パルス制御信号の周期が短くなるように制御する
   請求項５記載のスイッチング電源装置。
7. 上記制御手段は、上記スイッチング素子の導通を制御するためのパルス制御信号のパルス幅を、リーケージインダクタンスと上記第１のキャパシタの基づく共振周波数幅より広く設定する
   請求項４記載のスイッチング電源装置。
8. 上記制御手段は、上記スイッチング素子の導通を制御するためのパルス制御信号を出力し、
   上記パルス制御信号の上記スイッチング素子への出力ラインに積分回路が配置されている
   請求項４記載のスイッチング電源装置。
9. 上記第１のキャパシタに対して並列に選択的に接続可能な少なくとも一つの共振用キャパシタをさらに有し、
   上記制御手段は、負荷出力に応じて上記共振用キャパシタを上記第１のキャパシタに対して並列に選択的に接続させる
   請求項２記載のスイッチング電源装置。
10. 上記制御手段は、上記スイッチング素子の導通を制御するためのパルス制御信号を出力し、かつ、上記共振用キャパシタを上記第１のキャパシタに対して並列に接続するか否かに応じて上記パルス制御信号のパルス幅を制御する
    請求項９記載のスイッチング電源装置。
11. 上記制御手段は、上記共振用キャパシタを上記第１のキャパシタに対して並列に接続した場合、上記パルス制御信号のパルス幅を、並列に接続してない場合より広く設定する
    請求項１０記載のスイッチング電源装置。
12. 上記第１のキャパシタに対して並列に選択的に接続可能な少なくとも一つの共振用キャパシタをさらに有し、
    上記制御手段は、入力電力に応じて上記共振用キャパシタを上記第１のキャパシタに対して並列に選択的に接続させる
    請求項３記載のスイッチング電源装置。
13. 上記制御手段は、上記スイッチング素子の導通を制御するためのパルス制御信号を出力し、かつ、上記共振用キャパシタを上記第１のキャパシタに対して並列に接続するか否かに応じて上記パルス制御信号のパルス幅を制御する
    請求項１２記載のスイッチング電源装置。
14. 上記制御手段は、上記共振用キャパシタを上記第１のキャパシタに対して並列に接続した場合、上記パルス制御信号のパルス幅を、並列に接続してない場合より広く設定する
    請求項１３記載のスイッチング電源装置。
15. 上記制御手段は、負荷出力に応じた周期変調およびパルス幅変調のうちの少なくとも一方の変調に基づいて上記パルス制御信号を生成する
    請求項５記載のスイッチング電源装置。
16. 上記制御手段は、上記スイッチング素子の導通を制御するためのパルス制御信号を、入力電力に応じた周期変調およびパルス幅変調のうちの少なくとも一方の変調に基づいて上記パルス制御信号を生成する
    請求項３記載のスイッチング電源装置。
    

Images