JP2000278943A - スイッチング電源装置 - Google Patents

スイッチング電源装置

Info

Publication number
JP2000278943A
JP2000278943A JP11081129A JP8112999A JP2000278943A JP 2000278943 A JP2000278943 A JP 2000278943A JP 11081129 A JP11081129 A JP 11081129A JP 8112999 A JP8112999 A JP 8112999A JP 2000278943 A JP2000278943 A JP 2000278943A
Authority
JP
Japan
Prior art keywords
switching means
switching
transformer
voltage
primary winding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11081129A
Other languages
English (en)
Other versions
JP3344356B2 (ja
Inventor
Koji Yoshida
幸司 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP08112999A priority Critical patent/JP3344356B2/ja
Priority to US09/528,933 priority patent/US6185111B1/en
Publication of JP2000278943A publication Critical patent/JP2000278943A/ja
Application granted granted Critical
Publication of JP3344356B2 publication Critical patent/JP3344356B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/337Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
    • H02M3/3376Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration with automatic control of output voltage or current
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【課題】 電子機器に直流安定化電圧を供給する、高効
率で信頼性の高いスイッチング電源装置を提供する。 【解決手段】 相補的にオンオフを繰り返す第1のスイ
ッチング手段と第2のスイッチング手段の直列回路と、
第3のスイッチング手段と第4のスイッチング手段の直
列回路を入力電圧に接続し、1次巻線と2次巻線を有す
るトランスをの1次巻線を前記スイッチング手段を用い
てブリッジ接続し、第2および4のスイッチング手段と
同期してトランスの2次巻線に発生する電圧を整流する
第5および6のスイッチング手段を有し、前記第1のス
イッチング手段と前記第2のスイッチング手段がともに
オフの期間は前記第2のスイッチング手段と前記第4の
スイッチング手段でトランスを短絡するように制御す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は産業用や民生用の電
子機器に直流安定化電圧を供給するスイッチング電源装
置に関するものである。
【0002】
【従来の技術】近年、スイッチング電源装置は電子機器
の低価格化・小型化・高性能化・省エネルギー化に伴
い、より小型で高効率で高信頼性であるものが強く求め
られている。スイッチング電源の基本構成は、入力直流
電圧を高周波でオンオフを繰り返すスイッチング手段に
より高周波交流に変換するインバータと、電流電圧を変
換し入出力の絶縁を行うトランスと、交流を直流に変換
する整流平滑回路によって構成され、出力電圧の調整は
インバータ部のスイッチング手段のオンオフ比を用いて
行う。トランスは高周波で駆動され小型化が可能であ
り、オンオフ動作をベースにしているので損失はゼロに
なり、小型で高効率の電源装置が構成される特長があ
る。しかしながら実際は、理想的なスイッチング素子は
存在せず、スイッチング手段や整流回路に用いられる半
導体スイッチにおいては、オン時に電圧が発生し損失と
なる。特に整流平滑回路においては、通常高速のオンオ
フ特性が要求されるため高速ダイオードが用いられる
が、高速ダイオードは、オン電圧が特に大きくなり効率
が低下する欠点が有った。近年MOSFETの性能が飛
躍的に改善され、整流素子として、MOSFETを用い
て、同期整流を行い効率を改善する試みが為されてい
る。
【0003】大電力形のスイッチング電源には、ハーフ
ブリッジ形やフルブリッジ型の回路方式が用いられる。
図6に従来例としてフルブリッジコンバータに同期整流
を組みあわせた回路を示す。図6において、1は入力直
流電源でありその電圧値をVinとする。2a−2bは
入力端子であり、69は第1のスイッチング手段であ
り、70は第2のスイッチング手段であり、前記第1の
スイッチング手段69と前記第2のスイッチング手段7
0の直列回路は前記入力端子2a−2bに接続される。
71は第3のスイッチング手段であり、72は第4のス
イッチング手段であり、前記第3のスイッチング手段7
1と前記第4のスイッチング手段72の直列回路は前記
入力端子2a−2bに接続される。73はトランスであ
り、1次巻線73aと第1の2次巻線73bと第2の2
次巻線73cと第1のドライブ巻線73dと第2のドラ
イブ巻線73eを有し、その巻数比をN:1:1:
N’:N’とする。前記1次巻線73aは一方を前記第
1のスイッチング手段69と前記第2のスイッチング手
段70の接続点に接続し、他方を前記第3のスイッチン
グ手段71と前記第4のスイッチング手段72の接続点
に接続する。74は第1の整流ダイオードであり、75
は第2の整流ダイオードであり、前記第1の整流ダイオ
ード74と前記第2の整流ダイオード75のカソードは
互いに接続され、それぞれアノードは前記トランスの第
1の2次巻線73bとトランスの第2の2次巻線73c
に接続される。76は第5のスイッチング手段であり前
記第1の整流ダイオード74に並列に接続され、同期整
流回路を構成する。ここでオン時の電圧が第1の整流ダ
イオード74に比べて第5のスイッチング手段76のオ
ン電圧がより低いものを用いることで整流ダイオードの
みを用いる場合に比べ損失を低減することが可能とな
る。前記第5のスイッチング手段76は前記トランスの
第1のドライブ巻線73dに発生する正の電圧が発生し
た時のみオンするように接続される。77は第6のスイ
ッチング手段であり前記第2の整流ダイオード75に並
列に接続され、前記トランスの第2のドライブ巻線73
eに正の電圧が発生した時のみオンになるように接続さ
れ同期整流回路を構成する。16はインダクタンス素子
であり、17は平滑コンデンサで、前記インダクタンス
素子16と前記平滑コンデンサ17は直列に接続され、
一方を前記トランスの第1の2次巻線73bと、前記ト
ランスの第2の2次巻線73cとの接続点に接続され、
他方を前記前記第1の整流ダイオード74と前記第2の
整流ダイオード75の接続点に接続する。18a−18
bは出力端子であり、前記平滑コンデンサ17の両端に
接続される。19は負荷であり、前記出力端子18a−
18bに接続され電力を消費する。20はPWM回路で
あり、前記出力端子18a−18bの両端の電圧を検出
して一定電圧になるように、制御すべくPWM信号を発
生する。21は分配器であり前記PWM回路から得られ
た信号を2チャンネルに分配する。78は第1のドライ
ブ回路であり分配されたPWM信号に基づいて前記第1
のスイッチング手段69と前記第4のスイッチング手段
72を同時にオンオフすべくオンオフ信号を発生する。
79は第2のドライブ回路であり分配されたPWM信号
に基づいて前記第2のスイッチング手段70と前記第3
のスイッチング手段71を同時にオンオフすべくオンオ
フ信号を発生する。
【0004】以上のように構成されたスイッチング電源
装置について図7を参照して、動作の説明を行う。図7
において、(a)は第1および第4のスイッチング手段
のオンオフ信号G1、G4を示しており、(b)は第2
および第3のスイッチング手段のオンオフ信号G2、G
3を示しており、(c)はトランスの1次巻線73aを
流れる電流波形Ipを示しており、(d)はトランスの
1次巻線73aに印加される電圧波形Vpを示してお
り、(e)はトランスの第1のドライブ巻線73dに発
生する電圧波形Vsr1を示しており、(f)はトラン
スの第2のドライブ巻線73eに発生する電圧波形Vs
r2を示しており、(g)は第5のスイッチング手段7
6をを流れる電流波形Isr1を示しており、(h)は
第6のスイッチング手段77を流れる電流波形Isr2
を示しており、(i)は第1の整流ダイオード74を流
れる電流波形Ir1を示しており、(j)は第2の整流
ダイオード75を流れる電流波形Ir2を示している。
【0005】時刻T0で第1のドライブ回路78のオン
オフ信号により第1のスイッチング手段69および第4
のスイッチング手段72がオンすると、トランスの1次
巻線73aに入力電圧Vinが印加される。トランスの
1次巻線73aにVinが印加されると、トランスの各
巻線に電圧が誘起され、第1のドライブ巻線73dには
正の電圧Vin/N*N’が発生し、N’を適切に選ぶ
ことにより第5のスイッチング手段76をオンとする。
第1の2次巻線73bに誘起した電圧Vin/Nはオン
である第5のスイッチング手段77を通してインダクタ
ンス素子16と平滑コンデンサ17の直列回路に印加さ
れる。インダクタンス素子16を流れる電流は2次巻線
73bを流れることで1次巻線73aに電流が流れる。
このとき第5のスイッチング手段76は十分に低い電圧
になるように選ばれるので、並列に接続される第1の整
流ダイオード74に電流は流れず、同期整流素子である
第5のスイッチング手段76を流れることで整流損失を
低減することが可能となる。時刻T1で第1のドライブ
回路78のオフ信号により、第1のスイッチング手段6
9と第4のスイッチング手段72がターンオフすると、
トランスの1次巻線電流Ipは0になる。この時トラン
スに寄生的に存在する漏れインダクタンス貯えられたエ
ネルギーにより、ターンオフサージ電圧が発生し損失と
なる。また、トランス73の磁束は連続であるので、イ
ンダクタンス素子16の電流が第2の整流ダイオード7
5をターンオンすることでトランスの第1の2次巻線7
3bとトランスの第2の2次巻線73cに分割して流れ
る。この時、トランスの巻線電圧は、第1の整流ダイオ
ード74とターンオンした第2の整流ダイオード75に
より短絡されるので、トランスの各巻線の誘起電圧は0
となる。トランスの第1のドライブ巻線73dと第2の
ドライブ巻線73eの電圧も0になるので、第5のスイ
ッチング手段76と第6のスイッチング手段77はオフ
となる。この時、インダクタンス素子16の電流は第1
の整流ダイオード74と第2の整流ダイオード75を流
れる。
【0006】時刻T2で第2のドライブ回路79のオン
オフ信号により第2のスイッチング手段70と第3のス
イッチング手段71が同時にオンすると、トランスの1
次巻線73aに逆向きに入力電圧Vinが印加される。
トランスの各巻線にも巻数比に応じた電圧が誘起する。
トランスの第2のドライブ巻線73eには正の電圧が発
生し、第6のスイッチング手段77をオンとする。トラ
ンスの第1の2次巻線73bには−Vin/Nの電圧が
発生し、第1の整流ダイオード74をターンオフする。
トランスの第2の2次巻線73cに発生する電圧はオン
である第6のスイッチング手段77を通してインダクタ
ンス素子16と平滑コンデンサ17の直列回路に印加さ
れる。以降、同じ動作を次の半周期繰り返す。
【0007】出力電圧の制御は、第1のスイッチング手
段と第4のスイッチング手段のオン期間と第2のスイッ
チング手段と第3のスイッチング手段のオン期間を等し
くTon(=T1−T0=T3−T2)として、オフ期
間をToff(=T2−T1=T4−T3)とすると、
Ts=Ton+Toffとおくと、定常状態ではインダ
クタンス素子16に印加される電圧の平均は0となるの
で出力電圧はVout=1/N(Ton/Ts)Vin
によって与えられるのスイッチング手段のオンオフ比に
よって出力電圧を制御できる。
【0008】このよう制御することで、トランスの電圧
電圧の印加している期間のみに同期整流を行う第5のス
イッチング手段76および第6のスイッチング手段77
をオンにできるので電圧降下を小さくでき効率を改善で
きる。また、トランスの第1の2次巻線73bと第2の
2次巻線73cに電圧が発生していない時は、第5のス
イッチング手段76と第6のスイッチング手段77はオ
フであるので、トランスの1次巻線73aに電圧が印加
された瞬間に、短絡電流が流れることはない。
【0009】また、ここでは、フルブリッジコンバータ
を例にとって説明したが、ハーフブリッジコンバータや
プッシュプルコンバータをベースにした同期整流形スイ
ッチング電源装置も同様である。
【0010】
【発明が解決しようとする課題】しかしながら前記従来
の構成では、トランスのトランスに電圧が発生していな
い時は、同期整流素子である第5のスイッチング手段6
5と第6のスイッチング手段66のドライブが不可能で
あり、この期間は、第1の整流ダイオード63と第2の
整流ダイオード64を電流が流れるために損失が増大す
る欠点がある。したがって入力電圧が高くなり、第1か
ら第4のスイッチング手段のオン期間が短くなるように
制御されると、同期整流を行う第5のスイッチング手段
65および第6のスイッチング手段66に電流が流れる
期間が短くなるので同期整流の効果が小さくなるという
問題点がある。一般に同期整流素子としてMOSFET
を用いる場合、整流ダイオードとしてボディダイオード
を用いることが多いが、ボディダイオードはオン時の電
圧が大きくなるので、更に同期整流の効果が小さくな
る。また、トランスに電圧が発生していない時に強制的
にオンするようにすると、1次のスイッチング素子がタ
ーンオンしてトランスに電圧が印加されても、トランス
の2次巻線に電圧が発生するまでは短絡状態を維持する
ために過大な電流が流れる問題点がある。また、スイッ
チング手段のターンオン時には、スイッチング手段の両
端に寄生的に存在するコンデンサを短絡するので、コン
デンサに蓄積されたエネルギーが損失なりかつ、サージ
状の短絡電流によりノイズの発生や信頼性の低下の要因
になる。また、スイッチのターンオフ時においてはトラ
ンスの漏れインダクタンスに蓄積されたエネルギーとス
イッチング手段の寄生するコンデンサが共振するのでサ
ージ状の電圧が発生し、同様に損失の発生と信頼性の低
下の問題がある。
【0011】本発明は前記従来の問題点を解決するもの
で、効率が良く信頼性の高いスイッチング電源装置を提
供することを目的とする。
【0012】
【課題を解決するための手段】この課題を解決するため
に本発明は、少なくとも、共にオフである微少の休止期
間を持ち相補的にオンオフを繰り返す第1のスイッチン
グ手段と第2のスイッチング手段の直列回路を入力電圧
に接続し、共にオフである微少の休止期間を持ち相補的
にオンオフを繰り返す第3のスイッチング手段と第4の
スイッチング手段の直列回路を入力電圧に接続し、1次
巻線と直列に接続された第1の2次巻線と第2の2次巻
線を有するトランスと、前記第1のスイッチング手段と
第2のスイッチング手段の接続点と、第1の1次巻線と
前記第3のスイッチング手段と前記第4のスイッチング
手段の接続点に前記トランスの1次巻線を接続し、前記
第2のスイッチング手段と同期してオンオフして前記ト
ランスの第1の2次巻線に発生する電圧を整流する第5
のスイッチング手段と、前記第4のスイッチング手段と
同期してオンオフして、前記第2の2次巻線に発生する
電圧を整流してする第6のスイッチング手段と、前記整
流された電圧を平滑する平滑回路を有するスイッチング
電源装置において、前記第1のスイッチング手段のオン
オフ比と前記第3のスイッチング手段のオンオフ比で出
力電圧の制御を行い、前記微少期間を除いて前記第1の
スイッチング手段と前記第2のスイッチング手段がとも
にオフの期間は前記第2のスイッチング手段と前記第4
のスイッチング手段でトランスの1次巻線を短絡するよ
うに制御することを特徴とする。
【0013】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図1から図4を用いて説明する。
【0014】(実施の形態1)図1は本発明の実施の形
態1におけるスイッチング電源の構成を示すものであ
る。図1において、1は入力直流電源でありその電圧値
をVinとする。2a−2bは入力端子であり、前記入
力直流電源1が接続される。3は第1のスイッチング素
子であり4は第1のダイオードであり前記第1のスイッ
チング素子3と前記第1のダイオードで第1のスイッチ
ング手段を構成する。5は第2のスイッチング素子であ
り、6は第2のダイオードであり、前記第2のスイッチ
ング素子5と前記第2のダイオード6で第2のスイッチ
ング手段を構成する。前記第1のスイッチング手段と前
記第2のスイッチング手段の直列回路は、前記入力端子
2a−2bに接続される。7は第3のスイッチング素子
であり、8は第3のダイオードであり、前記第3のスイ
ッチング素子7と前記第3のダイオード8で第3のスイ
ッチング手段を構成する。9は第4のスイッチング素子
であり、10は第4のダイオードであり、前記第4のス
イッチング素子9と前記第4のダイオード10で第4の
スイッチング手段を構成する。前記第3のスイッチング
手段と前記第4のスイッチング手段の直列回路は、前記
入力端子2a−2bに接続される。11はトランスであ
り、1次巻線11aと第1の2次巻線11bと第2の2
次巻線11cを有し、その巻数比はN:1:1とし、前
記トランスの1次巻線11aは、前記第1のスイッチン
グ手段と前記第2のスイッチング手段の接続点に一方を
接続し、前記第3のスイッチング手段と前記第4のスイ
ッチング手段の接続点に他方を接続する。
【0015】12は第1の整流ダイオードであり、13
は第2の整流ダイオードであり、それぞれのカソードを
接続し、アノードを前記トランスの第1の2次巻線11
bおよび前記トランスの第2の2次巻線11cに接続す
る。14は第5のスイッチング素子であり前記第1の整
流ダイオード12に並列に接続され同期整流回路を構成
する。15は第6のスイッチング素子であり前記第2の
整流ダイオード13に並列に接続され同期整流回路を構
成する。16はインダクタンス素子であり、17は平滑
コンデンサであり、前記インダクタンス素子16と前記
平滑コンデンサ17は直列に接続され一端を、前記第5
のスイッチング素子14と前記第2のスイッチング素子
15の接続点に接続し、他方を前記トランスの第1の2
次巻線11bと前記第2の2次巻線11cの接続点に接
続し、前記第5のスイッチング素子14と前記第6のス
イッチング素子15で整流された電圧を平滑し出力電圧
とする。18a−18bは出力端子である。平滑コンデ
ンサ17の静電容量は十分大きく、出力端子18a−1
8bへは安定化された出力電圧Voutが発生する。1
9は負荷であり、前記出力端子18a−18bに接続さ
れ、電力を消費する。20はPWM回路であり、出力電
圧を内部基準電圧と比較して、得られる誤差増幅信号に
応じてPWM信号を発生する。21は分配器であり、P
WM信号を交互に2出力に分配する。22は第1のイン
バータであり、23は第2のインバータであり、それぞ
れ前記分配器21の2つの出力として得られた信号を反
転し出力を得る。24は第1のハイサイドドライブ回路
であり、25は第2のハイサイドドライブ回路であり半
導体もしくはドライブトランスで構成され、前記分配器
21の出力に応じて前記第1のスイッチング素子3と前
記第3のスイッチング素子7のオンオフ制御信号を発生
する。26は第1のドライブ回路であり、27は第2の
ドライブ回路であり、それぞれ、前記第1および第2の
インバータ出力に応じて、前記第2のスイッチング素子
5と前記第4のスイッチング素子9のオンオフ信号を発
生する。28は第1の絶縁ドライブ回路であり、29は
第2の絶縁ドライブ回路であり、前記第1および第2の
インバータ出力に応じて、トランスなどで絶縁して前記
第5のスイッチング素子と前記第6のスイッチング素子
のオンオフ信号を発生する。なお、前記第1のハイサイ
ドドライブ回路24と前記第2のハイサイドドライブ回
路25と前記第1のドライブ回路26と前記第2のドラ
イブ回路27と前記第1の絶縁ドライブ回路28と前記
第2の絶縁ドライブ回路29から出力されるオン信号は
後述するゼロ電圧スイッチングを達成するために必要な
ディレィタイムを有しており、前記スイッチング素子の
共にオフである微小な休止期間を作っている。
【0016】以上の様に構成された、スイッチング電源
の同期整流回路について、図2を参照して動作説明を行
う。図2において、(a)は、第1のスイッチング素子
3のオンオフ信号G1であり、(b)は第2のスイッチ
ング素子5のオンオフ信号G2であり、(c)は第3の
スイッチング素子7のオンオフ信号G3であり、(d)
は第4のスイッチング素子のオンオフ信号G4であり、
(e)は第5のスイッチング素子のオンオフ信号G5で
あり、(f)は第6のスイッチング素子のオンオフ信号
G6であり、(g)はトランスの1次巻線11aを流れ
る電流波形Ipを示しており、(h)はトランスの1次
巻線11aに印加される電圧波形Vpを示しており、
(i)は第5のスイッチング素子を流れる電流波形Is
r1を示しており、(j)は第6のスイッチング素子を
流れる電流波形Isr2を示している。
【0017】図1と図2より第1のスイッチング素子3
と第3のスイッチング素子7は、PWM回路のPWM信
号に応じて、オンオフが決定され、それぞれ180度位
相差で動作する。第2のスイッチング素子5は、第1の
スイッチング素子3と相補的に動作し、第1のスイッチ
ング手段と第2のスイッチング手段が同時にオフになる
微少な休止期間を有している。同様に、第4のスイッチ
ング素子9は、第3のスイッチング素子7と相補的に動
作し、第3のスイッチング素子7と第4のスイッチング
素子9が同時にオフになる微少な休止期間を有してい
る。第5のスイッチング素子14は、第4のスイッチン
グ素子9と同一のタイミングでオンオフするように構成
される。同様に、第6のスイッチング素子15は第2の
スイッチング素子5と同一のタイミングでオンオフする
ように構成される。
【0018】時刻T0で第1のスイッチング素子3と第
4のスイッチング素子9と第5のスイッチング素子14
がオンになると、トランスの1次巻線11aに入力電圧
Vinが印加され、トランスの第1の2次巻線11bと
第2の2次巻線11cにトランスの巻数比に応じて電圧
Vin/Nが誘起される。オンである第5のスイッチン
グ素子14を通して、インダクタンス素子16と平滑コ
ンデンサ17からなる平滑回路に電圧Vin/Nが印加
される。インダクタンス素子16に流れる電流は、第5
のスイッチング素子14を通してトランスの第1の2次
巻線11bを流れ、この電流はトランスの1次巻線11
aを流れる。時刻T1で第1のスイッチング素子3がオ
フするとトランスの1次巻線を流れる電流は、漏れイン
ダクタンスの関係で連続になるので、第1のスイッチン
グ手段と第2のスイッチング手段に並列に寄生して存在
する寄生コンデンサの電荷を充放電して、第1のスイッ
チング手段の印加電圧は上昇、第2のスイッチング手段
の電圧は減少するためにトランスの1次巻線11aの電
圧は減少する。トランスの1次巻線11aの電圧が0に
なると、第2のダイオード6がオンになる。第2のダイ
オード6がオンしている状態で、第2のスイッチング素
子5がターンオンするように第1のスイッチング素子3
と第2のスイッチング素子5がともにオフである休止期
間を設定することにより、第2のスイッチング素子5の
ゼロ電圧スイッチングが達成され、ターンオン時に発生
する損失は0になる。第2のダイオード6または第2の
スイッチング素子5がオンになることで第2のスイッチ
ング手段がオンになると、トランスの1次巻線11aは
短絡されトランスの漏れインダクタンスに貯えられたエ
ネルギーは保持されるので、トランスの1次巻線11a
を流れる電流Ipは一定値をとる。この時トランスの2
次巻線11bと11cに発生する電圧はゼロとなる。時
刻T2で第6のスイッチング素子もオンになるが、この
時トランスの誘起電圧はゼロでありゼロ電圧ターンオン
になる。インダクタンス素子16を流れる電流は、引き
続き、第5のスイッチング素子14を通してトランスの
第1の2次巻線11bを流れるが、第6のスイッチング
素子15に並列に存在する寄生コンデンサの放電電流を
第2の2次巻線を流すために、第1の2次巻線電流は減
少し、同時に1次巻線電流も減少するが、第2の2次巻
線の流れた電流は、第6のスイッチング素子15がオン
した後は、第6のスイッチング素子15を通して引き続
き流れる。この時インダクタンス素子16と平滑コンデ
ンサ17からなる平滑回路には電圧0が印加される。時
刻T3で、第4のスイッチング素子9と、第5のスイッ
チング素子14が同時のオフすると、第5のスイッチン
グ素子14を流れていた電流は、並列に接続されている
整流ダイオード12を通して引き続き電流が流れるため
にトランスの各巻線の電流は変化しない。トランスの1
次巻線電流Ipにより、第3のスイッチング手段と第4
のスイッチング手段に並列に寄生的に存在するコンデン
サを充放電して、第4のスイッチング手段の印加電圧は
増加、第3のスイッチング手段の印加電圧は減少し、ト
ランスの1次巻線11aに印加される電圧Vpは減少す
る。第3のスイッチング手段の印加電圧が0になると第
3のダイオード8をオンとすることで第3のスイッチン
グ手段に印加される電圧は0に保持される。第3のスイ
ッチング手段の印加電圧が0のとき、第3のスイッチン
グ素子7がターンオンするように第3のスイッチング素
子7と第4のスイッチング素子9がともにオフとなる期
間を設定することで、第3のスイッチング素子7のゼロ
電圧スイッチングが達成される。第3のスイッチング素
子7または第3のダイオードがオンとなり第3のスイッ
チング手段がオンすると、第2のスイッチング手段と第
3のスイッチング手段がオンになるのでトランスの1次
巻線11aに入力電圧Vinが逆向きに印加される。ト
ランスの2次巻線には、−Vin/Nが発生するので、
トランスの第2の2次巻線11cを流れる電流は急激に
増加し、また、トランスの第1の2次巻線11bを流れ
る電流は急激に減少する。トランスの第2の2次巻線1
1bを流れる電流がゼロになると第1の整流ダイオード
12を流れる電流は0になるのでターンオフする。第1
の整流ダイオード12がオフすると、トランスの第1の
2次巻線11bに電圧Vin/Nが発生するので、オン
である第6のスイッチング素子15を通して、インダク
タンス素子16と平滑コンデンサ17の直列回路に電圧
Vin/Nが印加される。トランスの1次巻線11aの
電流Ipは急激に逆転する。
【0019】以降、次の半周期も同様な動作となるので
ここでは動作の説明を省略する。
【0020】インダクタンス素子16に印加する電圧
は、従来のフルブリッジコンバータとほぼ同じであるの
で、従来のフルブリッジ同様に出力電圧の制御は第1の
スイッチング手段と第2のスイッチング手段のオンオフ
比によって可能である。
【0021】同期整流に用いるスイッチング素子とし
て、MOSFETを用いることで、ダイオードを内蔵し
ているのはもとより、半導体のオン時に発生する電圧を
高速整流ダイオードと比較して大幅に小さくできる。本
構成では、同期整流素子である第1の整流ダイオード1
2と第2の整流ダイオード13を流れる期間が短くなる
ので、同期整流の効果は大きくなる。なお、第5のスイ
ッチング素子14のターンオフのタイミングは第4のス
イッチング素子9と同じであるとしたが、第1の整流ダ
イオード12のターンオフのタイミングは、トランスの
漏れインダクタンスの関係で、負荷電流が大きいほど長
くなるので、負荷電流に応じて、第5のスイッチング素
子のターンオフのタイミングを遅らせると、第1の整流
ダイオードの導通期間を短くできるので効率の改善効果
が大きくなるのは言うまでもない。また、整流ダイオー
ドとしてMOSFET内蔵ダイオードを用いても効率の
低下はほとんど無い。したがって、電源効率を大幅に改
善できる。また、各スイッチング素子はゼロ電圧スイッ
チングとなるので、ターンオン時に発生する寄生コンデ
ンサの短絡に伴うエネルギーの損失はゼロになる。ま
た、トランスの漏れインダクタンス貯えられたエネルギ
ーは、トランスの短絡作用によって、保持され、ゼロ電
圧スイッチングに有効利用されるので、無駄なエネルギ
ーのロスの発生が無く、高効率のスイッチング電源装置
が構成できる。また、また本構成では、第2のスイッチ
ング素子5と第6のスイッチング素子15および第4の
スイッチング素子9と第5のスイッチング素子14を同
じタイミングでオンオフできるので制御回路の構成が簡
単である特長がある。
【0022】(実施の形態2)図3は本発明の実施の形
態2におけるスイッチング電源装置の構成を示すもので
あり、ハーフブリッジコンバータを基本にするものであ
る。
【0023】図3において、1は入力直流電源でありそ
の電圧値をVinとする。2a−2bは入力端子であ
り、前記入力直流電源1が接続される。30は第1のス
イッチング素子であり、31は第1のダイオードであ
り、前記第1のスイッチング素子と前記第1のダイオー
ドで第1のスイッチング手段を構成する。32は第2の
スイッチング素子であり、33は第2のダイオードであ
り、前記第2のスイッチング素子32と前記第2のダイ
オード33で第2のスイッチング手段を構成する。前記
第1のスイッチング手段と前記第2のスイッチング手段
の直列回路は、前記入力端子2a−2bに接続される。
34は第3のスイッチング素子であり35は第3のダイ
オードであり、前記第3のスイッチング素子34と前記
第3のダイオード35で第3のスイッチング手段を構成
する。36は第4のスイッチング素子であり、37は第
4のダイオードであり、前記第4のスイッチング素子3
6と前記第4のダイオード37で第4のスイッチング手
段を構成する。38は第1のコンデンサであり、39は
第2のコンデンサであり、前記第1のコンデンサ38と
前記第2のコンデンサ39の直列回路は前記入力端子2
a−2bに接続される。40はトランスであり、1次巻
線40aと補助巻線40bと第1の2次巻線40cと第
2の2次巻線40dを有し、その巻数比はN:N:1:
1とし、前記トランスの1次巻線40aは、一方を前記
第1のスイッチング手段と前記第2のスイッチング手段
の接続点に接続し、他方を前記第1のコンデンサ38と
前記第2のコンデンサ39の接続点に接続する。前記ト
ランスの補助巻線40bは、前記第3のスイッチング手
段と前記第4のスイッチング手段の直列回路の両端に接
続される。
【0024】12は第1の整流ダイオードであり、13
は第2の整流ダイオードであり、それぞれのカソードを
接続し、アノードを前記トランスの第1の2次巻線40
cおよび前記トランスの第2の2次巻線40dに接続す
る。14は第5のスイッチング素子であり前記第1の整
流ダイオード12に並列に接続され同期整流回路を構成
する。15は第6のスイッチング素子であり前記第2の
整流ダイオード13に並列に接続され同期整流回路を構
成する。16はインダクタンス素子であり、17は平滑
コンデンサであり、前記インダクタンス素子16と前記
平滑コンデンサ17は直列に接続され一端を、前記第5
のスイッチング素子14と前記第2のスイッチング素子
15の接続点に接続し、他方を前記トランスの第1の2
次巻線11bと前記第2の2次巻線11cの接続点に接
続し、前記第5のスイッチング素子14と前記第6のス
イッチング素子15で整流された電圧を平滑し出力電圧
とする。18a−18bは出力端子である。平滑コンデ
ンサ17の静電容量は十分大きく、出力端子18a−1
8bへは安定化された出力電圧Voutが発生する。1
9は負荷であり、前記出力端子18a−18bに接続さ
れ、電力を消費する。20はPWM回路であり、出力電
圧を内部基準電圧と比較して、得られる誤差増幅信号に
応じてPWM信号を発生する。21は分配器であり、P
WM信号を交互に2出力に分配する。22は第1のイン
バータであり、23は第2のインバータであり、それぞ
れ前記分配器21の2つの出力として得られた信号を反
転し出力を得る。41は第1のドライブ回路であり前記
分配器21の出力に応じて前記第2のスイッチング素子
32のオンオフ信号を発生する。42はハイサイドドラ
イブ回路であり半導体もしくはドライブトランスで構成
され、前記分配器21の出力に応じて前記第1のスイッ
チング素子31のオンオフ制御信号を発生する。43は
第2のドライブ回路であり、44は第3のドライブ回路
であり、それぞれ、前記第1および第2のインバータ出
力に応じて、前記第3のスイッチング素子34と前記第
4のスイッチング素子36のオンオフ信号を発生する。
28は第1の絶縁ドライブ回路であり、29は第2の絶
縁ドライブ回路であり、前記第1および第2のインバー
タ出力に応じて、トランスなどで絶縁して前記第5のス
イッチング素子14と前記第6のスイッチング素子15
のオンオフ信号を発生する。なお、前記第1のドライブ
回路41と前記ハイサイドドライブ回路42と前記第2
のドライブ回路43と前記第2のドライブ回路44と前
記第1の絶縁ドライブ回路28と前記第2の絶縁ドライ
ブ回路29から出力されるオン信号は後述するゼロ電圧
スイッチングを達成するために必要なディレィタイムを
有しており、前記スイッチング素子の共にオフである微
小な休止期間を作っている。
【0025】図3に示されたスイッチング電源装置は、
トランスに矩形波電圧を印加する基本コンバータがハー
フブリッジであり、第1のスイッチング手段と第2のス
イッチング手段のPWM制御により出力電圧の制御を行
う点と、トランスを短絡するスイッチング手段として第
3のスイッチング手段と第4のスイッチング手段を用い
る点と、第3のスイッチング手段と第4のスイッチング
手段と、第1のスイッチング手段と第2のスイッチング
手段は回路的に絶縁している点でのみ異なっており、基
本的な動作は、実施例1の同期整流形スイッチング電源
と同じであるのでここでは説明は省略する。
【0026】本回路では、特に、トランスを短絡する動
作を行う、トランスの補助巻線と第3のスイッチング手
段と第4のスイッチング手段が回路的に絶縁できるの
で、図3では、第3のスイッチング手段と第4のスイッ
チング手段のオンオフ制御が容易になるように制御回路
に接続している。また、第3のスイッチング手段と第4
のスイッチング手段の印加電圧は入力電圧の半分になる
特長がある。また、このように、第2のスイッチング素
子35と第6のスイッチング素子15および第4のスイ
ッチング素子37と第5のスイッチング素子14を同じ
タイミングでオンオフできるので制御回路の構成が簡単
である特長がある。なお、ここでは、補助巻線40bと
1次巻線40aは独立して存在していたが、補助巻線を
1次巻線で代用することも可能である。この場合、補助
巻線40bは、不用になるが、第2のドライブ回路43
と第3のドライブ回路44は、ハイサイドドライブが必
要になる。
【0027】(実施の形態3)図4は本発明の実施の形
態3におけるスイッチング電源装置の構成を示すもので
あり、プッシュプルコンバータを基本とする構成であ
る。
【0028】図4において、1は入力直流電源でありそ
の電圧値をVinとする。2a−2bは入力端子であ
り、前記入力直流電源1が接続される。45は第1のス
イッチング素子であり、46は第1のダイオードであ
り、前記第1のスイッチング素子45と前記第1のダイ
オード46で第1のスイッチング手段を構成する。47
は第2のスイッチング素子であり、48は第2のダイオ
ードであり、前記第2のスイッチング素子47と前記第
2のダイオード48で第2のスイッチング手段を構成す
る。49は第3のスイッチング素子であり、50は第3
のダイオードであり、前記第3のスイッチング素子49
と前記第3のダイオード50で第3のスイッチング手段
を構成する。51は第4のスイッチング素子であり、5
2は第4のダイオードであり、前記第4のスイッチング
素子51と前記第4のダイオード52で第4のスイッチ
ング手段を構成する。53はトランスであり、第1の1
次巻線53aと第2の1次巻線53bと第1の2次巻線
53cと第4の2次巻線53dを有し、その巻数比は
N:N:1:1とする。前記第1のスイッチング手段と
前記トランスの第1の1次巻線53aとの直列回路を前
記入力端子2a−2bに接続し、前記第2のスイッチン
グ手段と前記トランスの第2の1次巻線53bとの直列
回路は前記入力端子2a−2bに接続される。前記第3
のスイッチング手段と前記第4のスイッチング手段は直
列に接続され、一方を前記トランスの第1の1次巻線5
3aと前記第1のスイッチング手段の接続点に接続し、
他方を前記トランスの第2の1次巻線53bと前記第2
のスイッチング手段の接続点に接続する。
【0029】12は第1の整流ダイオードであり、13
は第2の整流ダイオードであり、それぞれのカソードを
接続し、アノードを前記トランスの第1の2次巻線53
cおよび前記トランスの第2の2次巻線53dに接続す
る。14は第5のスイッチング素子であり前記第1の整
流ダイオード12に並列に接続され同期整流回路を構成
する。15は第6のスイッチング素子であり前記第2の
整流ダイオード13に並列に接続され同期整流回路を構
成する。16はインダクタンス素子であり、17は平滑
コンデンサであり、前記インダクタンス素子16と前記
平滑コンデンサ17は直列に接続され一端を、前記第5
のスイッチング素子14と前記第2のスイッチング素子
15の接続点に接続し、他方を前記トランスの第1の2
次巻線53cと前記第2の2次巻線53dの接続点に接
続し、前記第5のスイッチング素子14と前記第6のス
イッチング素子15で整流された電圧を平滑し出力電圧
とする。18a−18bは出力端子である。平滑コンデ
ンサ17の静電容量は十分大きく、出力端子18a−1
8bへは安定化された出力電圧Voutが発生する。1
9は負荷であり、前記出力端子18a−18bに接続さ
れ、電力を消費する。20はPWM回路であり、出力電
圧を内部基準電圧と比較して、得られる誤差増幅信号に
応じてPWM信号を発生する。21は分配器であり、P
WM信号を交互に2出力に分配する。22は第1のイン
バータであり、23は第2のインバータであり、それぞ
れ前記分配器21の2つの出力として得られた信号を反
転し出力を得る。54は第1のドライブ回路であり、5
5は第2のドライブ回路であり、前記分配器21の出力
に応じて前記第1のスイッチング素子45と前記第3の
スイッチング素子47のオンオフ制御信号を発生する。
56は第1のハイサイドドライブ回路であり、57は第
2のハイサイドドライブ回路であり、それぞれ、前記第
1および第2のインバータ出力に応じて、前記第3のス
イッチング素子49と前記第4のスイッチング素子51
のオンオフ信号を発生する。28は第1の絶縁ドライブ
回路であり、29は第2の絶縁ドライブ回路であり、前
記第1および第2のインバータ出力に応じて、トランス
などで絶縁して前記第5のスイッチング素子と前記第6
のスイッチング素子のオンオフ信号を発生する。なお、
前記第1のドライブ回路54と前記第2のドライブ回路
55と前記第1のハイサイドドライブ回路56と前記第
2のハイサイドドライブ回路57と前記第1の絶縁ドラ
イブ回路28と前記第2の絶縁ドライブ回路29から出
力されるオン信号は後述するゼロ電圧スイッチングを達
成するために必要なディレィタイムを有しており、前記
スイッチング素子の共にオフである微小な休止期間を作
っている。
【0030】回路図から分かるように、トランスに矩形
波電圧を印加する基本コンバータがプッシュプル形であ
る点とトランスを短絡するスイッチング手段として第3
のスイッチング手段と第4のスイッチング手段であり、
第1のスイッチング手段と第2のスイッチング手段であ
る点でのみ異なっており、基本的な動作は、実施例1の
同期整流形スイッチング電源と同じであるのでここでは
説明は省略する。
【0031】本回路では、特に、トランスの第1の1次
巻線53aと第2の1次巻線53bの直列回路を第3の
スイッチング手段と第4のスイッチング手段により短絡
動作を行うために、短絡時の電流が半分になる特長があ
る。
【0032】(発明の形態4)図5は本発明の実施の形
態4におけるスイッチング電源の構成を示すものであ
る。図5において、1は入力直流電源でありその電圧値
をVinとする。2a−2bは入力端子であり、前記入
力直流電源1が接続される。3は第1のスイッチング素
子であり4は第1のダイオードであり前記第1のスイッ
チング素子3と前記第1のダイオードで第1のスイッチ
ング手段を構成する。5は第2のスイッチング素子であ
り、6は第2のダイオードであり、前記第2のスイッチ
ング素子5と前記第2のダイオード6で第2のスイッチ
ング手段を構成する。前記第1のスイッチング手段と前
記第2のスイッチング手段の直列回路は、前記入力端子
2a−2bに接続される。7は第3のスイッチング素子
であり、8は第3のダイオードであり、前記第3のスイ
ッチング素子7と前記第3のダイオード8で第3のスイ
ッチング手段を構成する。9は第4のスイッチング素子
であり、10は第4のダイオードであり、前記第4のス
イッチング素子9と前記第4のダイオード10で第4の
スイッチング手段を構成する。前記第3のスイッチング
手段と前記第4のスイッチング手段の直列回路は、前記
入力端子2a−2bに接続される。58はトランスであ
り、1次巻線58aと2次巻線58bを有し、その巻数
比はN:1とし、前記トランスの1次巻線58aは、前
記第1のスイッチング手段と前記第2のスイッチング手
段の接続点に一方を接続し、前記第3のスイッチング手
段と前記第4のスイッチング手段の接続点に他方を接続
する。
【0033】59は第1の整流ダイオードであり、60
は第2の整流ダイオードであり、前記第1のスイッチン
グ手段と第4のスイッチング手段がオンの時に前記トラ
ンスの2次巻線に誘起する電圧を整流するように接続さ
れる。61は第3の整流ダイオードであり62は第4の
整流ダイオードであり、前記第2のスイッチング手段と
前記第3のスイッチング手段がオンの時に前記トランス
の2次巻線に誘起する電圧を整流するように接続され
る。63は第5のスイッチング素子であり前記第1の整
流ダイオード12に並列に接続され、64は第6のスイ
ッチング手段であり前記第2の整流ダイオード60に並
列に接続され、前記第5のスイッチング素子63と前記
第6のスイッチング素子は前記第4のスイッチング素子
9に同期してオンオフし同期整流回路を構成する。65
は第7のスイッチング素子であり前記第3の整流ダイオ
ード61に並列に接続され、66は第6のスイッチング
手段であり前記第2の整流ダイオード62に並列に接続
され、前記第7のスイッチング素子65と前記第8のス
イッチング素子66は前記第3のスイッチング素子5に
同期してオンオフし同期整流回路を構成する。16はイ
ンダクタンス素子であり、17は平滑コンデンサであ
り、前記インダクタンス素子16と前記平滑コンデンサ
17は直列に接続され一端を、前記第5のスイッチング
素子14と前記第2のスイッチング素子15の接続点に
接続し、他方を前記トランスの第1の2次巻線11bと
前記第2の2次巻線11cの接続点に接続し、前記第5
のスイッチング素子14と前記第6のスイッチング素子
15で整流された電圧を平滑し出力電圧とする。18a
−18bは出力端子である。平滑コンデンサ17の静電
容量は十分大きく、出力端子18a−18bへは安定化
された出力電圧Voutが発生する。19は負荷であ
り、前記出力端子18a−18bに接続され、電力を消
費する。20はPWM回路であり、出力電圧を内部基準
電圧と比較して、得られる誤差増幅信号に応じてPWM
信号を発生する。21は分配器であり、PWM信号を交
互に2出力に分配する。22は第1のインバータであ
り、23は第2のインバータであり、それぞれ前記分配
器21の2つの出力として得られた信号を反転し出力を
得る。24は第1のハイサイドドライブ回路であり、2
5は第2のハイサイドドライブ回路であり半導体もしく
はドライブトランスで構成され、前記分配器21の出力
に応じて前記第1のスイッチング素子3と前記第3のス
イッチング素子7のオンオフ制御信号を発生する。26
は第1のドライブ回路であり、27は第2のドライブ回
路であり、それぞれ、前記第1および第2のインバータ
出力に応じて、前記第2のスイッチング素子5と前記第
4のスイッチング素子9のオンオフ信号を発生する。6
7は第1の絶縁ドライブ回路であり前記第1のインバー
タ出力に応じてトランスなどで絶縁して前記第5のスイ
ッチング素子63と前記第6のスイッチング素子64を
同じタイミングでドライブするようにオンオフ信号を発
生する。68は第2の絶縁ドライブ回路であり、前記第
2のインバータ出力に応じて、トランスなどで絶縁して
前記第7のスイッチング素子65と前記第8のスイッチ
ング素子66を同じタイミングでドライブするようにの
オンオフ信号を発生する。なお、前記第1のハイサイド
ドライブ回路24と前記第2のハイサイドドライブ回路
25と前記第1のドライブ回路26と前記第2のドライ
ブ回路27と前記第1の絶縁ドライブ回路67と前記第
2の絶縁ドライブ回路68から出力されるオン信号は後
述するゼロ電圧スイッチングを達成するために必要なデ
ィレィタイムを有しており、前記スイッチング素子の共
にオフである微小な休止期間を作っている。
【0034】図5において、トランスの2次巻線が1つ
である点と、同期整流回路を構成するとスイッチング素
子が4つになり、第1のスイッチング手段と第4のスイ
ッチング手段がオンの時2次巻線に発生する電圧第5の
スイッチング手段63と第6のスイッチング手段64が
オンになり、第2のスイッチング手段と第3のスイッチ
ング手段がオンの時、第7のスイッチング手段65と第
8のスイッチング手段66がオンになり、第2のスイッ
チング手段と第4のスイッチング手段がオンの時は、第
5のスイッチング手段63と第6のスイッチング手段6
4と第7のスイッチング手段65と第8のスイッチング
手段66がオンになるように制御され、トランスの2次
巻線58bに発生する電圧を整流する動作以外は図1の
発明の形態1の回路構成の動作と同じであるので説明を
省略する。
【0035】本構成においても、同期整流の効果は言う
までもなく、スイッチング素子に並列に存在する寄生容
量の短絡による損失の発生は無く、トランスの漏れイン
ダクタンスに蓄積されたエネルギーの有効利用も可能で
ある。したがって、電源効率を大幅に改善できる。ま
た、また本構成では、第2のスイッチング素子5と第7
のスイッチング素子65と第8のスイッチング素子66
および第4のスイッチング素子9と第5のスイッチング
素子63と第6のスイッチング素子64を同じタイミン
グでオンオフできるので制御回路の構成が簡単である特
長がある。なお、ここでは、フルブリッジ構成を例に取
って説明したが、ハーフブリッジ構成やプッシュプル構
成、即ち、図3、図4の構成において整流回路を図5に
示される構成にした時も同様であるので説明を省略す
る。
【0036】
【発明の効果】この構成によって、同期整流に用いるス
イッチング素子として、MOSFETを用いることで、
ダイオードを内蔵しているのはもとより、半導体のオン
時に発生する電圧をショットキーバリアダイオードと比
較して大幅に小さくできる。したがって、電源効率を大
幅に改善できる。また、各スイッチング素子はゼロ電圧
スイッチングとなるので、ターンオン時に発生する寄生
コンデンサの短絡に伴うエネルギーの損失はゼロとなり
高効率のスイッチング電源装置が構成できる。また、こ
のように、第2のスイッチング素子と第6のスイッチン
グ素子および第4のスイッチング素子と第5のスイッチ
ング素子を同じタイミングでオンオフできるので制御回
路の構成が簡単である特長がある。従って、高効率で、
ノイズの少ないスイッチング電源装置を提供することが
できる。
【図面の簡単な説明】
【図1】本発明の第1の実施例におけるスイッチング電
源装置の回路構成図
【図2】本発明の図1の回路構成図の動作波形を示す説
明図
【図3】本発明の第2の実施例におけるスイッチング電
源装置の回路構成図
【図4】本発明の第3の実施例におけるスイッチング電
源装置の回路構成図
【図5】本発明の第4の実施例におけるスイッチング電
源装置の回路構成図
【図6】従来におけるスイッチング電源装置の回路構成
【図7】従来の図6の回路構成図の動作波形を示す説明
【符号の説明】
1 入力直流電源 2a−2b 入力端子 3 第1のスイッチング素子 4 第1のダイオード 5 第2のスイッチング素子 6 第2のダイオード 7 第3のスイッチング素子 8 第3のダイオード 9 第4のスイッチング素子 10 第4のダイオード 11 トランス 12 第1の整流ダイオード 13 第2の整流ダイオード 14 第5のスイッチング素子 15 第6のスイッチング素子 16 インダクタンス素子 17 平滑コンデンサ 18a−18b 出力端子 19 負荷 20 PWM回路 21 分配器 22 第1のインバータ 23 第2のインバータ 24 第1のハイサイドドライブ回路 25 第2のハイサイドドライブ回路 26 第1のドライブ回路 27 第2のドライブ回路 28 第1の絶縁ドライブ回路 29 第2の絶縁ドライブ回路 30 第1のスイッチング素子 31 第1のダイオード 32 第2のスイッチング素子 33 第2のダイオード 34 第3のスイッチング素子 35 第3のダイオード 36 第4のスイッチング素子 37 第4のダイオード 38 第1のコンデンサ 39 第2のコンデンサ 40 トランス 41 第1のドライブ回路 42 ハイサイドドライブ回路 43 第2のドライブ回路 44 第3のドライブ回路 45 第1のスイッチング素子 46 第1のダイオード 47 第2のスイッチング素子 48 第2のダイオード 49 第3のスイッチング素子 50 第3のダイオード 51 第4のスイッチング素子 52 第4のダイオード 53 トランス 54 第1のドライブ回路 55 第2のドライブ回路 56 第1のハイサイドドライブ回路 57 第2のハイサイドドライブ回路 58 トランス 59 第1の整流ダイオード 60 第2の整流ダイオード 61 第3の整流ダイオード 62 第4の整流ダイオード 63 第5のスイッチング素子 64 第6のスイッチング素子 65 第7のスイッチング素子 66 第8のスイッチング素子 67 第1の絶縁ドライブ回路 68 第2の絶縁ドライブ回路 69 第1のスイッチング手段 70 第2のスイッチング手段 71 第3のスイッチング手段 72 第4のスイッチング手段 73 トランス 74 第1の整流ダイオード 75 第2の整流ダイオード 76 第5のスイッチング手段 77 第6のスイッチング手段 78 第1のドライブ回路 79 第2のドライブ回路

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】少なくとも、共にオフである微少の休止期
    間を持ち相補的にオンオフを繰り返す第1のスイッチン
    グ手段と第2のスイッチング手段の直列回路を入力電圧
    に接続し、共にオフである微少の休止期間を持ち相補的
    にオンオフを繰り返す第3のスイッチング手段と第4の
    スイッチング手段の直列回路を入力電圧に接続し、1次
    巻線と直列に接続された第1の2次巻線と第2の2次巻
    線を有するトランスと、前記第1のスイッチング手段と
    第2のスイッチング手段の接続点と、第1の1次巻線と
    前記第3のスイッチング手段と前記第4のスイッチング
    手段の接続点に前記トランスの1次巻線を接続し、前記
    第2のスイッチング手段と同期してオンオフして前記ト
    ランスの第1の2次巻線に発生する電圧を整流する第5
    のスイッチング手段と、前記第4のスイッチング手段と
    同期してオンオフして、前記第2の2次巻線に発生する
    電圧を整流してする第6のスイッチング手段と、前記整
    流された電圧を平滑する平滑回路を有するスイッチング
    電源装置において、前記第1のスイッチング手段のオン
    オフ比と前記第3のスイッチング手段のオンオフ比で出
    力電圧の制御を行い、前記微少期間を除いて前記第1の
    スイッチング手段と前記第2のスイッチング手段がとも
    にオフの期間は前記第2のスイッチング手段と前記第4
    のスイッチング手段でトランスの1次巻線を短絡するよ
    うに制御することを特徴とするスイッチング電源装置。
  2. 【請求項2】少なくとも、共にオフである微少の休止期
    間を持ち相補的にオンオフを繰り返す第1のスイッチン
    グ手段と第2のスイッチング手段の直列回路を入力電圧
    に接続し、共にオフである微少の休止期間を持ち相補的
    にオンオフを繰り返す第3のスイッチング手段と第4の
    スイッチング手段の直列回路を入力電圧に接続し、1次
    巻線と2次巻線を有するトランスと、前記第1のスイッ
    チング手段と第2のスイッチング手段の接続点と、第1
    の1次巻線と前記第3のスイッチング手段と前記第4の
    スイッチング手段の接続点に前記トランスの1次巻線を
    接続し、前記第2のスイッチング手段と同期してオンオ
    フして前記トランスの第1の2次巻線に発生する正の電
    圧を整流する第5のスイッチング手段と第6のスイッチ
    ング手段と、前記第4のスイッチング手段と同期してオ
    ンオフして前記トランスの2次巻線に発生する負の電圧
    を整流する第7のスイッチング手段と第8のスイッチン
    グ手段を有し、前記整流された電圧を平滑する平滑回路
    を有するスイッチング電源装置において、前記第1のス
    イッチング手段のオンオフ比と前記第3のスイッチング
    手段のオンオフ比で出力電圧の制御を行い、前記微少期
    間を除いて前記第1のスイッチング手段と前記第2のス
    イッチング手段がともにオフの期間は前記第2のスイッ
    チング手段と前記第4のスイッチング手段でトランスの
    1次巻線を短絡するように制御することを特徴とするス
    イッチング電源装置。
  3. 【請求項3】少なくとも、入力電圧に直列に接続され交
    互にオンオフを繰り返す第1のスイッチング手段と第2
    のスイッチング手段と、入力電圧に直列に接続される第
    1のコンデンサと第2のコンデンサと、1次巻線と補助
    巻線と直列に接続された第1の2次巻線と第2の2次巻
    線を有するトランスと、前記第1のスイッチング手段と
    第2のスイッチング手段の接続点と、前記の第1のコン
    デンサと前記第2のコンデンサの接続点に、前記トラン
    スの1次巻線を接続し、共にオフである微小な休止期間
    を有し前記第1のスイッチング手段と相補的にオンオフ
    を繰り返す第3のスイッチング手段と、共にオフである
    微小な休止期間を有し前記第2のスイッチング手段と相
    補的にオンオフを繰り返す第4のスイッチング手段と、
    前記第3のスイッチング手段と前記第4のスイッチング
    手段を直列に接続しその両端に前記トランスの補助巻線
    を接続し、トランスの前記第3のスイッチング手段と同
    期してオンオフして前記トランスの第1の2次巻線に発
    生する電圧を整流する第5のスイッチング手段と、前記
    第4のスイッチング手段と同期してオンオフして、前記
    第2の2次巻線に発生する電圧を整流する第6のスイッ
    チング手段と、前記整流された電圧を平滑する平滑回路
    を有するスイッチング電源装置において、前記第1のス
    イッチング手段のオンオフ比と前記第2のスイッチング
    手段のオンオフ比で出力電圧の制御を行い、前記微小な
    休止期間を除いて前記第1のスイッチング手段と前記第
    2のスイッチング手段がともにオフの期間は前記第3の
    スイッチング手段と前記第4のスイッチング手段でトラ
    ンスの補助巻線を短絡するように制御することを特徴と
    するスイッチング電源装置。
  4. 【請求項4】少なくとも、入力電圧に直列に接続され交
    互にオンオフを繰り返す第1のスイッチング手段と第2
    のスイッチング手段と、入力電圧に直列に接続される第
    1のコンデンサと第2のコンデンサと、1次巻線と補助
    巻線と2次巻線を有するトランスと、前記第1のスイッ
    チング手段と第2のスイッチング手段の接続点と、前記
    の第1のコンデンサと前記第2のコンデンサの接続点
    に、前記トランスの1次巻線を接続し、共にオフである
    微小な休止期間を有し前記第1のスイッチング手段と相
    補的にオンオフを繰り返す第3のスイッチング手段と、
    共にオフである微小な休止期間を有し前記第2のスイッ
    チング手段と相補的にオンオフを繰り返す第4のスイッ
    チング手段と、前記第3のスイッチング手段と前記第4
    のスイッチング手段を直列に接続しその両端に前記トラ
    ンスの補助巻線を接続し、前記第3のスイッチング手段
    と同期してオンオフして前記トランスの第1の2次巻線
    に発生する正の電圧を整流する第5のスイッチング手段
    と第6のスイッチング手段と、前記第4のスイッチング
    手段と同期してオンオフして前記トランスの2次巻線に
    発生する負の電圧を整流する第7のスイッチング手段と
    第8のスイッチング手段を有し、前記整流された電圧を
    平滑する平滑回路を有するスイッチング電源装置におい
    て、前記第1のスイッチング手段のオンオフ比と前記第
    2のスイッチング手段のオンオフ比で出力電圧の制御を
    行い、前記微小な休止期間を除いて前記第1のスイッチ
    ング手段と前記第2のスイッチング手段がともにオフの
    期間は前記第3のスイッチング手段と前記第4のスイッ
    チング手段でトランスの補助巻線を短絡するように制御
    することを特徴とするスイッチング電源装置。
  5. 【請求項5】前記1次巻線を補助巻線として用いる請求
    項3または4記載のスイッチング電源装置。
  6. 【請求項6】少なくとも、交互にオンオフを繰り返す第
    1のスイッチング手段と第2のスイッチング手段と、共
    にオフである微小な休止期間を有し前記第1のスイッチ
    ング手段と相補的にオンオフを繰り返す第3のスイッチ
    ング手段と、共にオフとなる微小な休止期間を有し前記
    第2のスイッチング手段と相補的にオンオフを繰り返す
    第4のスイッチング手段と、第1の1次巻線と第2の1
    次巻線と直列に接続された第1の2次巻線と第2の2次
    巻線を有するトランスと、前記トランスの第1の1次巻
    線と前記第1のスイッチング手段の直列回路を入力電圧
    に接続し、前記トランスの第2の1次巻線と前記第2の
    スイッチング手段の直列回路を入力電圧に接続し、前記
    トランスの第1の1次巻線と第2の1次巻線の直列回路
    を前記第3のスイッチング手段と前記第4のスイッチン
    グ手段の直列回路を接続し、トランスの前記第3のスイ
    ッチング手段と同期してオンオフして前記トランスの第
    1の2次巻線に発生する電圧を整流する第5のスイッチ
    ング手段と、前記第4のスイッチング手段と同期してオ
    ンオフして、前記第2の2次巻線に発生する電圧を整流
    する第6のスイッチング手段と、前記整流された電圧を
    平滑する平滑回路を有するスイッチング電源装置におい
    て、前記第1のスイッチング手段のオンオフ比と前記第
    2のスイッチング手段のオンオフ比で出力電圧の制御を
    行い、前記微小な休止期間を除いて前記第1のスイッチ
    ング手段と前記第2のスイッチング手段がともにオフの
    期間は前記第3のスイッチング手段と前記第4のスイッ
    チング手段でトランスの第1の1次巻線と第2の1次巻
    線の直列回路を短絡するように制御することを特徴とす
    るスイッチング電源装置。
  7. 【請求項7】少なくとも、交互にオンオフを繰り返す第
    1のスイッチング手段と第2のスイッチング手段と、共
    にオフである微小な休止期間を有し前記第1のスイッチ
    ング手段と相補的にオンオフを繰り返す第3のスイッチ
    ング手段と、共にオフとなる微小な休止期間を有し前記
    第2のスイッチング手段と相補的にオンオフを繰り返す
    第4のスイッチング手段と、第1の1次巻線と第2の1
    次巻線と2次巻線を有するトランスと、前記トランスの
    第1の1次巻線と前記第1のスイッチング手段の直列回
    路を入力電圧に接続し、前記トランスの第2の1次巻線
    と前記第2のスイッチング手段の直列回路を入力電圧に
    接続し、前記トランスの第1の1次巻線と第2の1次巻
    線の直列回路を前記第3のスイッチング手段と前記第4
    のスイッチング手段の直列回路を接続し、前記第3のス
    イッチング手段と同期してオンオフして前記トランスの
    第1の2次巻線に発生する正の電圧を整流する第5のス
    イッチング手段と第6のスイッチング手段と、前記第4
    のスイッチング手段と同期してオンオフして前記トラン
    スの2次巻線に発生する負の電圧を整流する第7のスイ
    ッチング手段と第8のスイッチング手段を有し、前記整
    流された電圧を平滑する平滑回路を有するスイッチング
    電源装置において、前記第1のスイッチング手段のオン
    オフ比と前記第2のスイッチング手段のオンオフ比で出
    力電圧の制御を行い、前記微小な休止期間を除いて前記
    第1のスイッチング手段と前記第2のスイッチング手段
    がともにオフの期間は前記第3のスイッチング手段と前
    記第4のスイッチング手段でトランスの第1の1次巻線
    と第2の1次巻線の直列回路を短絡するように制御する
    ことを特徴とするスイッチング電源装置。
  8. 【請求項8】スイッチング手段をダイオードと制御電極
    を持つスイッチによって構成する請求項1〜7の何れか
    に記載のスイッチング電源装置。
  9. 【請求項9】スイッチング手段をMOSFETにより構
    成する請求項1〜7の何れかに記載のスイッチング電源
    装置。
  10. 【請求項10】微小の休止期間を負荷電流により変化さ
    せることを特徴とした請求項1〜9の何れかに記載のス
    イッチング電源装置。
  11. 【請求項11】第5のスイッチング手段と第6のスイッ
    チング手段のターンオフのタイミングを被同期のスイッ
    チング手段に対して、負荷電流に応じて変化させるよう
    にする請求項1〜10の何れかに記載のスイッチング電
    源装置。
JP08112999A 1999-03-25 1999-03-25 スイッチング電源装置 Expired - Fee Related JP3344356B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP08112999A JP3344356B2 (ja) 1999-03-25 1999-03-25 スイッチング電源装置
US09/528,933 US6185111B1 (en) 1999-03-25 2000-03-20 Switching power supply apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08112999A JP3344356B2 (ja) 1999-03-25 1999-03-25 スイッチング電源装置

Publications (2)

Publication Number Publication Date
JP2000278943A true JP2000278943A (ja) 2000-10-06
JP3344356B2 JP3344356B2 (ja) 2002-11-11

Family

ID=13737797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08112999A Expired - Fee Related JP3344356B2 (ja) 1999-03-25 1999-03-25 スイッチング電源装置

Country Status (2)

Country Link
US (1) US6185111B1 (ja)
JP (1) JP3344356B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW561672B (en) * 2000-11-30 2003-11-11 Delta Electronics Inc DC/DC conversion method and the converter thereof
JP4149915B2 (ja) * 2001-07-05 2008-09-17 ディーアイ/ディーティー, インコーポレーテッド 絶縁切替え調整器におけるインダクタ電流感知および関連する方法
US6650028B1 (en) 2001-11-27 2003-11-18 Verilink, Inc. Dual isolated input power supply
JP2004215469A (ja) * 2003-01-09 2004-07-29 Renesas Technology Corp スイッチング電源装置および電源制御用半導体集積回路
US7176698B2 (en) * 2003-10-10 2007-02-13 Primary Integration, Llc Voltage sensing device and associated method
JP4619769B2 (ja) * 2004-12-21 2011-01-26 株式会社東芝 電源装置
JP2006187115A (ja) * 2004-12-27 2006-07-13 Toshiba Corp スイッチング電源装置及びその制御方法
US7200012B1 (en) * 2006-02-21 2007-04-03 Niko Semiconductor Co., Ltd. Circuit utilizing a push-pull pulse width modulator to control a full-bridge inverter
FR2900513B1 (fr) * 2006-04-26 2010-05-21 Thales Sa Dispositif de transfert de puissance isole perfectionne
WO2008086329A2 (en) * 2007-01-08 2008-07-17 Continental Automotive Systems Us, Inc. Dc/dc converter
US8564972B2 (en) * 2009-05-27 2013-10-22 Panasonic Corporation Inverter control device and method with multiple switching circuit control methods
US20120024552A1 (en) * 2010-07-30 2012-02-02 Hitachi Koki Co., Ltd. Inverter Device and Electrical Power Tool
GB201013847D0 (en) * 2010-08-18 2010-09-29 Texas Instr Cork Ltd Power converter control arrangement
CN102468763B (zh) * 2010-11-17 2014-07-16 光宝电子(广州)有限公司 不对称直流对直流变换器的控制方法及控制模块
US9845012B2 (en) 2011-07-06 2017-12-19 General Electric Company System and method for predicting mechanical failure of a motor
US9203323B2 (en) * 2011-09-22 2015-12-01 Renewable Power Conversion, Inc. Very high efficiency uninterruptible power supply
AT515242B1 (de) * 2013-12-20 2020-04-15 Fronius Int Gmbh Verfahren zum Steuern eines Vollbrücken DC/DC-Wandlers
US20170025969A1 (en) * 2015-07-22 2017-01-26 Texas Instruments Incorporated Synchronous rectifier phase control to improve load efficiency
US10050555B2 (en) * 2016-03-18 2018-08-14 Vertiv Energy Systems, Inc. Power supplies having synchronous and asynchronous modes of operation
CN108736698A (zh) * 2017-04-13 2018-11-02 台达电子工业股份有限公司 电源供应器与残余电压放电方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4953068A (en) 1989-11-08 1990-08-28 Unisys Corporation Full bridge power converter with multiple zero voltage resonant transition switching
US5231563A (en) * 1990-09-07 1993-07-27 Itt Corporation Square wave converter having an improved zero voltage switching operation
US5438497A (en) * 1993-05-13 1995-08-01 Northern Telecom Limited Tertiary side resonant DC/DC converter
US5541827A (en) 1995-05-17 1996-07-30 Doble Engineering Company Reducing switching losses in a phase-modulated switch-mode amplifier
JP3066720B2 (ja) 1995-09-01 2000-07-17 富士通電装株式会社 同期整流回路
JPH09149636A (ja) 1995-11-20 1997-06-06 Hitachi Ltd スイッチング電源装置
JP3318240B2 (ja) * 1997-09-12 2002-08-26 松下電器産業株式会社 スイッチング電源装置
US6038142A (en) * 1998-06-10 2000-03-14 Lucent Technologies, Inc. Full-bridge isolated Current Fed converter with active clamp

Also Published As

Publication number Publication date
US6185111B1 (en) 2001-02-06
JP3344356B2 (ja) 2002-11-11

Similar Documents

Publication Publication Date Title
TWI750780B (zh) 適用於寬輸出電壓範圍的隔離式dc/dc轉換器及其控制方法
JP3344356B2 (ja) スイッチング電源装置
JP2758137B2 (ja) パワーコンバータ
US6765810B2 (en) Full-wave coupled inductor power converter having synchronous rectifiers and two input switches that are simultaneously off for a time period of each switching cycle
US6862195B2 (en) Soft transition converter
JP3132093B2 (ja) 電源回路
Gui et al. A high voltage-gain LLC micro-converter with high efficiency in wide input range for PV applications
JP3318240B2 (ja) スイッチング電源装置
US8619438B2 (en) Resonant converter
Cobos et al. Optimized synchronous rectification stage for low output voltage (3.3 V) DC/DC conversion
JP3317950B2 (ja) アクティブクランプフォアワードコンバータ
Song et al. Current-fed dual-bridge DC–DC converter
CN111669055B (zh) 电压转换电路及其控制方法
US7495935B2 (en) DC/AC power converter and controlling method thereof
US6424543B1 (en) Integral DC to DC converter
CN114640255A (zh) 一种串联谐振变换器及其控制方法
TW202247587A (zh) 適用於寬範圍輸出電壓的變換器及其控制方法
JP3346543B2 (ja) スイッチング電源装置
US7548442B2 (en) Power converter with coupled inductor
JP2513381B2 (ja) 電源回路
JP2002112548A (ja) 定電力出力直流電源装置
KR100868053B1 (ko) Pdp용 smps 회로
JP2002112555A (ja) インバータ装置
WO2017122579A1 (ja) 位相シフト方式フルブリッジ型電源回路
JP2010246314A (ja) ハーフブリッジ型dc/dcコンバータ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070830

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080830

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080830

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090830

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090830

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100830

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110830

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110830

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120830

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130830

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees