JP4347433B2 - マイクロ多極電極の製造方法 - Google Patents
マイクロ多極電極の製造方法 Download PDFInfo
- Publication number
- JP4347433B2 JP4347433B2 JP11460798A JP11460798A JP4347433B2 JP 4347433 B2 JP4347433 B2 JP 4347433B2 JP 11460798 A JP11460798 A JP 11460798A JP 11460798 A JP11460798 A JP 11460798A JP 4347433 B2 JP4347433 B2 JP 4347433B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- micro
- single crystal
- manufacturing
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はマイクロ多極電極の製造方法に関するものであり、特に、微小冷陰極（エミッタ）を電子源として用いるマイクロ電子銃において、エミッタから放出した電子を所定の位置へ偏向するための多極電極等を実用的な工程で製造するための構造及び工程に特徴のあるマイクロ多極電極の製造方法に関するものである。
【０００２】
【従来の技術】
微小冷陰極を電子源として用いたマイクロ電子銃は、表示装置用の電子源、或いは、高周波真空デバイス用電子源としての用途が期待されており、この様な微小冷陰極から放出した電子を所定の位置へ偏向するための八極電極等の多極電極を形成するために、半導体技術分野における微細加工技術や、機械加工を用いている。
【０００３】
この様な多極電極は、電子を所定の位置へ偏向するためにはある程度の厚さを有している必要があり、そのために、最近では、厚膜レジストを用いてシリコン基板を１００〜２００μｍ程度の深さにＤｅｅｐエッチングする改良型反応性イオンエッチング（ＲＩＥ）法を利用する方法、或いは、２枚の電極をある程度の間隔で配置し、２枚の電極間の間隔で実効的に所定の厚さを確保する方法も提案されている。
【０００４】
ここで、図１４を参照して、八極電極の偏向角の電極厚依存性を説明する。
図１４参照
八極電極４３を構成する互いに対向する１組の電極の内径をｄ（ｍｍ）とし、電極の電子の進行方向の厚さをＬ（ｍｍ）とし、１組の電極間の電位差をＶ（Ｖとし、電子銃４１からエネルギーＥ（ｅＶ）をもった電子４２が放出された場合、電子４２は電極によって偏向角θ（ｒａｄ）だけ偏向されて試料４４の所定位置に到達する。
なお、電位差Ｖは、（Ｖ1 −Ｖ2 ）の絶対値である。
【０００５】
この場合の電子４２の偏向角θは、
θ＝〔Ｖ×Ｌ〕／〔Ｅ×ｄ〕
で表され、偏向角θを大きくするためには、電位差Ｖ或いは電極の厚さＬを大きくするか、または、電子の加速エネルギーＥ或いは電極の内径ｄを小さくすれば良いが、電子ビーム装置としては電位差Ｖや電子の加速エネルギーＥを極端に変えることは困難であるので、電極の厚さＬ或いは内径ｄを変えて八極電極４３の性能を確保することが現実的である。
【０００６】
【発明が解決しようとする課題】
しかし、八極電極を形成する際に機械加工を用いた場合には、その最小加工寸法に限界があるという問題があり、一方、従来の半導体微細加工技術を用いた場合には、充分な厚さを有する電極を形成することが困難であるという問題があり、また、改良型反応性イオンエッチング装置等の最新の半導体製造装置を用いた場合には、製造装置自体が非常に高価であるという問題があり、さらに、２枚の電極を重ね合わせる方法の場合には、位置ずれが発生するという問題がある。
【０００７】
例えば、半導体微細加工技術によってマイクロ電子銃装置用の八極電極を形成する場合を考えると、八極電極４３から試料４４までの距離が５ｍｍである時に、３００μｍ（＝３×１０-1ｍｍ）の視野角を得るために３０ｍｒａｄ（＝３×１０-2ｒａｄ）の偏向性能を有する八極電極を形成する場合、Ｅ＝１ｋｅＶ、Ｖ＝１０Ｖであると仮定すると、通常の半導体微細加工技術では電極の厚さＬは高々数十μｍとすることしかできず、仮に、Ｌ＝３０μｍ（＝３×１０-2ｍｍ）にできたとしても、電極の内径ｄは、
ｄ＝〔Ｖ×Ｌ〕／〔Ｅ×θ〕
＝（１０×３×１０-2）／（１０3 ×３×１０-2）
＝１０-2（ｍｍ）＝１０μｍ
となり、この大きさで八極電極を作製したとしても、電極内径ｄが小さいので、均一な電界領域が必然的に狭くなってしまうため、マイクロ電子銃装置を組み立てる際には１μｍ以下という厳しい位置合わせ精度が要求されることになる。
【０００８】
一方、電極内径ｄを１００μｍ以上にした場合には、電極の厚さＬを３００μｍ以上にする必要があるが、上述のように従来の通常の半導体微細加工技術ではＬに制限があり、充分な偏向性能を有する八極電極、或いは、それを組み込んだマイクロ電子銃装置を製造することは非常に困難であった。
【０００９】
したがって、本発明は、簡単な構成及び工程により充分な偏向性能を満たす厚さを有するマイクロ多極電極を提供することを目的とする。
【００１０】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
なお、図１（ａ）は、マイクロ多極電極の平面図であり、また、図１（ｂ）は図１（ａ）のＢ−Ｂ′を結ぶ一点鎖線に沿った断面から見た正面図である。
図１（ａ）及び（ｂ）参照
（１）本発明は、非導電性支持体１上に複数対の電極２〜５を設けたマイクロ多極電極において、全ての電極２〜５が単結晶部材からなり、且つ、全ての電極２〜５の側面が結晶学的に等価な結晶面方位を有することを特徴とする。
【００１１】
このように、マイクロ多極電極を構成する複数対の電極２〜５の側面が全て結晶学的に等価な結晶面方位を有するようにすることによって、全ての電極２〜５を同じ形状で構成することができ、マイクロ多極電極の偏向精度が高まる。
なお、非導電性支持体１には、電子が通過するための電子通過孔６が設けられることになる。
【００１２】
（２）また、本発明は、上記（１）において、複数対の電極２〜５の内の少なくとも一対の電極２〜５は、複数対の電極２〜５の内の少なくとも他の一対の電極２〜５と異なった単結晶部材から構成されることを特徴とする。
【００１３】
この様に、マイクロ多極電極を構成する複数対の電極２〜５の側面が全て結晶学的に同じ結晶面方位を有するようするためには、複数対の電極２〜５の内の少なくとも一対の電極、例えば、電極２，４を構成する単結晶部材と、少なくとも他の一対の電極、例えば、電極３，５を構成する単結晶部材とが異なるようにすること、即ち、互いに同じ材質からなり且つ同じ主面の別の単結晶基板から製造することが製法的に好適となる。
【００１４】
（３）また、本発明は、上記（１）または（２）において、単結晶部材が、単結晶シリコンであり、電極２〜５の側面が｛１１１｝面であることを特徴とする。
【００１５】
この様に、マイクロ多極電極を構成する複数対の電極２〜５を形成するための単結晶部材としては、単結晶シリコンが最も好適であり、且つ、電極２〜５の側面としては｛１１１｝面、したがって、単結晶シリコンの主面としては｛１００｝面が好適である。
なお、｛１００｝面は、（１００）面以外に、（０１０）面、或いは、（００１）面等の（１００）面と結晶学的に等価な面を意味し、また、｛１１１｝面も（１１１）面以外に、（１−１１）面、（１１−１）面等の（１１１）面と結晶学的に等価な面を意味し、さらに、明細書作成上の都合により本来“１バー”で表示される指数を“−１”で表記している。
【００１６】
（４）また、本発明は、上記（３）において、電極２〜５が４対からなることを特徴とする。
【００１７】
この様なマイクロ多極電極における電極２〜５対の数は４対、即ち、八極電極が実用的に好適である。
【００１８】
（５）また、本発明は、非導電性基板上に複数対の電極２〜５を設けたマイクロ多極電極の製造方法において、第１の部材の少なくとも一部を構成する単結晶部材に異方性エッチャントを用いた異方性エッチングを施すことによって互いに対向する少なくとも一対の電極２〜５を形成する工程、第２の部材の少なくとも一部を構成する単結晶部材に異方性エッチャントを用いた異方性エッチングを施すことによって互いに対向する少なくとも一対の電極２〜５を形成する工程、電極２〜５を形成した第１の部材、及び、電極２〜５を形成した第２の部材を互いの電極２〜５を形成した面を対向させ、互いの電極２〜５が同一平面内で交互に配置されるように組合せて接合する工程、とを少なくとも含むことを特徴とする。
【００１９】
この様に、電極２〜５、例えば、電極２，４を形成した第１の部材、及び、電極２〜５、例えば、電極３，５を形成した第２の部材を互いの電極２〜５を形成した面を対向させ、互いの電極２〜５が同一平面内で交互に配置されるように組合せて接合することによって、従来の湿式の異方性エッチングを用いるだけで、全ての電極２〜５の側面が｛１１１｝面等の同一の結晶面を有するようにすることができる。
【００２０】
（６）また、本発明は、上記（５）において、異方性エッチャントが、エチレンジアミンとカテコールの混合溶液、または、水酸化カリウム溶液のいずれかであることを特徴とする。
【００２１】
エチレンジアミンとカテコールの混合溶液（ＥＰＷ）、または、水酸化カリウム溶液（ＫＯＨ）は、シリコンの｛１１１｝面に対するエッチングレートは、｛１００｝面に対するエッチングレートより著しく小さいので、｛１１１｝面が表れるようにエッチングが進行し、この様な異方性エッチャントを用いることによって全ての電極２〜５の側面が｛１１１｝面等の同一の結晶面を有するようにすることができる。
【００２２】
（７）また、本発明は、上記（５）において、第１の部材及び第２の部材を組み合わせる工程において、第１の部材及び第２の部材に設けた相対的な位置合わせを行う凹凸構造を利用することを特徴とする。
【００２３】
この様に、第１の部材及び第２の部材を組み合わせる工程において、位置合わせのための凹凸構造を利用することによって、第１の部材及び第２の部材を簡単に且つ精度良く位置合わせすることができる。
【００２４】
（８）また、本発明は、上記（５）乃至（７）のいずれかにおいて、第１の部材及び第２の部材を接合する工程において、陽極接合法を用いることを特徴とする。
【００２５】
この様に、第１の部材及び第２の部材を接合する工程において、陽極接合法を用いることによって、接合用の金属材料が不要になり、且つ、低温処理が可能になる。
【００２６】
（９）また、本発明は、上記（５）乃至（７）のいずれかにおいて、第１の部材及び第２の部材を接合する工程において、共晶接合法を用いることを特徴とする。
【００２７】
この様に、第１の部材及び第２の部材を接合する工程において、共晶接合法を用いることによって、電圧印加機構が不要になり、且つ、接合する部材の一方の接合面側に存在するＳｉＯ2 系部材、例えば、非導電性支持体１にＮａが含まれていなくとも接合が可能になるので、非導電性支持体１の素材の制限が少なくなる。
【００２８】
（１０）また、本発明は、上記（５）乃至（９）において、接合工程の後に、各電極２〜５を整形するための異方性エッチング工程を行うことを特徴とする。
【００２９】
この様に、接合工程の後に、各電極２〜５を整形するための異方性エッチング工程を行うことによって、組合せ工程における位置合わせが不正確でも、均等な間隔で配置された同じ形状の複数対の電極２〜５を得ることができる。
【００３０】
【発明の実施の形態】
ここで、図２乃至図１３を参照して、２枚のシリコン単結晶基板を用いた本発明の実施の形態の製造工程を説明する。
なお、各図において、（ｂ）及び（ｂ′）のように同じアルファベットの図の場合には、「ダッシュ」のつかない図は平面図であり、「ダッシュ」のついた図は「ダッシュ」のつかない図における一点鎖線に沿った断面から見た図であり、Ａ−Ａ′の場合には、一点鎖線に沿った断面図で、途中の破線部は省略したものであり、Ｂ−Ｂ′の場合には、一点鎖線に沿った断面から見た正面図である。
【００３１】
図２（ａ）参照
まず、主面が（１００）面で、比抵抗が、例えば、１Ω・ｃｍで、厚さが、例えば、３００μｍのｎ型シリコン基板１１を酸化性雰囲気中で熱処理することによって、ｎ型シリコン基板１１の両面に各々厚さが、例えば、５０００ÅのＳｉＯ2 膜１２，１３を形成する。
【００３２】
図２（ｂ）及び（ｂ′）参照
次いで、フォトリソグラフィー工程によってレジストパターン（図示せず）を形成したのち、レジストパターンをマスクとして反応性イオンエッチング（ＲＩＥ）を施すことによって一方のＳｉＯ2 膜、例えば、表面側のＳｉＯ2 膜１２をエッチングして、八極電極の内の２対の電極を形成するためのＳｉＯ2 膜パターン１４を形成する。
【００３３】
図３（ｃ）及び（Ｃ′）参照
次いで、ＳｉＯ2 膜パターン１４をマスクとして、エチレンジアミン及びカテコールの混合溶液であるＥＰＷを用いて異方性エッチングを施し、裏面まで貫通しないように、例えば、厚さ５０μｍ程度残した状態でエッチングを停止することによって、２対のメサ構造体１５，１６を形成する。
なお、エチレンジアミン及びカテコールの混合溶液であるＥＰＷは、カテコールとピテカテコールは同等のものであるので、エチレンジアミン及びピテカテコールの混合溶液であるＥＤＰと同等のものである。
【００３４】
この場合、ＥＰＷ或いはＥＰＤは、シリコンの｛１１１｝面に対するエッチングレートが、｛１００｝面に対するエッチングレートより著しく小さく、｛１１１｝面を残してエッチングが進行するので、メサ構造体１５，１６の全ての側面は（１１１）面と結晶学的に等価な｛１１１｝面で構成されることになる。
【００３５】
図３（ｄ）参照
次いで、光学顕微鏡が上下に設けられた両面露光装置を用いて、ｎ型シリコン基板１１に形成した上下の面のパターンを観察しながら露光することによって、ｎ型シリコン基板１１の裏面側にフォトリソグラフィー工程によってレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてフッ酸緩衝液を用いてＳｉＯ2 膜１３をエッチングすることによって開口部１７を形成する。
【００３６】
図４（ｅ）参照
次いで、ＳｉＯ2 膜パターン１４上に、厚さが、例えば、３５０μｍのシリコン基板１８を載置し、加熱雰囲気中でシリコン基板１８側が正に、ＳｉＯ2 膜パターン１４側が負になるように電圧を印加する陽極接合法によって、ｎ型シリコン基板１１とシリコン基板１８とを接合する。
【００３７】
図４（ｆ）参照
次いで、再び、ＥＰＷを用いて開口部１７側からｎ型シリコン基板１１の裏面を異方性エッチングすることによって、各メサ構造体１５，１６を互いに分離してマイクロ電極１９，２０を形成する。
なお、この場合もＥＰＷを用いているので、マイクロ電極１９，２０の全ての側面は｛１１１｝面のままであり、また、同時にシリコン基板１８もエッチングされるが、２００μｍ程度の厚さが残るので問題にならない。
【００３８】
図４（ｇ）及び（ｇ′）参照
次いで、裏面のＳｉＯ2 膜１３を、フッ酸緩衝液を用いて除去することによって、八極電極を形成するための一方の電極部品Ａが完成する。
【００３９】
図５（ｈ）及び（ｈ′）参照
次いで、再び、主面が（１００）面で、比抵抗が、例えば、１Ω・ｃｍで、厚さが、例えば、３００μｍのｎ型シリコン基板２１を酸化性雰囲気中で熱処理することによって、ｎ型シリコン基板１１の両面に各々厚さが、例えば、５０００ÅのＳｉＯ2 膜２２を形成し、次いで、フォトリソグラフィー工程によってレジストパターン（図示せず）を形成したのち、レジストパターンをマスクとしてＲＩＥを施すことによって一方のＳｉＯ2 膜、例えば、表面側のＳｉＯ2 膜をエッチングして、八極電極の内の他の２対の電極を形成するためのＳｉＯ2 膜パターン２３を形成する。
【００４０】
図５（ｉ）参照
次いで、ＳｉＯ2 膜パターン２３をフォトレジストで覆った状態で、ｎ型シリコン基板２１をフッ酸緩衝液で処理することによって、ｎ型シリコン基板２１の裏面に設けたＳｉＯ2 膜２２を除去し、次いで、フォトレジストも除去する。
【００４１】
図６（ｊ）参照
次いで、ｎ型シリコン基板２１の裏面と、厚さが、例えば、５００μｍのパイレックスガラスからなるガラス基板２４を対向させ、上記の場合と同様に陽極接合法を用いて接合する。
【００４２】
図６（ｋ）及び（ｋ′）参照
次いで、ＥＰＷを用いて異方性エッチングを施し、ガラス基板２４に達するまでエッチングすることによって、側面が全て｛１１１｝面で構成される２対のマイクロ電極２５，２６を形成することによって、八極電極を形成するための他方の電極部品Ｂが完成する。
【００４３】
図７（ｌ）及び（ｌ′）参照
次いで、両方の電極部品Ａ，Ｂを、互いのマイクロ電極１９，２０及びマイクロ電極２５，２６が対向するように向かい合わせたのち、一方の電極部品、この場合には電極部品Ａを他方の電極部品Ｂに対して４５°回転させ、互いのマイクロ電極１９，２０及びマイクロ電極２５，２６が交互に、且つ、均等な間隔になるように位置合わせを行う。
【００４４】
ここで、図１３を参照して、この場合の位置合わせ方法を説明する。
図１３（ａ）及び（ｂ）参照
この様な位置合わせを行う場合には、シリコンウェハ３１内に、２か所以上（図においては２か所）の位置合わせ部、即ち、位置合わせチップ３２，３３を設け、この位置合わせチップ３２，３３に、例えば、夫々マイクロ電極２５，２６のパターンに相補的に対応する十字状の位置合わせ用凹凸構造３４を形成しておき、この位置合わせ用凹凸構造３４とマイクロ電極２５，２６とを嵌め合わせることによって電極部品Ａと電極部品Ｂとの位置合わせを行う。
この場合、電極部品Ａに設けた位置合わせ用凹凸構造３４に対応するマイクロ電極パターン及びこのマイクロ電極パターンの存在するチップが、夫々電極部品Ｂに設けた位置合わせ用凹凸構造及び位置合わせチップとなる。
【００４５】
この様な位置合わせにおいて、例えば、シリコンウェハ３１の径を４ｉｎｃｈ（≒１０ｃｍ）とし、このシリコンウェハ３１内に、８ｃｍの間隔をおいて位置合わせチップ３２，３３を設けると、１か所で最大５μｍずれた場合、ある方向への平行ずれ量も最大５μｍ程度となる。
【００４６】
その場合の回転ずれ量は、
となり、０．０１°以下であるので回転ずれはほぼ無視できる。
【００４７】
図８（ｍ）及び（ｍ′）参照
次いで、電極部品Ａと電極部品Ｂとを重ね合わせたのち、再び、陽極接合法を用いて接合する。
なお、図においては、一つの八極電極を形成するための１チップ分の重合わせ構造を説明しているが、実際には図１３で説明したようにウェハ単位で重合わせを行うものであり、したがって、例えば、マイクロ電極，１９，２０はガラス基板２４の角まで延在した構成となる。
【００４８】
図９（ｎ）及び（ｎ′）参照
次いで、再びＥＰＷを用いてエッチングを行うことによって、電極部品Ａのシリコン基板１８を除去する。
この場合、マイクロ電極１９，２０、及び、マイクロ電極２５，２６の露出面は、全て｛１１１｝面であるので殆どエッチングされることがなく、したがって、マイクロ電極１９，２０、及び、マイクロ電極２５，２６の形状は保持される。
【００４９】
図１０（ｏ）参照
次いで、スプレー塗布法を用いて全面にレジストを塗布してレジスト膜２７を形成する。
なお、この場合、全面にレジスト膜２７を形成する必要はなく、少なくとも上面側のＳｉＯ2 膜パターン１４，２３の表面にレジスト膜２７が形成されれば良いので、スピンコート法を用いても良いものである。
【００５０】
図１０（ｐ）及び（ｐ′）参照
次いで、最終的な電極形状を形成するためのマスクパターンを形成するための露光を行い、レジスト膜２７をパターニングすることによってレジストパターン２８を形成する。
【００５１】
図１１（ｑ）参照
次いで、レジストパターン２８をマスクとしてＲＩＥによってＳｉＯ2 膜パターン１４及びＳｉＯ2 膜パターン２３をエッチングして、最終的な電極形状に対応するパターンとする。
【００５２】
図１１（ｒ）及び（ｒ′）参照
次いで、レジストパターン２８を除去したのち、ＳｉＯ2 膜パターン１４及びＳｉＯ2 膜パターン２３をマスクとしてＥＰＷを用いて異方性エッチングを施すことによって最終的な電極形状のマイクロ電極１９，２０、及び、マイクロ電極１９，２０と交互に配置されたマイクロ電極２５，２６を形成する。
【００５３】
図１２（ｓ）参照
次いで、フッ酸緩衝液を用いて処理することによって、マイクロ電極１９，２０上のＳｉＯ2 膜パターン１４、及び、マイクロ電極２５，２６上のＳｉＯ2 膜パターン２３を除去する。
【００５４】
図１２（ｔ）及び（ｔ′）参照
最後に、ガラス基板２４の裏面に、電子通過孔２９に対応する開口部を有するレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてフッ酸緩衝液によってガラス基板２４をエッチングすることによってガラス基板２４の中央部に電子通過孔２９を形成するとともに、ガラス基板２４の残部を支持枠体３０とすることによって八極電極が完成する。
【００５５】
この様に、本発明の実施の形態においては、高価な製造装置を用いることなく、２枚の同じ結晶方位を有するシリコン基板を用い、通常の湿式異方性エッチングを施すだけで簡単に充分な厚さを有するマイクロ電極を精度良く形成することができ、それによって八極電極の偏向性能を任意に高めることができる。
【００５６】
また、この製造工程は、図１３に示したようにウェハ状態で行うため、大量生産が可能になり、且つ、製造装置のコスト、及び、製造コストを大幅に低減することができる。
【００５７】
以上、本発明の実施の形態を説明してきたが、本発明は、実施の形態に記載した構成に限られるものではなく、各種の変更が可能であり、例えば、上記の実施の形態の説明においては、異方性エッチャントとしてＥＰＷを用いているが、ＥＰＷに限られるものではなく、水酸化カリウム溶液（ＫＯＨ）を用いても良い。
なお、ＫＯＨを用いる場合には、ＳｉＯ2 膜の代わりにＳｉ3 Ｎ4 膜を用いる必要がある。
【００５８】
また、上記の実施の形態の説明においては、開口部１７を形成する際に、両面露光装置を用いているが、表面側のＳｉＯ2 膜パターン１４と、裏面側の開口部１７の位置合わせ精度は数十μｍあれば充分であるので、両面露光装置を用いることなく、ｎ型シリコン基板１１の外形を利用した位置合わせによるパターニングでも可能である。
【００５９】
また、上記の実施の形態の説明においては、基板を接合する際に低温処理が可能な陽極接合法を用いているが、陽極接合法に限られるものではなく、共晶接合法を用いても良いものである。
特に、陽極接合法の場合には、ＳｉＯ2 膜或いはガラス基板にＮａ（ナトリウム）が含まれていない場合、接合が困難であるので、この様な場合には共晶接合法が好適である。
【００６０】
共晶接合法を用いる場合には、ＳｉＯ2 膜或いはガラス基板上にＡｌやＡｕを形成しておき、ＡｌやＡｕとシリコンとが共晶を形成する温度まで加熱すれば良く、陽極接合法のような電圧印加装置等を必要としない。
【００６１】
また、上記の実施の形態の説明においては、非導電性の支持体枠を形成するために、パイレックガラスからなるガラス基板を用いているが、他のガラスを用いた基板でも良く、さらには、ガラス以外の絶縁物、例えば、サファイア基板、高抵抗体、或いは、表面のみが絶縁化された導電性部材、例えば、表面にＳｉＯ2 膜を形成したシリコン基板等を用いても良いものであり、最終的に電極形状が完成した際に、各電極を電気的に分離し、且つ、機械的に保持する役割を果たすため、各電極間の電位差を保持できる材料であれば良い。
なお、ガラス基板２４の代わりに表面にＳｉＯ2 膜を形成したシリコン基板を用いる場合には、上述の図９の工程において、シリコン基板がエッチングされないように、その露出面をフォトレジスト等で被覆して保護する必要がある。
【００６２】
また、上記の実施の形態においては、マイクロ多極電極を八極電極として説明しているが、八極電極に限られるものではなく、十二極電極或いは二十極電極等であっても良い。
例えば、十二極電極を形成する場合には、２対のマイクロ電極パターンを有する電極部品を３組形成し、まず、２つの電極部品を互いに６０°回転するように接合して、上述の図９に示す中間構造体を形成したのち、この中間構造体に対して残りの電極部品を互いに６０°回転するように接合し、以降は図１０乃至図１２の工程を行うことにより十二極電極を完成することができる。
【００６３】
【発明の効果】
本発明によれば、単結晶半導体等の単結晶部材の有するエッチング異方性を利用することによって、通常の製造装置及び通常の製造方法によって充分な厚さを有する偏向性能に優れたマイクロ多極電極を低コストで製造することができ、それによって、微小冷陰極を備えたマイクロ電子銃装置の実用化に寄与するころが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施の形態の途中までの製造工程の説明図である。
【図３】本発明の実施の形態の図２以降の途中までの製造工程の説明図である。
【図４】本発明の実施の形態の図３以降の途中までの製造工程の説明図である。
【図５】本発明の実施の形態の図４以降の途中までの製造工程の説明図である。
【図６】本発明の実施の形態の図５以降の途中までの製造工程の説明図である。
【図７】本発明の実施の形態の図６以降の途中までの製造工程の説明図である。
【図８】本発明の実施の形態の図７以降の途中までの製造工程の説明図である。
【図９】本発明の実施の形態の図８以降の途中までの製造工程の説明図である。
【図１０】本発明の実施の形態の図９以降の途中までの製造工程の説明図である。
【図１１】本発明の実施の形態の図１０以降の途中までの製造工程の説明図である。
【図１２】本発明の実施の形態の図１１以降の製造工程の説明図である。
【図１３】本発明の実施の形態における位置合わせの説明図である。
【図１４】八極電極の偏向角の電極厚依存性の説明図である。
【符号の説明】
１ 非導電性支持体
２ 電極
３ 電極
４ 電極
５ 電極
６ 電子通過孔
１１ ｎ型シリコン基板
１２ ＳｉＯ2 膜
１３ ＳｉＯ2 膜
１４ ＳｉＯ2 膜パターン
１５ メサ構造体
１６ メサ構造体
１７ 開口部
１８ シリコン基板
１９ マイクロ電極
２０ マイクロ電極
２１ ｎ型シリコン基板
２２ ＳｉＯ2 膜
２３ ＳｉＯ2 膜パターン
２４ ガラス基板
２５ マイクロ電極
２６ マイクロ電極
２７ レジスト膜
２８ レジストパターン
２９ 電子通過孔
３０ 支持枠体
３１ シリコンウェハ
３２ 位置合わせチップ
３３ 位置合わせチップ
３４ 位置合わせ用凹凸構造
４１ 電子銃
４２ 電子
４３ 八極電極
４４ 試料
【発明の属する技術分野】
本発明はマイクロ多極電極の製造方法に関するものであり、特に、微小冷陰極（エミッタ）を電子源として用いるマイクロ電子銃において、エミッタから放出した電子を所定の位置へ偏向するための多極電極等を実用的な工程で製造するための構造及び工程に特徴のあるマイクロ多極電極の製造方法に関するものである。
【０００２】
【従来の技術】
微小冷陰極を電子源として用いたマイクロ電子銃は、表示装置用の電子源、或いは、高周波真空デバイス用電子源としての用途が期待されており、この様な微小冷陰極から放出した電子を所定の位置へ偏向するための八極電極等の多極電極を形成するために、半導体技術分野における微細加工技術や、機械加工を用いている。
【０００３】
この様な多極電極は、電子を所定の位置へ偏向するためにはある程度の厚さを有している必要があり、そのために、最近では、厚膜レジストを用いてシリコン基板を１００〜２００μｍ程度の深さにＤｅｅｐエッチングする改良型反応性イオンエッチング（ＲＩＥ）法を利用する方法、或いは、２枚の電極をある程度の間隔で配置し、２枚の電極間の間隔で実効的に所定の厚さを確保する方法も提案されている。
【０００４】
ここで、図１４を参照して、八極電極の偏向角の電極厚依存性を説明する。
図１４参照
八極電極４３を構成する互いに対向する１組の電極の内径をｄ（ｍｍ）とし、電極の電子の進行方向の厚さをＬ（ｍｍ）とし、１組の電極間の電位差をＶ（Ｖとし、電子銃４１からエネルギーＥ（ｅＶ）をもった電子４２が放出された場合、電子４２は電極によって偏向角θ（ｒａｄ）だけ偏向されて試料４４の所定位置に到達する。
なお、電位差Ｖは、（Ｖ1 −Ｖ2 ）の絶対値である。
【０００５】
この場合の電子４２の偏向角θは、
θ＝〔Ｖ×Ｌ〕／〔Ｅ×ｄ〕
で表され、偏向角θを大きくするためには、電位差Ｖ或いは電極の厚さＬを大きくするか、または、電子の加速エネルギーＥ或いは電極の内径ｄを小さくすれば良いが、電子ビーム装置としては電位差Ｖや電子の加速エネルギーＥを極端に変えることは困難であるので、電極の厚さＬ或いは内径ｄを変えて八極電極４３の性能を確保することが現実的である。
【０００６】
【発明が解決しようとする課題】
しかし、八極電極を形成する際に機械加工を用いた場合には、その最小加工寸法に限界があるという問題があり、一方、従来の半導体微細加工技術を用いた場合には、充分な厚さを有する電極を形成することが困難であるという問題があり、また、改良型反応性イオンエッチング装置等の最新の半導体製造装置を用いた場合には、製造装置自体が非常に高価であるという問題があり、さらに、２枚の電極を重ね合わせる方法の場合には、位置ずれが発生するという問題がある。
【０００７】
例えば、半導体微細加工技術によってマイクロ電子銃装置用の八極電極を形成する場合を考えると、八極電極４３から試料４４までの距離が５ｍｍである時に、３００μｍ（＝３×１０-1ｍｍ）の視野角を得るために３０ｍｒａｄ（＝３×１０-2ｒａｄ）の偏向性能を有する八極電極を形成する場合、Ｅ＝１ｋｅＶ、Ｖ＝１０Ｖであると仮定すると、通常の半導体微細加工技術では電極の厚さＬは高々数十μｍとすることしかできず、仮に、Ｌ＝３０μｍ（＝３×１０-2ｍｍ）にできたとしても、電極の内径ｄは、
ｄ＝〔Ｖ×Ｌ〕／〔Ｅ×θ〕
＝（１０×３×１０-2）／（１０3 ×３×１０-2）
＝１０-2（ｍｍ）＝１０μｍ
となり、この大きさで八極電極を作製したとしても、電極内径ｄが小さいので、均一な電界領域が必然的に狭くなってしまうため、マイクロ電子銃装置を組み立てる際には１μｍ以下という厳しい位置合わせ精度が要求されることになる。
【０００８】
一方、電極内径ｄを１００μｍ以上にした場合には、電極の厚さＬを３００μｍ以上にする必要があるが、上述のように従来の通常の半導体微細加工技術ではＬに制限があり、充分な偏向性能を有する八極電極、或いは、それを組み込んだマイクロ電子銃装置を製造することは非常に困難であった。
【０００９】
したがって、本発明は、簡単な構成及び工程により充分な偏向性能を満たす厚さを有するマイクロ多極電極を提供することを目的とする。
【００１０】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
なお、図１（ａ）は、マイクロ多極電極の平面図であり、また、図１（ｂ）は図１（ａ）のＢ−Ｂ′を結ぶ一点鎖線に沿った断面から見た正面図である。
図１（ａ）及び（ｂ）参照
（１）本発明は、非導電性支持体１上に複数対の電極２〜５を設けたマイクロ多極電極において、全ての電極２〜５が単結晶部材からなり、且つ、全ての電極２〜５の側面が結晶学的に等価な結晶面方位を有することを特徴とする。
【００１１】
このように、マイクロ多極電極を構成する複数対の電極２〜５の側面が全て結晶学的に等価な結晶面方位を有するようにすることによって、全ての電極２〜５を同じ形状で構成することができ、マイクロ多極電極の偏向精度が高まる。
なお、非導電性支持体１には、電子が通過するための電子通過孔６が設けられることになる。
【００１２】
（２）また、本発明は、上記（１）において、複数対の電極２〜５の内の少なくとも一対の電極２〜５は、複数対の電極２〜５の内の少なくとも他の一対の電極２〜５と異なった単結晶部材から構成されることを特徴とする。
【００１３】
この様に、マイクロ多極電極を構成する複数対の電極２〜５の側面が全て結晶学的に同じ結晶面方位を有するようするためには、複数対の電極２〜５の内の少なくとも一対の電極、例えば、電極２，４を構成する単結晶部材と、少なくとも他の一対の電極、例えば、電極３，５を構成する単結晶部材とが異なるようにすること、即ち、互いに同じ材質からなり且つ同じ主面の別の単結晶基板から製造することが製法的に好適となる。
【００１４】
（３）また、本発明は、上記（１）または（２）において、単結晶部材が、単結晶シリコンであり、電極２〜５の側面が｛１１１｝面であることを特徴とする。
【００１５】
この様に、マイクロ多極電極を構成する複数対の電極２〜５を形成するための単結晶部材としては、単結晶シリコンが最も好適であり、且つ、電極２〜５の側面としては｛１１１｝面、したがって、単結晶シリコンの主面としては｛１００｝面が好適である。
なお、｛１００｝面は、（１００）面以外に、（０１０）面、或いは、（００１）面等の（１００）面と結晶学的に等価な面を意味し、また、｛１１１｝面も（１１１）面以外に、（１−１１）面、（１１−１）面等の（１１１）面と結晶学的に等価な面を意味し、さらに、明細書作成上の都合により本来“１バー”で表示される指数を“−１”で表記している。
【００１６】
（４）また、本発明は、上記（３）において、電極２〜５が４対からなることを特徴とする。
【００１７】
この様なマイクロ多極電極における電極２〜５対の数は４対、即ち、八極電極が実用的に好適である。
【００１８】
（５）また、本発明は、非導電性基板上に複数対の電極２〜５を設けたマイクロ多極電極の製造方法において、第１の部材の少なくとも一部を構成する単結晶部材に異方性エッチャントを用いた異方性エッチングを施すことによって互いに対向する少なくとも一対の電極２〜５を形成する工程、第２の部材の少なくとも一部を構成する単結晶部材に異方性エッチャントを用いた異方性エッチングを施すことによって互いに対向する少なくとも一対の電極２〜５を形成する工程、電極２〜５を形成した第１の部材、及び、電極２〜５を形成した第２の部材を互いの電極２〜５を形成した面を対向させ、互いの電極２〜５が同一平面内で交互に配置されるように組合せて接合する工程、とを少なくとも含むことを特徴とする。
【００１９】
この様に、電極２〜５、例えば、電極２，４を形成した第１の部材、及び、電極２〜５、例えば、電極３，５を形成した第２の部材を互いの電極２〜５を形成した面を対向させ、互いの電極２〜５が同一平面内で交互に配置されるように組合せて接合することによって、従来の湿式の異方性エッチングを用いるだけで、全ての電極２〜５の側面が｛１１１｝面等の同一の結晶面を有するようにすることができる。
【００２０】
（６）また、本発明は、上記（５）において、異方性エッチャントが、エチレンジアミンとカテコールの混合溶液、または、水酸化カリウム溶液のいずれかであることを特徴とする。
【００２１】
エチレンジアミンとカテコールの混合溶液（ＥＰＷ）、または、水酸化カリウム溶液（ＫＯＨ）は、シリコンの｛１１１｝面に対するエッチングレートは、｛１００｝面に対するエッチングレートより著しく小さいので、｛１１１｝面が表れるようにエッチングが進行し、この様な異方性エッチャントを用いることによって全ての電極２〜５の側面が｛１１１｝面等の同一の結晶面を有するようにすることができる。
【００２２】
（７）また、本発明は、上記（５）において、第１の部材及び第２の部材を組み合わせる工程において、第１の部材及び第２の部材に設けた相対的な位置合わせを行う凹凸構造を利用することを特徴とする。
【００２３】
この様に、第１の部材及び第２の部材を組み合わせる工程において、位置合わせのための凹凸構造を利用することによって、第１の部材及び第２の部材を簡単に且つ精度良く位置合わせすることができる。
【００２４】
（８）また、本発明は、上記（５）乃至（７）のいずれかにおいて、第１の部材及び第２の部材を接合する工程において、陽極接合法を用いることを特徴とする。
【００２５】
この様に、第１の部材及び第２の部材を接合する工程において、陽極接合法を用いることによって、接合用の金属材料が不要になり、且つ、低温処理が可能になる。
【００２６】
（９）また、本発明は、上記（５）乃至（７）のいずれかにおいて、第１の部材及び第２の部材を接合する工程において、共晶接合法を用いることを特徴とする。
【００２７】
この様に、第１の部材及び第２の部材を接合する工程において、共晶接合法を用いることによって、電圧印加機構が不要になり、且つ、接合する部材の一方の接合面側に存在するＳｉＯ2 系部材、例えば、非導電性支持体１にＮａが含まれていなくとも接合が可能になるので、非導電性支持体１の素材の制限が少なくなる。
【００２８】
（１０）また、本発明は、上記（５）乃至（９）において、接合工程の後に、各電極２〜５を整形するための異方性エッチング工程を行うことを特徴とする。
【００２９】
この様に、接合工程の後に、各電極２〜５を整形するための異方性エッチング工程を行うことによって、組合せ工程における位置合わせが不正確でも、均等な間隔で配置された同じ形状の複数対の電極２〜５を得ることができる。
【００３０】
【発明の実施の形態】
ここで、図２乃至図１３を参照して、２枚のシリコン単結晶基板を用いた本発明の実施の形態の製造工程を説明する。
なお、各図において、（ｂ）及び（ｂ′）のように同じアルファベットの図の場合には、「ダッシュ」のつかない図は平面図であり、「ダッシュ」のついた図は「ダッシュ」のつかない図における一点鎖線に沿った断面から見た図であり、Ａ−Ａ′の場合には、一点鎖線に沿った断面図で、途中の破線部は省略したものであり、Ｂ−Ｂ′の場合には、一点鎖線に沿った断面から見た正面図である。
【００３１】
図２（ａ）参照
まず、主面が（１００）面で、比抵抗が、例えば、１Ω・ｃｍで、厚さが、例えば、３００μｍのｎ型シリコン基板１１を酸化性雰囲気中で熱処理することによって、ｎ型シリコン基板１１の両面に各々厚さが、例えば、５０００ÅのＳｉＯ2 膜１２，１３を形成する。
【００３２】
図２（ｂ）及び（ｂ′）参照
次いで、フォトリソグラフィー工程によってレジストパターン（図示せず）を形成したのち、レジストパターンをマスクとして反応性イオンエッチング（ＲＩＥ）を施すことによって一方のＳｉＯ2 膜、例えば、表面側のＳｉＯ2 膜１２をエッチングして、八極電極の内の２対の電極を形成するためのＳｉＯ2 膜パターン１４を形成する。
【００３３】
図３（ｃ）及び（Ｃ′）参照
次いで、ＳｉＯ2 膜パターン１４をマスクとして、エチレンジアミン及びカテコールの混合溶液であるＥＰＷを用いて異方性エッチングを施し、裏面まで貫通しないように、例えば、厚さ５０μｍ程度残した状態でエッチングを停止することによって、２対のメサ構造体１５，１６を形成する。
なお、エチレンジアミン及びカテコールの混合溶液であるＥＰＷは、カテコールとピテカテコールは同等のものであるので、エチレンジアミン及びピテカテコールの混合溶液であるＥＤＰと同等のものである。
【００３４】
この場合、ＥＰＷ或いはＥＰＤは、シリコンの｛１１１｝面に対するエッチングレートが、｛１００｝面に対するエッチングレートより著しく小さく、｛１１１｝面を残してエッチングが進行するので、メサ構造体１５，１６の全ての側面は（１１１）面と結晶学的に等価な｛１１１｝面で構成されることになる。
【００３５】
図３（ｄ）参照
次いで、光学顕微鏡が上下に設けられた両面露光装置を用いて、ｎ型シリコン基板１１に形成した上下の面のパターンを観察しながら露光することによって、ｎ型シリコン基板１１の裏面側にフォトリソグラフィー工程によってレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてフッ酸緩衝液を用いてＳｉＯ2 膜１３をエッチングすることによって開口部１７を形成する。
【００３６】
図４（ｅ）参照
次いで、ＳｉＯ2 膜パターン１４上に、厚さが、例えば、３５０μｍのシリコン基板１８を載置し、加熱雰囲気中でシリコン基板１８側が正に、ＳｉＯ2 膜パターン１４側が負になるように電圧を印加する陽極接合法によって、ｎ型シリコン基板１１とシリコン基板１８とを接合する。
【００３７】
図４（ｆ）参照
次いで、再び、ＥＰＷを用いて開口部１７側からｎ型シリコン基板１１の裏面を異方性エッチングすることによって、各メサ構造体１５，１６を互いに分離してマイクロ電極１９，２０を形成する。
なお、この場合もＥＰＷを用いているので、マイクロ電極１９，２０の全ての側面は｛１１１｝面のままであり、また、同時にシリコン基板１８もエッチングされるが、２００μｍ程度の厚さが残るので問題にならない。
【００３８】
図４（ｇ）及び（ｇ′）参照
次いで、裏面のＳｉＯ2 膜１３を、フッ酸緩衝液を用いて除去することによって、八極電極を形成するための一方の電極部品Ａが完成する。
【００３９】
図５（ｈ）及び（ｈ′）参照
次いで、再び、主面が（１００）面で、比抵抗が、例えば、１Ω・ｃｍで、厚さが、例えば、３００μｍのｎ型シリコン基板２１を酸化性雰囲気中で熱処理することによって、ｎ型シリコン基板１１の両面に各々厚さが、例えば、５０００ÅのＳｉＯ2 膜２２を形成し、次いで、フォトリソグラフィー工程によってレジストパターン（図示せず）を形成したのち、レジストパターンをマスクとしてＲＩＥを施すことによって一方のＳｉＯ2 膜、例えば、表面側のＳｉＯ2 膜をエッチングして、八極電極の内の他の２対の電極を形成するためのＳｉＯ2 膜パターン２３を形成する。
【００４０】
図５（ｉ）参照
次いで、ＳｉＯ2 膜パターン２３をフォトレジストで覆った状態で、ｎ型シリコン基板２１をフッ酸緩衝液で処理することによって、ｎ型シリコン基板２１の裏面に設けたＳｉＯ2 膜２２を除去し、次いで、フォトレジストも除去する。
【００４１】
図６（ｊ）参照
次いで、ｎ型シリコン基板２１の裏面と、厚さが、例えば、５００μｍのパイレックスガラスからなるガラス基板２４を対向させ、上記の場合と同様に陽極接合法を用いて接合する。
【００４２】
図６（ｋ）及び（ｋ′）参照
次いで、ＥＰＷを用いて異方性エッチングを施し、ガラス基板２４に達するまでエッチングすることによって、側面が全て｛１１１｝面で構成される２対のマイクロ電極２５，２６を形成することによって、八極電極を形成するための他方の電極部品Ｂが完成する。
【００４３】
図７（ｌ）及び（ｌ′）参照
次いで、両方の電極部品Ａ，Ｂを、互いのマイクロ電極１９，２０及びマイクロ電極２５，２６が対向するように向かい合わせたのち、一方の電極部品、この場合には電極部品Ａを他方の電極部品Ｂに対して４５°回転させ、互いのマイクロ電極１９，２０及びマイクロ電極２５，２６が交互に、且つ、均等な間隔になるように位置合わせを行う。
【００４４】
ここで、図１３を参照して、この場合の位置合わせ方法を説明する。
図１３（ａ）及び（ｂ）参照
この様な位置合わせを行う場合には、シリコンウェハ３１内に、２か所以上（図においては２か所）の位置合わせ部、即ち、位置合わせチップ３２，３３を設け、この位置合わせチップ３２，３３に、例えば、夫々マイクロ電極２５，２６のパターンに相補的に対応する十字状の位置合わせ用凹凸構造３４を形成しておき、この位置合わせ用凹凸構造３４とマイクロ電極２５，２６とを嵌め合わせることによって電極部品Ａと電極部品Ｂとの位置合わせを行う。
この場合、電極部品Ａに設けた位置合わせ用凹凸構造３４に対応するマイクロ電極パターン及びこのマイクロ電極パターンの存在するチップが、夫々電極部品Ｂに設けた位置合わせ用凹凸構造及び位置合わせチップとなる。
【００４５】
この様な位置合わせにおいて、例えば、シリコンウェハ３１の径を４ｉｎｃｈ（≒１０ｃｍ）とし、このシリコンウェハ３１内に、８ｃｍの間隔をおいて位置合わせチップ３２，３３を設けると、１か所で最大５μｍずれた場合、ある方向への平行ずれ量も最大５μｍ程度となる。
【００４６】
その場合の回転ずれ量は、
【００４７】
図８（ｍ）及び（ｍ′）参照
次いで、電極部品Ａと電極部品Ｂとを重ね合わせたのち、再び、陽極接合法を用いて接合する。
なお、図においては、一つの八極電極を形成するための１チップ分の重合わせ構造を説明しているが、実際には図１３で説明したようにウェハ単位で重合わせを行うものであり、したがって、例えば、マイクロ電極，１９，２０はガラス基板２４の角まで延在した構成となる。
【００４８】
図９（ｎ）及び（ｎ′）参照
次いで、再びＥＰＷを用いてエッチングを行うことによって、電極部品Ａのシリコン基板１８を除去する。
この場合、マイクロ電極１９，２０、及び、マイクロ電極２５，２６の露出面は、全て｛１１１｝面であるので殆どエッチングされることがなく、したがって、マイクロ電極１９，２０、及び、マイクロ電極２５，２６の形状は保持される。
【００４９】
図１０（ｏ）参照
次いで、スプレー塗布法を用いて全面にレジストを塗布してレジスト膜２７を形成する。
なお、この場合、全面にレジスト膜２７を形成する必要はなく、少なくとも上面側のＳｉＯ2 膜パターン１４，２３の表面にレジスト膜２７が形成されれば良いので、スピンコート法を用いても良いものである。
【００５０】
図１０（ｐ）及び（ｐ′）参照
次いで、最終的な電極形状を形成するためのマスクパターンを形成するための露光を行い、レジスト膜２７をパターニングすることによってレジストパターン２８を形成する。
【００５１】
図１１（ｑ）参照
次いで、レジストパターン２８をマスクとしてＲＩＥによってＳｉＯ2 膜パターン１４及びＳｉＯ2 膜パターン２３をエッチングして、最終的な電極形状に対応するパターンとする。
【００５２】
図１１（ｒ）及び（ｒ′）参照
次いで、レジストパターン２８を除去したのち、ＳｉＯ2 膜パターン１４及びＳｉＯ2 膜パターン２３をマスクとしてＥＰＷを用いて異方性エッチングを施すことによって最終的な電極形状のマイクロ電極１９，２０、及び、マイクロ電極１９，２０と交互に配置されたマイクロ電極２５，２６を形成する。
【００５３】
図１２（ｓ）参照
次いで、フッ酸緩衝液を用いて処理することによって、マイクロ電極１９，２０上のＳｉＯ2 膜パターン１４、及び、マイクロ電極２５，２６上のＳｉＯ2 膜パターン２３を除去する。
【００５４】
図１２（ｔ）及び（ｔ′）参照
最後に、ガラス基板２４の裏面に、電子通過孔２９に対応する開口部を有するレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてフッ酸緩衝液によってガラス基板２４をエッチングすることによってガラス基板２４の中央部に電子通過孔２９を形成するとともに、ガラス基板２４の残部を支持枠体３０とすることによって八極電極が完成する。
【００５５】
この様に、本発明の実施の形態においては、高価な製造装置を用いることなく、２枚の同じ結晶方位を有するシリコン基板を用い、通常の湿式異方性エッチングを施すだけで簡単に充分な厚さを有するマイクロ電極を精度良く形成することができ、それによって八極電極の偏向性能を任意に高めることができる。
【００５６】
また、この製造工程は、図１３に示したようにウェハ状態で行うため、大量生産が可能になり、且つ、製造装置のコスト、及び、製造コストを大幅に低減することができる。
【００５７】
以上、本発明の実施の形態を説明してきたが、本発明は、実施の形態に記載した構成に限られるものではなく、各種の変更が可能であり、例えば、上記の実施の形態の説明においては、異方性エッチャントとしてＥＰＷを用いているが、ＥＰＷに限られるものではなく、水酸化カリウム溶液（ＫＯＨ）を用いても良い。
なお、ＫＯＨを用いる場合には、ＳｉＯ2 膜の代わりにＳｉ3 Ｎ4 膜を用いる必要がある。
【００５８】
また、上記の実施の形態の説明においては、開口部１７を形成する際に、両面露光装置を用いているが、表面側のＳｉＯ2 膜パターン１４と、裏面側の開口部１７の位置合わせ精度は数十μｍあれば充分であるので、両面露光装置を用いることなく、ｎ型シリコン基板１１の外形を利用した位置合わせによるパターニングでも可能である。
【００５９】
また、上記の実施の形態の説明においては、基板を接合する際に低温処理が可能な陽極接合法を用いているが、陽極接合法に限られるものではなく、共晶接合法を用いても良いものである。
特に、陽極接合法の場合には、ＳｉＯ2 膜或いはガラス基板にＮａ（ナトリウム）が含まれていない場合、接合が困難であるので、この様な場合には共晶接合法が好適である。
【００６０】
共晶接合法を用いる場合には、ＳｉＯ2 膜或いはガラス基板上にＡｌやＡｕを形成しておき、ＡｌやＡｕとシリコンとが共晶を形成する温度まで加熱すれば良く、陽極接合法のような電圧印加装置等を必要としない。
【００６１】
また、上記の実施の形態の説明においては、非導電性の支持体枠を形成するために、パイレックガラスからなるガラス基板を用いているが、他のガラスを用いた基板でも良く、さらには、ガラス以外の絶縁物、例えば、サファイア基板、高抵抗体、或いは、表面のみが絶縁化された導電性部材、例えば、表面にＳｉＯ2 膜を形成したシリコン基板等を用いても良いものであり、最終的に電極形状が完成した際に、各電極を電気的に分離し、且つ、機械的に保持する役割を果たすため、各電極間の電位差を保持できる材料であれば良い。
なお、ガラス基板２４の代わりに表面にＳｉＯ2 膜を形成したシリコン基板を用いる場合には、上述の図９の工程において、シリコン基板がエッチングされないように、その露出面をフォトレジスト等で被覆して保護する必要がある。
【００６２】
また、上記の実施の形態においては、マイクロ多極電極を八極電極として説明しているが、八極電極に限られるものではなく、十二極電極或いは二十極電極等であっても良い。
例えば、十二極電極を形成する場合には、２対のマイクロ電極パターンを有する電極部品を３組形成し、まず、２つの電極部品を互いに６０°回転するように接合して、上述の図９に示す中間構造体を形成したのち、この中間構造体に対して残りの電極部品を互いに６０°回転するように接合し、以降は図１０乃至図１２の工程を行うことにより十二極電極を完成することができる。
【００６３】
【発明の効果】
本発明によれば、単結晶半導体等の単結晶部材の有するエッチング異方性を利用することによって、通常の製造装置及び通常の製造方法によって充分な厚さを有する偏向性能に優れたマイクロ多極電極を低コストで製造することができ、それによって、微小冷陰極を備えたマイクロ電子銃装置の実用化に寄与するころが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施の形態の途中までの製造工程の説明図である。
【図３】本発明の実施の形態の図２以降の途中までの製造工程の説明図である。
【図４】本発明の実施の形態の図３以降の途中までの製造工程の説明図である。
【図５】本発明の実施の形態の図４以降の途中までの製造工程の説明図である。
【図６】本発明の実施の形態の図５以降の途中までの製造工程の説明図である。
【図７】本発明の実施の形態の図６以降の途中までの製造工程の説明図である。
【図８】本発明の実施の形態の図７以降の途中までの製造工程の説明図である。
【図９】本発明の実施の形態の図８以降の途中までの製造工程の説明図である。
【図１０】本発明の実施の形態の図９以降の途中までの製造工程の説明図である。
【図１１】本発明の実施の形態の図１０以降の途中までの製造工程の説明図である。
【図１２】本発明の実施の形態の図１１以降の製造工程の説明図である。
【図１３】本発明の実施の形態における位置合わせの説明図である。
【図１４】八極電極の偏向角の電極厚依存性の説明図である。
【符号の説明】
１ 非導電性支持体
２ 電極
３ 電極
４ 電極
５ 電極
６ 電子通過孔
１１ ｎ型シリコン基板
１２ ＳｉＯ2 膜
１３ ＳｉＯ2 膜
１４ ＳｉＯ2 膜パターン
１５ メサ構造体
１６ メサ構造体
１７ 開口部
１８ シリコン基板
１９ マイクロ電極
２０ マイクロ電極
２１ ｎ型シリコン基板
２２ ＳｉＯ2 膜
２３ ＳｉＯ2 膜パターン
２４ ガラス基板
２５ マイクロ電極
２６ マイクロ電極
２７ レジスト膜
２８ レジストパターン
２９ 電子通過孔
３０ 支持枠体
３１ シリコンウェハ
３２ 位置合わせチップ
３３ 位置合わせチップ
３４ 位置合わせ用凹凸構造
４１ 電子銃
４２ 電子
４３ 八極電極
４４ 試料
Claims (10)
- 第１の基板上の第１の単結晶部材に異方性エッチャントを用いた異方性エッチングを施し、互いに対向する少なくとも一対の第１電極を形成する工程と、
第２の基板上の第２の単結晶部材に異方性エッチャントを用いた異方性エッチングを施し、互いに対向する少なくとも一対の第２電極を形成する工程と、
前記第１の基板上に形成された前記第１電極と、前記第２の基板上に形成された前記第２電極とを対向させ、前記第１電極及び前記第２電極が同一平面内で交互に配置されるように組み合わせて接合する工程と
を含むことを特徴とするマイクロ多極電極の製造方法。 - 前記第１電極を形成する工程は、
前記第１の単結晶部材の一方の面に第１のマスクを形成する工程と、
前記第１のマスクに第１の開口を形成し、前記第１の開口を介して前記第１の単結晶部材に異方性エッチャントを用いた異方性エッチングを施し、互いに対向する少なくとも一対のメサ構造体を形成する工程と、
前記第１の単結晶部材の他方の面に第２のマスクを形成する工程と、
前記第２のマスクに第２の開口を形成し、前記第２の開口を介して前記第１の単結晶部材に前記異方性エッチャントを用いた異方性エッチングを施し、前記一対のメサ構造体を互いに分離する工程と
を含むことを特徴とする請求項１に記載のマイクロ多極電極の製造方法。 - 前記第２電極を形成する工程は、
前記第２の単結晶部材上に第３のマスクを形成し、前記第３のマスクに第３の開口を形成する工程と、
前記第３の開口を介して前記第２の単結晶部材に異方性エッチャントを用いた異方性エッチングを施す工程と
を含むことを特徴とする請求項１又は２に記載のマイクロ多極電極の製造方法。 - 前記第１の単結晶部材及び前記第２の単結晶部材は、単結晶シリコンであることを特徴とする請求項１〜３のいずれか１項に記載のマイクロ多極電極の製造方法。
- 前記第１の単結晶部材の主面、及び前記第２の単結晶部材の主面が｛１００｝面であることを特徴とする請求項１〜４のいずれか１項に記載のマイクロ多極電極の製造方法。
- 前記第１電極の側面、及び前記第２電極の側面が｛１１１｝面であることを特徴とする請求項１〜５のいずれか１項に記載のマイクロ多極電極の製造方法。
- 前記異方性エッチャントが、エチレンジアミンとカテコールの混合液、または、水酸化カリウム溶液のいずれかであることを特徴とする請求項１〜６のいずれか１項に記載のマイクロ多極電極の製造方法。
- 前記第１の基板及び第２の基板は、凹凸構造を有することを特徴とする請求項１〜７のいずれか１項に記載のマイクロ多極電極の製造方法。
- 前記接合する工程は、陽極接合法または共晶接合法のいずれかを用いることを特徴とする請求項１〜８のいずれか１項に記載のマイクロ多極電極の製造方法。
- 前記接合する工程の後に、更に、前記第１電極及び第２電極に、前記異方性エッチャントを用いた異方性エッチングを行うことを特徴とする請求項１〜９のいずれか１項に記載のマイクロ多極電極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11460798A JP4347433B2 (ja) | 1998-04-24 | 1998-04-24 | マイクロ多極電極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11460798A JP4347433B2 (ja) | 1998-04-24 | 1998-04-24 | マイクロ多極電極の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11306955A JPH11306955A (ja) | 1999-11-05 |
| JP4347433B2 true JP4347433B2 (ja) | 2009-10-21 |
Family
ID=14642102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11460798A Expired - Fee Related JP4347433B2 (ja) | 1998-04-24 | 1998-04-24 | マイクロ多極電極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4347433B2 (ja) |
-
1998
- 1998-04-24 JP JP11460798A patent/JP4347433B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11306955A (ja) | 1999-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2555775B2 (ja) | 荷電粒子ビーム偏向装置およびその製造方法 | |
| JP2574500B2 (ja) | プレーナ型冷陰極の製造方法 | |
| JPH04501934A (ja) | フィールドエミッタ構造および製造方法 | |
| JPH09511571A (ja) | マイクロメカニカルのシリコン・オン・ガラス音叉ジャイロスコープの製造方法 | |
| JP3249288B2 (ja) | 微小真空管およびその製造方法 | |
| Lai et al. | Precision alignment of mask etching with respect to crystal orientation | |
| JP2014053408A (ja) | 荷電粒子線レンズ及びその製造方法 | |
| JP4347433B2 (ja) | マイクロ多極電極の製造方法 | |
| JP3195547B2 (ja) | 真空封止電界放出型電子源装置及びその製造方法 | |
| JPH06196086A (ja) | 電界放出陰極及びその形成方法 | |
| JP3511233B2 (ja) | シリコンレンズ | |
| JPH08306302A (ja) | 電界放射型電子源及びその製造方法 | |
| CN111232913B (zh) | 一种旋转结构的制备方法以及旋转结构 | |
| JPH0817330A (ja) | 電界放出型電子源およびその製造方法 | |
| CN111232917B (zh) | 一种旋转结构的制备方法以及旋转结构 | |
| CN111217322B (zh) | 一种旋转结构的制备方法以及旋转结构 | |
| JP3529612B2 (ja) | 電界放出型冷陰極及びその製造方法 | |
| JP3413504B2 (ja) | 電子放出素子およびその製造方法 | |
| JP3668246B2 (ja) | 電界放出型冷陰極及びその製造方法 | |
| KR100569269B1 (ko) | 전계방출 표시소자의 제조방법 | |
| JPH07114109B2 (ja) | プレーナ型冷陰極の製造方法 | |
| JPH0541152A (ja) | 電界放出陰極の製造方法 | |
| JP3144297B2 (ja) | 真空マイクロデバイス及びその製造方法 | |
| JPH0612963A (ja) | 静電型マイクロリレーの製造方法 | |
| JPH04106834A (ja) | 電界放出デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090716 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |