JPH0612963A - 静電型マイクロリレーの製造方法 - Google Patents
静電型マイクロリレーの製造方法Info
- Publication number
- JPH0612963A JPH0612963A JP16914992A JP16914992A JPH0612963A JP H0612963 A JPH0612963 A JP H0612963A JP 16914992 A JP16914992 A JP 16914992A JP 16914992 A JP16914992 A JP 16914992A JP H0612963 A JPH0612963 A JP H0612963A
- Authority
- JP
- Japan
- Prior art keywords
- movable electrode
- electrode portion
- substrate
- microrelay
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H1/00—Contacts
- H01H1/0036—Switches making use of microelectromechanical systems [MEMS]
- H01H2001/0052—Special contact materials used for MEMS
- H01H2001/0057—Special contact materials used for MEMS the contact materials containing refractory materials, e.g. tungsten
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H59/00—Electrostatic relays; Electro-adhesion relays
- H01H59/0009—Electrostatic relays; Electro-adhesion relays making use of micromechanics
Landscapes
- Micromachines (AREA)
Abstract
(57)【要約】
【目的】 可動接点部を高精度でかつ再現性よく作製す
ることができ、しかも回路集積等が可能な静電型マイク
ロリレーを製造する方法を提供する。 【構成】 200keV以上の高エネルギイオン注入法を採用
して、単結晶Si基板に、ドーパントを、エッチングス
ピードが桁違いに遅くなる条件まで導入した後、このS
i基板を所定パターンのマスク材で覆った状態でエッチ
ングを行うことによって、リレーの可動接点部を形成す
る。
ることができ、しかも回路集積等が可能な静電型マイク
ロリレーを製造する方法を提供する。 【構成】 200keV以上の高エネルギイオン注入法を採用
して、単結晶Si基板に、ドーパントを、エッチングス
ピードが桁違いに遅くなる条件まで導入した後、このS
i基板を所定パターンのマスク材で覆った状態でエッチ
ングを行うことによって、リレーの可動接点部を形成す
る。
Description
【0001】
【産業上の利用分野】本発明は、Siを材料とする数μ
mの厚さの可動電極部を有する静電型マイクロリレーを
製造する方法に関する。
mの厚さの可動電極部を有する静電型マイクロリレーを
製造する方法に関する。
【0002】
【従来の技術】マイクロマシニング等の分野において
は、Si異方性エッチング技術を利用して、静電型マイ
クロリレーの可動電極部が製作されている。ところが、
この技術によると、可動電極部の厚さを決定する制御対
象が異方性エッチングの時間制御のみであることから、
その厚さを正確に制御することが困難で、数μmの厚さ
の可動電極部を再現性良く得ることができない。
は、Si異方性エッチング技術を利用して、静電型マイ
クロリレーの可動電極部が製作されている。ところが、
この技術によると、可動電極部の厚さを決定する制御対
象が異方性エッチングの時間制御のみであることから、
その厚さを正確に制御することが困難で、数μmの厚さ
の可動電極部を再現性良く得ることができない。
【0003】そこで、以上のような問題を解消するため
に、従来では、以下に列記する方法を採用している。 ドーパント濃度を、エッチングスピードが桁違いに遅
くなる(以下、エッチストップと称する)条件〔例えば
KOH水溶液をエッチャントとした場合、1×1020io
ns/cm3以上〕にまで高めたエピタキシャルSi薄膜をS
i基板上に厚さ数μm程度に成膜し、次いでフォトリソ
グラフィ技術等によりSi基板に所定のマスクパターン
を形成した後に、基板エッチングを行って、エピタキシ
ャルSi薄膜を可動電極部とする。
に、従来では、以下に列記する方法を採用している。 ドーパント濃度を、エッチングスピードが桁違いに遅
くなる(以下、エッチストップと称する)条件〔例えば
KOH水溶液をエッチャントとした場合、1×1020io
ns/cm3以上〕にまで高めたエピタキシャルSi薄膜をS
i基板上に厚さ数μm程度に成膜し、次いでフォトリソ
グラフィ技術等によりSi基板に所定のマスクパターン
を形成した後に、基板エッチングを行って、エピタキシ
ャルSi薄膜を可動電極部とする。
【0004】熱拡散法、もしくは一般的なイオン注入
法と熱拡散法を併用することによって、Si基板の表面
層にドーパントを、エッチストップとなる条件まで導入
した後、先のの方法と同様なエッチングを行って可動
電極部を得る。
法と熱拡散法を併用することによって、Si基板の表面
層にドーパントを、エッチストップとなる条件まで導入
した後、先のの方法と同様なエッチングを行って可動
電極部を得る。
【0005】
【発明が解決しようとする課題】ところで、上述した
の方法によれば、まず、エピタキシャルSi成膜の工程
がコストアップの要因となる。また、残った薄膜にはド
ーパントが高濃度に入っているため、電気回路等を集積
する場合には使用できない。さらに、Si基板から形成
される場合と異なり、薄膜は材料としての機械的特性
に、ばらつきがあるためリレーとしての性能に影響が及
ぶ。
の方法によれば、まず、エピタキシャルSi成膜の工程
がコストアップの要因となる。また、残った薄膜にはド
ーパントが高濃度に入っているため、電気回路等を集積
する場合には使用できない。さらに、Si基板から形成
される場合と異なり、薄膜は材料としての機械的特性
に、ばらつきがあるためリレーとしての性能に影響が及
ぶ。
【0006】一方、の熱拡散法を採用した場合には、
拡散時間が長時間に及ぶのでスループットが悪いという
問題や、先のと同様に回路を集積できないといった問
題がある。さらには、熱拡散深さを正確に制御できない
という問題もある。また、ドーパントを、従来の一般的
なエネルギのイオン注入法で導入するだけでは、ドーパ
ントはサブミクロンの深さにしか到達せず、そのままエ
ッチングしても薄すぎてリレーの可動電極部としては使
用できない。
拡散時間が長時間に及ぶのでスループットが悪いという
問題や、先のと同様に回路を集積できないといった問
題がある。さらには、熱拡散深さを正確に制御できない
という問題もある。また、ドーパントを、従来の一般的
なエネルギのイオン注入法で導入するだけでは、ドーパ
ントはサブミクロンの深さにしか到達せず、そのままエ
ッチングしても薄すぎてリレーの可動電極部としては使
用できない。
【0007】本発明は、上記の従来の諸問題点に鑑みて
なされたもので、その目的とするところは、可動電極部
を高精度でかつ再現性よく作製することができ、しかも
回路集積等が可能な静電型マイクロリレーを製造するこ
とができる方法を提供することにある。
なされたもので、その目的とするところは、可動電極部
を高精度でかつ再現性よく作製することができ、しかも
回路集積等が可能な静電型マイクロリレーを製造するこ
とができる方法を提供することにある。
【0008】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明方法では、実施例に対応する図1に示すよ
うに、200keV以上の高エネルギイオン注入法を採用し
て、単結晶Si基板1の所定領域に、ドーパントをエッ
チストップ条件まで導入した後に(a) 、Si基板1に所
定パターンのマスク12,13を形成し(b) 、この状態
でSi基板1のエッチングを行うことによって、リレー
の可動電極部2を得る。
めに、本発明方法では、実施例に対応する図1に示すよ
うに、200keV以上の高エネルギイオン注入法を採用し
て、単結晶Si基板1の所定領域に、ドーパントをエッ
チストップ条件まで導入した後に(a) 、Si基板1に所
定パターンのマスク12,13を形成し(b) 、この状態
でSi基板1のエッチングを行うことによって、リレー
の可動電極部2を得る。
【0009】
【作用】例えば図4に示すように、単結晶Siをターゲ
ットとして、1012keV のB(ホウ素)イオンを注入する
と、その注入イオンは、ターゲット表面から深さが深く
なるにつれ濃度が上昇してゆき、深さ約2μmでピーク
に達し、ピーク深さより深いところでは濃度が急激に低
下する。
ットとして、1012keV のB(ホウ素)イオンを注入する
と、その注入イオンは、ターゲット表面から深さが深く
なるにつれ濃度が上昇してゆき、深さ約2μmでピーク
に達し、ピーク深さより深いところでは濃度が急激に低
下する。
【0010】ここで、例えばKOHをエッチャントとし
て単結晶Siのエッチングを行った場合、Bの濃度が1
×1020ions/cm3を超えると、そのエッチングスピード
が他の部位に対して1/40程度に遅くなるということ
が知られている〔K.E.Petersen:Si as a Mechanical Ma
terial Proc.IEEE vol.70,no.5,pp420-457(1982)〕。
て単結晶Siのエッチングを行った場合、Bの濃度が1
×1020ions/cm3を超えると、そのエッチングスピード
が他の部位に対して1/40程度に遅くなるということ
が知られている〔K.E.Petersen:Si as a Mechanical Ma
terial Proc.IEEE vol.70,no.5,pp420-457(1982)〕。
【0011】従って、上記した高エネルギイオン注入を
行った後に、単結晶Si基板1のエッチングを行うと、
イオン注入面の裏面側からのエッチングは、高濃度のイ
オン打ち込み層(ドーパント層)でストップし、これに
より、例えば厚さ約 2.1μmの可動電極部2を得ること
ができる。
行った後に、単結晶Si基板1のエッチングを行うと、
イオン注入面の裏面側からのエッチングは、高濃度のイ
オン打ち込み層(ドーパント層)でストップし、これに
より、例えば厚さ約 2.1μmの可動電極部2を得ること
ができる。
【0012】しかも、イオン注入法は、ドーパント分布
を正確に計算できることから、可動電極部2の厚さを正
確かつ容易に制御できる。また、高エネルギイオン注入
法によりドーパントを高濃度に注入しても、単結晶Si
基板1の表層のドーパント濃度は低くてすむので、Si
基板1への回路集積が可能となる。
を正確に計算できることから、可動電極部2の厚さを正
確かつ容易に制御できる。また、高エネルギイオン注入
法によりドーパントを高濃度に注入しても、単結晶Si
基板1の表層のドーパント濃度は低くてすむので、Si
基板1への回路集積が可能となる。
【0013】
【実施例】本発明の実施例を、以下、図面に基づいて説
明する。図1は本発明方法の実施例の手順を説明する図
である。
明する。図1は本発明方法の実施例の手順を説明する図
である。
【0014】まず、(a) に示すように、単結晶Si<1
00>ウェハ1の表面を、図2(a)に示すパターンつま
りリレーの可動電極部に相応する部分に窓が開口された
パターンのフォトレジスト膜11で覆った状態で、この
単結晶Siウェハ1に、ドーズ量が1×1016ions/cm2
のBを1012keV でイオン注入する。この高エネルギイオ
ン注入によって、単結晶Siウェハ1中には、先の図4
で示したように、下面がウェハ表面から 2.1μmの深さ
に位置し、かつ、ドーパント濃度が1×1020ions/cm3
以上の高濃度層1aが形成される。なお図1の各図は模
式的断面図で、その断面位置は、図2(a) のX−X位置
を示す。
00>ウェハ1の表面を、図2(a)に示すパターンつま
りリレーの可動電極部に相応する部分に窓が開口された
パターンのフォトレジスト膜11で覆った状態で、この
単結晶Siウェハ1に、ドーズ量が1×1016ions/cm2
のBを1012keV でイオン注入する。この高エネルギイオ
ン注入によって、単結晶Siウェハ1中には、先の図4
で示したように、下面がウェハ表面から 2.1μmの深さ
に位置し、かつ、ドーパント濃度が1×1020ions/cm3
以上の高濃度層1aが形成される。なお図1の各図は模
式的断面図で、その断面位置は、図2(a) のX−X位置
を示す。
【0015】次に、ウェハ1の表裏両面に、KOH水溶
液には、ほとんど溶けないSiN膜をCVD法などによ
り成膜し、さらに、その各SiN膜をフォトリソグラフ
ィ技術を利用して加工することにより、図2(b) および
(c) に示すようなパターンのSiNマスク12および1
3を形成する〔図1(b) 〕。
液には、ほとんど溶けないSiN膜をCVD法などによ
り成膜し、さらに、その各SiN膜をフォトリソグラフ
ィ技術を利用して加工することにより、図2(b) および
(c) に示すようなパターンのSiNマスク12および1
3を形成する〔図1(b) 〕。
【0016】次いで、KOHをエッチャントとしてウェ
ハ1のエッチングを行う。この時、ウェハ1のイオン注
入面の裏面側から進行するエッチングは、高濃度層1a
に達した時点で、その進行が極端に遅くなり、ほぼ停止
の状態となる〔図1(c) 〕。従って、その時点でエッチ
ングを終了し、この後に、単結晶Siウェハ1の表・裏
面のSiNマスク12および13を除去することによっ
て、(d) に示すような厚さが 2.1μmの単結晶Si構造
体つまりリレーの可動電極部2を得る。
ハ1のエッチングを行う。この時、ウェハ1のイオン注
入面の裏面側から進行するエッチングは、高濃度層1a
に達した時点で、その進行が極端に遅くなり、ほぼ停止
の状態となる〔図1(c) 〕。従って、その時点でエッチ
ングを終了し、この後に、単結晶Siウェハ1の表・裏
面のSiNマスク12および13を除去することによっ
て、(d) に示すような厚さが 2.1μmの単結晶Si構造
体つまりリレーの可動電極部2を得る。
【0017】なお、このマスク12,13の除去時、お
よび先のフォトリソグラフィ工程時のSiNのエッチャ
ントとしては、例えば熱リン酸等を使用する。そして、
(e) およびそのY矢視図(図3)に示すように、可動電
極部2上に電極3a,3bを形成する。この可動電極3
a,3bはAu等の金属膜で、その形成はフォトリソグ
ラフィ,蒸着さらにリフトオフ等の技術によって行う。
よび先のフォトリソグラフィ工程時のSiNのエッチャ
ントとしては、例えば熱リン酸等を使用する。そして、
(e) およびそのY矢視図(図3)に示すように、可動電
極部2上に電極3a,3bを形成する。この可動電極3
a,3bはAu等の金属膜で、その形成はフォトリソグ
ラフィ,蒸着さらにリフトオフ等の技術によって行う。
【0018】次に、以上の手順によって得られる可動電
極部2の駆動用の電極と、接点電極の作製手順を、以
下、図5を参照しつつ説明する。まず、(a) に示すよう
に、耐熱性ガラス4を加工して、その片面に、凹部4a
を設ける。その加工は、フォトリソグラフィおよびHF
を用いたエッチングによって行う。
極部2の駆動用の電極と、接点電極の作製手順を、以
下、図5を参照しつつ説明する。まず、(a) に示すよう
に、耐熱性ガラス4を加工して、その片面に、凹部4a
を設ける。その加工は、フォトリソグラフィおよびHF
を用いたエッチングによって行う。
【0019】次に、(b) に示すようなパターンの駆動電
極5a,5bおよび接点電極6a,6bを、凹部4aの
底面に形成する。その各電極5a・・6bは、W,Auあ
るいはWSiX 等の金属膜で、その形成はフォトリソグ
ラフィ,蒸着さらにリフトオフ等の技術によって行う。
この後、(c) に示すように、耐熱性ガラス4の裏面側か
ら、各電極5a・・6bに対応する位置に、接続用の孔を
開孔しておく。なお、その各電極5a,5b,6a,6
bには、後述する陽極接合を行った後に、配線Lをエポ
キシ樹脂で接着する。
極5a,5bおよび接点電極6a,6bを、凹部4aの
底面に形成する。その各電極5a・・6bは、W,Auあ
るいはWSiX 等の金属膜で、その形成はフォトリソグ
ラフィ,蒸着さらにリフトオフ等の技術によって行う。
この後、(c) に示すように、耐熱性ガラス4の裏面側か
ら、各電極5a・・6bに対応する位置に、接続用の孔を
開孔しておく。なお、その各電極5a,5b,6a,6
bには、後述する陽極接合を行った後に、配線Lをエポ
キシ樹脂で接着する。
【0020】そして、この工程で得られた図5(c) の構
造のものと、先の工程で得られた図1(e) の構造のもの
を、その基板同士1と4とを互いにはり合わせて、図6
に示す構造の静電型マイクロリレーを得る。なお、その
はり合わせには、マイクロマシニング技術などで利用さ
れている陽極接合法を採用する。
造のものと、先の工程で得られた図1(e) の構造のもの
を、その基板同士1と4とを互いにはり合わせて、図6
に示す構造の静電型マイクロリレーを得る。なお、その
はり合わせには、マイクロマシニング技術などで利用さ
れている陽極接合法を採用する。
【0021】図7は、以上の本発明実施例の手順で得ら
れる静電型マイクロリレーの実用例の構造を示す分解斜
視図である。この構造において、駆動電極5aに電圧を
印加すると、可動電極3a側の可動電極部2が、駆動電
極5aに向けて引き寄せられ、その可動電極3aが接点
電極6aに繋がる。その逆に駆動電極5bに電圧を印加
すると、もう一方の可動電極部2が駆動電極5bに向け
て引き寄せられ、その可動電極3bが接点電極6bに繋
がる。
れる静電型マイクロリレーの実用例の構造を示す分解斜
視図である。この構造において、駆動電極5aに電圧を
印加すると、可動電極3a側の可動電極部2が、駆動電
極5aに向けて引き寄せられ、その可動電極3aが接点
電極6aに繋がる。その逆に駆動電極5bに電圧を印加
すると、もう一方の可動電極部2が駆動電極5bに向け
て引き寄せられ、その可動電極3bが接点電極6bに繋
がる。
【0022】ここで、本発明実施例では、図1に示した
手順によって、厚さが 2.1μmと非常に薄いリレーの可
動電極部2を得ることができるので、その可動電極部2
の駆動電圧はきわめて小さい値で済む。その理由を以下
に述べる。
手順によって、厚さが 2.1μmと非常に薄いリレーの可
動電極部2を得ることができるので、その可動電極部2
の駆動電圧はきわめて小さい値で済む。その理由を以下
に述べる。
【0023】まず、静電力は小さい粒子や薄いシートに
対して有効に働く。これは、静電力の働く源が物体の表
面に分布する電荷であるため、物体が薄くなればなる
程、その比表面積(表面積/体積)が増すことに起因す
るためである(Hiroyuki Fuji-ta:Micro Actuators JSP
E-54-09 PP1635-1640(1988) )。
対して有効に働く。これは、静電力の働く源が物体の表
面に分布する電荷であるため、物体が薄くなればなる
程、その比表面積(表面積/体積)が増すことに起因す
るためである(Hiroyuki Fuji-ta:Micro Actuators JSP
E-54-09 PP1635-1640(1988) )。
【0024】以上の点を、図8に示すような形状の可動
はり61と電極62を例にとって説明する。この構造に
おいて、電極62に電圧Vをかけた時の発生力Fは、
はり61と電極62を例にとって説明する。この構造に
おいて、電極62に電圧Vをかけた時の発生力Fは、
【0025】
【数1】
【0026】となる。ただし、ε0 は誘電率,Vは電
圧,dはギャップ,Sは電極の面積である。この発生力
Fによるたわみδは、
圧,dはギャップ,Sは電極の面積である。この発生力
Fによるたわみδは、
【0027】
【数2】
【0028】となる。この (2)式から明らかなように、
たわみδはt3 に反比例して大きくなる。例えばt=10
μmで 500Vの電圧を必要としていたものが、t= 2.1
μmにすることで約1/100 の5Vで、同一のたわみδ
を得ることができる。
たわみδはt3 に反比例して大きくなる。例えばt=10
μmで 500Vの電圧を必要としていたものが、t= 2.1
μmにすることで約1/100 の5Vで、同一のたわみδ
を得ることができる。
【0029】なお、以上の実施例において、リレーの可
動電極部2を製作する際に、単結晶Siウェハに注入す
るドーパントとしては、エッチストップ現象を示すイオ
ン種であれば特に限定されない。また単結晶Siのエッ
チャントとしてはKOHのほか、例えばEDP(Ethylen
e diamine Pyrocatechol) あるいはヒドラジン(H2N2)
溶液等の他の溶液を使用してもよい。さらに、単結晶S
iのエッチングは、異方性もしくは等方性エッチングの
いずれを適用しても本発明方法の実施は可能である。さ
らにまた、可動電極部の厚さや形状は先の実施例に限定
されない。
動電極部2を製作する際に、単結晶Siウェハに注入す
るドーパントとしては、エッチストップ現象を示すイオ
ン種であれば特に限定されない。また単結晶Siのエッ
チャントとしてはKOHのほか、例えばEDP(Ethylen
e diamine Pyrocatechol) あるいはヒドラジン(H2N2)
溶液等の他の溶液を使用してもよい。さらに、単結晶S
iのエッチングは、異方性もしくは等方性エッチングの
いずれを適用しても本発明方法の実施は可能である。さ
らにまた、可動電極部の厚さや形状は先の実施例に限定
されない。
【0030】
【発明の効果】以上説明したように、本発明方法によれ
ば、リレーの可動電極部を、数μmの厚さに正確にかつ
再現性良く加工することができので、駆動電圧がきわめ
て小さな静電型リレーを製作することが可能となる。し
かも、Si基板を使用し、かつその表層のドーパント濃
度をIC回路等を形成可能な程度に抑えることができる
ことから、静電型マイクロリレーと、その駆動制御等を
行う電気回路とを同一基板中に集積することが可能とな
る。さらに、単結晶Siで可動電極部を形成することが
可能で、その機械的特性が優れているといった点の効果
も大きい。
ば、リレーの可動電極部を、数μmの厚さに正確にかつ
再現性良く加工することができので、駆動電圧がきわめ
て小さな静電型リレーを製作することが可能となる。し
かも、Si基板を使用し、かつその表層のドーパント濃
度をIC回路等を形成可能な程度に抑えることができる
ことから、静電型マイクロリレーと、その駆動制御等を
行う電気回路とを同一基板中に集積することが可能とな
る。さらに、単結晶Siで可動電極部を形成することが
可能で、その機械的特性が優れているといった点の効果
も大きい。
【図1】本発明方法の実施例の手順を説明する図
【図2】その実施例で使用するフォトレジスト膜11お
よびSiNマスク12,13のパターン形状を示す図
よびSiNマスク12,13のパターン形状を示す図
【図3】図1(e) のY矢視図
【図4】単結晶Siに1012keV のBを注入した場合のド
ーパントプロファイルの例を示すグラフ
ーパントプロファイルの例を示すグラフ
【図5】図1の手順によって得られた可動電極部2の駆
動用電極と、接点電極とを作製する手順を説明する図
動用電極と、接点電極とを作製する手順を説明する図
【図6】本発明方法の実施例で得られる静電型マイクロ
リレーを示す縦断面図
リレーを示す縦断面図
【図7】本発明実施例の手順で得られるリレーの実用例
を示す図
を示す図
【図8】可動はりのたわみとその駆動電圧の関係を説明
するための図
するための図
1・・・・単結晶Si基板 1a・・・・高濃度層 11・・・・フォトレジスト膜 12,13・・・・SiNマスク 2・・・・可動電極部 3a,3b・・・・可動電極 4・・・・耐熱性ガラス 5a,5b・・・・駆動電極 6a,6b・・・・接点電極
Claims (1)
- 【請求項1】 可動電極部をSi基板に形成するととも
に、その駆動用の電極を製作することによって静電型マ
イクロリレーを得る方法であって、200keV以上の高エネ
ルギイオン注入法を採用して、単結晶Si基板の所定領
域にドーパントを、エッチングスピードが桁違いに遅く
なる条件まで導入した後、このSi基板を所定パターン
のマスク材で覆った状態で、エッチングを行うことによ
って上記可動電極部を形成することを特徴とする静電型
マイクロリレーの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16914992A JPH0612963A (ja) | 1992-06-26 | 1992-06-26 | 静電型マイクロリレーの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16914992A JPH0612963A (ja) | 1992-06-26 | 1992-06-26 | 静電型マイクロリレーの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0612963A true JPH0612963A (ja) | 1994-01-21 |
Family
ID=15881197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16914992A Pending JPH0612963A (ja) | 1992-06-26 | 1992-06-26 | 静電型マイクロリレーの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0612963A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6396372B1 (en) * | 1997-10-21 | 2002-05-28 | Omron Corporation | Electrostatic micro relay |
US8409452B2 (en) | 2007-09-13 | 2013-04-02 | Canon Kabushiki Kaisha | Through-hole forming method, inkjet head, and silicon substrate |
-
1992
- 1992-06-26 JP JP16914992A patent/JPH0612963A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6396372B1 (en) * | 1997-10-21 | 2002-05-28 | Omron Corporation | Electrostatic micro relay |
US8409452B2 (en) | 2007-09-13 | 2013-04-02 | Canon Kabushiki Kaisha | Through-hole forming method, inkjet head, and silicon substrate |
US8771528B2 (en) | 2007-09-13 | 2014-07-08 | Canon Kabushiki Kaisha | Through-hole forming method and inkjet head |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060157807A1 (en) | Three dimensional high aspect ratio micromachining | |
JPH04196409A (ja) | 荷電粒子ビーム偏向装置およびその製造方法 | |
US5857885A (en) | Methods of forming field emission devices with self-aligned gate structure | |
JP2976929B2 (ja) | 半導体装置の製造方法 | |
KR100300193B1 (ko) | 절연층상에 형성된 실리콘(soi)기판상의 전계방출어레이(fea)제조방법 | |
JPH03296284A (ja) | 超伝導素子の製造方法 | |
EP0846332B1 (en) | Method for fabrication of discrete dynode electron multipliers | |
JPH0612963A (ja) | 静電型マイクロリレーの製造方法 | |
JP3950628B2 (ja) | 広範囲メンブランマスクを製造する方法 | |
JP4228441B2 (ja) | 転写マスクの製造方法 | |
US6702637B2 (en) | Method of forming a small gap and its application to the fabrication of a lateral FED | |
KR100435974B1 (ko) | 마스크 부재의 제조방법 | |
JPH05284758A (ja) | 静電型マイクロアクチュエータの製造方法 | |
JPH08297361A (ja) | 転写マスク | |
JPH0610158A (ja) | ダイヤフラム式静電バルブの製造方法 | |
EP0987743A1 (en) | Semiconductor device and method of anodization for the semiconductor device | |
CN111453694B (zh) | Mems器件及其制造方法 | |
JP3120499B2 (ja) | 単結晶Si構造体の製造方法 | |
KR19980078441A (ko) | 전계 방출 소자 및 제조방법 | |
JPH03240255A (ja) | 半導体装置の製造方法 | |
JPH05182583A (ja) | 電界放出型素子及びその製造方法 | |
JPS59191333A (ja) | 半導体装置の製造方法 | |
JPH07113708A (ja) | 半導体絶対圧力センサの製造方法 | |
JPH0963465A (ja) | 電界放出型微小冷陰極およびその製造方法 | |
JP2007111831A (ja) | Mems素子の製造方法およびmems素子 |