JP4343777B2 - Electronic component built-in wafer - Google Patents
Electronic component built-in wafer Download PDFInfo
- Publication number
- JP4343777B2 JP4343777B2 JP2004178089A JP2004178089A JP4343777B2 JP 4343777 B2 JP4343777 B2 JP 4343777B2 JP 2004178089 A JP2004178089 A JP 2004178089A JP 2004178089 A JP2004178089 A JP 2004178089A JP 4343777 B2 JP4343777 B2 JP 4343777B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- wafer
- component built
- layer
- wafer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、多面付けでLSIチップ等の電子部品を内蔵した電子部品内蔵ウエハに関する。 The present invention relates to an electronic component built-in wafer in which electronic components such as LSI chips are built in a multifaceted manner.
従来の多層配線基板は、例えば、サブトラクティブ法等で作製した低密度配線を有する両面基板をコア基板とし、このコア基板の両面にビルドアップ法により高密度配線を形成して作製されたものである。また、最近では、LSIチップ等を多層配線基板上に直接実装するベアチップ実装法が提案されている。ベアチップ実装法では、予め多層配線基板上に形成された配線の接続パッド部に、ボンディング・ワイヤ、ハンダや金属球等からなるバンプ、異方性導電膜、導電性接着剤、光収縮性樹脂等の接続手段を用いて半導体チップが実装される。また、作製する半導体装置にキャパシターやインダクター等のLCR回路部品が必要な場合は、半導体チップと同様に、多層配線基板に外付けで実装されている。 A conventional multilayer wiring board is produced by, for example, using a double-sided board having low-density wiring produced by a subtractive method or the like as a core board, and forming high-density wiring on both sides of the core board by a build-up method. is there. Recently, a bare chip mounting method in which an LSI chip or the like is directly mounted on a multilayer wiring board has been proposed. In the bare chip mounting method, bonding wires, bumps made of solder, metal balls, etc., anisotropic conductive films, conductive adhesives, light-shrinkable resins, etc., are formed on wiring connection pads formed on a multilayer wiring board in advance. A semiconductor chip is mounted using the connecting means. Further, when an LCR circuit component such as a capacitor or an inductor is required for the semiconductor device to be manufactured, it is externally mounted on a multilayer wiring board as in the semiconductor chip.
しかし、多層配線基板上に形成された配線の接続パッド部は、半導体チップ等の電子部品の実装部位とは別の部位に設けられるため、多層配線基板の面方向の広がりが必要であった。このため、多層配線基板の小型化には限界があり、実装される電子部品の数が増えるにしたがって、小型化は更に困難となる傾向にあった。
これに対応するために、半導体チップを実装した薄い基板と、上下導通ビアを備えた穴明き枠基板を、それぞれ複数個作製しておき、多層配線基板の作製時に、この実装基板と枠基板とを1つのモジュールとして一括で積層する方法が開示されている(特許文献1)。この方法では、複数のモジュールを積層しても、多層配線基板の面方向の広がりは必要がないため、多層配線基板の小型化が可能であった。
In order to cope with this, a plurality of thin substrates on which semiconductor chips are mounted and a perforated frame substrate having vertical conduction vias are prepared, and when mounting a multilayer wiring substrate, the mounting substrate and the frame substrate are prepared. Has been disclosed as a single module (Patent Document 1). In this method, even if a plurality of modules are stacked, it is not necessary to expand the surface direction of the multilayer wiring board, and therefore the multilayer wiring board can be reduced in size.
しかしながら、上述のような実装基板と枠基板とからなるモジュールでは、個々の電子部品を基板の所定の位置に実装するための位置合せを正確に行なう必要があり、工程管理が煩雑であるとともに、実装位置のズレを生じた場合、多層配線基板の信頼性が低下するという問題がある
この問題を解消するために、電子部品を載置するための凹部を基板の所定位置に形成することにより、電子部品の実装を容易、確実なものとすることが考えられる。この場合、多面付けのウエハ基板に上記のような電子部品を内蔵させ、その後、所望の多層配線をウエハ基板上に形成した後、ダイシングすることにより個々の電子部品内蔵モジュールが得られる。このような電子部品内蔵モジュールを複数重ねて使用する場合、重ねられた各電子部品内蔵モジュール間の接続、すなわち、電子部品モジュールにおける表裏導通が必要となる。しかし、内蔵されている電子部品の内部構造は非常に密であり、表裏導通のための貫通孔を形成するようなスペースの余裕はなく、また、電子部品の周囲にワイヤボンディング用のパッドが設けられている場合もあるが、ワイヤボンディング用のパッドは、一般に面積が小さく、表裏導通のための貫通孔を形成することは困難であった。
However, in the module composed of the mounting board and the frame board as described above, it is necessary to accurately perform alignment for mounting each electronic component at a predetermined position on the board, and the process management is complicated. When the mounting position shift occurs, there is a problem that the reliability of the multilayer wiring board is lowered.To solve this problem, by forming a recess for placing electronic components at a predetermined position on the board, It is conceivable that electronic parts can be easily and reliably mounted. In this case, individual electronic component built-in modules can be obtained by incorporating the electronic components as described above into a multi-sided wafer substrate, and then forming a desired multilayer wiring on the wafer substrate and then dicing. When a plurality of such electronic component built-in modules are used in a stacked manner, connection between the stacked electronic component built-in modules, that is, conduction between the front and back of the electronic component module is required. However, the internal structure of the built-in electronic components is very dense, so there is not enough room to form through holes for front and back conduction, and pads for wire bonding are provided around the electronic components. In some cases, the wire bonding pad generally has a small area, and it is difficult to form a through-hole for front and back conduction.
さらに、所望の電子部品を組み込みながら多層配線基板を作製することも考えられるが、配線の端子上にバンプを介して電子部品を載置するための精密な位置合せが必要であり、また、電気絶縁層、導通ビア、配線層等を形成する工程が繰り返され、このため工程が複雑で長いものとなり、製造歩留まりの低下を来たし易いという問題があった。
本発明は、上記のような実情に鑑みてなされたものであり、複数積み重ねての使用が可能な電子部品内蔵モジュールを製造することができる電子部品内蔵ウエハを提供することを目的とする。
Furthermore, it is conceivable to fabricate a multilayer wiring board while incorporating desired electronic components, but precise alignment is required for placing the electronic components on the wiring terminals via bumps. The process of forming an insulating layer, a conductive via, a wiring layer, and the like is repeated, which causes a problem that the process becomes complicated and long, and the manufacturing yield tends to be lowered.
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an electronic component built-in wafer capable of manufacturing an electronic component built-in module that can be used in a stacked state.
このような目的を達成するために、本発明の電子部品内蔵ウエハは、所定の幅のダイシングエリアにより多面付けに区画され、各面付け毎に電子部品内蔵用の凹部を備えるウエハ基板と、該凹部の内部を含むウエハ基板の全面に配設された絶縁層と、前記凹部に前記絶縁層を介して内蔵された電子部品と、各面付け毎に該電子部品を端子部を除いて被覆する絶縁樹脂層と、各面付け毎に前記電子部品の端子部と接続するように前記絶縁層と前記絶縁樹脂層を介して前記ウエハ基板上に配設された複数の配線とを備え、該配線はバンプパッドまたはワイヤボンディングパッドを有し、かつ、先端部に表裏導通用パッドを有し、前記バンプパッドまたは前記ワイヤボンディングパッドは前記ダイシングエリアよりも内側の領域に位置し、前記表裏導通用パッドは前記ダイシングエリア内に位置するとともに略中央に微細開口部を有し、該微細開口部には前記ウエハ基板を貫通する貫通孔が位置し、該貫通孔には導電材料が充填されて表裏導通が取られているような構成とした。 In order to achieve such an object, an electronic component built-in wafer according to the present invention is divided into multiple faces by a dicing area having a predetermined width, and a wafer substrate having a recessed portion for incorporating an electronic component for each imposition, An insulating layer disposed on the entire surface of the wafer substrate including the inside of the recess, an electronic component built in the recess through the insulating layer, and covering the electronic component except for the terminal portion for each imposition comprising an insulating resin layer, and said insulating layer and said plurality of through the insulating resin layer disposed on the wafer substrate wiring so as to connect the terminal portions of the electronic component in each surface with, wiring has a bump pads or wire bond pads, and has a front and back conductive pad on the tip portion, the bump pads or the wire bonding pad is located in the inner area than the dicing area, the front and back Spoken pad has a fine opening substantially in the center as well as positioned in the dicing area in the fine openings located through hole extending through the wafer substrate, the through hole is filled conductive material It was set as the structure where front and back conduction was taken .
本発明の他の態様として、前記絶縁層は二酸化珪素膜であり、前記配線はアルミニウムであるような構成とした。
本発明の他の態様として、前記バンプパッドまたは前記ワイヤボンディングパッドと、前記表裏導通用パッドのみを露出し、かつ、前記配線層を被覆した絶縁被覆層を前記ウエハ基板上に備えるような構成とした。
本発明の他の態様として、前記ウエハ基板は、XY方向の熱膨張係数が2〜20ppmの範囲内であるような構成とした。
本発明の他の態様として、前記電子部品は、LSIチップ、ICチップ、LCR回路部品、センサ部品のいずれかであるような構成とした。
本発明の他の態様として、前記配線は、絶縁樹脂層を介して対向する上下電極からなるキャパシタを有するような構成とした。
As another aspect of the present invention, the insulating layer is a silicon dioxide film, and the wiring is aluminum.
As another aspect of the present invention, the bump pad or the wire bonding pad, and a configuration in which only the front and back conductive pads are exposed and an insulating coating layer covering the wiring layer is provided on the wafer substrate, did.
As another aspect of the present invention, the wafer substrate is configured such that the thermal expansion coefficient in the XY direction is in the range of 2 to 20 ppm.
As another aspect of the present invention, the electronic component is configured as any one of an LSI chip, an IC chip, an LCR circuit component, and a sensor component.
As another aspect of the present invention, the wiring is configured to have a capacitor composed of upper and lower electrodes opposed via an insulating resin layer.
このような本発明の電子部品内蔵ウエハは、ダイシングエリア内に表裏導通用パッドを備えており、この表裏導通用パッドの微細開口部にはウエハ基板が露出しているので、この微細開口部からウエハ基板に貫通孔を形成し、内部に導電材料を充填することにより、容易に表裏導通をとることができ、これにより、ダイシング後の電子部品内蔵モジュールを積層して、多層構造のマルチチップモジュールの製造も可能である。 The electronic component built-in wafer according to the present invention includes front and back conductive pads in the dicing area, and the wafer substrate is exposed in the fine opening of the front and back conductive pad. By forming through-holes in the wafer substrate and filling the inside with a conductive material, it is possible to easily connect the front and the back. By this, modules with built-in electronic components after dicing are stacked, and a multi-chip module with a multilayer structure Is also possible.
以下、本発明の実施の形態について図面を参照して説明する。
図1は、本発明の電子部品内蔵ウエハの一実施形態を示す平面図であり、図1(A)は電子部品内蔵ウエハ全体を示す平面図、図1(B)は図1(A)の円101で囲まれた部位の拡大平面図、図1(C)は図1(B)の円102で囲まれた部位の拡大平面図である。また、図2は図1(B)に示される電子部品内蔵ウエハのA−A線矢視縦断面図であり、図3は、図2に示される断面図の円103で囲まれた部位近傍の平面図である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a plan view showing an embodiment of a wafer with built-in electronic components according to the present invention, FIG. 1 (A) is a plan view showing the whole wafer with built-in electronic components, and FIG. 1 (B) is a plan view of FIG. FIG. 1C is an enlarged plan view of a part surrounded by a
図1〜図3において、本発明の電子部品内蔵ウエハ1は、単位エリア11が多面付けで設定されたウエハ基板21を備え、各単位エリア11は、所定の幅のダイシングエリア12により区画されており、各面付け(単位エリア11)毎に電子部品内蔵用の凹部22を備えている。また、ウエハ基板21は、凹部22内部を含む全面に絶縁層23を備えている。図1(B)では、ダイシングエリア12に斜線を付し、ダイシングラインを鎖線で示し、凹部22を一点鎖線で示している。ダイシングエリア11の幅Wは、例えば、0.05〜0.2mmの範囲で設定することができ、このダイシングエリア12と凹部22との距離Lは、例えば、50〜500μmの範囲で設定することができる。
1 to 3, an electronic component built-in
上記の凹部22には電子部品31が内蔵されており、また、各面付け(単位エリア11)毎に、絶縁層23と電子部品31上に絶縁樹脂層24が所定のパターンで形成されている。そして、各面付け(単位エリア11)毎に、電子部品31の複数の端子部32と接続するように複数の配線25が絶縁層23および絶縁樹脂層24上に配設されている。これらの配線25は、バンプパッド26を介して先端部に表裏導通用パッド27を有し、この表裏導通用パッド27は、ダイシングエリア12内に位置している。各表裏導通用パッド27は、略中央に微細開口部27aを有し、この微細開口部27aには絶縁層23が存在せず、ウエハ基板21が露出している。図3では、絶縁樹脂層24に斜線を付して示し、凹部22(電子部品31)の境界を一点鎖線で示している。
尚、図示例では、バンプパッド26は、ダイシングエリア12と電子部品31(凹部22)との間の部位に位置しているが、バンプパッド26の全部または一部が、絶縁樹脂層24を介して電子部品31上に位置するものでもよい。
An
In the illustrated example, the
上記の表裏導通用パッド27は、例えば、一辺の長さが5〜150μmの範囲であるような方形、直径が5〜150μmの範囲にあるような円形等とすることができ、形状に制限はない。また、表裏導通用パッド27が有する微細開口部27aは、その形状に制限はなく、また、開口幅は5〜100μm程度とすることができる。
また、バンプパッド26は、例えば、一辺の長さが10〜200μmの範囲であるような方形、直径が10〜300μmの範囲にあるような円形等とすることができ、形状には制限はない。尚、本発明では、バンプパッド26の代わりに、ワイヤボンディングパッドを備えるものであってもよい。この場合、ワイヤボンディングパッドは、例えば、一辺の長さが10〜200μmの範囲であるような方形、直径が10〜300μmの範囲にあるような円形等とすることができる。
The front and back
The
本発明では、電子部品内蔵ウエハは、図4に示されるように、バンプパッド26を露出する開口部28aと、表裏導通用パッド27を露出する開口部28bを有し、かつ、配線25を被覆した絶縁被覆層28を備えるものであってもよい。
また、本発明では、電子部品内蔵ウエハがキャパシタを有するものであってもよい。図5に示される例では、1層目の配線25と、絶縁樹脂層29を介して形成された2層目の配線30を有している。1層目の配線25は、電子部品31の端子部32に接続され、キャパシタの一方の電極を構成する配線25aと、上述のように、バンプパッド26と表裏導通用パッド27とを備えた配線25bからなっている。また、2層目の配線30は、キャパシタの他方の電極を構成し、ビア30aを介して1層目の配線25bに接続している。これにより、上下電極25a、30と、絶縁樹脂層29とからなるキャパシタ41が形成されている。
In the present invention, as shown in FIG. 4, the electronic component built-in wafer has an
In the present invention, the electronic component built-in wafer may have a capacitor. In the example shown in FIG. 5, a first-
ウエハ基板21は、XY方向(基板表面に平行な平面)の熱膨張係数が2〜20ppm、好ましくは2.5〜17ppmの範囲内であることが望ましく、例えば、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料等の材質を使用することができる。ウエハ基板21の厚みは、例えば、50〜300μmの範囲で設定することができ、凹部22の深さは40〜400μm、一辺の長さは0.1〜10mmの範囲で設定することができる。尚、凹部22の形状は、内蔵する電子部品31に対応して適宜設定することができ、図示の形状に限定されるものではない。
凹部22に内蔵された電子部品31としては、LSIチップ、ICチップ、LCR回路部品、センサ部品のいずれか1種または2種以上とすることができる。
The
The
電子部品内蔵ウエハ1を構成する絶縁層23は、二酸化珪素膜、窒化珪素膜等とすることができ、例えば、ウエハ基板21の材質がシリコンである場合、ウエハ基板21を熱酸化することにより絶縁層23を形成してもよい。
電子部品内蔵ウエハ1を構成する絶縁樹脂層24、絶縁被覆層28、絶縁樹脂層29の材質は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機材料、あるいは、これらの有機材料とガラス繊維等を組み合わせたもの等とすることができる。また、絶縁樹脂層24、絶縁被覆層28、絶縁樹脂層29の厚みは、例えば、3〜20μmの範囲で設定することができる。
また、配線24,30、ビア30aの材質は、銅、銀、金、クロム、アルミニウム等の導電材料とすることができ、ウエハ基板21がシリコンからなる場合、配線をアルミニウムとすることにより、後述するウエハ基板21への貫通孔形成を、配線をマスクとしたドライエッチングにより容易に行うことができ好適である。
The insulating
The materials of the insulating
The material of the
上述のような本発明の電子部品内蔵ウエハ1は、ダイシングエリア12内に表裏導通用パッド27を備え、この表裏導通用パッド27の微細開口部27aにはウエハ基板21が露出しているので、例えば、図6(A)に示すように、微細開口部27aからウエハ基板21に貫通孔51を形成し、この貫通孔51内部に導電材料52を充填(図6(B))することにより、容易に表裏導通をとることができる。このように表裏導通をとった電子部品内蔵ウエハをダイシングすることにより、電子部品内蔵モジュール61を得ることができる。そして、この電子部品内蔵モジュール61において、はんだボール62をバンプパッド26に形成(図6(C))し、その後、他の電子部品内蔵モジュール61と積層することにより、多層構造のマルチチップモジュール(図6(D))を製造することが容易である。尚、図示例では、電子部品内蔵モジュール61を2段積層しているが、3段以上に積層することも可能である。また、表裏導通をとった電子部品内蔵ウエハの状態で積層を行い、その後、ダイシングすることにより、多層構造のマルチチップモジュールを作製してもよい。
The electronic component built-in
上述の電子部品内蔵ウエハの実施形態は例示であり、例えば、多面付けの数、位置、各面付け(単位エリア11)に内蔵される電子部品の端子数等は任意に設定することができる。 The above-described embodiment of the electronic component built-in wafer is an exemplification, and for example, the number and position of multiple impositions, the number of terminals of electronic components incorporated in each imposition (unit area 11), and the like can be arbitrarily set.
次に、本発明の電子部品内蔵ウエハの製造例について説明する。
図7は、本発明の電子部品内蔵ウエハの製造例の一例を、図1〜図3に示される電子部品内蔵ウエハ1を例として説明する工程図である。
本発明の電子部品内蔵ウエハの製造方法では、まず、ウエハ基板21を所定の幅のダイシングエリア12により多面付けで区画して各単位エリア11を設定し、ウエハ基板21の一方の面21aに、電子部品内蔵用の凹部22を各面付け(単位エリア11)毎に形成する(図7(A))。凹部22は、例えば、ウエハ基板21の面21a上にマスクパターンを形成し、この面21aに露出しているウエハ基板21に対して、プラズマを利用したドライエッチング法であるICP−RIE(Inductively Coupled Plasma − Reactive Ion Etching:誘導結合プラズマ−反応性イオンエッチング)法により凹部22を形成することができる。また、サンドブラスト法により凹部22を形成することもできる。この凹部22の深さ、開口形状、開口寸法は、内蔵する電子部品に応じて適宜設定することができる。
Next, an example of manufacturing the electronic component built-in wafer of the present invention will be described.
FIG. 7 is a process diagram illustrating an example of the production of the electronic component built-in wafer according to the present invention, taking the electronic component built-in
In the method of manufacturing an electronic component built-in wafer according to the present invention, first, the
次に、上記の凹部22の内部を含むウエハ基板21に絶縁層23を形成する(図7(B))。この絶縁層23は、ダイシングエリア12内に位置する所定箇所に微細開口部23aを備えたものとする。絶縁層23は、プラズマCVD法等の真空成膜法を用いて二酸化珪素膜、窒化珪素等の絶縁膜として形成することができる。また、塗布方法により珪素酸化物の懸濁液、あるいはベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁性樹脂をコア材面に塗布し熱硬化させて形成することができる。さらに、例えば、ウエハ基板21の材質がシリコンである場合、熱酸化によりウエハ基板21の表面に二酸化珪素膜を形成して絶縁層23とすることができる。また、上記の微細開口部23aは、後工程において表裏導通用パッド27の微細開口部27aが形成される位置に設けるものである。この微細開口部23aは、絶縁層23の形成時に、該当箇所のウエハ基板21をマスキングしておくことにより形成することができる。また、絶縁層23の形成後に、該当箇所のみを露出するマスクパターンを形成し、リフトオフ法により微細開口部23aを形成してもよい。
Next, an insulating
次に、上記の凹部22に電子部品31を配設する(図7(C))。この電子部品31の配設は、完成された電子部品を接着剤により固着する方法、凹部22内に電子部品を嵌合する方法のいずれであってもよい。
次に、電子部品31が配設されたウエハ基板21の面21a側に感光性の絶縁樹脂材料を用いて絶縁樹脂層24となる感光性絶縁樹脂層を形成し、この感光性絶縁樹脂層を所定のマスクを介して露光し、現像することにより、端子接続ビア用の孔部24aを備えた絶縁樹脂層24をダイシングエリア12の内側領域に形成する。そして、洗浄後、ダイシングエリア12と端子接続ビア用の孔部24aの内部と絶縁樹脂層24上に真空成膜法により下地導電層を形成し、この下地導電層上にレジスト層を形成し、所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとし、下地導電層を給電層として、上記の孔部24aを含む露出部に電解めっきにより導電材料を析出させて、バンプパッド26、表裏導通用パッド27を含む配線25を形成し、その後、レジストパターンと不要な下地導電層を除去する(図7(D))。表裏導通用パッド27は、絶縁層23の微細開口部23a形成部位に位置し、表裏導通用パッド27の微細開口部27aは、絶縁層23の微細開口部23aと同位置にあり、ウエハ基板21が露出したものとなる。
Next, the
Next, a photosensitive insulating resin layer to be the insulating
上述の電子部品内蔵ウエハの製造方法は例示であり、これに限定されるものではない。例えば、バンプパッド26、表裏導通用パッド27を含む配線25の形成を以下のように行なってもよい。まず、上記と同様に、端子接続ビア用の孔部24aを備えた絶縁樹脂層24をダイシングエリア12の内側領域に形成する。次に、ダイシングエリア12と端子接続ビア用の孔部24aの内部と絶縁樹脂層24上に真空成膜法により導電層を形成し、この導電層上にレジスト層を形成し、所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとし、導電層をパターニングし、その後、レジストパターンを除去することにより、バンプパッド26、表裏導通用パッド27を含む配線25を形成する。
The above-described method for manufacturing an electronic component built-in wafer is an example, and the present invention is not limited to this. For example, the
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
ウエハ基板として、厚み625μmのシリコンウエハを準備し、このウエハ基板の一方の面に感光性ドライフィルムレジスト(東京応化工業(株)製BF405)をラミネートし、凹部形成用のフォトマスクを介して露光、現像することによりマスクパターンを形成した。上記のシリコンウエハのXY方向(シリコンウエハの表面に平行な平面)の熱膨張係数は、4ppmであった。また、マスクパターンは、一辺5mmである正方形の開口が6mmピッチで形成された多面付けであった。
尚、この多面付けでは、幅が1mmである格子形状(格子ピッチは6mm、格子形状は正方形)のダイシングエリアを設定した。
Next, the present invention will be described in more detail with specific examples.
A silicon wafer having a thickness of 625 μm was prepared as a wafer substrate, a photosensitive dry film resist (BF405 manufactured by Tokyo Ohka Kogyo Co., Ltd.) was laminated on one surface of the wafer substrate, and exposed through a photomask for forming a recess. The mask pattern was formed by developing. The thermal expansion coefficient of the above silicon wafer in the XY direction (a plane parallel to the surface of the silicon wafer) was 4 ppm. The mask pattern was multi-faceted with square openings having a side of 5 mm formed at a pitch of 6 mm.
In this multi-faceted layout, a dicing area having a grid shape with a width of 1 mm (lattice pitch is 6 mm, grid shape is square) was set.
次に、このマスクパターンをマスクとしてサンドブラストによりウエハ基板に凹部を形成した。この凹部は、開口が一辺5mmの正方形であり、深さが200μmであった。
次に、凹部が形成されたウエハ基板に熱酸化処理(1050℃、120分間)を施し、凹部の内壁面を含むウエハ基板表面に二酸化珪素膜からなる絶縁層を形成した。その後、凹部を有するウエハ基板面に感光性ドライフィルムレジスト(東京応化工業(株)製BF405)をラミネートし、微細開口部形成用のフォトマスクを介して露光、現像することによりマスクパターンを形成した。マスクパターンは、各面付け毎に、ダイシングエリアの各辺に直径100μmの円形開口を220μmピッチで25個(4辺合計100個)備えるものであった。次に、このマスクパターンをマスクとしてサンドブラスト法により絶縁層に複数の微細開口部を形成し、マスクパターンをアセトンを用いて除去した。この微細開口部は、ダイシングエリア内に200μm入り込んだ部位に位置するものであった。
Next, a concave portion was formed on the wafer substrate by sand blasting using this mask pattern as a mask. The recess was a square having an opening of 5 mm on a side and a depth of 200 μm.
Next, a thermal oxidation treatment (1050 ° C., 120 minutes) was performed on the wafer substrate on which the concave portion was formed, and an insulating layer made of a silicon dioxide film was formed on the wafer substrate surface including the inner wall surface of the concave portion. Thereafter, a photosensitive dry film resist (BF405 manufactured by Tokyo Ohka Kogyo Co., Ltd.) was laminated on the wafer substrate surface having the recesses, and a mask pattern was formed by exposing and developing through a photomask for forming fine openings. . The mask pattern was provided with 25 circular openings having a diameter of 100 μm on each side of the dicing area for each imposition, with a pitch of 220 μm (total of 100 on four sides). Next, using this mask pattern as a mask, a plurality of fine openings were formed in the insulating layer by sandblasting, and the mask pattern was removed using acetone. The fine opening was located at a site that entered 200 μm into the dicing area.
次いで、上記の凹部にLSIチップ(4.8mm×4.8mm、厚み250μm、端子数100個)を接着剤(エイブルスティック(株)製エイブルボンド3230)を用いて配設した。
次に、LSIチップが内蔵されたウエハ基板面に、LSIチップを被覆するように、ベンゾシクロブテン樹脂組成物(ダウ・ケミカル社製サイクロテン4024)をスピンコーターにより塗布、乾燥して、LSIチップ上の厚みが10μmとなるように感光性絶縁樹脂層を形成した。
次に、ビア形成用のマスクを介して上記の感光性絶縁樹脂層を露光し、現像を行った。これにより、各面付けのダイシングエリア内側に、絶縁樹脂層を形成するとともに、LSIチップの端子部が露出するように端子接続ビア用の孔部(内径30μm)を絶縁樹脂層の所定位置に形成した。尚、ダイシングエリアには絶縁樹脂層は形成せず、上述の二酸化珪素膜からなる絶縁層のみは存在するものとした。
Next, an LSI chip (4.8 mm × 4.8 mm, thickness 250 μm, number of terminals 100) was disposed in the recess using an adhesive (Able Bond 3230 manufactured by Able Stick Co., Ltd.).
Next, a benzocyclobutene resin composition (Cycloten 4024 manufactured by Dow Chemical Co., Ltd.) is applied by a spin coater so as to cover the LSI chip on the surface of the wafer substrate in which the LSI chip is built, and dried. A photosensitive insulating resin layer was formed so that the upper thickness was 10 μm.
Next, the photosensitive insulating resin layer was exposed through a mask for forming vias and developed. As a result, an insulating resin layer is formed inside each imposition dicing area, and a terminal connection via hole (inner diameter of 30 μm) is formed at a predetermined position of the insulating resin layer so that the terminal portion of the LSI chip is exposed. did. Note that the insulating resin layer was not formed in the dicing area, and only the insulating layer made of the silicon dioxide film was present.
次いで、洗浄後、端子接続ビア用の孔部の内部、絶縁樹脂層上、および二酸化珪素膜からなる絶縁層上に、スパッタリング法によりアルミニウムからなる導電層を形成し、この導電層上に液状レジスト(東京応化工業(株)製LA900)を塗布した。次いで、フォトマスクを介し露光、現像して、バンプパッドと表裏導通用パッドを含む配線と、ビアとを形成するためのレジストパターンを形成した。このレジストパターンをマスクとしてアルミニウム導電層をエッチングによりパターニングし、その後、レジストパターンを除去した。これにより、LSIチップの端子に接続する端子ビアを絶縁樹脂層に形成し、各端子ビアからバンプパッド(直径100μm)を経由して表裏導通用パッド(一辺が50μmの正方形)に至る複数の配線を形成した。この配線は、端子ビアからバンプパッドまでが絶縁樹脂層上に位置し、表裏導通用パッドは絶縁樹脂層よりも外側(ダイシングエリア内)の絶縁層(二酸化珪素膜)上に位置し、かつ、表裏導通用パッドは直径30μmの微細開口部を有し、この微細開口部は上記の絶縁層に形成した微細開口部と一致するものであった。これにより、表裏導通用パッドの微細開口部にウエハ基板が露出した電子部品内蔵ウエハを得た。 Next, after cleaning, a conductive layer made of aluminum is formed by sputtering on the inside of the hole for the terminal connection via, on the insulating resin layer, and on the insulating layer made of the silicon dioxide film, and a liquid resist is formed on the conductive layer. (LA900 manufactured by Tokyo Ohka Kogyo Co., Ltd.) was applied. Next, exposure and development were performed through a photomask to form a resist pattern for forming wiring including bump pads and front and back conductive pads and vias. The aluminum conductive layer was patterned by etching using this resist pattern as a mask, and then the resist pattern was removed. As a result, terminal vias connected to the terminals of the LSI chip are formed in the insulating resin layer, and a plurality of wirings extending from each terminal via to the front and back conductive pads (square with a side of 50 μm) via the bump pads (diameter 100 μm). Formed. This wiring is located on the insulating resin layer from the terminal via to the bump pad, the front and back conductive pads are located on the insulating layer (silicon dioxide film) outside the insulating resin layer (in the dicing area), and The front and back conductive pads had a fine opening with a diameter of 30 μm, and this fine opening coincided with the fine opening formed in the insulating layer. As a result, an electronic component built-in wafer was obtained in which the wafer substrate was exposed in the fine opening of the front and back conductive pads.
次に、上記の配線を被覆するように、ベンゾシクロブテン樹脂組成物(ダウ・ケミカル社製サイクロテン4024)をスピンコーターにより塗布、乾燥して、厚み10μmの感光性絶縁樹脂層を形成した。次に、マスクを介して上記の感光性絶縁樹脂層を露光し、現像を行った。これにより、バンプパッドと表裏導通用パッドが露出する開口部を備えた絶縁被覆層を形成した。
上述のように作製した電子部品内蔵ウエハにおいて、絶縁被覆層、アルミニウムからなる配線、および絶縁層(二酸化珪素膜)をマスクとして、表裏導通用パッドの微細開口部に露出しているウエハ基板を、ICP−RIE装置によりドライエッチングして、貫通孔を形成した。このドライエッチングは、CF6をエッチングガスとして使用した。
Next, a benzocyclobutene resin composition (Cycloten 4024 manufactured by Dow Chemical Co., Ltd.) was applied with a spin coater and dried so as to cover the above wiring, thereby forming a photosensitive insulating resin layer having a thickness of 10 μm. Next, the photosensitive insulating resin layer was exposed through a mask and developed. As a result, an insulating coating layer having an opening through which the bump pad and the front and back conductive pads were exposed was formed.
In the electronic component built-in wafer produced as described above, using the insulating coating layer, the wiring made of aluminum, and the insulating layer (silicon dioxide film) as a mask, the wafer substrate exposed in the fine opening of the front and back conductive pads, A through hole was formed by dry etching using an ICP-RIE apparatus. In this dry etching, CF 6 was used as an etching gas.
次に、上記の貫通孔内部に、銅粒子を含有する導電性ペーストをスクリーン印刷法により充填し、硬化処理(170℃、20分間)を施した。その後、表面に硬化突出した導電性ペーストを研磨した。次に、電子部品内蔵ウエハの裏面(LSIチップが内蔵されていない面)側にスパッタリング法によりTi/Cuからなる下地導電層を形成し、この下地導電層上に液状レジスト(東京応化工業(株)製LA900)を塗布した。次いで、フォトマスクを介し露光、現像して、バンプパッドを形成するためのレジストパターンを形成した。このレジストパターンをマスクとして下地導電層上に電解銅めっきにより導電層を形成し、その後、レジストパターンを除去し、露出している下地導電層をソフトエッチングにより除去した。これにより、所望のバンプパッドを電子部品内蔵ウエハの裏面であって、表面にすでに形成されているバンプパッドに対応する位置に形成し、表裏の導通をとった電子部品内蔵ウエハを形成した。 Next, the through-hole was filled with a conductive paste containing copper particles by a screen printing method and subjected to a curing process (170 ° C., 20 minutes). Thereafter, the conductive paste protruding on the surface was polished. Next, a base conductive layer made of Ti / Cu is formed on the back surface (the surface on which the LSI chip is not embedded) of the electronic component built-in wafer by sputtering, and a liquid resist (Tokyo Ohka Kogyo Co., Ltd.) is formed on the base conductive layer. ) LA900). Next, exposure and development were performed through a photomask to form a resist pattern for forming a bump pad. Using this resist pattern as a mask, a conductive layer was formed on the underlying conductive layer by electrolytic copper plating. Thereafter, the resist pattern was removed, and the exposed underlying conductive layer was removed by soft etching. As a result, a desired bump pad was formed on the back surface of the electronic component built-in wafer at a position corresponding to the bump pad already formed on the front surface, thereby forming an electronic component built-in wafer in which the front and back surfaces were electrically connected.
次に、表裏の導通がとられていない電子部品内蔵ウエハのバンプパッドにはんだボールを形成し、この電子部品内蔵ウエハと、上記の表裏の導通をとった電子部品内蔵ウエハとを、はんだボールを介して固着積層した。
次いで、積層状態の多面付けの電子部品内蔵ウエハを、ダイシングエリアの中央部にてダイシングして、一辺が6mmの正方形の電子部品内蔵モジュールを得た。
Next, a solder ball is formed on the bump pad of the electronic component built-in wafer that is not electrically conductive on the front and back sides, and the electronic component built-in wafer and the electronic component built-in wafer that is electrically conductive on the front and back are attached to the solder ball. The laminate was fixed through.
Next, the laminated multi-sided electronic component built-in wafer was diced at the center of the dicing area to obtain a square electronic component built-in module having a side of 6 mm.
小型で高信頼性が要求される半導体装置や各種電子機器への用途にも適用できる。 The present invention can also be applied to small semiconductor devices and various electronic devices that require high reliability.
1…電子部品内蔵ウエハ
11…単位エリア
12…ダイシングエリア
21…ウエハ基板
22…凹部
23…絶縁層
24,29…絶縁樹脂層
25,30…配線
26…バンプパッド26
27…表裏導通用パッド
27a…微細開口部
28…絶縁被膜層
31…電子部品
41…キャパシタ
DESCRIPTION OF
27 ... Front and back
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004178089A JP4343777B2 (en) | 2004-06-16 | 2004-06-16 | Electronic component built-in wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004178089A JP4343777B2 (en) | 2004-06-16 | 2004-06-16 | Electronic component built-in wafer |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006005053A JP2006005053A (en) | 2006-01-05 |
JP2006005053A5 JP2006005053A5 (en) | 2007-05-24 |
JP4343777B2 true JP4343777B2 (en) | 2009-10-14 |
Family
ID=35773185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004178089A Expired - Fee Related JP4343777B2 (en) | 2004-06-16 | 2004-06-16 | Electronic component built-in wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4343777B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4512545B2 (en) * | 2005-10-27 | 2010-07-28 | パナソニック株式会社 | Multilayer semiconductor module |
JP5245209B2 (en) * | 2006-04-24 | 2013-07-24 | ソニー株式会社 | Semiconductor device and manufacturing method thereof |
KR101086972B1 (en) | 2009-10-01 | 2011-11-29 | 앰코 테크놀로지 코리아 주식회사 | Wafer Level Package having Through Silicon Via |
KR101341619B1 (en) | 2011-12-27 | 2014-01-13 | 전자부품연구원 | Semiconductor package and method for manufacturing semiconductor package |
-
2004
- 2004-06-16 JP JP2004178089A patent/JP4343777B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006005053A (en) | 2006-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4303563B2 (en) | Electronic device and method for manufacturing electronic device | |
JP4609317B2 (en) | Circuit board | |
TWI415542B (en) | A printed wiring board, and a printed wiring board | |
JP5389770B2 (en) | Printed circuit board with built-in electronic element and manufacturing method thereof | |
JP2005216937A (en) | Semiconductor device and its production process | |
JP2010034403A (en) | Wiring substrate and electronic component device | |
JP5249132B2 (en) | Wiring board | |
US20100230823A1 (en) | Semiconductor device, electronic device and method of manufacturing semiconductor device | |
JP2009176791A (en) | Wiring substrate and its manufacturing method | |
TW201328447A (en) | Printed circuit board and method for manufacturing the same | |
JP4268560B2 (en) | Electronic component built-in module and manufacturing method thereof | |
JP2007318090A (en) | Method for manufacturing wiring board | |
JP4043873B2 (en) | Manufacturing method of multilayer wiring board | |
JP4287133B2 (en) | Manufacturing method of through-hole wiring board | |
JP2005064446A (en) | Method of manufacturing laminating module | |
JP4759981B2 (en) | Manufacturing method of electronic component built-in module | |
JP4369728B2 (en) | Manufacturing method of electronic device | |
TWI771534B (en) | Wiring board and manufacturing method thereof | |
JP4343777B2 (en) | Electronic component built-in wafer | |
JP2005243850A (en) | Multilayer printed wiring board and its manufacturing method | |
JP2005150344A (en) | Semiconductor device and its manufacturing method | |
JP5377403B2 (en) | Semiconductor device and circuit board manufacturing method | |
JP4414712B2 (en) | Manufacturing method of electronic device | |
JP4394928B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP2004047666A (en) | Multilayer wiring board, its manufacturing method, and method for manufacturing resin-sealed semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070403 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090709 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4343777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |