JP4341630B2 - 固体撮像装置、固体撮像装置の駆動方法および撮像装置 - Google Patents

Description

本発明は、固体撮像装置、固体撮像装置の駆動方法および撮像装置に関する。

固体撮像装置、例えばＣＭＯＳイメージセンサにおいて、従来、信号出力の高速化および低消費電力化を図るために、画素から読み出した画素データを水平転送する際に、行列状の画素配列の複数列を単位として、この複数列の各画素の信号を行単位で並列に水平転送して出力する構成が採られている（例えば、特許文献１参照）。

かかる並列転送出力の構成を採るＣＭＯＳイメージセンサにおいて、複数列の数を例えば４とすると、水平転送の出力数は４となり、４つの出力１，２，３，４として、転送する列の順番４ｎ＋１，４ｎ＋２，４ｎ＋３，４ｎ＋４（ｎは整数）にそれぞれ対応して各列の信号が出力されることになる。

特開２０００−３２３４４号公報

しかしながら、上記従来技術では、行列状の画素配列における特定の領域の画素から信号を読み出すいわゆるウインドウ切り出し処理を行う際に、後段の信号処理系における信号処理を簡便にするために、切り出したウインドウの最初の画素の信号を出力１として出力しようとすると、切り出し単位は常に４の倍数に制約され、切り出すウインドウの画素の単位が粗くなってしまうという問題がある。

そこで、本発明は、並列転送出力の構成を採る場合において、並列出力開始位置や並列出力数にとらわれず、複数列単位よりも細かい単位でのウインドウ切り出しを実現できる固体撮像装置、固体撮像装置の駆動方法および撮像装置を提供することを目的とする。

上記目的を達成するために、本発明では、光電変換素子を含む画素が行列状に２次元配置されてなる画素アレイ部を有し、前記画素アレイ部の各画素から読み出した信号を複数列単位で並列に出力する固体撮像装置において、前記画素アレイ部の特定の領域から各画素の信号を読み出すウインドウ切り出しを前記複数列単位をまたぐ列アドレス単位で行うときに、今回の列アドレス単位で画素から読み出された信号と前回の列アドレス単位で画素から読み出された信号とを保持し、この保持した今回の列アドレス単位および前回の列アドレス単位の各信号の中から前記複数列単位で連続する信号を選択して出力する構成を採っている。

複数列単位で画素の信号を並列出力する固体撮像装置において、今回の列アドレス単位および前回の列アドレス単位の各信号の中から複数列単位で連続する信号を選択できることにより、ウインドウ切り出し処理を行う際に、切り出し単位が複数列単位の倍数でなくても、複数列単位をまたぐ列アドレス単位で切り出しを行うことができる。

本発明によれば、ウインドウ切り出し処理を行う際に、切り出し単位が複数列単位の倍数に制約されることなく切り出しを行うことができるために、並列出力開始位置や並列出力数にとらわれず、複数列単位よりも細かい単位でのウインドウ切り出しを実現できる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

図１は、本発明の一実施形態に係る固体撮像装置を示す概略構成図である。ここでは、固体撮像装置として、ＣＭＯＳイメージセンサを例に挙げて説明するものとする。

図１に示すように、本実施形態に係る固体撮像装置は、画素アレイ部１１、列走査回路１２、カラム信号処理回路１３、列走査回路１４、バスライン１５、保持回路１６およびセレクタ部１７を有し、これら構成要素が同一の半導体基板（チップ）１８上に搭載された構成となっている。

画素アレイ部１１は、光電変換素子を含む画素２０が行列状に２次元配置され、これら行列状の画素配列に対して、列ごとに垂直信号線１１１が配線され、行ごとに１本または複数本の駆動制御線が配線された構成となっている。なお、画素２０の構成については、本発明の要旨とは関係ないために、ここではその詳細な説明については省略する。また、図1では、図面の簡略化のために、ある１行の８列Ｈ１〜Ｈ８分の画素のみを図示している。

この画素アレイ部１１に対して、本実施形態に係る固体撮像装置では、信号出力の高速化および低消費電力化を図るために、画素２０から読み出した画素データを水平転送する際に、行列状の画素配列の複数列、例えば４列を単位として、この４列の各画素の信号を行単位で並列に水平転送して出力（４並列出力）する構成を採っている。

行走査回路１２は、シフトレジスタあるいはアドレスデコーダ等によって構成され、画素アレイ部１１の各画素２０を行単位で選択走査する。カラム信号処理回路１３は、画素アレイ部１１の例えば画素列ごとに、即ち画素列に対して１対１の対応関係をもって配置された複数のカラム回路１３１からなり、行走査回路１２による走査によって選択された行の各画素２０から垂直信号線１１１を通して出力される信号に対して所定の信号処理を行う、信号処理後の画素信号を一時的に保持する。

より具体的には、カラム回路１３１は各々、行走査回路１２によって選択された行の１行分の各画素２０から出力されるアナログ信号を画素列ごとに受けて、１行同時にデジタル信号に変換するとともに、画素固有の固定パターンノイズを除去するためのＣＤＳ(Correlated Double Sampling;相関二重サンプリング)や信号増幅等の信号処理を行う。

この信号処理後のデジタル信号は、列走査回路１４、４並列出力に対応した４本のバスライン１５−１〜１５−４、ラッチ回路１６およびセレクタ部１７による水平転送動作によって半導体基板１８の外部へ出力される。半導体基板１８の外部からは、列走査回路１４に対して列アドレスを指定する列選択アドレスの上位ビットが、セレクタ部１７に対して列選択アドレスの下位ビットがそれぞれ入力される。

ここで、列選択アドレスの上位ビットは、４並列出力に対応した４列を単位とした列選択を行い、列選択アドレスの下位ビットは、上位ビットで選択した４列内の個々の列選択を行うものである。

列走査回路１４は、例えばアドレスデコーダによって構成され、半導体基板１９の外部のコントローラ（図示せず）から入力される列選択アドレスの上位ビットに基づいて、対応する列のカラム回路１３１を選択する。本例では、カラム信号処理回路１３での信号処理後のデジタルデータの転送および出力については４並列で行われるために、列走査回路１４は４つのカラム回路１３１を単位として選択走査を行う。

そして、列走査回路１４により４つのカラム回路１３１が選択走査されると、これら４つのカラム回路１３１からデジタルデータが、４並列に対応した４本のバスライン１５−１〜１５−４上に出力される。ここで、列選択アドレスの上位ビットは、デジタルデータを出力する転送の単位クロックごとにアドレスが増加する。その結果、列走査回路１４により単位クロックごとに選択走査が行われ、選択された４つのカラム回路１３１からデジタルデータがバスライン１５−１〜１５−４上に出力される。

保持回路１６は、４並列に対応して設けられた前段の４個のフリップフロップＦＦ１〜ＦＦ４と、後段の４個のフリップフロップＦＦ５〜ＦＦ８とがそれぞれ縦続接続された２段構成となっており、前段のフリップフロップＦＦ１〜ＦＦ４および後段のフリップフロップＦＦ５〜ＦＦ８が、バスライン１５−１〜１５−４上に出力されたデジタルデータを転送の単位クロックに同期して順に保持する。

その結果、前段のフリップフロップＦＦ１〜ＦＦ４には、列走査回路１４による選択走査により前回の列アドレス単位でカラム信号処理回路１３から出力されたデジタルデータが保持され、後段のフリップフロップＦＦ５〜ＦＦ８には、列走査回路１４による選択走査により今回の列アドレス単位でカラム信号処理回路１３から出力されたデジタルデータが保持される。すなわち、保持回路１６は、単位クロックの２クロックで８列分、即ち８画素分のデジタルデータを保持する。

セレクタ部１７は、前段のフリップフロップＦＦ１〜ＦＦ４および後段のフリップフロップＦＦ５〜ＦＦ８の各出力を入力とし、これらフリップフロップＦＦ１〜ＦＦ８に保持されるデジタルデータについて、列選択アドレスの下位ビットで選択されるフリップフロップに保持されているデジタルデータを出力１〜出力４として出力する。

図２は、セレクタ部１７の具体的な構成の一例を示すブロック図である。図２に示すように、セレクタ部１７は昇順用のセレクタ群１７Ａと、逆順用のセレクタ群１７Ｂと、外部から与えられる昇順／逆順切替え信号に基づいて、昇順用／逆順用のセレクタ群１７Ａ／１７Ｂに対して列選択アドレスの下位ビットを選択的に与える切替えスイッチ１７Ｃとから構成されている。

昇順用のセレクタ群１７Ａは、４並列に対応して設けられた４個のセレクタ１７１〜１７４によって構成されている。セレクタ１７１は、フリップフロップＦＦ１〜ＦＦ４に保持されている各デジタルデータを４入力ＨＳＳ１〜ＨＳＳ４とし、これら４入力ＨＳＳ１〜ＨＳＳ４のうち列選択アドレスの下位ビットによって選択される１つの入力、即ちフリップフロップＦＦ１〜ＦＦ４のいずれかのデジタルデータを出力１として出力する。

セレクタ１７２は、フリップフロップＦＦ２〜ＦＦ５に保持されている各デジタルデータを４入力ＨＳＳ１〜ＨＳＳ４とし、これら４入力ＨＳＳ１〜ＨＳＳ４のうち列選択アドレスの下位ビットによって選択される１つの入力、即ちフリップフロップＦＦ２〜ＦＦ５のいずれかのデジタルデータを出力２として出力する。

セレクタ１７３は、フリップフロップＦＦ３〜ＦＦ６に保持されている各デジタルデータを４入力ＨＳＳ１〜ＨＳＳ４とし、これら４入力ＨＳＳ１〜ＨＳＳ４のうち列選択アドレスの下位ビットによって選択される１つの入力、即ちフリップフロップＦＦ３〜ＦＦ６のいずれかのデジタルデータを出力３として出力する。

セレクタ１７４は、フリップフロップＦＦ４〜ＦＦ７に保持されている各デジタルデータを４入力ＨＳＳ１〜ＨＳＳ４とし、これら４入力ＨＳＳ１〜ＨＳＳ４のうち列選択アドレスの下位ビットによって選択される１つの入力、即ちフリップフロップＦＦ４〜ＦＦ７のいずれかのデジタルデータを出力４として出力する。

上記構成の昇順用のセレクタ群１７Ａにおいて、切替えスイッチ１７Ｃを介して与えられる列選択アドレスの下位ビットにより、セレクタ１７１〜１７４の各入力ＨＳＳ１が選択されたときは、セレクタ１７１〜１７４からフリップフロップＦＦ１〜ＦＦ４の各デジタルデータが出力１〜出力４として出力される。

同様にして、列選択アドレスの下位ビットによって入力ＨＳＳ２が選択されたときは、セレクタ１７１〜１７４からフリップフロップＦＦ２〜ＦＦ５の各デジタルデータが、入力ＨＳＳ３が選択されたときは、セレクタ１７１〜１７４からフリップフロップＦＦ３〜ＦＦ６の各デジタルデータが、入力ＨＳＳ４が選択されたときは、セレクタ１７１〜１７４からフリップフロップＦＦ４〜ＦＦ７の各デジタルデータが出力１〜出力４として出力される。

すなわち、セレクタ１７１〜１７４は、列選択アドレスの下位ビットによって４入力ＨＳＳ１〜ＨＳＳ４のうちの同じ入力が選択されることにより、列配列方向における昇順方向において連続する画素のデジタルデータを保持するフリップフロップＦＦ１〜ＦＦ７の各デジタルデータを出力１〜４として出力することになる。また、出力１〜４の各々に対応するセレクタ１７１〜１７４の４入力ＨＳＳ１〜ＨＳＳ４は、昇順方向において連続する画素のデジタルデータを保持するフリップフロップＦＦ１〜ＦＦ７の各デジタルデータを順番に選択できるように並んでいる。

より具体的には、列配列方向における昇順方向走査（図１の左から右方向への走査）において、４列（４画素）単位で画素データを並列出力する場合に、ある１行の画素の各信号を図の左側から１，２，３，４，５，６，７，…とすると、入力ＨＳＳ１が選択されたときは、「１，２，３，４」，「５，６，７，８」，…、入力ＨＳＳ２が選択されたときは、「２，３，４，５」，「６，７，８，９」，…、入力ＨＳＳ３が選択されたときは、「３，４，５，６」，「７，８，９，１０」，…、入力ＨＳＳ４が選択されたときは、「４，５，６，７」，「８，９，１０，１１」，…、という具合に、４列単位で、しかもこの４列単位をまたく列アドレス単位で画素データが選択的に並列出力される。

逆順用のセレクタ群１７Ｂは、４並列に対応して設けられた４個のセレクタ１７５〜１７８によって構成されている。セレクタ１７５は、フリップフロップＦＦ８〜ＦＦ５に保持されている各デジタルデータを４入力ＨＳＳ１〜ＨＳＳ４とし、これら４入力ＨＳＳ１〜ＨＳＳ４のうち列選択アドレスの下位ビットによって選択される１つの入力、即ちフリップフロップＦＦ８〜ＦＦ５のいずれかのデジタルデータを出力１として出力する。

セレクタ１７６は、フリップフロップＦＦ７〜ＦＦ４に保持されている各デジタルデータを４入力ＨＳＳ１〜ＨＳＳ４とし、これら４入力ＨＳＳ１〜ＨＳＳ４のうち列選択アドレスの下位ビットによって選択される１つの入力、即ちフリップフロップＦＦ７〜ＦＦ４のいずれかのデジタルデータを出力２として出力する。

セレクタ１７７は、フリップフロップＦＦ６〜ＦＦ３に保持されている各デジタルデータを４入力ＨＳＳ１〜ＨＳＳ４とし、これら４入力ＨＳＳ１〜ＨＳＳ４のうち列選択アドレスの下位ビットによって選択される１つの入力、即ちフリップフロップＦＦ６〜ＦＦ３のいずれかのデジタルデータを出力３として出力する。

セレクタ１７８は、フリップフロップＦＦ５〜ＦＦ２に保持されている各デジタルデータを４入力ＨＳＳ１〜ＨＳＳ４とし、これら４入力ＨＳＳ１〜ＨＳＳ４のうち列選択アドレスの下位ビットによって選択される１つの入力、即ちフリップフロップＦＦ５〜ＦＦ２のいずれかのデジタルデータを出力４として出力する。

上記構成の逆順用のセレクタ群１７Ｂにおいて、切替えスイッチ１７Ｃを介して与えられる列選択アドレスの下位ビットにより、セレクタ１７５〜１７８の各入力ＨＳＳ１が選択されたときは、セレクタ１７５〜１７８からフリップフロップＦＦ８〜ＦＦ５の各デジタルデータが出力１〜出力４として出力される。

同様にして、列選択アドレスの下位ビットによって入力ＨＳＳ２が選択されたときは、セレクタ１７５〜１７８からフリップフロップＦＦ７〜ＦＦ４の各デジタルデータが、入力ＨＳＳ３が選択されたときは、セレクタ１７５〜１７８からフリップフロップＦＦ６〜ＦＦ３の各デジタルデータが、入力ＨＳＳ４が選択されたときは、セレクタ１７５〜１７８からフリップフロップＦＦ５〜ＦＦ２の各デジタルデータが出力１〜出力４として出力される。

すなわち、セレクタ１７５〜１７８は、列選択アドレスの下位ビットによって４入力ＨＳＳ１〜ＨＳＳ４のうちの同じ入力が選択されることにより、列配列方向における逆順方向において連続する画素のデジタルデータを保持するフリップフロップＦＦ１〜ＦＦ７の各デジタルデータを出力１〜４として出力することになる。また、出力１〜４の各々に対応するセレクタ１７５〜１７８の４入力ＨＳＳ１〜ＨＳＳ４は、逆順方向において連続する画素のデジタルデータを保持するフリップフロップＦＦ１〜ＦＦ７の各デジタルデータを順番に選択できるように並んでいる。

より具体的には、列配列方向における逆順方向走査（図１の右から左方向への走査）において、４列単位で画素データを並列出力する場合に、ある１行の画素の各信号を図の右側から１６，１５，１４，１３，１２，１１，１０，…とすると、入力ＨＳＳ１が選択されたときは、「１６，１５，１４，１３」，「１２，１１，１０，９」，…、入力ＨＳＳ２が選択されたときは、「１５，１４，１３，１２」，「１１，１０，９，８」，…、入力ＨＳＳ３が選択されたときは、「１４，１３，１２，１１」，「１０，９，８，７」，…、入力ＨＳＳ４が選択されたときは、「１３，１２，１１，１０」，「９，８，７，６」，…、という具合に、４列単位で、しかもこの４列単位をまたく列アドレス単位で画素データが選択的に並列出力される。

上記構成の本実施形態に係る固体撮像装置では、画素アレイ部１１の特定の領域から各画素２０の信号を読み出すウインドウ切り出しの処理が行えるようになっている。切り出すウインドウ領域の指定は、行走査回路１２および列走査回路１４による行アドレスおよび列アドレスのアドレス指定によって行われる。すなわち、行走査回路１２および列走査回路１４は、ウインドウ切り出しを行う制御手段（特許請求の範囲における制御手段）を構成している。

また、保持回路１６およびセレクタ部１７は、複数列単位（本例では、４列単位）をまたぐ列アドレス単位でウインドウ切り出しを行うときに、今回の列アドレス単位で画素から読み出された画素データと前回の列アドレス単位で画素から読み出された画素データとを保持し、この保持した今回の列アドレス単位および前回の列アドレス単位の各画素データの中から４列単位で連続する画素データを選択して出力する選択手段（特許請求の範囲における選択手段）を構成している。

ここで、一例として、４列単位で画素データを並列出力する固体撮像装置において、４列単位をまたぐ列アドレス単位でウインドウ切り出しを行って列Ｈ３の画素から昇順方向走査（順方向走査）にて水平転送の並列出力を行う場合の動作について述べる。

先ず、列選択アドレスの上位ビットを入力して列走査回路１４の出力ＨＳＭ１をアクティブにすると、単位となる列Ｈ１〜Ｈ４の画素データがバスライン１５−１〜１５−４上にそれぞれ出力される。

次に、次の転送の単位クロックのタイミングで列選択アドレスの上位ビットを進め、列走査回路１４の出力ＨＳＭ２をアクティブにすると、データバス１５−１〜１５−４上に次の単位となる列Ｈ５〜Ｈ８の画素データが出力されると同時に、保持回路１６の後段のフリップフロップＦＦ５〜ＦＦ８には、前回の単位クロックでバスライン１５−１〜１５−４上に出力された列Ｈ１〜Ｈ４の画素データが保持される。

さらに、次の転送の単位クロックのタイミングでは、後段のフリップフロップＦＦ５〜ＦＦ８に保持されていた列Ｈ１〜Ｈ４の画素データ、即ち前回の列アドレス単位の画素データが前段のフリップフロップＦＦ１〜ＦＦ４に移動し、後段のフリップフロップＦＦ５〜ＦＦ８には新たに列Ｈ５〜Ｈ８の画素データ、即ち今回の列アドレス単位の画素データが保持される。

ここで、水平転送方向が昇順方向であることから、図２において、切替えスイッチ１７Ｃは、外部から入力される列選択アドレスの下位ビットを昇順用のセレクタ群１７Ａに与えることになる。このとき、前もって列選択アドレスの下位ビットに、昇順用のセレクタ群１７Ａのセレクタ１７１〜１７４の入力ＨＳＳ３を選択するアドレスを出力しておくこととする。

すると、セレクタ１７１は出力１としてフリップフロップＦＦ３に保持されている画素データ、即ち列Ｈ３の画素データを出力する。以降、セレクタ１７２は出力２として列Ｈ４の画素データを、セレクタ１７３は出力３として列Ｈ５の画素データを、セレクタ１７４は出力４として列Ｈ６の画素データをそれぞれ出力する。

その結果、列Ｈ３の画素を開始とする昇順方向走査（順方向走査）により、４列単位をまたぐ列アドレス単位でウインドウ切り出しが行われることになる。なお、列選択アドレスの下位ビットについては、一度切り出しアドレスが確定すると、単位クロックごとに変化をさせる必要はない。

このように、複数列単位（本例では、４列単位）で画素データを並列出力する固体撮像装置において、今回の列アドレス単位で画素から読み出された画素データと前回の列アドレス単位で画素から読み出された画素データとを保持回路１６に保持し、この保持した今回の列アドレス単位および前回の列アドレス単位の各画素データの中から複数列単位で連続する画素データを昇順用のセレクタ群１７Ａによって選択して出力することで、ウインドウ切り出し処理を行う際に、切り出し単位が複数列単位の倍数に制約されることなく、複数列単位をまたぐ列アドレス単位で切り出しを行うことができるために、並列出力開始位置や並列出力数にとらわれず、複数列単位よりも細かい単位でのウインドウ切り出しを実現できる。

なお、本例では、複数列単位をまたぐ列アドレス単位で切り出しを行う場合を例に挙げて説明したが、複数列単位をまたがないで切り出しを行うときは、図２に示すセレクタ群１７Ａにおける各セレクタ１７１〜１７４のフリップフロップＦＦ１〜ＦＦ８に対する接続例の場合には、前段のフリップフロップＦＦ１〜ＦＦ４に保持されている画素データを使用するのみでウインドウ切り出しを実現できる。

ただし、図２に示すセレクタ１７１〜１７４の接続例は一例に過ぎず、その接続の形態を変更することで、後段のフリップフロップＦＦ５〜ＦＦ８に保持されている画素データのみを使用してウインドウ切り出しを行うようにすることも可能である。

続いて、４列単位で画素データを並列出力する固体撮像装置において、ウインドウ切り出しを行って列Ｈ８の画素から逆順方向走査（逆方向走査）にて水平転送の並列出力を行う場合の動作について述べる。

この場合のウインドウ切り出しは、複数列単位をまたがない切り出しであることから、図２に示すセレクタ群１７Ｂにおける各セレクタ１７５〜１７８のフリップフロップＦＦ１〜ＦＦ８に対する接続例の場合には、後段のフリップフロップＦＦ５〜ＦＦ８に保持されている画素データのみを使用してウインドウ切り出しを実現することになる。

ただし、図２に示すセレクタ１７５〜１７８の接続例は一例に過ぎず、その接続の形態を変更することで、前段のフリップフロップＦＦ１〜ＦＦ４に保持されている画素データのみを使用してウインドウ切り出しを行うようにすることも可能である。

先ず、列選択アドレスの上位ビットを入力して列走査回路１４の出力ＨＳＭ２をアクティブにすると、単位となる列Ｈ５〜Ｈ８の画素データがバスライン１５−１〜１５−４上にそれぞれ出力され、これらバスライン１５−１〜１５−４上を介して保持回路１６の後段のフリップフロップＦＦ５〜ＦＦ８に保持される。

ここで、水平転送方向が逆順方向であることから、図２において、切替えスイッチ１７Ｃは、外部から入力される列選択アドレスの下位ビットを逆順用のセレクタ群１７Ｂに与えることになる。このとき、前もって列選択アドレスの下位ビットに、逆順用のセレクタ群１７Ｂのセレクタ１７５〜１７８の入力ＨＳＳ１を選択するアドレスを出力しておくこととする。

すると、セレクタ１７５は出力１としてフリップフロップＦＦ８に保持されている画素データ、即ち列Ｈ８の画素データを出力する。以降、セレクタ１７６は出力２として列Ｈ７の画素データを、セレクタ１７７は出力３として列Ｈ６の画素データを、セレクタ１７８は出力４として列Ｈ５の画素データをそれぞれ出力する。

次に、次の転送の単位クロックのタイミングで列選択アドレスの上位ビットを進め、列走査回路１４の出力ＨＳＭ１をアクティブにすると、データバス１５−１〜１５−４上に次の単位となる列Ｈ１〜Ｈ４の画素データが出力され、これらバスライン１５−１〜１５−４上を介して保持回路１６の後段のフリップフロップＦＦ５〜ＦＦ８に保持される。

そして、セレクタ１７５〜１７８が入力ＨＳＳ１を選択することで、セレクタ１７５は出力１としてフリップフロップＦＦ８に保持されている画素データ、即ち列Ｈ４の画素データを出力する。以降、セレクタ１７６は出力２として列Ｈ３の画素データを、セレクタ１７７は出力３として列Ｈ２の画素データを、セレクタ１７８は出力４として列Ｈ１の画素データをそれぞれ出力する。

その結果、列Ｈ８の画素を開始とする逆順方向走査（逆方向走査）により、４列単位をまたがない列アドレス単位でウインドウ切り出しが行われることになる。なお、列選択アドレスの下位ビットについては、昇順方向走査の場合と同様に、一度切り出しアドレスが確定すると、単位クロックごとに変化をさせる必要はない。

因みに、逆順用のセレクタ群１７Ｂを持たない従来技術の場合には、列Ｈ８の画素を先頭に逆順方向走査にてウインドウ切り出しを行うと、出力１〜４として最初に列５，６，７，８の各画素データが出力され、次に列１，２，３，４の各画素データが出力される、という具合に出力１〜４に対応する列が決まっているために、逆順転送でも昇順転送の単位で画素データが出力されることになってしまう。

ここでは、複数列単位をまたがないでウインドウ切り出しを行う場合を例に挙げて説明したが、複数列単位をまたぐ列アドレス単位でウインドウ切り出しを行う場合には、昇順方向走査の場合と同様に、前段のフリップフロップＦＦ１〜ＦＦ４と後段のフリップフロップＦＦ５〜ＦＦ８の双方に保持されている画素データを使用して、この保持した今回の列アドレス単位および前回の列アドレス単位の各画素データの中から複数列単位で連続する画素データを逆順用のセレクタ群１７Ｂによって選択して出力するようにすれば良い。

上述したように、逆順用のセレクタ群１７Ｂの各セレクタ１７５〜１７８により、後段のフリップフロップＦＦ５〜ＦＦ８に保持されている今回の列アドレス単位の画素データ（または、前段のフリップフロップＦＦ１〜ＦＦ４に保持されている前回の列アドレス単位の画素データ）の並びを反転させることにより、出力１〜４として逆順転送の単位で画素データを出力することができるために、逆順方向走査にてウインドウ切り出し処理を行う場合でも、昇順方向走査にてウインドウ切り出し処理を行う場合と同様に、画素アレイ部１１の画素配列に対して走査順に画素データを並列出力することができる。

このように、複数列単位（本例では、４列単位）で画素データを並列出力する固体撮像装置において、逆順方向走査にてウインドウ切り出し処理を行う場合でも、画素配列に対して走査順に画素データを並列出力できることにより、後段の信号処理系で信号の順番を画素配列に対応して並び替える処理を行わなくて済むために、後段の信号処理系の負担の軽減や構成の簡略化に寄与できる。

特に、保持回路１６およびセレクタ部１７が、画素アレイ部１１、列走査回路１２、カラム信号処理回路１３、列走査回路１４およびバスライン１５等と同一の半導体基板（チップ）１８に搭載されており、画素アレイ部１１の画素配列に対して走査順に画素データを並列出力できることで、逆順方向走査にてウインドウ切り出し処理を行う場合でも、基板外部の信号処理系となる信号処理ＩＣとして、並列出力対応の昇順方向走査用の既存ＩＣをそのまま用いることができる利点がある。

ところで、画素アレイ部１１には、図３に示すように、画素２０の信号が撮像信号として用いられる有効画素領域（開口画素領域）１１Ａ以外に、当該有効画素領域１１Ａの周辺、例えば画素が遮光されて撮像信号としては用いられず、撮像信号の基準となるレベルを決める信号として用いられるオプティカルブラック領域１１Ｂが存在しているのが一般的にである。

このオプティカルブラック領域１１Ｂは、水平転送時、ウインドウ切り出しを行う、行わないにかかわらず固定的に画素の信号が読み出される領域である。したがって、ウインドウ切り出しを行う場合には、オプティカルブラック領域１１Ｂの画素の信号を読み出した後に、ウインドウ切り出し領域の画素の信号を読み出すことになる。

図４は、オプティカルブラック領域１１Ｂの画素の信号を読み出した対応した構成の要部を示すブロック図である。図４において、セレクタ部１７は、図１のセレクタ部１７である。

ここでは、セレクタ部１７に与える列選択アドレスの下位ビットを制御するアドレス制御回路３０の具体的な構成を特徴としている。具体的には、アドレス制御回路３０は、オプティカルブラック出力数カウンタ３１、オプティカルブラック領域情報設定部３２、コンパレータ３３およびセレクタ３４によって構成されている。

オプティカルブラック出力数カウンタ３１には、行ごとに水平転送開始を行う際に、水平転送開始の信号が入力される。このオプティカルブラック出力数カウンタ３１は、オプティカルブラック領域１１Ｂの画素データを読み出すときに画素単位でカウント動作を行う。オプティカルブラック領域情報設定部３２は、オプティカルブラック領域１１Ｂ内における列配列方向（水平方向）の画素数を設定する。

コンパレータ３３は、オプティカルブラック出力数カウンタ３１のカウント値を比較入力、オプティカルブラック領域情報設定部３２で設定された画素数を比較基準入力とし、オプティカルブラック出力数カウンタ３１のカウント値がオプティカルブラック領域情報設定部３２による設定画素数を超えたときに、オプティカルブラック領域１１Ｂ内の画素の読み出し（水平転送出力）が終了したと判定する。

セレクタ３４は、オプティカルブラック領域１１Ｂではゼロ入力を選択してセレクタ部１７に供給する。これにより、固定領域であるオプティカルブラック領域１１Ｂの読出しが行われる。そして、コンパレータ３３がオプティカルブラック領域１１Ｂ内の画素の読み出しが終了したと判定したら、その判定結果に応答して列選択アドレスの下位ビットを選択してセレクタ部１７に供給する。これにより、先述したウインドウ切り出しが可能になる。

このように、画素アレイ部１１内にオプティカルブラック領域１１Ｂを有する固体撮像素子において、オプティカルブラック領域１１Ｂ内の画素の読み出しであるか、オプティカルブラック領域１１Ｂ外の画素の読み出しであるかを、オプティカルブラック出力数カウンタ３１およびコンパレータ３３からなる識別手段によって自動的に識別し、オプティカルブラック領域１１Ｂの画素の読み出し後、ウインドウ切り出しを行うことで、センサ（固体撮像装置）内部のタイミングを外部の制御系でカウントすることなくウインドウ切り出しを行うことができるために、外部の制御系の負担を軽減できる。

なお、上記実施形態では、昇順用のセレクタ群１７Ａおよび逆順用のセレクタ群１７Ｂの双方を同時に備えて、順方向走査と逆方向走査の両方に対応できるようにした場合を例に挙げて説明したが、昇順用のセレクタ群１７Ａおよび逆順用のセレクタ群１７Ｂの一方のみを備えて、順方向走査のみ、または逆方向走査のみに対応できるようにした構成を採ることも可能である。

また、上記実施形態では、ＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、本発明はＣＭＯＳイメージセンサへの適用に限られるものではなく、ＣＭＯＳイメージセンサ以外のＸ−Ｙアドレス型固体撮像装置、さらにはＣＣＤ(Charge Coupled Device)イメージセンサに代表される電荷転送型固体撮像装置にも同様に適用可能である。

ＣＣＤイメージセンサ等の電荷転送型固体撮像装置に適用する場合には、水平転送部を並列出力の列数に対応した本数だけ設け、これら複数本の水平転送部の出力段に保持回路１６およびセレクタ部１７（図１参照）の各機能を持たせたり、あるいは、複数本の水平転送部によって転送された信号電荷の各々を電気信号に変換する複数の電荷検出部の後段に保持回路１６およびセレクタ部１７の各機能を持たせたりすることで実現できる。

［適用例］
上記実施形態に係る固体撮像装置は、デジタルスチルカメラやビデオカメラ等の撮像装置において、その撮像デバイスとして用いて好適なものである。

ここに、撮像装置とは、撮像デバイスとしての固体撮像装置、当該固体撮像装置の撮像面（受光面）上に被写体の像光を結像させる光学系および当該固体撮像装置の信号処理回路を含むカメラモジュール（例えば、携帯電話等の電子機器に搭載されて用いられる）、当該カメラモジュールを搭載したデジタルスチルカメラやビデオカメラ等のカメラシステムを言うものとする。

図５は、本発明に係る撮像装置の構成の一例を示すブロック図である。図５に示すように、本例に係る撮像装置は、レンズ４１を含む光学系、撮像デバイス４２、カメラ信号処理回路４３等によって構成されている。

レンズ４１は、被写体からの像光を撮像デバイス４２の撮像面に結像する。撮像デバイス４２は、レンズ４１によって撮像面に結像された像光を画素単位で電気信号に変換して得られる画像信号を出力する。この撮像デバイス４２として、先述した実施形態に係る固体撮像装置が用いられる。カメラ信号処理回路４３は、撮像デバイス４２から出力される画像信号に対して種々の信号処理を行う。

上述したように、ビデオカメラや電子スチルカメラ、さらには携帯電話等のモバイル機器向けカメラモジュールなどの撮像装置において、その撮像デバイス４２として先述した実施形態に係る固体撮像装置を用いることで、当該固体撮像装置ではウインドウ切り出し処理を行う際に、切り出し単位が複数列単位の倍数に制約されることなく、複数列単位をまたぐ列アドレス単位で切り出しを行うことができるために、複数列単位よりも細かい単位でのウインドウ切り出しを実現できる利点がある。

また、先述した実施形態に係る固体撮像装置では、逆順方向走査にてウインドウ切り出し処理を行う場合であっても、画素配列に対して走査順に画素データを並列出力できることから、デバイス外部で信号の順番を画素配列に対応して並び替える処理を行わなくて済むために、カメラ信号処理回路４３の負担を軽減できるとともに、カメラ信号処理回路４３の構成の簡略化を図ることができる利点もある。

本発明の一実施形態に係る固体撮像装置を示す概略構成図である。 セレクタ部の具体的な構成の一例を示すブロック図である。 オプティカルブラック領域を含む画素アレイ部の構成の一例を示すイメージ図である。 オプティカルブラック領域の画素の信号を読み出した対応した構成の要部を示すブロック図である。 本発明に係る撮像装置の構成の一例を示すブロック図である。

符号の説明

１１…画素アレイ部、１１Ａ…有効画素領域、１１Ｂ…オプティカルブラック領域、１２…列走査回路、１３…カラム信号処理回路、１４…列走査回路、１５（１５−１〜１５−４）…バスライン、１６…保持回路、１７…セレクタ部、１７Ａ…昇順用のセレクタ群、１７Ｂ…逆順用のセレクタ群、１７Ｃ…切替えスイッチ、１８…半導体基板、２０…画素、３０…アドレス制御回路

Claims (6)

1. 光電変換素子を含む画素が行列状に２次元配置されてなる画素アレイ部を有し、前記画素アレイ部の各画素から読み出した信号を複数列単位で並列に出力する固体撮像装置であって、
   前記画素アレイ部の特定の領域から各画素の信号を読み出すウインドウ切り出しを行う制御手段と、
   前記制御手段によって前記複数列単位をまたぐ列アドレス単位でウインドウ切り出しを行うときに、今回の列アドレス単位で画素から読み出された信号と前回の列アドレス単位で画素から読み出された信号とを保持し、この保持した今回の列アドレス単位および前回の列アドレス単位の各信号の中から前記複数列単位で連続する信号を選択して出力する選択手段と
   を備えたことを特徴とする固体撮像装置。
2. 前記選択手段は、前記画素アレイ部および前記制御手段と同じ半導体基板上に搭載されている
   ことを特徴とする請求項１記載の固体撮像装置。
3. 前記選択手段は、昇順方向走査および逆順方向走査のいずれの場合にも、前記画素アレイ部の画素配列に対して走査順に画素の信号を並列出力する
   ことを特徴とする請求項１記載の固体撮像装置。
4. 前記画素アレイ部内の遮光されたオプティカルブラック領域内の画素からの信号の読み出しであるか、前記オプティカルブラック領域外の画素からの信号の読み出しであるかを判別する判別手段を有し、
   前記制御手段は、前記判別手段の判別結果を受けて前記ウインドウ切り出しを行う
   ことを特徴とする請求項１記載の固体撮像装置。
5. 光電変換素子を含む画素が行列状に２次元配置されてなる画素アレイ部を有し、前記画素アレイ部の各画素から読み出した信号を複数列単位で並列に出力する固体撮像装置の駆動方法であって、
   前記画素アレイ部の特定の領域から各画素の信号を読み出すウインドウ切り出しを前記複数列単位をまたぐ列アドレス単位で行うときに、今回の列アドレス単位で画素から読み出された信号と前回の列アドレス単位で画素から読み出された信号とを保持し、この保持した今回の列アドレス単位および前回の列アドレス単位の各信号の中から前記複数列単位で連続する信号を選択して出力する
   ことを特徴とする固体撮像装置の駆動方法。
6. 光電変換素子を含む画素が行列状に２次元配置されてなる画素アレイ部を有し、前記画素アレイ部の各画素から読み出した信号を複数列単位で並列に出力する固体撮像装置と、
   被写体からの光を前記固体撮像装置の撮像面上に導く光学系とを具備し、
   前記固体撮像装置は、
   前記画素アレイ部の特定の領域から各画素の信号を読み出すウインドウ切り出しを行う制御手段と、
   前記制御手段によって前記複数列単位をまたぐ列アドレス単位でウインドウ切り出しを行うときに、今回の列アドレス単位で画素から読み出された信号と前回の列アドレス単位で画素から読み出された信号とを保持し、この保持した今回の列アドレス単位および前回の列アドレス単位の各信号の中から前記複数列単位で連続する信号を選択して出力する選択手段とを備えた
   ことを特徴とする撮像装置。

Images