JP4319326B2 - デマルチプレックシング技法を用いた高周波復元器及びこれを用いた半導体装置 - Google Patents

デマルチプレックシング技法を用いた高周波復元器及びこれを用いた半導体装置 Download PDF

Info

Publication number
JP4319326B2
JP4319326B2 JP2000133970A JP2000133970A JP4319326B2 JP 4319326 B2 JP4319326 B2 JP 4319326B2 JP 2000133970 A JP2000133970 A JP 2000133970A JP 2000133970 A JP2000133970 A JP 2000133970A JP 4319326 B2 JP4319326 B2 JP 4319326B2
Authority
JP
Japan
Prior art keywords
current
output
input data
circuit
restoration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000133970A
Other languages
English (en)
Other versions
JP2000358075A (ja
Inventor
載潤 沈
鴻濬 朴
秀仁 趙
禎培 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2000358075A publication Critical patent/JP2000358075A/ja
Application granted granted Critical
Publication of JP4319326B2 publication Critical patent/JP4319326B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222Clock generating, synchronizing or distributing circuits within memory device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/01Equalisers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置に係り、特にデマルチプレックシング技法を用いた高周波復元器及びこれを用いた半導体装置に関する。
【0002】
【従来の技術】
中央演算処理装置(CPU)のクロック周波数が大きく増えるにつれてシステムが要求するメモリ装置の帯域幅も増えるべきで、メモリ装置の帯域幅を増やすために同期式DRAM(SDRAM)が開発された。また半導体装置の製造工程が発展されるにつれてシステムの動作性能は半導体装置自体の動作速度により制限されるよりは、半導体装置と半導体装置との間、例えばDRAMと中央演算処理装置との間のデータ伝送速度により制限される。
【0003】
従ってDRAMと中央演算処理装置との間の高速インタフェースのためにSSTL(Stub Series-terminated Transceiver Logic)方式のJEDEC標準が提案された。前記SSTL方式は従来のLVTTL(Low Voltage TTL)方式を使用する場合に発生する反射波を減らすために伝送線、即ち、バス(Bus)を整合することによって速度を向上させる。しかし前記SSTL方式は整合に必要な抵抗が存在するため、電力消耗を増やしまた高速中央演算処理装置とのデータ処理を隘路(bottle neck)現象なしに処理するには難しさがある。
【0004】
それで近来にDRAMと中央演算処理装置との間のデータ伝送速度を高速化するために、DRAMの入出力回路及びバスシステムを設計変更したRAMバス方式が提案された。しかし前記RAMバス方式では、バスに連結されるDRAMが多くなるほどバスの寄生負荷が増加し、これにより帯域幅が制限されることによって伝送速度が制限されデータの高周波成分が損失される。このような短所を改善するためにデータの損失された高周波成分を受信側で復元する方法が提案された。
図1は従来の技術に係る高周波復元装置の概略的なブロック図で、図2は図1に示した従来の技術に係る高周波復元装置を説明するためのチャンネルの信号応答特性を示すグラフである。
【0005】
図1を参照すれば、前記従来の技術に係る高周波復元装置は、周波数帯域が制限されたチャンネル、即ち、バスを通じて伝送された現在の入力データVinを受けるための入力端11、損失された高周波成分が復元された出力データDinを出力するための出力端12、以前の入力データを得るための複数個の遅延器13乃至16、前記以前の入力データの干渉信号a1乃至a4による変動値を求めるための複数個の乗算器17乃至20、前記現在の入力データVinから前記以前の入力データの干渉信号a1乃至a4による変動値を全て引くための加算器21、及び前記加算器21の出力信号を所定値と比較するための電圧比較器22を含んで構成される。
【0006】
さらに説明すれば、図2に示したように所定のパルス信号IPが周波数帯域が制限されたチャンネルを通じて伝送されて前記入力端11に入力される場合、前記入力端を通じて入力される現在の入力データVinには多くの応答が含まれている。即ち、一周期T後に前記入力データVinのレベルが"1"の場合"1"の影響が含まれ続くが、2T後には干渉信号a1が含まれ、3T後には干渉信号a2が含まれ、4T後には干渉信号a3が含まれ、5T後には干渉信号a4が含まれる。これにより前記干渉信号a1乃至a4は次の入力データに影響を及ぼし、入力データの高周波成分が損失される。従って前記干渉信号による影響を除去してこそ前記次の入力データの正確な決定ができ、高周波成分が復元できる。
【0007】
従って前記従来の技術に係る高周波復元装置では、前記遅延器13乃至16を用いて以前の入力データを得た後、前記乗算器17乃至20を用いて前記以前の入力データ、即ち前記遅延器13乃至16の出力信号に前記以前の入力データの干渉信号a1乃至a4をかけることによって前記干渉信号a1乃至a4による変動値を求める。次に、前記加算器21を用いて前記現在の入力データVinから前記以前の入力データの干渉信号a1乃至a4による変動値、即ち、前記乗算器17乃至20の出力信号を全て引くことによって前記干渉信号による影響を全て除去する。これにより前記現在の入力データVinの損失された高周波成分が復元され、高周波成分が復元された前記出力データDinが前記電圧比較器22から出力される。
【0008】
しかし前記従来技術に係る高周波復元装置及び方法では、高周波成分を復元するために割当てられる時間が入力データの周期と同一である。従ってデータ伝送速度が増加して入力データの周期が短くなる場合、高周波成分を復元するために割当てられる時間がやはり短くなり、これにより速い伝送速度では損失された高周波成分が正確に復元できなくなる短所がある。また前記従来の技術に係る高周波復元装置及び方法では、前記のような短所を乗り越えるために、図1に示したような回路をいくつ並列に並べて入力データを処理するデマルチプレックシング技法を適用できない短所がある。
【0009】
【発明が解決しようとする課題】
従って本発明が解決しようとする技術的課題は、損失された高周波成分を復元するために充分な時間を割当てることができ、デマルチプレックシング技法を適用して速いデータ伝送速度でも損失された高周波成分を正確に復元できる高周波復元器を提供することにある。
本発明が解決しようとする他の技術的課題は、速いデータ伝送速度でも損失された高周波成分を正確に復元してチップとチップとの間の高速データ伝送を遂行できる半導体装置を提供することにある。
【0010】
【課題を解決するための手段】
前記技術的な課題を達成するために、複数個の復元クロックに応答して、入力データをお互い前記入力データの周期だけの時間差を有する複数個の入力データにデマルチプレックシングし、前記複数個のデマルチプレクスされた入力データの各々に対して損失された高周波成分を復元して出力する復元回路と、前記復元クロックに応答して、前記復元回路の複数個の出力データをマルチプレックシングして順次に一つずつ出力するマルチプレクサとを具備することを特徴とする高周波復元器が提供される。
【0011】
望ましい実施形態によれば、前記復元回路はデマルチプレクサと複数個の単位復元回路とを具備する。前記デマルチプレクサは、前記復元クロックに応答して前記入力データをお互い前記周期だけの時間差を有する前記複数個の入力データにデマルチプレックシングする。前記各々の単位復元回路は、前記複数個の入力データ中現在の入力データと前記一周期時間以前の入力データを受けて前記現在の入力データの損失された高周波成分を復元し、復元された入力データを対応される復元クロックに応答して出力データとして出力する。
【0012】
前記単位復元回路は、前記現在の入力データと前記以前の入力データを受けて前記現在の入力データの損失された高周波成分を復元する復元セルと、前記対応される復元クロックに応答して前記復元セルの出力を貯蔵し増幅して前記出力データを出力するラッチ回路とを具備する。
【0013】
前記復元セルは、電流ソース、補償用電流ソース、第1電流増幅回路、第2電流増幅回路、第1電流出力トランジスタ及び第2電流出力トランジスタを具備する。前記第1電流増幅回路は、前記現在の入力データと基準電圧に応答して、前記電流ソースから供給される電流を増幅する。前記第2電流増幅回路は、前記以前の入力データと前記基準電圧に応答して、前記補償用電流ソースから供給される電流を増幅する。前記第1電流出力トランジスタは、前記第1電流増幅回路の一側出力端子と前記第2電流増幅回路の一側出力端子に共通接続され、この二つの出力端子から出力される電流の差に比例する電流を出力する。前記第2電流出力トランジスタは、記第1電流増幅回路の他側出力端子と前記第2電流増幅回路の他側出力端子に共通接続され、この二つの出力端子から出力される電流の差に比例する電流を出力する。
【0014】
前記他の技術的な課題を達成するために、第1システムクロックを受けて前記第1システムクロックの周波数のn(nは整数)倍の周波数を有する出力クロックを発生する出力クロック発生器と、出力データを前記出力クロックに同期させて入出力端子を通じて出力する出力ドライバーと、第2システムクロックを受けて周波数が前記第2システムクロックの周波数と同一で位相が相異なる複数個の復元クロックを発生する復元クロック発生器と、前記復元クロックに応答して、前記入力データをお互い前記入力データの周期だけの時間差を有する複数個の入力データにデマルチプレックシングし、前記複数個のデマルチプレクスされた入力データの各々に対して損失された高周波成分を復元して出力する復元回路と、前記復元クロックに応答して、前記復元回路の複数個の出力データをマルチプレックシングして順次に一つずつ出力するマルチプレクサとを具備することを特徴とする半導体装置が提供される。前記出力クロック発生器及び前記復元クロック発生器は位相同期ループ回路で構成される
【0015】
望ましい実施形態によれば、前記復元回路は、デマルチプレクサと複数個の単位復元回路とを具備する。前記デマルチプレクサは、前記復元クロックに応答して前記入力データをお互い前記入力データの周期だけの時間差を有する複数個の入力データにデマルチプレックシングする。前記各々の単位復元回路は、前記複数個の入力データ中現在の入力データと前記一周期時間以前の入力データを受けて前記現在の入力データの損失された高周波成分を復元し、復元された入力データを対応される復元クロックに応答して出力データとして出力する
【0016】
前記単位復元回路は、前記現在の入力データと前記以前の入力データを受けて前記現在の入力データの損失された高周波成分を復元する復元セルと、前記対応される復元クロックに応答して前記復元セルの出力を貯蔵し増幅して前記出力データを出力するラッチ回路とを具備する。
【0017】
前記復元セルは、電流ソース、補償用電流ソース、第1電流増幅回路、第2電流増幅回路、第1電流出力トランジスタ及び第2電流出力トランジスタを具備する。前記第1電流増幅回路は、前記現在の入力データと基準電圧に応答して、前記電流ソースから供給される電流を増幅する。前記第2電流増幅回路は、前記以前の入力データと前記基準電圧に応答して、前記補償用電流ソースから供給される電流を増幅する。前記第1電流出力トランジスタは、前記第1電流増幅回路の一側出力端子と前記第2電流増幅回路の一側出力端子に共通接続され、この二つの出力端子から出力される電流の差に比例する電流を出力する。前記第2電流出力トランジスタは、記第1電流増幅回路の他側出力端子と前記第2電流増幅回路の他側出力端子に共通接続され、この二つの出力端子から出力される電流の差に比例する電流を出力する。
【0018】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施形態を詳細に説明する。しかし、本発明の実施形態は色々な他の形態に変形でき、本発明の範囲が後で説明する実施形態に限定されることと解釈されてはいけない。本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面上で同じ参照符号及び参照番号は同じ要素を示す。
【0019】
図3は本発明に係る高周波復元装置の概略的なブロック図である。
図3を参照すれば、前記本発明に係る高周波復元装置は、入力端31、出力端32、遅延器33、乗算器34、加算器35及び電圧比較器36を具備する。
前記入力端31は周波数帯域が制限されたチャンネル、即ち、バスを通じて伝送された現在の入力データVin(n)を受け入れる。前記遅延器33は前記現在の入力データVin(n)をこの周期Tだけ遅延して以前の入力データを求め、前記乗算器34は前記以前の入力データ、即ち、前記遅延器33の出力信号と前記以前の入力データの干渉信号xをかけて前記干渉信号による変動値を求める。前記加算器35は前記干渉信号xによる影響を除去するために、前記現在の入力データVin(n)から前記変動値、即ち、前記乗算器34の出力信号を引く。また前記電圧比較器36は、前記加算器35の出力信号を所定値と比較して高周波成分が復元された現在のデータを決定し出力データDinを発生する。前記出力データDinは前記出力端32を通して出力される。
【0020】
図4は、図3に示した本発明に係る高周波復元装置を説明するためのチャンネルの信号応答特性を示すグラフである。図4を参照して図3に示した高周波復元装置の動作をさらに説明する。
所定のパルス信号IPが周波数帯域が制限されたチャンネル、即ちバスを通じて伝送されて前記入力端31に入力される場合、前記入力端を通じて入力される現在の入力データVin(n)には以前の入力データVin(n-1)の干渉信号xが含まれている。即ち、一周期T後に以前の入力データがVin(T)の場合、前記以前の入力データの影響、即ちx・Vin(T)が2T後に残っている。これによって前記干渉信号xは、次に入力されるデータ、即ち、前記現在の入力データVin(n)に影響を及ぼして前記現在の入力データVin(n)の高周波成分が損失される。従って前記以前の入力データVin(n-1)の干渉信号xによる影響を除去してこそ、次に入力されるデータ、即ち、前記現在の入力データVin(n)の正確な決定ができ、この高周波成分が復元できる。
【0021】
従って前記本発明に係る高周波復元装置では、前記遅延器33を用いて前記現在の入力データVin(n)をこの周期Tだけ遅延して以前の入力データを求めた後、前記乗算器34を用いて前記以前の入力データ、即ち、前記遅延器33の出力信号と前記以前の入力データの干渉信号xをかけて前記干渉信号による変動値を求める。次に、前記加算器35を用いて前記現在の入力データVin(n)から前記変動値、即ち前記乗算器34の出力信号を引くことによって前記干渉信号(x)による影響を除去する。これにより前記現在の入力データVin(n)の損失された高周波成分が復元される。
【0022】
図5は、図3に示した本発明に係る高周波復元装置を用いた入力信号の復元例を示す。ここでIPは、前記周波数帯域が制限されたチャンネルを通じて伝送される前の信号を示し、Vinは前記信号IPが前記周波数帯域が制限されたチャンネルを通じて伝送されて前記入力端を通じて入力される信号、即ち、高周波成分が損失された前記入力データを示す。IFは、前記Vinに以前データの干渉信号(点線)を共に示す場合を示す。また前記Vinに示された点は、前記高周波復元装置を通じて復元された結果データを示す。
【0023】
図6は、図3に示した高周波復元装置の概念を用いた本発明に係る半導体装置の入出力部分のブロック図である。前記入出力部分はDRAM及び中央演算処理装置に含まれうる。
図6を参照すれば、前記本発明に係る半導体装置は、出力クロック発生器61と、出力ドライバー62と、復元クロック発生器63と、高周波復元器64及び内部クロック発生器65とを具備する。
【0024】
前記出力クロック発生器61は、データ出力時前記半導体装置の外部から印加される第1システムクロックClk_outを受けて前記第1システムクロックClk_outの周波数のn(nは整数)倍の周波数を有する出力クロックOclkを発生する。前記出力ドライバー62は、データ出力時前記半導体装置の内部から伝送された出力データDoutを前記出力クロックOclkに同期させて入出力端子In/Outを通じて出力する。
【0025】
また前記復元クロック発生器63は、データ入力時前記半導体装置の外部から印加される第2システムクロックClk_inを受けて、周波数が前記第2システムクロックClk_inの周波数と同一で位相が相異なる、即ち45゜ずつの位相差を有する複数個の復元クロック(Φ1乃至Φ4、/Φ1乃至/Φ4)を発生する。図6には8個の復元クロックが発生する場合が示されている。前記高周波復元器64は、前記復元クロック(Φ1乃至Φ4、/Φ1乃至/Φ4)に応答して、前記入出力端子In/Outを通じて入力される入力データの高周波成分を復元させて出力する。
【0026】
特に前記高周波復元器64は復元回路64aとマルチプレクサ64bを含んで構成される。前記復元回路64aは、前記8個の復元クロック(Φ1乃至Φ4、/Φ1乃至/Φ4)に応答して、前記入出力端子In/Outを通じて入力される前記入力データをお互い前記入力データの周期だけの時間差を有する8個の入力データにデマルチプレックシングし、前記8個のデマルチプレクスされた入力データの各々に対して損失された高周波成分を復元して出力する。また前記マルチプレクサ64bは、前記復元クロック(Φ1乃至Φ4、/Φ1乃至/Φ4)に応答して、前記復元回路64aの8個の出力データをデマルチプレックシングして順次に一つずつ出力する。前記マルチプレクサ64bの出力Dinは前記半導体装置内部に伝送される。
【0027】
また前記内部クロック発生器65は、前記復元クロック(Φ1乃至Φ4、/Φ1乃至/Φ4)中一つを受けてこの周波数のn(nは整数)倍の周波数を有する内部クロックPclkを発生し、前記内部クロックPclkは前記半導体集積回路の内部回路に使われる。
一方、前記出力クロック発生器61、前記復元クロック発生器63及び前記内部クロック発生器65は、通常の位相同期ループ(Phase Locked Loop)回路で構成される。
【0028】
図7は、図6に示した復元回路の詳細ブロック図である。
図7を参照すれば、前記復元回路は、デマルチプレクサ71と8個の単位復元回路73a乃至73hとを具備する。
前記デマルチプレクサ71は、前記8個の復元クロック(Φ1乃至Φ4、/Φ1乃至/Φ4)に応答して、前記入出力端子In/Outを通じて入力される入力データVinをお互い前記入力データVinの周期だけの時間差を有する8個の入力データVin1乃至Vin8にデマルチプレックシングする。前記デマルチプレクサ71は、前記入力データVinと前記デマルチプレクスされた各入力データVin1乃至Vin8との間に2個ずつのスイッチングNMOSトランジスタを具備し、全体的に16個のスイッチングNMOSトランジスタT1乃至T16を含んで構成される。
【0029】
前記単位復元回路73a乃至73hは、各々前記8個の入力データVin1乃至Vin8中現在の入力データVin(n)とこの一周期時間以前の入力データVin(n-1)を受けて現在の入力データVin(n)の損失された高周波成分を復元し、復元された入力データを対応される復元クロックに応答して出力データO+、O-として出力する。例えば前記単位復元回路73aは、入力データVin2を現在の入力データVin(n)として受け、入力データVin1を以前の入力データVin(n-1)として受けて前記入力データVin2の損失された高周波成分を復元し、復元された入力データを対応される復元クロック/Φ4に応答して出力データa、/aとして出力する。前記単位復元回路73b乃至73hも前述した前記単位復元回路73aの動作と同一に動作する。
【0030】
さらに説明すれば、前記入出力端子In/Outを通じて所定の伝送速度、例えば1Gb/s(Giga bit per second)の入力データVinが入力されれば、前記8個の単位復元回路73a乃至73hが前記入力データVinの周期、即ち1ns(Nano Second)だけの時間差を有する8個の125Mhz復元クロック(Φ1乃至Φ4、/Φ1乃至/Φ4)により順次に動作されて各々の出力データを出力する。そして前記単位復元回路73a乃至73hの出力データa、/a乃至h、/hは図6に示した前記マルチプレクサ64bを通じて1Gb/sのシリアルデータに変換されて一つずつ出力される。
【0031】
図8は、図7に示した単位復元回路の詳細回路図である。
図8を参照すれば、前記単位復元回路は、前記現在の入力データVin(n)と前記以前の入力データVin(n-1)を受けて前記現在の入力データの損失された高周波成分を復元する復元セル81と、対応される復元クロックΦに応答して前記復元セル81の出力電圧Vo-、Vo+を貯蔵し増幅して出力データO-、O+を出力するラッチ回路83を具備する。
前記復元セル81は、電流ソースm5、補償用電流ソースm6、第1電流増幅回路81a、第2電流増幅回路81b、第1電流出力トランジスタm7及び第2電流出力トランジスタm8を含んで構成される。
【0032】
前記電流ソースm5は、ソースに電源電圧VDDが印加されゲートに制御信号Vbが印加され、ドレインが前記第1電流増幅回路81aに接続されるPMOSトランジスタで構成される。また前記補償用電流ソースm6は、ソースに電源電圧VDDが印加されゲートに前記制御信号Vbが印加され、ドレインが前記第2電流増幅回路81bに接続されるPMOSトランジスタで構成される。特に前記電流ソースm5には電流Iが流れ、前記補償用電流ソースm6には電流xIが流れるように設計し、前記xは図3及び図4に示した以前の入力データVin(n-1)の干渉信号xと同じ大きさを有するように設計する。
【0033】
前記第1電流増幅回路81aは、前記現在の入力データVin(n)と基準電圧Vrefに応答して、前記電流ソースm5から供給される電流Iを増幅する。前記第1電流増幅回路81aは、ソースが前記電流ソースm5に接続されゲートに前記現在の入力データVin(n)が印加され、ドレインが前記第1電流出力トランジスタm7に接続されるPMOSトランジスタm1と、ソースが前記電流ソースm5に接続されゲートに前記基準電圧Vrefが印加され、ドレインが前記第2電流出力トランジスタm8に接続されるPMOSトランジスタm2を含んで構成される。
【0034】
また前記第2電流増幅回路81bは、前記以前の入力データVin(n-1)と前記基準電圧Vrefに応答して、前記補償用電流ソースm6から供給される電流xIを増幅する。前記第2電流増幅回路81bは、ソースが前記補償用電流ソースm6に接続されゲートに前記以前の入力データVin(n-1)が印加され、ドレインが前記第2電流出力トランジスタm8に接続されるPMOSトランジスタm4と、ソースが前記補償用電流ソースm6に接続されゲートに前記基準電圧Vrefが印加され、ドレインが前記第1電流出力トランジスタm7に接続されるPMOSトランジスタm3を含んで構成される。
【0035】
前記第1電流出力トランジスタm7は、ドレインとゲートが前記第1電流増幅回路81aの前記PMOSトランジスタm1のドレイン及び前記第2電流増幅回路81bの前記PMOSトランジスタm3のドレインに共通接続され、ソースが接地VSSされるNMOSトランジスタを含んで構成される。前記第1電流出力トランジスタm7は、前記PMOSトランジスタm1のドレインに流れる電流と前記PMOSトランジスタm4のドレインに流れる電流との差に比例する電流を出力し、これに対応される出力電圧Vo-を出力する。
【0036】
前記第2電流出力トランジスタm8は、ドレインとゲートが前記第1電流増幅回路81aの前記PMOSトランジスタm2のドレイン及び前記第2電流増幅回路81bの前記PMOSトランジスタm4のドレインに共通接続され、ソースが接地VSSされるNMOSトランジスタを含んで構成される。前記第2電流出力トランジスタm8は、前記PMOSトランジスタm2のドレインに流れる電流と前記PMOSトランジスタm3のドレインに流れる電流との差に比例する電流を出力し、これに対応される出力電圧Vo+を出力する。
【0037】
前記ラッチ回路83は、前記対応される復元クロックΦに応答して前記復元セルの出力電圧Vo-、Vo+をゲートする第1スイッチング部83a、前記第1スイッチング部83aを通じて伝えられた前記復元セルの出力Vo-、Vo+を増幅し貯蔵する第1ラッチ83b、前記復元クロックの反転クロック/Φに応答して前記第1ラッチ83bの出力をゲートする第2スイッチング部83c、前記第2スイッチング部83cを通じて伝えられた前記第1ラッチの出力を増幅し貯蔵し前記出力データO-、O+を出力する第2ラッチ83d、前記第2スイッチング部83cの出力端を等化させる等化用PMOSトランジスタm17を含んで構成される。
【0038】
前記第1スイッチング部83aはNMOSトランジスタm9、m10を含んで構成され、前記第1ラッチ83bはNMOSトランジスタm11乃至m14を含んで構成される。前記第2スイッチング部83cはNMOSトランジスタm15、m16を含んで構成され、前記第2ラッチ83dはPMOSトランジスタm18、m19を含んで構成される。
図8を参照して前記単位復元回路の動作をさらに説明すれば次の通りである。前記基準電圧Vrefが0ボルトと仮定すれば、前記第2電流出力トランジスタm8のドレインに流れる電流Id8は次の式(1)で表現される。
【0039】
Id8=gm2・Vin(n)−gm4・Vin(n−1) … (1)
ここでgm2は前記PMOSトランジスタm2のトランスコンダクタンスを示し、前記gm4は前記PMOSトランジスタm4のトランスコンダクタンスを示す。ところが前記gm4の大きさがx・gm2の大きさと同じく設計すれば、前記式(1)は次の式(2)で表現される。
【0040】
Id8=gm2{Vin(n)−x・Vin(n−1) …(2)
ここで前記xは前記以前の入力データVin(n-1)の干渉信号と同じ大きさを有する。
従って前記現在の入力データVin(n)から前記以前の入力データVin(n-1)のx倍だけを引いた値に比例する電流が前記第2電流出力トランジスタm8に流れる。ところが前記単位復元回路は完全差動形態で構成されているので、前記第1電流出力トランジスタm7には前記第2電流出力トランジスタm8の電流と反対方向で同じ大きさの電流が流れる。結局前記第1電流出力トランジスタm7のドレインと前記第2電流出力トランジスタm8のドレインには差動出力電圧のVo-とVo+が示される。前記出力電圧Vo-、Vo+は電圧レベルが制限されているので、前記ラッチ回路83によりCMOSレベルに変換されて変換された出力データO-、O+が最終出力される。
【0041】
参考で図9に、図7に示した単位復元回路中一番上に位置する単位復元回路73aの動作タイミング図を示した。
図10は、図6に示したマルチプレクサの詳細回路図である。
図10を参照すれば、前記マルチプレクサは、出力Dinと前記各単位復元回路の出力データa乃至hとの間に各々2個ずつ直列連結される16個のスイッチングNMOSトランジスタT20乃至T35と、前記出力Dinの相補出力/Dinと前記各単位復元回路の相補出力データ/a乃至/hとの間に2個ずつ直列連結される16個のスイッチングNMOSトランジスタT36乃至T51、プレチャージPMOSトランジスタP1、P2を含んで構成される。
【0042】
前記マルチプレクサは、前記復元クロックΦ1乃至Φ4、/Φ1乃至/Φ4に応答して、前記出力データa乃至h及び相補出力データ/a乃至/hをマルチプレックシングして各々前記出力Din及び相補出力/Dinとして順次に一つずつ出力する。前記出力Din及び相補出力/Dinは前記半導体装置内部に伝送される。
図11は、図6の本発明に係る半導体装置の効果を検証するための模擬実験回路図である。
【0043】
図11を参照すれば、一つの中央演算処理装置111と32個のDRAM112乃至11nがデータバスDATAとクロックバスCLKに連結されていて、これらは図6に示した入出力部分を含む。模擬実験時前記中央演算処理装置111が前記データバスDATAにデータを出力し、このデータは前記データバスDATAを通じて伝送あれ、前記DRAM112乃至11n中一番最後に位置するDRAM11nが伝送されたデータを受け入れるようにした。ここで前記DRAMの入出力ピンを4pFのキャパシタンスと5nHのインダクタンスを有する負荷でモデリングしたし、整合抵抗R0は50Ωに仮定した。Z0及びZ1は前記データバスDATAとクロックバスCLKの特性インピーダンスを示す。
【0044】
図12は、0.35μm CMOS常用工程パラメータを用いて本発明に係る半導体装置を設計して図11に示した回路に従って模擬実験した結果である。図12(a)は、前記中央演算処理装置111が1Gb/sのデータ伝送速度で前記データバスDATAを通じてデータを伝送する時前記データバスDATA上のデータの波形図を示し、図12(b)は前記DRAM11nで復元された結果の波形図を示す。
図12(a)を参照すれば、データバスDATA上のデータは前記データバスDATAの負荷によって高周波成分が損失されたことが分かり、図12(b)を参照すれば、損失された高周波成分が受信側の前記DRAM11nで正確に復元されたことが分かる。
【0045】
【発明の効果】
前述したように本発明に係る高周波復元器は、複数個の復元クロックに応答して、入出力端子を通じて入力される入力データをお互い前記入力データの周期だけの時間差を有する複数個の入力データにデマルチプレックシングし、前記デマルチプレクスされた入力データの各々に対して損失されたデータ成分を復元した後、復元された複数個の出力データをマルチプレックシングして順次に一つずつ出力する。従って本発明に係る高周波復元器では、データ伝送速度が速くなって入力データの周期が短くなっても損失された高周波成分を復元するために充分な時間が割当てられうる。従って本発明に係る高周波復元器は、速いデータ伝送速度でも損失された高周波成分を正確に復元できる長所があり、前記高周波復元器を具備する本発明に係る半導体装置は、速いデータ伝送速度でも損失された高周波成分を正確に復元してチップとチップとの高速データ伝送を遂行できる長所がある。
【図面の簡単な説明】
【図1】 従来の技術に係る高周波復元装置の概略的なブロック図である。
【図2】 図1に示した従来の技術に係る高周波復元装置を説明するためのチャンネルの信号応答特性を示すグラフである。
【図3】 本発明に係る高周波復元装置の概略的なブロック図である。
【図4】 図3に示した本発明に係る高周波復元装置を説明するためのチャンネルの信号応答特性を示すグラフである。
【図5】 図3に示した本発明に係る高周波復元装置を用いた入力信号の復元例を示す。
【図6】 図3に示した高周波復元装置の概念を用いた本発明に係る半導体装置の入出力部分のブロック図である。
【図7】 図6に示した復元回路の詳細ブロック図である。
【図8】 図7に示した単位復元回路の詳細回路図である。
【図9】 図7に示した単位復元回路中一番上に位置する単位復元回路の動作タイミング図である。
【図10】 図6に示したマルチプレクサの詳細回路図である。
【図11】 図6の本発明に係る半導体装置の効果を検証するための模擬実験回路図である。
【図12】 0.35mm CMOS常用工程パラメータを用いて本発明に係る半導体装置を設計して図11に示した回路に従って模擬実験した結果である。
【符号の説明】
61…出力クロック発生器
62…出力ドライバー
63…復元クロック発生器
64…高周波復元器
64a…復元回路
64b…マルチプレクサ
65…内部クロック発生器

Claims (19)

  1. 第1システムクロックを受けて前記第1システムクロックの周波数のn(nは整数)倍の周波数を有する出力クロックを発生する出力クロック発生器と、
    出力データを前記出力クロックに同期させて入出力端子を通じて出力する出力ドライバーと、
    第2システムクロックを受けて周波数が前記第2システムクロックの周波数と同一で位相が相異なる複数個の復元クロックを発生する復元クロック発生器と、
    前記復元クロックに応答して、前記入力データをお互い前記入力データの周期だけの時間差を有する複数個の入力データにデマルチプレックシングし、前記複数個のデマルチプレクスされた入力データの各々に対して損失された高周波成分を復元して出力する復元回路と、
    前記復元クロックに応答して、前記復元回路の複数個の出力データをマルチプレックシングして順次に一つずつ出力するマルチプレクサと
    を具備することを特徴とする半導体装置。
  2. 前記出力クロック発生器は位相同期ループ回路で構成されることを特徴とする請求項1に記載の半導体装置。
  3. 前記復元クロック発生器は位相同期ループ回路で構成されることを特徴とする請求項1に記載の半導体装置。
  4. 前記復元回路は、
    前記復元クロックに応答して前記入力データをお互い前記周期だけの時間差を有する前記複数個の入力データにデマルチプレックシングするデマルチプレクサと、
    各々前記複数個の入力データ中現在の入力データと前記一周期時間以前の入力データを受けて前記現在の入力データの損失された高周波成分を復元し、復元された入力データを対応される復元クロックに応答して出力データとして出力する複数個の単位復元回路と
    を具備することを特徴とする請求項に記載の半導体装置。
  5. 前記単位復元回路は、
    前記現在の入力データと前記以前の入力データを受けて前記現在の入力データの損失された高周波成分を復元する復元セルと、
    前記対応される復元クロックに応答して前記復元セルの出力を貯蔵し増幅して前記出力データを出力するラッチ回路と
    を具備することを特徴とする請求項に記載の半導体装置。
  6. 前記復元セルは、
    電流ソースと、
    補償用電流ソースと、
    前記現在の入力データと基準電圧に応答して、前記電流ソースから供給される電流を増幅する第1電流増幅回路と、
    前記以前の入力データと前記基準電圧に応答して、前記補償用電流ソースから供給される電流を増幅する第2電流増幅回路と、
    前記第1電流増幅回路の一側出力端子と前記第2電流増幅回路の一側出力端子に共通接続され、この二つの出力端子から出力される電流の差に比例する電流を出力する第1電流出力トランジスタと、
    前記第1電流増幅回路の他側出力端子と前記第2電流増幅回路の他側出力端子に共通接続され、この二つの出力端子から出力される電流の差に比例する電流を出力する第2電流出力トランジスタと
    を具備することを特徴とする請求項に記載の半導体装置。
  7. 前記ラッチ回路は、
    前記対応される復元クロックに応答して前記復元セルの出力をゲートする第1スイッチング部と、
    前記第1スイッチング部を通じて伝えられた前記復元セルの出力を増幅し貯蔵する第1ラッチと、
    前記復元クロックの反転クロックに応答して前記第1ラッチの出力をゲートする第2スイッチング部と、
    前記第2スイッチング部を通じて伝えられた前記第1ラッチの出力を増幅し貯蔵し前記出力データを出力する第2ラッチと
    を具備することを特徴とする請求項に記載の半導体装置。
  8. 複数個の復元クロックに応答して、入力データをお互い前記入力データの周期だけの時間差を有する複数個の入力データにデマルチプレックシングし、前記複数個のデマルチプレクスされた入力データの各々に対して損失された高周波成分を復元して出力する復元回路と
    前記復元クロックに応答して、前記復元回路の複数個の出力データをマルチプレックシングして順次に一つずつ出力するマルチプレクサと
    を具備することを特徴とする高周波復元器。
  9. 前記復元回路は、
    前記復元クロックに応答して前記入力データをお互い前記周期だけの時間差を有する前記複数個の入力データにデマルチプレックシングするデマルチプレクサと、
    各々前記複数個の入力データ中現在の入力データと前記一周期時間以前の入力データを受けて前記現在の入力データの損失された高周波成分を復元し、復元された入力データを対応される復元クロックに応答して出力データとして出力する複数個の単位復元回路と
    を具備することを特徴とする請求項に記載の高周波復元器。
  10. 前記単位復元回路は、
    前記現在の入力データと前記以前の入力データを受けて前記現在の入力データの損失された高周波成分を復元する復元セルと、
    前記対応される復元クロックに応答して前記復元セルの出力を貯蔵し増幅して前記出力データを出力するラッチ回路と
    を具備することを特徴とする請求項に記載の高周波復元器。
  11. 前記復元セルは、
    電流ソースと、
    補償用電流ソースと、
    前記現在の入力データと基準電圧に応答して、前記電流ソースから供給される電流を増幅する第1電流増幅回路と、
    前記以前の入力データと前記基準電圧に応答して、前記補償用電流ソースから供給される電流を増幅する第2電流増幅回路と、
    前記第1電流増幅回路の一側出力端子と前記第2電流増幅回路の一側出力端子に共通接続され、この二つの出力端子から出力される電流の差に比例する電流を出力する第1電流出力トランジスタと、
    前記第1電流増幅回路の他側出力端子と前記第2電流増幅回路の他側出力端子に共通接続され、この二つの出力端子から出力される電流の差に比例する電流を出力する第2電流出力トランジスタと
    を具備することを特徴とする請求項10に記載の高周波復元器。
  12. 前記ラッチ回路は、
    前記対応される復元クロックに応答して前記復元セルの出力をゲートする第1スイッチング部と、
    前記第1スイッチング部を通じて伝えられた前記復元セルの出力を増幅し貯蔵する第1ラッチと、
    前記復元クロックの反転クロックに応答して前記第1ラッチの出力をゲートする第2スイッチング部と、
    前記第2スイッチング部を通じて伝えられた前記第1ラッチの出力を増幅し貯蔵し前記出力データを出力する第2ラッチと
    を具備することを特徴とする請求項10に記載の高周波復元器。
  13. 電流ソースと、
    補償用電流ソースと、
    現在の入力データと基準電圧に応答して、前記電流ソースから供給される電流を増幅する第1電流増幅回路と、
    前記現在入力データの一周期時間以前の入力データと前記基準電圧に応答して、前記補償用電流ソースから供給される電流を増幅する第2電流増幅回路と、
    前記第1電流増幅回路の一側出力端子と前記第2電流増幅回路の一側出力端子に共通接続され、この二つの出力端子から出力される電流の差に比例する電流を出力する第1電流出力トランジスタと、
    前記第1電流増幅回路の他側出力端子と前記第2電流増幅回路の他側出力端子に共通接続され、この二つの出力端子から出力される電流の差に比例する電流を出力する第2電流出力トランジスタと
    を具備することを特徴とする単位復元回路。
  14. 前記第1電流増幅回路は、
    ソースが前記電流ソースに接続されゲートに前記現在の入力データが印加され、ドレインが前記第1電流出力トランジスタに接続される第1PMOSトランジスタと、
    ソースが前記電流ソースに接続されゲートに前記基準電圧が印加され、ドレインが前記第2電流出力トランジスタに接続される第2PMOSトランジスタと
    を具備することを特徴とする請求項13に記載の単位復元回路。
  15. 前記第2電流増幅回路は、
    ソースが前記補償用電流ソースに接続されゲートに前記以前の入力データが印加され、ドレインが前記第2電流出力トランジスタに接続される第1PMOSトランジスタと、
    ソースが前記補償用電流ソースに接続されゲートに前記基準電圧が印加され、ドレインが前記第1電流出力トランジスタに接続される第2PMOSトランジスタと
    を具備することを特徴とする請求項13に記載の単位復元回路。
  16. 前記第1電流出力トランジスタは、
    ドレインとゲートが前記第1電流増幅回路の一側出力端子と前記第2電流増幅回路の一側出力端子に共通接続され、ソースが接地されるNMOSトランジスタであることを特徴とする請求項13に記載の単位復元回路。
  17. 前記第2電流出力トランジスタは、
    ドレインとゲートが前記第1電流増幅回路の他側出力端子と前記第2電流増幅回路の他側出力端子に共通接続され、ソースが接地されるNMOSトランジスタであることを特徴とする請求項13に記載の単位復元回路。
  18. 復元クロックに応答して前記第1及び第2電流出力トランジスタの出力を貯蔵し増幅して出力するラッチ回路をさらに具備することを特徴とする請求項13に記載の単位復元回路。
  19. 前記ラッチ回路は、
    前記復元クロックに応答して前記第1及び第2電流出力トランジスタの出力をゲートする第1スイッチング部と、
    前記第1スイッチング部を通じて伝えられた前記第1及び第2電流出力トランジスタの出力を増幅し貯蔵する第1ラッチと、
    前記復元クロックの反転クロックに応答して前記第1ラッチの出力をゲートする第2スイッチング部と、
    前記第2スイッチング部を通じて伝えられた前記第1ラッチの出力を増幅し貯蔵し、前記出力データを出力する第2ラッチと
    を具備することを特徴とする請求項18に記載の単位復元回路。
JP2000133970A 1999-05-04 2000-05-02 デマルチプレックシング技法を用いた高周波復元器及びこれを用いた半導体装置 Expired - Fee Related JP4319326B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990016006A KR100322529B1 (ko) 1999-05-04 1999-05-04 디멀티플렉싱 기법을 이용한 고주파 복원기 및 이를 이용한 반도체 장치
KR199916006 1999-05-04

Publications (2)

Publication Number Publication Date
JP2000358075A JP2000358075A (ja) 2000-12-26
JP4319326B2 true JP4319326B2 (ja) 2009-08-26

Family

ID=19583738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000133970A Expired - Fee Related JP4319326B2 (ja) 1999-05-04 2000-05-02 デマルチプレックシング技法を用いた高周波復元器及びこれを用いた半導体装置

Country Status (6)

Country Link
US (1) US6983010B1 (ja)
JP (1) JP4319326B2 (ja)
KR (1) KR100322529B1 (ja)
DE (1) DE10021346B4 (ja)
GB (1) GB2352569B (ja)
TW (1) TW469481B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3859544B2 (ja) * 2002-05-23 2006-12-20 富士通株式会社 データ受信回路
KR100682822B1 (ko) * 2005-08-30 2007-02-15 엘지전자 주식회사 고속 라인 등화기 및 그 방법
KR20170000625A (ko) * 2015-06-24 2017-01-03 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9832048B2 (en) * 2015-08-24 2017-11-28 Xilinx, Inc. Transmitter circuit for and methods of generating a modulated signal in a transmitter

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4181822A (en) * 1978-03-07 1980-01-01 Bell & Howell Company Bandsplitter systems
US4806792A (en) * 1987-07-01 1989-02-21 Digital Equipment Corporation Differential amplifier circuit
JPH06224961A (ja) * 1993-01-25 1994-08-12 Fujitsu Ltd 振幅位相変調における多重化および分離方式
US5627885A (en) * 1994-02-14 1997-05-06 Brooktree Corporation System for, and method of, transmitting and receiving through telephone lines signals representing data
CA2171821A1 (en) * 1995-03-16 1996-09-17 David E. Dodds Networking computers via shared use of voice telephone lines
KR100246340B1 (ko) * 1997-04-18 2000-03-15 김영환 디지탈 지연 고정 루프장치
KR100687669B1 (ko) * 1998-01-20 2007-02-28 실리콘 이미지, 인크.(델라웨어주 법인) 기가보 속도의 데이터 통신을 위한 cmos 구동기와온칩 단자

Also Published As

Publication number Publication date
DE10021346B4 (de) 2011-03-17
GB2352569B (en) 2003-08-20
KR20000073003A (ko) 2000-12-05
US6983010B1 (en) 2006-01-03
GB0010826D0 (en) 2000-06-28
TW469481B (en) 2001-12-21
GB2352569A (en) 2001-01-31
DE10021346A1 (de) 2000-12-21
JP2000358075A (ja) 2000-12-26
KR100322529B1 (ko) 2002-03-18

Similar Documents

Publication Publication Date Title
EP3662473B1 (en) Apparatus having a data receiver with a real time clock decoding decision feedback equalizer
US8103898B2 (en) Explicit skew interface for mitigating crosstalk and simultaneous switching noise
US7814359B2 (en) High-speed phase-adjusted quadrature data rate (QDR) transceiver and method thereof
US20110279159A1 (en) Circuits and methods for clock signal duty-cycle correction
US20080089155A1 (en) Data receiver and semiconductor device including the data receiver
US7633329B2 (en) Single signal-to-differential signal converter and converting method
JP3789387B2 (ja) クロック復元回路
JP4319326B2 (ja) デマルチプレックシング技法を用いた高周波復元器及びこれを用いた半導体装置
US11657856B2 (en) Sense amplifier with increased headroom
JP4902903B2 (ja) 高速の半導体メモリ装置のデータ入力バッファリング方法及び装置
KR100539964B1 (ko) 반도체 메모리 소자의 프리차지 장치 및 이를 이용한 프리차지 방법
Bae et al. A 2Gb/s 2-tap DFE receiver for mult-drop single-ended signaling systems with reduced noise
KR100630742B1 (ko) Dqs도메인에서 클록 도메인으로의 변환을 위한 데이터샘플링 방법 및 이를 이용한 동기식 반도체 메모리 장치의데이터 입력 회로
US20150098277A1 (en) Data Strobe Generation
JP7514070B2 (ja) 受信回路並びに受信回路を用いる半導体装置及び半導体システム
EP1365530B1 (en) Data receiving demultiplexer
KR102534157B1 (ko) 버퍼, 이를 이용하는 멀티 페이즈 클럭 생성기, 반도체 장치 및 시스템
US6958629B2 (en) Single stage, level restore circuit with mixed signal inputs
JP2000251473A (ja) 半導体集積回路
JPH0279293A (ja) 半導体装置のノード制御方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080722

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090528

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4319326

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees