JP4310594B2 - ディジタル受信復調装置 - Google Patents
ディジタル受信復調装置 Download PDFInfo
- Publication number
- JP4310594B2 JP4310594B2 JP36338499A JP36338499A JP4310594B2 JP 4310594 B2 JP4310594 B2 JP 4310594B2 JP 36338499 A JP36338499 A JP 36338499A JP 36338499 A JP36338499 A JP 36338499A JP 4310594 B2 JP4310594 B2 JP 4310594B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- unit
- error
- threshold value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mobile Radio Communication Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Circuits Of Receivers In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、準同期検波方式のディジタル受信復調装置において、通信伝搬路の状況が変動して受信エラーが多発する場合に適正な同期引き込みを行う技術に関するものである。
【０００２】
【従来の技術】
近年、移動体通信端末の高速・安定動作が要求されている。このため、準同期検波方式を採用する復調器においては、安定した内部タイミング補正動作を行う必要がある。
【０００３】
従来のＤＳＰ（ディジタルシグナルプロセッサ）を用いたソフトウエア受信機では、チャネル切替時や電源投入時にタイミング補正部のランダムウォークフィルタのしきい値を低くして高速の同期引き込み動作を行っていた。
【０００４】
【発明が解決しようとする課題】
ところが、一旦同期引き込みが完了した後は、そのランダムウォークフィルタのしきい値を通常の値に戻しているので、通信伝搬路の状況が急激に変動したような場合、タイミング同期動作のレスポンスが遅くなり、再生クロックのジッタも大きくなる。
【０００５】
特に、レイリーフェージング通信路にように振幅や位相の変動が大きな通信伝搬路においては、高速にタイミング同期をとることができず、同期はずれを起こしてしまうという問題があった。
【０００６】
本発明はこのような点に鑑みてなされたもので、その目的は、通信伝搬路の状況に応じてタイミング補正を行い、受信の安定化を図ったディジタル受信復調装置を提供することである。
【０００７】
【課題を解決するための手段】
上記課題を解決するための第１の発明は、受信信号を周波数変換したＩＦ信号をディジタル信号に変換するＡ／Ｄ変換器と、変換されたディジタル信号を所定サンプル数単位で書き込むメモリと、該メモリから読み出したデータから同相成分と直交成分を得る直交検波部と、該同相成分と直交成分を波形整形してベースバンド信号とする波形整形フィルタと、該ベースバンド信号の位相を正規位相からのずれに応じて回転させる位相回転部と、該位相回転部から出力するベースバンド信号に基づきデータを復号する復号処理部と、前記ベースバンド信号の正規位相からの位相ずれを算出する位相誤差算出部と、該位相誤差算出部で得られた位相誤差量に応じて前記位相回転部に処理用の角度データを送る角度ＲＯＭと、前記ベースバンド信号の符号が変化するとき同期引き込み用のランダムウォークフィルタを動作させて同期をとるタイミング補正部と、該タイミング補正部で検出された信号により実サンプル点と理想サンプル点の時間ずれを検出するゼロクロス点検出部と、該ゼロクロス点検出部で検出された時間ずれに応じて前記波形整形フィルタに係数を送る係数ＲＯＭと、を備えるディジタル受信復調装置において、前記位相誤差量の信号を取り込みそれが所定値を超えているとき検出信号を出す第１のコンパレータと、該第１のコンパレータの検出信号の単位時間当りの数に対応したしきい値を前記タイミング補正部の前記ランダムウォークフィルタに送る手段とを設けて構成した。
【０００８】
第２の発明は、第１の発明において、前記第１のコンパレータの検出信号をカウントするエラーカウンタと、該エラーカウンタのカウント値に対応したしきい値が読み出されるしきい値メモリと、シンボル数を所定数カウントすると前記エラーカウンタをリセットするシンボル数カウンタとを具備し、前記しきい値メモリで読み出されたしきい値を前記ランダムウォークフィルタに送るように構成した。
【０００９】
第３の発明は、第１又は第２の発明において、チャネル切替信号が入力するとき前記しきい値を前記ランダムウォークフィルタに送る経路を遮断する手段を設けて構成した。
【００１０】
【発明の実施の形態】
図１は本発明の実施形態を示す図であり、ＩＦアンダーサンプリング方式を採用しＤＳＰで復号を行うソフトウエアπ/4-QDPSKディジタル受信復調装置のブロック図、図２はＳＥＲ（シンボルエラーレート）算出部の詳細図である。ＤＳＰブロックは符号５０で示した。
【００１１】
図１において、１は図示しない受信ＲＦ回路から出力する455ＫHzのＩＦ（中間周波）信号をアンダーサンプリングによりディジタル化するＡ／Ｄ変換器であり、そのサンプリング周波数は例えば72.8ＫHz（＝455ＫHz×4/25）である。
【００１２】
２はそのＡ／Ｄ変換器１でサンプリングされたデータを１２８サンプル単位で格納するメモリ、３はそのメモリ２から読み出したデータに「１」、「−１」を交互に乗算することにより直交検波してＩ（同相）成分、Ｑ（直交）成分に振り分ける直交検波部である。
【００１３】
４はそのＩ成分、Ｑ成分をベースバンド信号にするルートコサインロールオフ特性をもつ波形整形用フィルタであり、そのフィルタ係数（タップ係数）は係数ＲＯＭ５から与えられている。６はＩ成分、Ｑ成分が正確な直交関係にあるようにＩ軸、Ｑ軸を補正する位相回転部であり、位相誤差量θeに応じて選定される角度ＲＯＭ７からの角度データ（cosθe、sinθe）に基づいてその位相補正を行う。
【００１４】
８は位相補正されたＩ成分、Ｑ成分のベースバンド信号を取り込んで１シンボル前の復号結果と現シンボルのベクトル座標からＩ、Ｑのデータ復号（シンボルレートは例えば4.8ＫHz）を行う復号処理部である。
【００１５】
９はＩ成分（又はＱ成分）のベースバンド信号を取り込んで通信伝搬路で生じる位相誤差を検出する位相誤差検出部である。１０はＳＥＲ算出部であって、位相誤差検出部９で算出した位相誤差量θe（理想信号点である４５度線上との誤差角度）を用いて、その位相誤差量θeの絶対値｜θe｜がπ/4×3/4（＝33.75度）を超えている場合に、本来は誤りが生じていなくてもシンボルエラーであるとして一定のシンボル長（例えば、32,768シンボル：２15シンボル）当りのシンボルエラーの個数を算出する。
【００１６】
１１はＳＥＲ算出部１０で得られた誤りの大小に応じて選択されるしきい値を格納したしきい値ＲＯＭである。１２はチャネル切替信号が到来するとオフとなるスイッチである。１３はこのスイッチ１２を介してしきい値ＲＯＭ１１によって内部のランダムウォークフィルタのしきい値がセットされるタイミング補正部であり、ベースバンド信号が正→負、負→正に変化するとき、ランダムウォークフィルタを動作させて同期の引き込み用の信号を出力するものである。
【００１７】
１４はゼロクロス点検出部（フィルタ処理尖頭値検出部）であり、タイミング補正部１３からの信号を取り込んで、実サンプル点のうちどのサンプル点が理想サンプル点に近いかを検出し、実サンプル点が理想サンプル点からどれだけずれているか、つまりずれ量に応じてＲＯＭ５のデータを選択する。
【００１８】
なお、６０はチャネル切替信号をスイッチ１２に送出したり、Ａ／Ｄ変換器１にサンプルパルスを送ったり、ＤＳＰ５０に割込み信号を送る論理回路を構成するＦＰＧＡ（フィールドプログラマブルゲートアレイ）である。
【００１９】
前記したＳＥＲ算出部１０は、図２に示すように、位相誤差検出部９において検出された前記した位相誤差量θeを受信位相誤差絶対値算出部１０１に取り込み、進みや遅れの情報を除去してその絶対値｜θe｜を算出する。そして、この絶対値｜θe｜と33.75度とをコンパレータ１０２で比較して、｜θe｜＞33.75のときにシンボルエラーがあったとして、そのコンパレータ１０２はその１シンボル周期の間だけ出力信号を出す。
【００２０】
１０３はエラーカウンタであり、コンパレータ１０２からの出力信号、つまりシンボルエラーでイネーブルされこの間シンボルクロックＣＬＫをカウントする。よって、１シンボルエラーで１カウントする。そして、そのカウント値をコンパレータ１０４〜１０７に送出する。コンパレータ１０４はカウント値を「１０」と比較し、コンパレータ１０５は「100」と比較し、コンパレータ１０６は「1,000」と比較し、コンパレータ[10,000」と比較する。
【００２１】
１０８はシンボル数カウンタであり、32,768（２15）シンボル数をカウントするとオーバーフローして自身がリセットすると共に、エラーカウンタ１０３をリセットさせ、コンパレータ１０４〜１０７をそのときだけイネーブルにする。
【００２２】
１０９はアドレス生成部であり、前記したコンパレータ１０４の出力信号をＬＳＢとし、コンパレータ１０７の出力信号をＭＳＢとして、それらコンパレータ１０４〜１０７の出力信号を４ビットで取り込んで、前記したしきい値ＲＯＭ１１のアドレスを生成する。
【００２３】
さて、ＦＰＧＡ６０からは前記したように72.8ＫHzのサンプル用／割込用のパルスが出力して、Ａ／Ｄ変換器１にＩＦ信号のサンプリング用として入力すると共に、割込み信号としてＤＳＰ５０に取り込まれる。
【００２４】
ＤＳＰ５０では、この割込み信号に基づき、前記したようにメモリ２で１２８サンプル単位でデータが書き込まれる。このメモリ２のデータは、割込みタイミングでの読み出し毎に直交検波部３でＩ成分とＱ成分のデータに振り分けられることにより直交検波される。そして、このＩ成分とＱ成分のデータは波形整形フィルタ４に送られ波形整形されてベースバンド信号となる。さらに位相回転部６において、位相誤差算出部９により算出された位相誤差量θeに基づいて選択される角度ＲＯＭ７のデータを使用して位相を回転することにより、Ｉ成分とＱ成分が正確な直交関係になるよう位相補正され、復号処理部８において復号されることにより元のデータが取り出される。
【００２５】
タイミング補正部１３では、位相回転部６で位相補正されたＩ成分のベースバンド信号が取り込まれ、そのベースバンド信号の２シンボル連続再生時に符号が変化している場合（正→負、負→正）において、ゼロクロス点付近のデータがそのデータの直前のデータと同じ符号なら実サンプル点が理想サンプル点より進んでいるとして内部カウンタ（図示せず）をカウントダウンし、そのデータの直後のデータと同じ符号なら逆に遅れているとしてカウントアップし、この繰り返しによりそのカウント値が予め設定したしきい値を超えたとき、ゼロクロス点検出部１０をして実サンプル点と理想サンプル点との時間ずれ（進み又は遅れ）検出信号を出させる。
【００２６】
この時間ずれ検出信号は係数ＲＯＭ５の選択データを切り替える信号となり、波形整形フィルタ４におけるフィルタリング処理内容が切り替えられサンプルポイントが等価的に移動されるような補正処理（例えば進みのときは遅らせる処理、遅れのときは進ませる処理）が実施され、同期引き込みが行われる。
【００２７】
一方、ＳＥＲ算出部１０においては、エラーカウンタ１０３によって連続する32,768シンボル当りのシンボルエラー数がカウントされ、32,768シンボル目ごとに４ビットのエラーデータとなってアドレス生成部１０９に入力し、そこでしきい値ＲＯＭ１１のアドレスが生成される。
【００２８】
このとき、シンボルエラー数Ｅが、１０＜Ｅ＜１００のときは、コンパレータ１０４の出力のみが「Ｈ」となってしきい値ＲＯＭ１１では「１４」が選ばれ、100＜Ｅ＜1,000のときは、コンパレータ１０４、１０５の出力のみが「Ｈ」となってしきい値ＲＯＭ１１では「１２」が選ばれ、1,000＜Ｅ＜10,000のときは、コンパレータ１０４〜１０６のみの出力が「Ｈ」となってしきい値ＲＯＭ１１では「１０」が選ばれ、10,000＜Ｅのときは、コンパレータ１０４〜１０７の全出力が「Ｈ」となってしきい値ＲＯＭ１１では「８」が選ばれる。
【００２９】
このようにシンボルエラー数が少なければ大きなしきい値が、多ければ小さなしきい値が選ばれてタイミング補正部１３のランダムウォークフィルタにセットされる。よって、シンボルエラーが無い或いは少ないときはノイズに強い安定したタイミング補正が行われ、逆に、シンボルエラー数が多い場合は、高速引き込みが行われるようになる。
【００３０】
なお、このような動作中にチャネル切替信号が到来したときは、スイッチ１２がオフとなるので、しきい値ＲＯＭ１１はタイミング補正部１３から切り離されるが、このときはタイミング補正部１３内において、ランダムウォークフィルタのしきい値が最も小さな値、例えば「２」に設定される。
【００３１】
【発明の効果】
以上から本発明によれば、通信伝搬路の状況が変動してシンボルエラーが発生するような状況になると、タイミング補正部のランダムウォークフィルタのしきい値がそのシンボルエラーの程度に応じて切り替えられるので、適応的なタイミング同期をとることができ、移動通信の性能向上に寄与するところが大きい利点がある。
【図面の簡単な説明】
【図１】 ソフトウエアπ/4-QDPSKディジタル受信復調装置のブロック図である。
【図２】 ＳＥＲ算出部の詳細図である。
【発明の属する技術分野】
本発明は、準同期検波方式のディジタル受信復調装置において、通信伝搬路の状況が変動して受信エラーが多発する場合に適正な同期引き込みを行う技術に関するものである。
【０００２】
【従来の技術】
近年、移動体通信端末の高速・安定動作が要求されている。このため、準同期検波方式を採用する復調器においては、安定した内部タイミング補正動作を行う必要がある。
【０００３】
従来のＤＳＰ（ディジタルシグナルプロセッサ）を用いたソフトウエア受信機では、チャネル切替時や電源投入時にタイミング補正部のランダムウォークフィルタのしきい値を低くして高速の同期引き込み動作を行っていた。
【０００４】
【発明が解決しようとする課題】
ところが、一旦同期引き込みが完了した後は、そのランダムウォークフィルタのしきい値を通常の値に戻しているので、通信伝搬路の状況が急激に変動したような場合、タイミング同期動作のレスポンスが遅くなり、再生クロックのジッタも大きくなる。
【０００５】
特に、レイリーフェージング通信路にように振幅や位相の変動が大きな通信伝搬路においては、高速にタイミング同期をとることができず、同期はずれを起こしてしまうという問題があった。
【０００６】
本発明はこのような点に鑑みてなされたもので、その目的は、通信伝搬路の状況に応じてタイミング補正を行い、受信の安定化を図ったディジタル受信復調装置を提供することである。
【０００７】
【課題を解決するための手段】
上記課題を解決するための第１の発明は、受信信号を周波数変換したＩＦ信号をディジタル信号に変換するＡ／Ｄ変換器と、変換されたディジタル信号を所定サンプル数単位で書き込むメモリと、該メモリから読み出したデータから同相成分と直交成分を得る直交検波部と、該同相成分と直交成分を波形整形してベースバンド信号とする波形整形フィルタと、該ベースバンド信号の位相を正規位相からのずれに応じて回転させる位相回転部と、該位相回転部から出力するベースバンド信号に基づきデータを復号する復号処理部と、前記ベースバンド信号の正規位相からの位相ずれを算出する位相誤差算出部と、該位相誤差算出部で得られた位相誤差量に応じて前記位相回転部に処理用の角度データを送る角度ＲＯＭと、前記ベースバンド信号の符号が変化するとき同期引き込み用のランダムウォークフィルタを動作させて同期をとるタイミング補正部と、該タイミング補正部で検出された信号により実サンプル点と理想サンプル点の時間ずれを検出するゼロクロス点検出部と、該ゼロクロス点検出部で検出された時間ずれに応じて前記波形整形フィルタに係数を送る係数ＲＯＭと、を備えるディジタル受信復調装置において、前記位相誤差量の信号を取り込みそれが所定値を超えているとき検出信号を出す第１のコンパレータと、該第１のコンパレータの検出信号の単位時間当りの数に対応したしきい値を前記タイミング補正部の前記ランダムウォークフィルタに送る手段とを設けて構成した。
【０００８】
第２の発明は、第１の発明において、前記第１のコンパレータの検出信号をカウントするエラーカウンタと、該エラーカウンタのカウント値に対応したしきい値が読み出されるしきい値メモリと、シンボル数を所定数カウントすると前記エラーカウンタをリセットするシンボル数カウンタとを具備し、前記しきい値メモリで読み出されたしきい値を前記ランダムウォークフィルタに送るように構成した。
【０００９】
第３の発明は、第１又は第２の発明において、チャネル切替信号が入力するとき前記しきい値を前記ランダムウォークフィルタに送る経路を遮断する手段を設けて構成した。
【００１０】
【発明の実施の形態】
図１は本発明の実施形態を示す図であり、ＩＦアンダーサンプリング方式を採用しＤＳＰで復号を行うソフトウエアπ/4-QDPSKディジタル受信復調装置のブロック図、図２はＳＥＲ（シンボルエラーレート）算出部の詳細図である。ＤＳＰブロックは符号５０で示した。
【００１１】
図１において、１は図示しない受信ＲＦ回路から出力する455ＫHzのＩＦ（中間周波）信号をアンダーサンプリングによりディジタル化するＡ／Ｄ変換器であり、そのサンプリング周波数は例えば72.8ＫHz（＝455ＫHz×4/25）である。
【００１２】
２はそのＡ／Ｄ変換器１でサンプリングされたデータを１２８サンプル単位で格納するメモリ、３はそのメモリ２から読み出したデータに「１」、「−１」を交互に乗算することにより直交検波してＩ（同相）成分、Ｑ（直交）成分に振り分ける直交検波部である。
【００１３】
４はそのＩ成分、Ｑ成分をベースバンド信号にするルートコサインロールオフ特性をもつ波形整形用フィルタであり、そのフィルタ係数（タップ係数）は係数ＲＯＭ５から与えられている。６はＩ成分、Ｑ成分が正確な直交関係にあるようにＩ軸、Ｑ軸を補正する位相回転部であり、位相誤差量θeに応じて選定される角度ＲＯＭ７からの角度データ（cosθe、sinθe）に基づいてその位相補正を行う。
【００１４】
８は位相補正されたＩ成分、Ｑ成分のベースバンド信号を取り込んで１シンボル前の復号結果と現シンボルのベクトル座標からＩ、Ｑのデータ復号（シンボルレートは例えば4.8ＫHz）を行う復号処理部である。
【００１５】
９はＩ成分（又はＱ成分）のベースバンド信号を取り込んで通信伝搬路で生じる位相誤差を検出する位相誤差検出部である。１０はＳＥＲ算出部であって、位相誤差検出部９で算出した位相誤差量θe（理想信号点である４５度線上との誤差角度）を用いて、その位相誤差量θeの絶対値｜θe｜がπ/4×3/4（＝33.75度）を超えている場合に、本来は誤りが生じていなくてもシンボルエラーであるとして一定のシンボル長（例えば、32,768シンボル：２15シンボル）当りのシンボルエラーの個数を算出する。
【００１６】
１１はＳＥＲ算出部１０で得られた誤りの大小に応じて選択されるしきい値を格納したしきい値ＲＯＭである。１２はチャネル切替信号が到来するとオフとなるスイッチである。１３はこのスイッチ１２を介してしきい値ＲＯＭ１１によって内部のランダムウォークフィルタのしきい値がセットされるタイミング補正部であり、ベースバンド信号が正→負、負→正に変化するとき、ランダムウォークフィルタを動作させて同期の引き込み用の信号を出力するものである。
【００１７】
１４はゼロクロス点検出部（フィルタ処理尖頭値検出部）であり、タイミング補正部１３からの信号を取り込んで、実サンプル点のうちどのサンプル点が理想サンプル点に近いかを検出し、実サンプル点が理想サンプル点からどれだけずれているか、つまりずれ量に応じてＲＯＭ５のデータを選択する。
【００１８】
なお、６０はチャネル切替信号をスイッチ１２に送出したり、Ａ／Ｄ変換器１にサンプルパルスを送ったり、ＤＳＰ５０に割込み信号を送る論理回路を構成するＦＰＧＡ（フィールドプログラマブルゲートアレイ）である。
【００１９】
前記したＳＥＲ算出部１０は、図２に示すように、位相誤差検出部９において検出された前記した位相誤差量θeを受信位相誤差絶対値算出部１０１に取り込み、進みや遅れの情報を除去してその絶対値｜θe｜を算出する。そして、この絶対値｜θe｜と33.75度とをコンパレータ１０２で比較して、｜θe｜＞33.75のときにシンボルエラーがあったとして、そのコンパレータ１０２はその１シンボル周期の間だけ出力信号を出す。
【００２０】
１０３はエラーカウンタであり、コンパレータ１０２からの出力信号、つまりシンボルエラーでイネーブルされこの間シンボルクロックＣＬＫをカウントする。よって、１シンボルエラーで１カウントする。そして、そのカウント値をコンパレータ１０４〜１０７に送出する。コンパレータ１０４はカウント値を「１０」と比較し、コンパレータ１０５は「100」と比較し、コンパレータ１０６は「1,000」と比較し、コンパレータ[10,000」と比較する。
【００２１】
１０８はシンボル数カウンタであり、32,768（２15）シンボル数をカウントするとオーバーフローして自身がリセットすると共に、エラーカウンタ１０３をリセットさせ、コンパレータ１０４〜１０７をそのときだけイネーブルにする。
【００２２】
１０９はアドレス生成部であり、前記したコンパレータ１０４の出力信号をＬＳＢとし、コンパレータ１０７の出力信号をＭＳＢとして、それらコンパレータ１０４〜１０７の出力信号を４ビットで取り込んで、前記したしきい値ＲＯＭ１１のアドレスを生成する。
【００２３】
さて、ＦＰＧＡ６０からは前記したように72.8ＫHzのサンプル用／割込用のパルスが出力して、Ａ／Ｄ変換器１にＩＦ信号のサンプリング用として入力すると共に、割込み信号としてＤＳＰ５０に取り込まれる。
【００２４】
ＤＳＰ５０では、この割込み信号に基づき、前記したようにメモリ２で１２８サンプル単位でデータが書き込まれる。このメモリ２のデータは、割込みタイミングでの読み出し毎に直交検波部３でＩ成分とＱ成分のデータに振り分けられることにより直交検波される。そして、このＩ成分とＱ成分のデータは波形整形フィルタ４に送られ波形整形されてベースバンド信号となる。さらに位相回転部６において、位相誤差算出部９により算出された位相誤差量θeに基づいて選択される角度ＲＯＭ７のデータを使用して位相を回転することにより、Ｉ成分とＱ成分が正確な直交関係になるよう位相補正され、復号処理部８において復号されることにより元のデータが取り出される。
【００２５】
タイミング補正部１３では、位相回転部６で位相補正されたＩ成分のベースバンド信号が取り込まれ、そのベースバンド信号の２シンボル連続再生時に符号が変化している場合（正→負、負→正）において、ゼロクロス点付近のデータがそのデータの直前のデータと同じ符号なら実サンプル点が理想サンプル点より進んでいるとして内部カウンタ（図示せず）をカウントダウンし、そのデータの直後のデータと同じ符号なら逆に遅れているとしてカウントアップし、この繰り返しによりそのカウント値が予め設定したしきい値を超えたとき、ゼロクロス点検出部１０をして実サンプル点と理想サンプル点との時間ずれ（進み又は遅れ）検出信号を出させる。
【００２６】
この時間ずれ検出信号は係数ＲＯＭ５の選択データを切り替える信号となり、波形整形フィルタ４におけるフィルタリング処理内容が切り替えられサンプルポイントが等価的に移動されるような補正処理（例えば進みのときは遅らせる処理、遅れのときは進ませる処理）が実施され、同期引き込みが行われる。
【００２７】
一方、ＳＥＲ算出部１０においては、エラーカウンタ１０３によって連続する32,768シンボル当りのシンボルエラー数がカウントされ、32,768シンボル目ごとに４ビットのエラーデータとなってアドレス生成部１０９に入力し、そこでしきい値ＲＯＭ１１のアドレスが生成される。
【００２８】
このとき、シンボルエラー数Ｅが、１０＜Ｅ＜１００のときは、コンパレータ１０４の出力のみが「Ｈ」となってしきい値ＲＯＭ１１では「１４」が選ばれ、100＜Ｅ＜1,000のときは、コンパレータ１０４、１０５の出力のみが「Ｈ」となってしきい値ＲＯＭ１１では「１２」が選ばれ、1,000＜Ｅ＜10,000のときは、コンパレータ１０４〜１０６のみの出力が「Ｈ」となってしきい値ＲＯＭ１１では「１０」が選ばれ、10,000＜Ｅのときは、コンパレータ１０４〜１０７の全出力が「Ｈ」となってしきい値ＲＯＭ１１では「８」が選ばれる。
【００２９】
このようにシンボルエラー数が少なければ大きなしきい値が、多ければ小さなしきい値が選ばれてタイミング補正部１３のランダムウォークフィルタにセットされる。よって、シンボルエラーが無い或いは少ないときはノイズに強い安定したタイミング補正が行われ、逆に、シンボルエラー数が多い場合は、高速引き込みが行われるようになる。
【００３０】
なお、このような動作中にチャネル切替信号が到来したときは、スイッチ１２がオフとなるので、しきい値ＲＯＭ１１はタイミング補正部１３から切り離されるが、このときはタイミング補正部１３内において、ランダムウォークフィルタのしきい値が最も小さな値、例えば「２」に設定される。
【００３１】
【発明の効果】
以上から本発明によれば、通信伝搬路の状況が変動してシンボルエラーが発生するような状況になると、タイミング補正部のランダムウォークフィルタのしきい値がそのシンボルエラーの程度に応じて切り替えられるので、適応的なタイミング同期をとることができ、移動通信の性能向上に寄与するところが大きい利点がある。
【図面の簡単な説明】
【図１】 ソフトウエアπ/4-QDPSKディジタル受信復調装置のブロック図である。
【図２】 ＳＥＲ算出部の詳細図である。
Claims (3)
- 受信信号を周波数変換したＩＦ信号をディジタル信号に変換するＡ／Ｄ変換器と、変換されたディジタル信号を所定サンプル数単位で書き込むメモリと、該メモリから読み出したデータから同相成分と直交成分を得る直交検波部と、該同相成分と直交成分を波形整形してベースバンド信号とする波形整形フィルタと、該ベースバンド信号の位相を正規位相からのずれに応じて回転させる位相回転部と、該位相回転部から出力するベースバンド信号に基づきデータを復号する復号処理部と、前記ベースバンド信号の正規位相からの位相ずれを算出する位相誤差算出部と、該位相誤差算出部で得られた位相誤差量に応じて前記位相回転部に処理用の角度データを送る角度ＲＯＭと、前記ベースバンド信号の符号が変化するとき同期引き込み用のランダムウォークフィルタを動作させて同期をとるタイミング補正部と、該タイミング補正部で検出された信号により実サンプル点と理想サンプル点の時間ずれを検出するゼロクロス点検出部と、該ゼロクロス点検出部で検出された時間ずれに応じて前記波形整形フィルタに係数を送る係数ＲＯＭと、を備えるディジタル受信復調装置において、
前記位相誤差量の信号を取り込みそれが所定値を超えているとき検出信号を出す第１のコンパレータと、該第１のコンパレータの検出信号の単位時間当りの数に対応したしきい値を前記タイミング補正部の前記ランダムウォークフィルタに送る手段とを設けたことを特徴とするディジタル受信復調装置。 - 請求項１において、
前記第１のコンパレータの検出信号をカウントするエラーカウンタと、該エラーカウンタのカウント値に対応したしきい値が読み出されるしきい値メモリと、シンボル数を所定数カウントすると前記エラーカウンタをリセットするシンボル数カウンタとを具備し、前記しきい値メモリで読み出されたしきい値を前記ランダムウォークフィルタに送ることを特徴とするディジタル受信復調装置。 - 請求項１又は２において、
チャネル切替信号が入力するとき前記しきい値を前記ランダムウォークフィルタに送る経路を遮断する手段を設けたことを特徴とするディジタル受信復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36338499A JP4310594B2 (ja) | 1999-12-21 | 1999-12-21 | ディジタル受信復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36338499A JP4310594B2 (ja) | 1999-12-21 | 1999-12-21 | ディジタル受信復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001177589A JP2001177589A (ja) | 2001-06-29 |
| JP4310594B2 true JP4310594B2 (ja) | 2009-08-12 |
Family
ID=18479181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36338499A Expired - Fee Related JP4310594B2 (ja) | 1999-12-21 | 1999-12-21 | ディジタル受信復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4310594B2 (ja) |
-
1999
- 1999-12-21 JP JP36338499A patent/JP4310594B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001177589A (ja) | 2001-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09130444A (ja) | 信号処理装置 | |
| US5093848A (en) | Method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
| JPH09135276A (ja) | タイミング再生手段及びダイバーシティ通信装置 | |
| US7477707B2 (en) | Computationally efficient demodulation for differential phase shift keying | |
| US7724856B2 (en) | Clock recovery circuit and receiver using the circuit | |
| JPH06205062A (ja) | 遅延検波回路 | |
| US5703913A (en) | Timing signal generator | |
| JP5214990B2 (ja) | 差動位相偏移変調（ＤｉｆｆｅｒｅｎｔｉａｌＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）された信号の復調回路、それを利用した無線機器 | |
| JP4310594B2 (ja) | ディジタル受信復調装置 | |
| JPH09501277A (ja) | デジタル変調された信号を復調する方法及び復調器 | |
| JP3552183B2 (ja) | 搬送波再生方法および装置 | |
| JP4310593B2 (ja) | ディジタル受信復調装置 | |
| JP2004166259A (ja) | 位相誤差補正回路およびこれを用いた受信装置 | |
| JP4221841B2 (ja) | ディジタル受信復調装置 | |
| JPH07273823A (ja) | 自動周波数制御装置 | |
| JP3669790B2 (ja) | ４値ｆｓｋ復調回路 | |
| JP3829703B2 (ja) | 多値ｑａｍ信号の同期検出方法、復号判定閾値設定方法および同期検出装置 | |
| JP3669786B2 (ja) | ４値ｆｓｋ復調回路 | |
| JP4307746B2 (ja) | 搬送波再生回路および復調装置 | |
| JP3737592B2 (ja) | ４値ｆｓｋ復調回路 | |
| JP2002101142A (ja) | デジタル放送復調装置 | |
| JP4178668B2 (ja) | ディジタル復調装置 | |
| JP3088894B2 (ja) | データ受信装置 | |
| JPH07212423A (ja) | データ受信装置 | |
| JP2002171297A (ja) | 復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090415 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090428 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4310594 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |