JP4307157B2 - Btlアンプシステム - Google Patents
Btlアンプシステム Download PDFInfo
- Publication number
- JP4307157B2 JP4307157B2 JP2003180629A JP2003180629A JP4307157B2 JP 4307157 B2 JP4307157 B2 JP 4307157B2 JP 2003180629 A JP2003180629 A JP 2003180629A JP 2003180629 A JP2003180629 A JP 2003180629A JP 4307157 B2 JP4307157 B2 JP 4307157B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- correction
- output
- input
- btl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、BTL(Balanced Transformer Less)アンプに関するものであり、特に、そのオフセット電圧の補正に関するものである。
【0002】
【従来の技術】
2つの増幅回路を互いに逆相で駆動してそれぞれの出力端子間から単独使用時の倍の振幅の出力を得ようとする増幅方式はBTL(Balanced Transformer Less)と呼ばれ、その方式を用いた増幅器はBTLアンプと呼ばれる(例えば特許文献1)。
【0003】
【特許文献1】
特開平5−335850号公報(第2−3頁、第1−3図)
【0004】
【発明が解決しようとする課題】
通常、BTLアンプを構成するオペアンプは、差動対回路やカレントミラー回路などのトランジスタ対を含んでおり、その動作特性はトランジスタ対の電気的特性のマッチングに大きく依存する。オペアンプの入力電圧をゼロにしたとき、出力電圧もゼロになるのが理想的であるが、例えばオペアンプを構成するトランジスタ対が特性のミスマッチを有していると出力電圧はゼロにならない。つまり、出力オフセット電圧(入力電圧をゼロにしたときに出力に現れる電圧)が発生してしまう。
【0005】
一方、ICの低コスト化を図るために半導体装置構造のMOSデバイス化が進んでいる。しかしMOSトランジスタは、バイポーラトランジスタに比べて電気的特性のばらつきが大きく、MOSトランジスタ対を使用したオペアンプは出力オフセット電圧および入力オフセット電圧(出力電圧がゼロになるときの入力電圧)が生じやすい。そのため、BTLアンプを構成するオペアンプとして、低コスト化を図る目的でMOSトランジスタ対を使用したオペアンプを採用した場合、当該BTLアンプがオフセット電圧を発生することが懸念される。オフセット電圧が発生すると、その影響によるBTLアンプの次段回路へ悪影響や、無信号入力時に不可に意図しない電流が流れてしまうという問題が生じる場合がある。
【0006】
MOSトランジスタのオフセット電圧の発生を抑制する手法としては、出荷テスト時のザッピングの実行、キャパシタを用いたオフセットキャンセラの使用、MOSデバイスを含むシステム全体でのオフセット電圧を補正するためのキャリブレーションの実行等が挙げられる。出荷テスト時のザッピングによる手法は、テストコストおよびチップサイズの増大を伴うため、MOSデバイスの利点である低コスト化の妨げとなる。また、キャパシタを用いたオフセットキャンセラを使用する場合、トリミング量の安定した保持が困難であり、厳しい使用条件(高温、大電流、負電圧)で使用されるMOSデバイスには不向きである。よって、低コスト化を実現し、且つ、安定したオフセット電圧の補正を実現するためには、システム全体としてのキャリブレーションが有効である。
【0007】
本発明は以上のような課題を解決するためになされたものであり、安定したオフセット電圧の補正を低コストで実現するBTLアンプシステムを提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明に係るBTLアンプシステムは、第1入力端子と第2入力端子間の電圧差を増幅し第1出力電圧として出力する差動増幅器、並びに、前記第1出力電圧を反転し第2出力電圧として出力する反転増幅器を有するBTLアンプと、前記第1および第2入力端子に互いに等しい補正用入力電圧を印加可能な補正用入力電圧印加回路と、前記第1および第2入力端子に前記補正用入力電圧が印加されたときの前記第1出力電圧および前記第2出力電圧の各々である第1補正用出力電圧と第2補正用出力電圧とを比較するコンパレータと、前記コンパレータの出力信号に基づき、前記第1補正用出力電圧と前記第2補正用出力電圧との差が最小になるように、前記反転増幅器の出力基準電圧を調整することでオフセット調整を行う基準電圧調整回路とを備える。
【0009】
【発明の実施の形態】
本発明の説明に先立ち、まず、マスタスレーブ型BTLアンプについてより詳細に説明する。図4は、従来のマスタスレーブ型BTLアンプの回路図である。BTLアンプ100は、マスタ側の差動増幅器11、スレーブ側の反転増幅器12、出力基準電圧生成回路13とから構成される。差動増幅器11および反転増幅器12それぞれの出力基準電圧入力端子T5,T6には、出力基準電圧生成回路13が生成する出力基準電圧Vrが入力される。
【0010】
差動増幅器11は、第1入力端子T1および第2入力端子T2のそれぞれに印加される第1外部入力電圧VI1と第2外部入力電圧VI2との電圧差を増幅する。そして増幅した電圧を、出力基準電圧Vrを基準に第1出力端子T3へ第1出力電圧VO1として出力する。反転増幅器12は第1出力電圧VO1を、出力基準電圧Vrを基準に反転し、第2出力端子T4へ第2出力電圧VO2として出力する。その結果、第1出力端子T3と第2出力端子T4との間に、差動増幅器11単独使用時の倍の振幅の出力が得られる。
【0011】
図4に示すように差動増幅器11は、オペアンプ(演算増幅器)A1およびA2によるボルテージフォロア、オペアンプA3および抵抗素子R1〜R4による差動増幅回路、並びに、オペアンプA4および抵抗素子R5,R6による反転増幅回路から成る。反転増幅器12は、オペアンプA5および抵抗素子R7,R8から成る。出力基準電圧生成回路13は、電源−グラウンド間の電圧を所定の分圧比(例えば1/2)で分圧する抵抗素子R9,R10とオペアンプA6によるボルテージフォロアとから成る。
【0012】
BTLアンプ100の出力オフセット電圧ΔVOは、抵抗R7,R8の抵抗値R7,R8、出力基準電圧Vrを用いて、次の式で与えられる。
【0013】
【数1】
【0014】
この式において、VOF1は入力電圧がゼロ(VI1=VI2)のときの第1出力電圧VO1であり、εはオペアンプA5の入力オフセット電圧である。つまり、VOF1−Vr+ε=0とならない場合に出力オフセット電圧が発生する。なお、理想的なBTLアンプ100の場合は、VOF1=Vr且つε=0であるので、このときΔVO=0となってオフセット電圧は生じない。
【0015】
<実施の形態1>
図1は、本発明に係るBTLアンプシステムの構成を示す図である。本システムは、マスタスレーブ型BTLアンプ10、入力切替回路20、内部基準電圧源30、コンパレータ31、可変電流源制御部32、可変電流源33、起動管理回路34を備えている。図1のBTLアンプ10において、図4のBTLアンプ100が有するものと同様の要素には同一符号を付してある。
【0016】
BTLアンプ10は、反転増幅器12の出力基準電圧入力端子T6と出力基準電圧生成回路13との間に接続した抵抗素子R11を有しており、そのことを除いて図4に示したBTLアンプ100と同様の構成を有している。マスタ側の差動増幅器11、スレーブ側の反転増幅器12、出力基準電圧生成回路13の回路構成は上述したとおりであるので、ここではそれらについての詳細な説明は省略する。当該BTLアンプシステムは、BTLアンプ10のオフセット電圧の補正(以下「オフセット補正」と称する)を行う機能を有するものである。
【0017】
入力切替回路20は、スイッチ回路21〜24およびインバータ25により構成され、可変電流源制御部32によって制御される。第1入力端子T1は、スイッチ回路21を介して第1外部入力電圧VI1が入力される第1外部入力端子T7に接続する。第2入力端子T2は、スイッチ回路22を介して第2外部入力電圧VI2が入力される第2外部入力端子T8に接続する。また、第1入力端子T1および第2入力端子T2は、それぞれスイッチ回路23およびスイッチ回路24を介して、共に内部基準電圧源30に接続する。
【0018】
スイッチ回路21,22には、スイッチ回路23,24に入力される制御信号をインバータ25で反転したものが入力される。従って、スイッチ回路21,22がオンのときスイッチ回路23,24はオフになり、スイッチ回路21,22がオフのときスイッチ回路23,24がオンになる。つまり、入力切替回路20は、第1入力端子T1および第2入力端子T2にそれぞれ第1外部入力電圧VI1および第2外部入力電圧VI2を印加するか、あるいは内部基準電圧源30が発生する補正用入力電圧を印加するかを切り替える。即ち、入力切替回路20および内部基準電圧源30は、第1入力端子T1および第2入力端子T2に互いに等しい補正用入力電圧を印加可能な補正用入力電圧印加回路として機能する。可変電流源制御部32は、BTLアンプ10のオフセット補正を実行するときに、第1入力端子T1および第2入力端子T2に内部基準電圧源30からの補正用入力電圧を印加するよう、入力切替回路20を制御する。なお、補正用基準電圧は安定した直流電圧であれば任意の値でよいが、その値は、当該BTLアンプ10が組み込まれる機器のシステム電圧に応じて適当な値に定めることが望ましい。
【0019】
コンパレータ31は、第1入力端子T1および第2入力端子T2のそれぞれに補正用入力電圧が印加されている間(即ちオフセット補正が実行されている間)の、第1出力端子T3の電圧(第1出力電圧VO1)および第2出力端子T4の電圧(第2出力電圧VO2)とを比較し、その比較結果を示す比較結果信号を可変電流源制御部32に出力する。ここで、本明細書においては、第1入力端子T1および第2入力端子T2のそれぞれに補正用入力電圧が印加されたときの、第1出力電圧VO1を「第1補正用出力電圧」と称し、同じく第2出力電圧VO2を「第2補正用出力電圧」と称する。また本実施の形態においては、コンパレータ31が出力する比較結果信号は、第2補正用出力電圧が第1補正用出力電圧よりも大きいときはL(Low)レベルになり、第1補正用出力電圧が第2補正用出力電圧よりも大きいときはH(High)レベルになるとする。
【0020】
当該BTLアンプシステムがオフセット補正を実行するタイミングは、起動管理回路34によって管理される。本実施の形態では、起動管理回路34は電源電圧をモニタしており、電源の投入を検出したときに、オフセット補正の実行を許可する。起動管理回路34は、オフセット補正の実行の許可にあたり、可変電流源制御部32へ補正許可信号を送信する。
【0021】
可変電流源制御部32には、コンパレータ31からの比較結果信号、起動管理回路34からの起動許可信号および所定のクロック信号が入力される(クロック信号は可変電流源制御部32が内蔵する分周器32aにより分周されて入力される)。可変電流源制御部32は、起動許可信号が入力されると、比較結果信号およびクロック信号に基づいて、入力切替回路20および可変電流源33を制御し、BTLアンプ10のオフセット補正を実行する。
【0022】
可変電流源33は、2N,2N-1,・・・,2,1と重み付けされた2組の定電流源群を有している。Nは可変電流源制御部32が可変電流源33を制御するために出力するディジタル信号(以下「ディジタル制御信号」)の分解能(ビット数)である。可変電流源33は、可変電流源制御部32からのNビットのディジタル制御信号に応じてN個の定電流源それぞれをオン/オフすることにより抵抗素子R11に流す電流の大きさおよび方向を制御し、反転増幅器12の出力基準電圧入力端子T6の電圧を変化させる。反転増幅器12の出力基準電圧は、出力基準電圧入力端子T6の電圧により定められる。よって、可変電流源制御部32が可変電流源33を制御することにより第2出力電圧VO2(第2補正用出力電圧を含む)の制御が可能である。
【0023】
可変電流源制御部32は、コンパレータ31の比較結果信号に基づき、第1補正用出力電圧と第2補正用出力電圧との差が最小になるように、可変電流源33を制御して抵抗素子R11に流す電流を調整して、出力基準電圧入力端子T6の電圧を調整する。その結果、BTLアンプ10のオフセット電圧は補正される。即ち、抵抗素子R11、可変電流源制御部32および可変電流源33は、基準電圧調整回路として機能する。
【0024】
ここで、本実施の形態のオフセット補正の理論を説明する。図1に示したBTLアンプ10の出力オフセット電圧ΔVOは、抵抗R7,R8の抵抗値R7,R8、出力基準電圧Vr、抵抗素子R11の降下電圧VR11を用いて次の式で与えられる。
【0025】
【数2】
【0026】
VOF1はBTLアンプ10の入力電圧がゼロ(VI1=VI2)のときの第1出力電圧VO1であり、εはオペアンプA5の入力オフセット電圧である。つまり、VOF 1−Vr+VR11+ε=0のとき、BTLアンプ10のオフセット電圧は生じない。本実施の形態では、可変電流源制御部32が、コンパレータ31の比較結果信号に基づき可変電流源33を制御して、出力オフセット電圧ΔVOの大きさが最小になるようにVR11を調整する。それによって、VOF1−Vr+VR11+εの絶対値が最小になるように、VR11の値が調整される。
【0027】
以下、本実施の形態に係るBTLアンプシステムのオフセット補正動作を説明する。図2は、当該オフセット補正動作を説明するためのタイミング図である。まず、タイミングt0で電源が投入され、続くタイミングt1で電源電圧が所定のレベルに達すると起動管理回路34は当該電源投入を検出する。電源投入を検出した起動管理回路34は、オフセット補正の実行を許可し、可変電流源制御部32へ補正許可信号を送信する。
【0028】
可変電流源制御部32は補正許可信号を受け取ると、入力切替回路20を制御してスイッチ回路21,22をオフ、スイッチ回路23,24をオンにし、第1入力端子T1および第2入力端子T2に内部基準電圧源30が出力する補正用入力電圧を印加する。それによりBTLアンプ10の第1外部入力電圧VI1と第2外部入力電圧VI2が等しくなる。BTLアンプ10が出力オフセット電圧を発生しない理想的なものであるならば、このときの第1出力電圧VO1と第2出力電圧VO2(第1補正用出力電圧と第2補正用出力電圧)は等しくなる。ここでは図2の如く、第2補正用出力電圧が第1補正用出力電圧よりも大きく、BTLアンプ10が出力オフセット電圧ΔVOを有していると仮定して説明を行う。
【0029】
コンパレータ31は、第1補正用出力電圧と第2補正用出力電圧との大きさを比較して、その比較結果を示す比較結果信号を出力する。可変電流源制御部32は、第1補正用出力電圧と第2補正用出力電圧が安定するよう所定の待機時間だけ待機し、その後、コンパレータ31から入力される比較結果信号を参照する。この時点では、図2の如く第2補正用出力電圧が第1補正用出力電圧よりも大きく、出力オフセット電圧が発生しているので、比較結果信号はLレベルである。
【0030】
可変電流源制御部32は、分周器32aにより分周されたクロック信号をカウントしてそのカウント値をNビットのディジタル制御信号に変換することにより、可変電流源33を制御して抵抗素子R11に流す電流を変化させる。即ち可変電流源33が抵抗素子R11に流す電流は、クロック信号がカウントされる毎に徐々に変化する。このとき、比較結果信号がLレベルである場合には、出力基準電圧入力端子T6の電圧が徐々に低くなるように変化させて第2補正用出力電圧を徐々に下げる。逆に比較結果信号がHレベルである場合には、出力基準電圧入力端子T6の電圧が徐々に高くなるように変化させ、第2補正用出力電圧を徐々に上げる。
【0031】
ここでは、比較結果信号はLレベルであるので、可変電流源制御部32は第2補正用出力電圧を徐々に下げる。その間、可変電流源制御部32は比較結果信号を参照しながら、比較結果信号のレベルが変化するまでその動作を繰り返す。そして図2の如くタイミングt2で比較結果信号がLレベルからHレベルに変化すると、可変電流源制御部32はそのときのディジタル制御信号を保持することで、そのときの第2補正用出力電圧を保持する。即ち、図2に示すように、タイミングt2以降は、第1補正用出力電圧と第2補正用出力電圧との差は最小に保たれ、オフセット補正が完了する。それと共に、可変電流源制御部32は、入力切替回路20を制御してスイッチ回路21,22をオン、スイッチ回路23,24をオフにし、第1入力端子T1および第2入力端子T2にそれぞれ第1外部入力端子T7および第2外部入力端子T8を接続して、BTLアンプ10に第1外部入力電圧VI1、第2外部入力電圧VI2を入力可能な状態にする。
【0032】
その後、図示は省略するが、第1外部入力端子T7および第2外部入力端子T8を介して、BTLアンプ10に第1外部入力電圧VI1および第2外部入力電圧VI2が入力され、当該BTLアンプ10は通常の信号増幅動作を行う。なお、可変電流源制御部32は、BTLアンプ10が外部入力電圧(第1外部入力電圧VI1と第2外部入力電圧VI2の差)の増幅を行っている間も、オフセット補正後のディジタル制御信号を保持して出力基準電圧入力端子T6の電圧をオフセット補正後の値に保つ。その結果、第1出力端子T3と第2出力端子T4との間で、オフセット電圧を含まない出力電圧が得られる。よって、オフセットの影響によるBTLアンプ10の次段回路へ悪影響や、無信号入力時に負荷に意図しない電流が流れる問題などの不具合を抑えることができる。
【0033】
本実施の形態によれば、オフセット調整後のBTLアンプ10の出力オフセット電圧は次の式で得られる。
【0034】
【数3】
【0035】
Vranはオフセット調整での反転増幅器12の出力電圧の調整可能な範囲の幅、ΔVcomはコンパレータ31の入力オフセット電圧、Nは可変電流源制御部32の分解能(ビット数)である。従来のBTLアンプでは、出力オフセット電圧はBTLアンプのゲインに比例して大きくなるが、本実施の形態によれば上式のように出力オフセット電圧のゲインの依存性はない。つまり、本発明におけるオフセット電圧低減の効果は、ゲインの大きいBTLアンプに対して特に大きくなる。
【0036】
<実施の形態2>
実施の形態1では、BTLアンプシステムにおいてオフセット補正を電源投入時に実行するものとして説明した。しかし本発明に係るオフセット補正を実行するタイミングは、電源投入時に限られるものではなく、BTLアンプ10が外部入力電圧の増幅動作を開始する前の任意のタイミングであってもよい。
【0037】
本実施の形態では、BTLアンプシステムは信号の増幅動作を行わない待機状態(スタンバイ状態)から、動作状態に復帰するタイミングでオフセット補正を実行する。BTLアンプシステムがスタンバイ状態である場合としては、例えば、当該BTLアンプシステムが組み込まれる機器の動作モードが、いわゆる“スリープモード”や“低消費電力モード”であるときが考えられる。本実施の形態では、BTLアンプシステムのスタンバイ状態として、上記“スリープモード”を例に挙げて説明する。
【0038】
本実施の形態に係るBTLアンプシステムの構成は、図1と同様である。但し、起動管理回路34は、電源電圧をモニタすると共に、当該BTLアンプシステムが組み込まれた機器のスリープモードの解除を指示するスリープ解除信号をモニタする機能を有している。起動管理回路34は、電源が投入され、且つ、スリープモードが解除されたときに、オフセット補正の実行を許可して可変電流源制御部32へ補正許可信号を送信する。ここでは、スリープ解除信号がLレベルの間はスリープモードになり、Hレベルになるとスリープモードが解除されるものとする。
【0039】
図3は、本実施の形態に係るBTLアンプシステムのオフセット補正動作を説明するためのタイミング図である。まず、タイミングt10で電源が投入され、続くタイミングt11で電源電圧が所定のレベルに達すると起動管理回路34は当該電源投入を検出する。ここでは説明の簡単のため、当該BTLアンプシステムが組み込まれた機器は、電源投入後直ちにスリープモードになったものとする。
【0040】
そして電源投入の後、タイミングt12でスリープ解除信号がHレベルになりスリープモードが解除されたとき、起動管理回路34はオフセット補正の実行の許可し、可変電流源制御部32へ補正許可信号を送信する。言い換えれば、本実施の形態で可変電流源制御部32が出力する補正許可信号は、電源電圧とスリープ解除信号との論理積である。
【0041】
その後は、図1のタイミングt1以降と同様の動作でオフセット補正を行う。当該オフセット補正動作は実施の形態1で説明したとおりであるので、ここでの説明は省略する。
【0042】
そしてタイミングt13でオフセット補正動作が完了すると、可変電流源制御部32は、入力切替回路20を制御して、第1入力端子T1および第2入力端子T2にそれぞれ第1外部入力端子T7および第2外部入力端子T8を接続し、BTLアンプ10に第1外部入力電圧VI1、第2外部入力電圧VI2を入力可能な状態にする。
【0043】
その後は、第1外部入力端子T7および第2外部入力端子T8を介して、BTLアンプ10に第1外部入力電圧VI1および第2外部入力電圧VI2が入力され、当該BTLアンプ10は外部入力電圧(第1外部入力電圧VI1と第2外部入力電圧VI2との差)の増幅動作を始める。可変電流源制御部32は、BTLアンプ10が外部入力電圧の増幅動作を行っている間も、オフセット補正後のディジタル制御信号を保持する。その結果、実施の形態1と同様に、第1出力端子T3と第2出力端子T4との間で、オフセット電圧を殆ど含まない出力電圧が得られる。
【0044】
このように、BTLアンプシステムがスタンバイ状態(スリープモード)から復帰するタイミングでオフセット補正を実行することによっても、実施の形態1と同様の効果を得ることができる。また、スリープ解除信号のような既存の信号をオフセット補正動作開始のトリガとして利用しているので、実施の形態1に比較してのコスト上昇は殆どない。
【0045】
本実施の形態では、電源投入後のスリープ解除信号をトリガとしてオフセット補正が実行されるものとして説明したが、トリガとなる信号はそれに限られない。BTLアンプシステムがスタンバイ状態から復帰することを示す信号であれば、例えば低消費電力モードの解除信号など他のものであってもよい。
【0046】
【発明の効果】
以上説明したように、本発明に係るBTLアンプシステムによれば、オフセット補正を行うことによって、第1出力端子と第2出力端子との間で、オフセット電圧を含まない出力電圧が得られる。よって、オフセットの影響によるBTLアンプの次段回路へ悪影響や、無信号入力時に負荷に意図しない電流が流れる問題などの不具合を抑えることができる。また、その効果は、ゲインの大きいBTLアンプに対して特に大きくなる。
【図面の簡単な説明】
【図1】 本発明に係るBTLアンプシステムの構成を示す図である。
【図2】 実施の形態1に係るBTLアンプシステムのオフセット補正動作を説明するためのタイミング図である。
【図3】 実施の形態2に係るBTLアンプシステムのオフセット補正動作を説明するためのタイミング図である。
【図4】 従来のマスタスレーブ型BTLアンプの回路図である。
【符号の説明】
10 BTLアンプ、11 差動増幅器、12 反転増幅器、13 出力基準電圧生成回路、20 入力切替回路、30 内部基準電圧源、31 コンパレータ、32 可変電流源制御部、33 可変電流源、34 起動管理回路、T1 第1入力端子、T2 第2入力端子、T3 第1出力端子、T4 第2出力端子、T5,T6 出力基準電圧入力端子、T7 第1外部入力端子、T8 第2外部入力端子。
Claims (4)
- 第1入力端子と第2入力端子間の電圧差を増幅し第1出力電圧として出力する差動増幅器、並びに、前記第1出力電圧を反転し第2出力電圧として出力する反転増幅器を有するBTL(Balanced Transformer Less)アンプと、
前記第1および第2入力端子に互いに等しい補正用入力電圧を印加可能な補正用入力電圧印加回路と、
前記第1および第2入力端子に前記補正用入力電圧が印加されたときの前記第1出力電圧および前記第2出力電圧の各々である第1補正用出力電圧と第2補正用出力電圧とを比較するコンパレータと、
前記コンパレータの出力信号に基づき、前記第1補正用出力電圧と前記第2補正用出力電圧との差が最小になるように、前記反転増幅器の出力基準電圧を調整することでオフセット調整を行う基準電圧調整回路とを備え、
前記BTLアンプの前記反転増幅器は、前記出力基準電圧を入力するための基準電圧入力端子を有し、
前記基準電圧調整回路は、
前記基準電圧入力端子に接続した抵抗素子と、
前記抵抗素子に流す電流を変化させることにより前記基準電圧入力端子の電圧を変化させる可変電流源と、
前記可変電流源を制御する可変電流源制御部とを備える
ことを特徴とするBTLアンプシステム。 - 請求項1に記載のBTLアンプシステムであって、
前記オフセット調整は、
前記可変電流源制御部が、前記可変電流源を制御して、前記抵抗素子に流す電流を徐々に変化させると共に、前記コンパレータの前記出力信号が反転したときの電流値を保持させることにより実行される
ことを特徴とするBTLアンプシステム。 - 請求項1または請求項2記載のBTLアンプシステムであって、
電源投入時に、前記補正用入力電圧印加回路が前記第1および第2入力端子に補正用入力電圧を印加して、前記基準電圧調整回路が前記オフセット調整を行う
ことを特徴とするBTLアンプシステム。 - 請求項1または請求項2記載のBTLアンプシステムであって、
スタンバイ状態から動作状態に移行する際に、前記補正用入力電圧印加回路が前記第1および第2入力端子に補正用入力電圧を印加して、前記基準電圧調整回路が前記オフセット調整を行う
ことを特徴とするBTLアンプシステム。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003180629A JP4307157B2 (ja) | 2003-06-25 | 2003-06-25 | Btlアンプシステム |
KR1020040041278A KR20050001317A (ko) | 2003-06-25 | 2004-06-07 | Btl 증폭기 시스템 |
TW093117035A TWI287351B (en) | 2003-06-25 | 2004-06-14 | BTL amplifier |
US10/870,956 US7095275B2 (en) | 2003-06-25 | 2004-06-21 | BTL amplifier capable of providing stability of offset compensation |
CN200410049196XA CN1578126B (zh) | 2003-06-25 | 2004-06-25 | 无平衡变压器放大系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003180629A JP4307157B2 (ja) | 2003-06-25 | 2003-06-25 | Btlアンプシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005020232A JP2005020232A (ja) | 2005-01-20 |
JP4307157B2 true JP4307157B2 (ja) | 2009-08-05 |
Family
ID=33535174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003180629A Expired - Fee Related JP4307157B2 (ja) | 2003-06-25 | 2003-06-25 | Btlアンプシステム |
Country Status (5)
Country | Link |
---|---|
US (1) | US7095275B2 (ja) |
JP (1) | JP4307157B2 (ja) |
KR (1) | KR20050001317A (ja) |
CN (1) | CN1578126B (ja) |
TW (1) | TWI287351B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100698332B1 (ko) * | 2005-02-04 | 2007-03-23 | 삼성전자주식회사 | 이득제어 증폭기 |
JP4683468B2 (ja) * | 2005-03-22 | 2011-05-18 | ルネサスエレクトロニクス株式会社 | 高周波電力増幅回路 |
JP4961163B2 (ja) * | 2006-05-08 | 2012-06-27 | ラピスセミコンダクタ株式会社 | 直流結合増幅回路 |
KR100929953B1 (ko) * | 2006-07-07 | 2009-12-04 | 야마하 가부시키가이샤 | 오프셋 전압 보정 회로 및 d급 증폭기 |
JP4234159B2 (ja) * | 2006-08-04 | 2009-03-04 | シャープ株式会社 | オフセット補正装置、半導体装置および表示装置ならびにオフセット補正方法 |
US8098087B1 (en) * | 2007-03-05 | 2012-01-17 | Altera Corporation | Method and apparatus for standby voltage offset cancellation |
EP2075910A1 (en) * | 2007-12-28 | 2009-07-01 | Varian B.V. | Instrumentation amplification with input offset adjustment |
DE102012213092B3 (de) * | 2012-07-25 | 2013-08-22 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Übertragungsvorrichtung und Sensor-System |
JP6545998B2 (ja) * | 2015-04-24 | 2019-07-17 | ローム株式会社 | オーディオ回路、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62287705A (ja) * | 1986-06-06 | 1987-12-14 | Toshiba Corp | Btl増幅回路 |
US5061900A (en) | 1989-06-19 | 1991-10-29 | Raytheon Company | Self-zeroing amplifier |
JPH05335850A (ja) | 1992-06-02 | 1993-12-17 | Fujitsu Ltd | Btlアンプ |
JP3495620B2 (ja) * | 1998-12-04 | 2004-02-09 | パイオニア株式会社 | Btl増幅装置 |
DE10023114A1 (de) * | 2000-05-11 | 2001-11-29 | Infineon Technologies Ag | Verstärkerschaltung mit Offset-Kompensation, insbesondere für digitale Modulationseinrichtungen |
AU2002252696A1 (en) * | 2001-04-24 | 2002-11-05 | Tripath Technology Inc. | An improved dc offset self-calibration system for a digital switching amplifier |
-
2003
- 2003-06-25 JP JP2003180629A patent/JP4307157B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-07 KR KR1020040041278A patent/KR20050001317A/ko not_active Application Discontinuation
- 2004-06-14 TW TW093117035A patent/TWI287351B/zh not_active IP Right Cessation
- 2004-06-21 US US10/870,956 patent/US7095275B2/en not_active Expired - Fee Related
- 2004-06-25 CN CN200410049196XA patent/CN1578126B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1578126B (zh) | 2010-12-08 |
CN1578126A (zh) | 2005-02-09 |
TW200501560A (en) | 2005-01-01 |
KR20050001317A (ko) | 2005-01-06 |
JP2005020232A (ja) | 2005-01-20 |
US7095275B2 (en) | 2006-08-22 |
US20040263243A1 (en) | 2004-12-30 |
TWI287351B (en) | 2007-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11314267B2 (en) | Adjuster and chip | |
JP5331508B2 (ja) | ボルテージレギュレータ | |
KR20190141868A (ko) | 발진기 | |
JP4031399B2 (ja) | 半導体集積回路装置 | |
JP4307157B2 (ja) | Btlアンプシステム | |
US20150160677A1 (en) | Single to differential conversion circuit and analog front-end circuit | |
US20230236615A1 (en) | Low-dropout regulator having bidirectional current adjustment | |
JP2010136001A (ja) | 発振器 | |
JP6793772B2 (ja) | 電圧ジェネレータ | |
JP5097220B2 (ja) | 基準電圧回路を具える信号プロセッサ及び基準電圧の印加方法 | |
JP3821717B2 (ja) | 直流安定化電源装置 | |
JP3948944B2 (ja) | 電源装置 | |
TW201826695A (zh) | 補償電路、補償方法及放大電路 | |
TWI226756B (en) | Data slice capable of calibrating current mismatch | |
JP2009123172A (ja) | 定電圧回路 | |
CN113014216B (zh) | 一种运算放大器 | |
TW200807848A (en) | Level shifter | |
CN109782837B (zh) | 稳压装置及芯片 | |
US8716994B2 (en) | Analog circuit configured for fast, accurate startup | |
KR101319827B1 (ko) | 전류 제한 장치 | |
CN113659991B (zh) | 模数转换器的控制电路、方法以及电子设备 | |
JP6715790B2 (ja) | 基準電流源回路 | |
CN106981977B (zh) | 电流纹波抑制系统及供电系统 | |
TWI842527B (zh) | 一種具有自動調節穩定性補償電路的低壓差穩壓器 | |
CN112671233B (zh) | 一种补偿电路以及开关电源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081030 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090428 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |