JP4305963B2 - 微小信号処理回路及びブレ検出回路 - Google Patents
微小信号処理回路及びブレ検出回路 Download PDFInfo
- Publication number
- JP4305963B2 JP4305963B2 JP16827397A JP16827397A JP4305963B2 JP 4305963 B2 JP4305963 B2 JP 4305963B2 JP 16827397 A JP16827397 A JP 16827397A JP 16827397 A JP16827397 A JP 16827397A JP 4305963 B2 JP4305963 B2 JP 4305963B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- output signal
- blur
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Gyroscopes (AREA)
- Adjustment Of Camera Lenses (AREA)
Description
【発明の属する技術分野】
本発明は、カメラ、ビデオなどの撮影装置における手ブレなどによる微小信号を検出し、処理する微小信号処理回路及びブレ検出回路に関するものである。
【0002】
【従来の技術】
従来より、例えば、特開平2−183217号公報に開示されているようなブレ補正装置が知られている。このブレ補正装置は、カメラやビデオなどに生じたブレを角速度センサなどのセンサによって検出し、検出されたブレの方向と逆方向にブレ補正レンズを移動しブレを補正している。
【0003】
以下に、図8を参照して、従来のブレ補正装置について説明する。
図8は、従来のブレ補正装置のブロック図である。
カメラボディ101は、カメラボディ101側及びレンズ鏡筒102側に給電する電池103と、カメラボディ側DC/DCコンバータ104と、カメラボディ側の主要な制御を行うカメラボディ側CPU105と、カメラの電源スイッチをONするメインスイッチ112と、レリーズボタンの第1ストローク(半押し状態)でONする半押しスイッチ111と、レリーズボタンの第2ストローク(全押し状態)でONする全押しスイッチ110と、操作スイッチ113と、半導体スイッチである給電制御スイッチ130などを備えている。
【0004】
レンズ鏡筒102は、カメラボディ101に着脱自在に取り付けられている。レンズ鏡筒102は、レンズ鏡筒側の主要な制御を行うレンズ鏡筒側CPU119と、レンズ鏡筒側DC/DCコンバータ120と、ブレ補正制御モードを選択するための2bitの設定スイッチ131,132と、ブレを検出し、そのブレ量に応じた出力信号を出力するブレ検出部113,114と、第1のレンズ群125と、第2のレンズ群126と、光軸方向に対して垂直な方向又は略垂直な方向に駆動し、ブレを補正する第3のレンズ群(以下、ブレ補正レンズという)127と、絞り羽根128と、ブレ補正レンズ127を駆動するためのモータ123,124と、このモータ123,124をそれぞれ駆動制御する制御回路121,122などを備えている。
【0005】
従来のブレ補正装置は、平面上に結像する像面のブレを、例えば、互いに直交するX軸及びY軸の2軸成分に分解し、ブレの向きを打ち消すようにそれぞれの軸方向に沿ってブレ補正機構部を駆動していた。このために、駆動源となるモータ123,124は、ブレ補正レンズ127を駆動するために2軸分で2個が必要となるために、ブレ検出部113,114、モータ123,124及び制御回路121,122も、それぞれ2個づつ設けられている。以下において、ブレ検出部113を説明する。
【0006】
図9は、従来のブレ補正装置におけるブレ検出回路の一例を示すブロック図である。
ブレ検出部113は、図9に示すように、角速度センサ(ジャイロ)1と、この角速度センサ1に接続されたハイパスフィルタ(以下、HPFという)17と、このHPF17に接続された増幅器(以下、AMPという)16と、このAMP16に接続されたローパスフィルタ(以下、LPFという)15と、このLPF15に接続されたA/Dコンバータ13aとからなるブレ検出回路を備えている。
【0007】
角速度センサ1は、ブレ状態を角速度として検出し、この角速度に応じた出力信号を発生するセンサであり、この出力信号は、次段のHPF17に入力している。
【0008】
HPF17は、角速度センサ1の出力信号から低域周波数成分をカットするフィルタであり、低域周波数成分がカットされた信号は、次段のAMP16に入力している。
【0009】
AMP16は、HPF17により低域周波数成分がカットされた信号を増幅し、増幅された信号は、次段のLPF15に入力している。
【0010】
LPF15は、AMP16により増幅された信号から高域周波数成分をカットするフィルタであり、LPF15により高域周波数成分をカットされた信号は、次段のA/Dコンバータ13aに入力している。
【0011】
A/Dコンバータ13aは、LPF15により高域周波数成分をカットされたアナログ信号をデジタル信号に変換し出力する。
【0012】
上述した一連のアナログ信号処理回路は、ブレの周波数域の信号に対して増幅するために、処理する信号の周波数領域は、数Hzから数10Hzである。アナログ処理されたデータは、角速度の次元を持っているために、このデータに基づいて、ブレ補正レンズ127を駆動するときには、角速度の基準値(検出装置出力基準値)ω0(以下、オメガゼロという)を算出する必要がある。このオメガゼロを算出することにより、一定の速度でパンニングしたときに、ブレている状態とは異なる状態であることを補正動作に反映することができる。ブレ補正レンズ127は、オメガゼロと検出された角速度の処理データとの差に比例した補正量により駆動され、オメガゼロは、ω0=(1/T)Σω(t)の式により算出される。これは、時刻0からTまでの間の各時刻の角速度ω(t)の和を時間Tで平均したものである。この計算式において使用する角速度データは、角速度センサ1の出力が安定し、カメラの状態がブレ状態ではないと判断されるときに検出したデータを用いるのが理想的である。また、平均する時間(検出時間)Tが長いほどデータの安定度はよい。
【0013】
カメラボディ101とレンズ鏡筒102には、図8に示すように、これらを互いに電気的に接続するための電気接点115,116,117,118が設けられている。電気接点115は、電池103から給電制御スイッチ130を介してレンズ鏡筒102側へ給電するための接点である。電気接点116は、カメラボディ側DC/DCコンバータ104の出力をレンズ鏡筒102側に給電するための接点である。電気接点117は、カメラボディ側CPU105とレンズ鏡筒側CPU119との間の通信を行うための接点である。電気接点118は、電池103の陰極端子につながるグランド(GND)ラインを接続するための接点である。
【0014】
次に、従来のブレ補正装置の動作を説明する。
メインスイッチ112がON動作され、半押しスイッチ111がON動作されると、カメラボディ側CPU105の端子には、“L”レベルの信号が入力される。そして、全押しスイッチ110がON動作されると、カメラボディ側CPU105の端子には、“L”レベルの信号が入力される。カメラボディ側CPU105は、半押しスイッチ111のON動作により、カメラボディ側DC/DCコンバータ104を起動制御し、電気接点116を介して、レンズ鏡筒側CPU119に給電する。
【0015】
レンズ鏡筒側CPU119は、給電要求信号を電気接点117を介してカメラボディ側CPU105に出力する。カメラボディ側CPU105は、給電制御スイッチ130をON動作させ、電池103は、レンズ鏡筒側DC/DCコンバータ120に電気接点115を介して給電する。また、レンズ鏡筒側CPU119は、電気接点116からの給電により、レンズ鏡筒側DC/DCコンバータ120を起動し、レンズ鏡筒側DC/DCコンバータ120は、制御回路121,122とモータ123,124に給電する。
【0016】
設定スイッチ132がON動作されたときには、レンズ鏡筒側CPU119のD1端子には、“L”レベルの信号が入力され、設定スイッチ131がON動作されたときには、レンズ鏡筒側CPU119のD2端子には、“L”レベルの信号が入力される。一方、設定スイッチ132がOFF動作のときには、レンズ鏡筒側CPU119のD1端子は、“H”レベルであり、設定スイッチ131がOFF動作のときには、レンズ鏡筒側CPU119のD2端子は、“H”レベルである。
【0017】
D1端子が“L”レベルであり、D2端子が“H”レベルのときには、ブレ補正制御モードは、“露光中のみ補正動作を行うモード”に選択される。D1端子が“H”レベルであり、D2端子が“L”レベルのときには、ブレ補正制御モードは、“露光中および露光外に補正動作を行うモード”に選択される。D1端子が“H”レベルであり、D2端子が“H”レベルのときには、ブレ補正制御モードは、“ブレ補正動作を行わないモード”に選択される。
【0018】
ブレ検出部113,114は、検出したブレ量に応じた出力信号をアナログ処理し、その信号をレンズ鏡筒側CPU119に入力する。“露光中および露光外に補正動作を行うモード”にブレ補正制御モードが選択されている場合であって、半押しスイッチ111がON動作されたときには、レンズ鏡筒側CPU119は、アナログ処理されたデータに基づいて、ブレ補正レンズ127の駆動量を演算する。ブレ検出部113,114は、検出したブレ量に応じた出力信号を電源が印加された時点から出力しており、レンズ鏡筒側CPU119は、ブレ検出部113,114の出力信号が出力された時点からオメガゼロの検出処理を始める。オメガゼロの検出に要する時間は、検出時間が十分にあるときには、およそ2秒間程度であるが、電源投入直後の撮影のときなどには2秒間も確保できない。このようなときには、オメガゼロの検出は、できるかぎり長い時間をかけて行われる。撮影者が撮影を行うときには、レンズ鏡筒側CPU119は、撮影直前までのオメガゼロの検出データに基づいて補正量を算出し、この補正量に基づいてモータ123,124をフィードバック制御する。
【0019】
レンズ鏡筒側CPU119は、演算した補正量に基づいて、モータ123,124の駆動を制御回路121,122に指示する。モータ123,124の回転運動は、直線運動に変換され、ブレ補正レンズ127を駆動する。なお、“露光中のみ補正動作を行うモード”にブレ補正制御モードが選択されている場合であって、全押しスイッチ110がON動作されたときには、ブレ補正レンズ127は、露光中のみ駆動される。
【0020】
図10は、従来のブレ補正装置におけるブレ検出回路の他の例を示すブロック図である。
図10に示すように、このブレ検出回路は、ブレ状態を角速度として検出し、この角速度に応じた出力信号を発生する角速度センサ1と、この角速度センサ1の出力信号が入力し、この出力信号を増幅するAMP16と、このAMP16の出力信号が入力し、この出力信号から高域周波数成分をカットするLPF15と、このLPF15の出力信号が入力し、この信号をアナログ信号からデジタル信号に変換し出力するA/Dコンバータ13aとからなる。
【0021】
【発明が解決しようとする課題】
図10に示すブレ検出回路は、HPFを備えていないために、低域周波数成分も情報として処理することができる。しかし、このブレ検出回路は、HPFを備えていないために、回路自体のDCオフセット成分による誤差も増幅してしまう。また、角速度センサ1から出力されたブレ量に応じた出力信号には、周波数の低い信号(長時間に渡るドリフト成分)が含まれている。図10に示すように、角速度センサ1から出力された出力信号を、増幅器16においてそのままゲインをかけてしまうと、増幅器16からの出力信号の成分は、低域周波数成分により飽和し、使用に耐えないものとなってしまう。このために、このブレ検出回路をブレ検出に使用することは、困難であった。
【0022】
カメラの電子回路では、電池により電源を作っているために、処理回路などの電源電圧は、一般に省電などのために低電圧化の傾向にある。一般に、市販のオペアンプでは、同相入力電圧範囲は、電源電圧が低いと狭くなる。また、入力する電圧の範囲によっては、オペアンプ内部のトランジスタが動作しない範囲がある。図10に示すブレ検出回路を市販のオペアンプを使用して構成するときには、入力する電圧の範囲は、規格により所定の範囲内に定められている。このために、規格範囲内で処理できるブレ検出回路を構成する必要がある。
【0023】
一般に、オペアンプでは、負帰還をかけることによって、安定性を増し帯域を広げて使用するために、出力信号を反転入力端子(−)側にフィードバックしている。この場合に、反転入力端子側と非反転入力端子(+)側とは、仮想短絡(イマジナリショート)が成立するために、両端子は、同じ電位に保つように動作する。図10に示すブレ検出回路において、オペアンプを非反転入力形式としたときには、反転入力端子側と非反転入力端子側の入力信号が変化するとともに、入力電圧も変化する。オペアンプに入力する信号がばらつく場合には、規格範囲内で使用したいときであっても、この規格範囲を越える信号が入力する可能性がある。特に、ブレの検出に使用する角速度センサ(圧電振動ジャイロ)1は、基準電圧に対して出力電圧のばらつきが大きい。このために、オペアンプの入力範囲を越える出力電圧が印加したときには、オペアンプの性能によっては、同相入力範囲を越えてしまう可能性がある。その結果、オペアンプの選択の幅も狭くなり、コストアップにつながってしまう。
【0024】
本発明の課題は、増幅部の同相入力範囲の制限を受けることなく、ばらつきの大きい微小信号を処理することができ、部品点数の少ない実装上有利な微小信号処理回路及びブレ検出回路を提供することである。
【0025】
【課題を解決するための手段】
本発明は、以下のような解決手段により、前記課題を解決する。なお、理解を容易にするために、本発明の実施形態に対応する符号を付して説明するが、これに限定されるものではない。
すなわち、請求項1の発明は、直流電圧信号を発生する出力信号発生部と、微小信号が入力され、前記微小信号から高域成分を除去する低域通過フィルタ部と、前記微小信号が入力される接点に、前記直流電圧信号を、抵抗を介して直流的に加算あるいは減算する演算部と、前記演算部からの出力信号が入力される反転入力端子と、固定された基準電位が印加される非反転入力端子とを有する増幅部と、前記増幅部の出力信号が所定範囲内にないときには、操作信号を発生する操作信号発生部とを備え、前記接点は、前記低域通過フィルタ部と前記増幅部との間に設けられ、前記出力信号発生部は、前記操作信号に基づいて前記直流電圧信号を変更し、前記増幅部の出力信号を所定範囲内とすること、を特徴とする微小信号処理回路である。
【0028】
請求項2の発明は、請求項1に記載の微小信号処理回路において、前記増幅部は、オペアンプであり、前記オペアンプの出力端子側と前記反転入力端子が抵抗を介して接続されていることを特徴とする微小信号処理回路である。
【0029】
請求項3の発明は、ブレを検出し、ブレ検出信号を出力するブレ検出部と、直流電圧信号を発生する出力信号発生部と、前記ブレ検出信号が入力され、前記ブレ検出信号から高域成分を除去する低域通過フィルタ部と、前記ブレ検出信号が入力される接点に、前記直流電圧信号を、抵抗を介して直流的に加算あるいは減算する演算部と、前記演算部からの出力信号が入力される反転入力端子と、固定された基準電位が印加される非反転入力端子とを有する増幅部と、前記増幅部の出力信号が所定範囲内にないときには、操作信号を発生する操作信号発生部とを備え、前記接点は、前記低域通過フィルタ部と前記増幅部との間に設けられ、前記出力信号発生部は、前記操作信号に基づいて前記直流電圧信号を変更し、前記増幅部の出力信号を所定範囲内とすること、を特徴とするブレ検出回路である。
【0032】
請求項4の発明は、請求項3に記載のブレ検出回路において、前記増幅部は、オペアンプであり、前記オペアンプの出力端子側と前記反転入力端子が抵抗を介して接続されていることを特徴とするブレ検出回路である。
【0033】
請求項5の発明は、請求項3または請求項4に記載のブレ検出回路において、前記ブレ検出部は、ブレをn個の軸成分に分解したときに、各軸方向に沿ったブレを検出するために、それぞれn個設けられており、前記演算部および前記増幅器は、前記ブレ検出部に対応して、1軸当たりそれぞれ1個で構成されていること、を特徴とするブレ検出回路である。
【0034】
【発明の実施の形態】
(基本概念)
まず、理解を容易にするために、本発明の第1実施形態に係るブレ検出回路の基本概念を、DCオフセット成分を抑えることができるブレ検出回路のブロック図を挙げて説明する。
図4は、DCオフセット成分を抑えることができるブレ検出回路の一例を示したブロック図である。
図4に示すブレ検出回路は、HPFを設けずに、回路自体のDCオフセット成分を抑えることができる回路である。このブレ検出回路は、角速度センサ1と、この角速度センサ1の出力信号を増幅するAMP16と、このAMP16の出力信号から高域周波数成分をカットするLPF15と、このLPF15の出力信号をアナログ信号からデジタル信号に変換し出力するA/Dコンバータ3aと、このA/Dコンバータ3aを内蔵した制御回路(CPU)3と、直流(DC)電圧を発生する直流電圧出力回路(D/Aコンバータ)4とからなる。このブレ検出回路は、図10に示すブレ検出回路と同様に、HPFを備えていないために、DCオフセット成分により誤差を生ずる。しかし、CPU3は、直流電圧出力回路4に制御信号を発生し、直流電圧出力回路4は、この制御信号に基づいて直流電圧を発生する。この直流電圧は、AMP16の手前側において、DCオフセット成分を引き算するために、このブレ検出回路のDCオフセット成分を抑えることができる。
【0035】
図5は、DCオフセット成分を抑えることができるブレ検出回路の他の例を示したブロック図である。
図5に示すブレ検出回路は、図4に示すブレ検出回路のLPF15とAMP16の構成順序を入れ替えるとともに、LPF15により高域周波数成分をカットした信号から、直流電圧出力回路4の直流電圧を引き算している。
【0036】
図6は、DCオフセット成分を抑えることができるブレ検出回路の他の例を示したブロック図である。
図6に示すブレ検出回路は、図4に示すブレ検出回路のLPF15とAMP16の構成順序を入れ替えたものである。
【0037】
(第1実施形態)
つぎに、本発明の第1実施形態に係るブレ検出回路を具体的に説明する。
図1は、本発明の第1実施形態に係るブレ検出回路の回路図である。
本発明の第1実施形態に係るブレ検出回路は、DCオフセット成分を抑えることができる回路である。このブレ検出回路は、微小な出力信号Voを出力する振動ジャイロ1と、この出力信号Voから高域周波数成分を遮断し、増幅する回路(LPF)5と、直流電圧(出力信号)VDAを発生するD/Aコンバータ4と、LPF5の出力信号とD/Aコンバータ4の出力信号VDAとを加算し、増幅する回路(加算器)6と、この加算器6の出力信号が入力するA/Dコンバータ3aと、CPU3とから構成されている。このブレ検出回路は、多重帰還型の2次のLPF5を採用しているために、オペアンプOP10は、反転入力形式である。このブレ検出回路における実際の定数設定は、抵抗R10:47kΩ、抵抗R20:47kΩ、抵抗R30:47kΩ、抵抗R40:4.7kΩ、抵抗R50:470kΩ、コンデンサC10:0.015μF、コンデンサC20:3300pFである。
【0038】
(比較例)
つぎに、本発明の第1実施形態に係るブレ検出回路の比較例を説明する。
図7は、DCオフセット成分を抑えることができるブレ検出回路を比較例として示した回路図である。
なお、以下の説明において、図1に示したブレ検出回路と同一の回路部分は、同一の符号を付して説明し、その部分の詳細な説明については省略する。
図7に示すブレ検出回路は、振動ジャイロ1と、回路50と、回路60と、CPU3と、A/Dコンバータ3aと、D/Aコンバータ4とから構成されている。回路50は、抵抗R100,R200、コンデンサC100,C200及び初段のオペアンプOP100からなる2次のLPFである。回路60は、抵抗R300,R400,R500及び100倍の2段目のオペアンプOP200からなる加算器である。この回路60には、オペアンプOP100の入力側に、D/Aコンバータ4の直流電圧が印加されている。このブレ検出回路では、入力段回路は、VCVS(voltage controlled voltage source)型の2次のLPF50であるために、図1に示すブレ検出回路と異なり非反転入力形式である。このブレ検出回路における実際の定数設定は、抵抗R100:47kΩ、抵抗R200:47kΩ、抵抗R300:4.7kΩ、抵抗R400:470kΩ、コンデンサC100:0.01μF、コンデンサC200:4700pFである。
【0039】
LPF50は、入力した微小な角速度信号(出力信号)Voから高域周波数成分を遮断するが、通過帯における信号の位相が同時に遅れる。この位相遅れは、ブレ補正制御の誤差を生じさせるために、位相遅れは、ゼロに近いことが望ましい。このために、LPF50の遮断周波数は、この位相遅れが無視できる程度にできるだけ低く、例えば、500Hz程度に設定されている。そして、高域周波数成分を遮断された波形は、2段目の加算器60に入力する。
【0040】
振動ジャイロ1から出力されたブレ量に応じた出力信号Voには、周波数の低い信号(長時間に渡るドリフト成分)がもともと含まれている。図7に示すように、振動ジャイロ1から出力された出力信号VoをオペアンプOP200においてそのままゲインをかけてしまうと、オペアンプOP200からの出力信号Vωは、ある値の直流成分(オフセット成分)により飽和し、使用に耐えないものとなってしまう。このために、加算器60は、このオフセット成分を差し引き、増幅段においてオペアンプOP200は、オフセット成分を差し引いた信号を増幅する。このオペアンプOP200は、反転増幅器であり、100倍のゲインがかかっている。
【0041】
振動ジャイロ1の出力信号Voをこのブレ検出回路によって処理する場合において、振動ジャイロ1に過大な信号が印加したときには、オペアンプOP200は、入力した信号をゲイン倍して出力しようとする。ダイナミックレンジは、電源電圧及び出力段の回路構成により制限されているために、オペアンプOP200の出力信号Vωが飽和すると、過大なブレが起きた直後に、通常のブレ補正ができない可能性がある。
【0042】
図7に示すブレ検出回路では、振動ジャイロ1の出力信号VoがLPF50に入力し、所望の帯域のみの信号がLPF50から出力する。LPF50の出力信号は、抵抗R300,R400及びオペアンプOP200により構成される増幅段により、40dBのゲインがかけられ、CPU3に内蔵されたA/Dコンバータ3aに入力する。振動ジャイロ1に過大なブレが入力する可能性があるときには、CPU3は、モニタしているA/Dコンバータ3aのA/D値を所定値と比較し、その大小関係が入れ替わる瞬間に、D/Aコンバータ4に制御信号を出力する。その結果、D/Aコンバータ4の出力値(出力電圧値)が変更され、D/Aコンバータ4が出力する直流電圧は、抵抗R400,R500により決定されるゲインによって、LPF50の出力信号に加算(負号の場合には減算)される。このために、オペアンプOP200の出力信号Vωは、基準点まで引き戻され、実質的に負帰還をかけたのと同等の効果を生じる。このように、加算器60は、オペアンプOP200の出力信号Vωがダイナミックレンジを越えて飽和するのを避ける機能を担っている。
【0043】
図7に示すブレ検出回路において、市販のオペアンプOP100を5Vで使用すると仮定したときには、印加する電圧は、規格により、例えば、2Vから3Vまでに定められている。このオペアンプOP100は、非反転入力形式であるために、反転入力端子側と非反転入力端子側の入力信号が変化するとともに、入力電圧も変化する。オペアンプOP100に入力する信号がばらつく場合には、例えば、2Vから3Vまでの規格範囲内を越える信号が入力する可能性がある。特に、ブレの検出に使用する振動ジャイロ1は、基準電圧Vrefに対して出力電圧Voのばらつきが大きい。このために、オペアンプOP100の入力範囲を越える出力電圧Voが印加したときには、オペアンプの性能によっては、同相入力範囲を越える可能性がある。
【0044】
本発明の第1実施形態では、オペアンプOP10の非反転入力端子(+)側には、固定された電位である基準電圧Vrefが印加している。このために、反転入力端子(−)側と非反転入力端子(+)側とは、イマジナリショートのために、一定の基準電圧Vrefが印加された状態となり、入力信号Voがばらついても一定の電位を保つように動作する。その結果、非反転入力端子の入力電圧のばらつき範囲が規格内であることのみを確認すれば足り、オペアンプOP10の同相入力範囲の制限を受けない回路形式とすることができる。また、本発明の第1実施形態では、オペアンプOP10は、同相入力範囲が狭くて安い汎用のオペアンプを使用することができる。このために、振動ジャイロ1の出力電圧範囲の規格を厳しくすることなく、ブレ検出機能を実現することができるとともに、コストダウンを図ることができる。さらに、振動ジャイロ1、LPF5及び加算器6は、直流結合されているので、低域周波数成分に含まれる出力信号Voを有効に利用することができる。
【0045】
(第2実施形態)
図2は、本発明の第2実施形態に係るブレ検出回路の回路図である。
本発明の第2実施形態におけるブレ検出回路は、振動ジャイロ1と、D/Aコンバータ4と、この振動ジャイロ1の出力信号VoとD/Aコンバータ4の出力信号VDAとが入力する回路2と、この回路2の出力信号が入力するA/Dコンバータ3aと、CPU3とから構成されている。回路2は、抵抗R1,R2,R3,R4及びオペアンプOP1から構成される加算器と、抵抗R1,R2,R3、コンデンサC1,C2及びオペアンプOP1から構成されるLPFと、反転増幅器であるオペアンプOP1とからなる。
【0046】
このブレ検出回路では、オペアンプOP1の出力信号は、高域周波数成分を遮断するコンデンサC2を介して交流的にフィードバックし、このオペアンプOP1の反転入力端子側に直流的に入力している。また、オペアンプOP1の出力信号は、抵抗R1と抵抗R2との間の接点Bに、抵抗R3を介して直流的にフィードバックしている。オペアンプOP1の非反転入力端子は、基準電圧Vrefにより直流的に短絡されている。また、接点Bは、コンデンサC1を介して基準電圧Vrefに交流的に接続されており、この接点Bには、A/Dコンバータ207の出力信号VDAが、抵抗R4を介して直流的に加算されている。
【0047】
振動ジャイロ1の出力信号Voは、LPFと、抵抗R1,R2により構成された増幅器とにより、所望の帯域のみの信号が増幅段でゲインをかけられ、A/Dコンバータ3aに入力する。振動ジャイロ1が過大な信号を出力したときには、過大な出力電圧Voを入力された反転増幅段は、イマジナリショートの点Aに対して電流を流し込もうとする。CPU3は、モニタしているA/Dコンバータ3aのA/D値を所定値と比較し、その大小関係が入れ替わる瞬間に、D/Aコンバータ4に制御信号を出力する。その結果、D/Aコンバータ4の出力値(出力電圧値)が所定の値に変更され、D/Aコンバータ4が出力する直流電圧は、抵抗R3,R4により決定されるゲインによって、増幅器の入力側から振動ジャイロ1の出力信号Voに加算(負号の場合には減算)される。このために、実質上、負帰還をかけたのと同等の効果が生じる。イマジナリーショートの点Aに流れ込もうとする電流は、抵抗R3側に接続された回路系により吸収される。その結果、オペアンプOP1の出力電圧Vωは、ダイナミックレンジを越えて飽和する前にレベルシフトされ、振動ジャイロ1の基準電圧Vref近辺にて、振動ジャイロ1の出力電圧Voを増幅することができる。なお、D/Aコンバータ4から出力される出力電圧VDAの値が基準電圧Vrefよりも低いときには、イマジナリーショートの点Aに流れ込もうとする電流を、この出力電圧VDAにより吸収することができる。
【0048】
本発明の第1実施形態では、LPF5の抵抗R20,R30のばらつきにより、回路のゲインに影響を及ぼす可能性がある。例えば、抵抗ばらつき±1%品を用いて回路を構成したときには、図7に示すブレ検出回路では、LPF50におけるゲインのばらつきは、0.02%以下である。一方、図1に示す本発明の第1実施形態に係るブレ検出回路では、LPF5におけるゲインのばらつきは、0.6%余りに達する。LPF5,50を通過した信号には、反転増幅段においてさらに100倍のゲインがかけられるために、抵抗のばらつきによりゲインがさらにばらつく。本発明の第1実施形態に係るブレ検出回路は、図7に示すブレ検出回路と同じ構成であるために、抵抗ばらつき±1%品により回路を構成したときには、ゲインのばらつきは、いずれのオペアンプOP10,100であっても±6%余りとなる。このために、本発明の第1実施形態に係るブレ検出回路では、同じクラスの抵抗を使うかぎり、ゲインのばらつきの範囲は、図7に示すブレ検出回路には及ばない。
【0049】
本発明の第2実施形態に係るブレ検出回路におけるオペアンプOP1は、反転入力形式であるために、振動ジャイロ1の出力信号Voがばらついても、同相入力範囲による制限を受けない。このために、ゲインのばらつきを図7に示すブレ検出回路のレベル程度に抑えることができる。また、本発明の第2実施形態では、多重帰還型のLPFの構成によって、ゲインも同時にかけてしまう定数設定にしたために、LPFとは別に増幅部を設ける必要がない。このために、このブレ検出回路では、LPFの機能とゲインを受け持つ機能とが1個のオペアンプOP1により実現され、LPFと増幅段とが一体化している。その結果、ばらつきのある抵抗R2,R3を用いて回路を構成しても、ゲインのばらつきは、1段分の回路ブロックのみで済み、図7に示すブレ検出回路によるゲインのばらつきに匹敵するレベルに収めることができる。
【0050】
本発明の第2実施形態に係るブレ検出回路は、1段分のオペアンプOP1により構成されているために、オフセット誤差も1段分の回路ブロックのみで済む。また、D/Aコンバータ4の出力信号VDAに交流成分(リップル)があっても、回路2のLPFによりこの交流成分を除去することができる。さらに、LPF、増幅器及び加算器を1個のオペアンプOP1により一体型に構成している。このために、1軸当たり1個のオペアンプOP1により、振動ジャイロ1の出力信号Voの高品位な処理が可能となる。その結果、部品点数が減少し、実装スペースを確保することができる。
【0051】
本発明の第2実施形態におけるブレ検出回路では、定数設定を以下のように行った。このブレ検出回路は、反転入力形式であるために、振動ジャイロ1の出力インピーダンス(数Ω)を考慮して、処理回路側の入力インピーダンスを決定する抵抗R2は、大きめに設定した。次に、分解能を担うゲインを100倍に設定するために、抵抗R3は、抵抗R2の100倍に設定した。そして、残りのパラメータである抵抗R1及びコンデンサC1,C2は、遮断周波数を500Hz近傍に、Q値(クオリティーファクター)を0.71近傍に、位相遅れを0.44ms近傍に調整した。この場合に、各部品の定格値は、余りに特殊な値にならないように設定した。以下に、このようにして決定した値の一例を示す。
【0052】
抵抗R1:1.8kΩ、抵抗R2:4.7kΩ、抵抗R3:470kΩ、コンデンサC1:0.15μF、コンデンサC2:680pF
【0053】
抵抗R1:100kΩ、抵抗R2:4.7kΩ、抵抗R3:470kΩ、コンデンサC1:2.35μF、コンデンサC2:1000pF
【0054】
抵抗R1:2.7kΩ、抵抗R2:6.8kΩ、抵抗R3:680kΩ、コンデンサC1:0.1μF、コンデンサC2:470pF
【0055】
(第3実施形態)
図3は、本発明の第3実施形態に係るブレ検出回路の回路図である。
本発明の第3実施形態に係るブレ検出回路は、DCオフセット成分を抑えることができる回路である。このブレ検出回路は、微小な出力信号Voを出力する振動ジャイロ1と、直流電圧(出力信号)VDAを発生するD/Aコンバータ4と、振動ジャイロ1の出力信号VoとD/Aコンバータ4の出力信号VDAとを加算し、増幅する回路(加算器)6と、この加算器6の出力信号から高域周波数成分を遮断し、増幅する回路(LPF)5と、このLPF5の出力信号が入力するA/Dコンバータ3aと、CPU3とから構成されている。このブレ検出回路における実際の定数設定は、抵抗R10:47kΩ、抵抗R20:47kΩ、抵抗R30:47kΩ、抵抗R40:4.7kΩ、抵抗R50:470kΩ、コンデンサC10:0.015μF、コンデンサC20:3300pFである。
【0056】
本発明の第3実施形態では、オペアンプOP20の非反転入力端子(+)側には、固定された電位である基準電圧Vrefが印加している。その結果、非反転入力端子の入力電圧のばらつき範囲が規格内であることのみを確認すれば足り、オペアンプOP20の同相入力範囲の制限を受けない回路形式とすることができる。また、本発明の第3実施形態では、オペアンプOP20は、同相入力範囲が狭くて安い汎用のオペアンプを使用することができる。このために、振動ジャイロ1の出力電圧範囲の規格を厳しくすることなく、ブレ検出機能を実現することができるとともに、コストダウンを図ることができる。さらに、振動ジャイロ1、LPF5及び加算器6は、直流結合されているので、低域周波数成分に含まれる出力信号Voを有効に利用することができる。
【0057】
(他の実施形態)
以上説明した実施形態に限定されることはなく、種々の変形又は変更が可能であって、それらも本発明の均等の範囲内である。
例えば、本発明の実施形態におけるブレ検出回路は、振動ジャイロ1と、この振動ジャイロ1のばらつきの大きい出力信号Voをカバーする処理回路との間における同相入力範囲の制限を解決するものである。したがって、処理回路の初段がLPFであるときには、このLPFの入力が反転入力形式であればよく、処理回路の初段がAMPであるときには、このAMPの入力が反転入力形式であればよい。このために、本発明の実施形態におけるブレ検出回路は、微小信号を処理する微小信号処理回路において、初段の増幅部は、この微小信号が入力される反転入力端子と、基準電位が印加される非反転入力端子とを有することを特徴とする微小信号処理回路であればよい。
【0058】
本発明の実施形態におけるブレ検出回路は、オーディオ機器において微小信号を処理するDCサーボ回路、カメラの測光回路、カメラのオートフォーカス機構に使用される受光素子(PSD)から出力される微小信号の処理回路などに適用することもできる。また、抵抗R1,R2,R10,R20などの値は、本発明の実施形態に示す値に限定されるものではない。さらに、ブレをx軸、y軸の2軸成分に分解し、各軸方向に沿ったブレを検出するブレ検出部113,114に限らず、3軸以上の成分に分解したブレを検出するブレ検出部についても、本発明を適用することができる。この場合においても、オペアンプOP1は、ブレ検出部に対応して、1軸当たり1個設ければ足りる。
【0059】
【発明の効果】
以上詳しく説明したように、本発明によれば以下のような種々の効果がある。
(1)微小信号が入力される反転入力端子と、基準電位が印加される非反転入力端子とを有し、この微小信号から高域成分を除去する低域通過フィルタ部と、この低域通過フィルタ部の出力信号が入力される増幅部とを含むので、増幅部の同相入力範囲による制限を受けない回路形式とすることができる。
【0060】
(2)微小信号が入力される反転入力端子と、基準電位が印加される非反転入力端子とを有する増幅部と、この増幅部の出力信号が入力し、微小信号から高域成分を除去する低域通過フィルタ部とを含むので、増幅部の同相入力範囲による制限を受けない回路形式とすることができる。
【0061】
(3)演算部は、微小信号が入力される反転入力端子と、基準電位が印加される非反転入力端子とを有し、この微小信号と出力信号発生部の出力信号とに基づいて所定の演算をし、低域通過フィルタ部は、この演算部の出力信号から高域成分を除去し、この低域通過フィルタ部の出力信号は、増幅部に入力し、操作信号発生部は、増幅部の出力信号が所定範囲内にないときには、操作信号を発生し、この微小信号とこの出力信号発生部の出力信号とに基づいて、増幅部の出力信号を所定範囲内とする。したがって、増幅部の同相入力範囲による制限を受けない回路形式とすることができる。また、オフセット成分を小さく抑えることができるとともに、増幅部の出力信号を基準電位近傍に素早く収束することができる。
【0062】
(4)演算部、低域通過フィルタ部及び増幅部は、共通する一つの演算増幅器によって構成されるので、部品点数を削減することができ、実装上有利な回路とすることができる。
【0063】
(5)ブレを検出し、ブレ検出信号を出力するブレ検出部と、ブレ検出信号が入力される反転入力端子と、基準電圧が印加される非反転入力端子とを有し、このブレ検出信号から高域成分を除去する低域通過フィルタ部と、この低域通過フィルタ部の出力信号が入力される増幅部とを含むので、増幅部の同相入力範囲による制限を受けない回路形式とすることができる。
【0064】
(6)ブレを検出し、ブレ検出信号を出力するブレ検出部と、このブレ検出信号が入力される反転入力端子と、基準電圧が印加される非反転入力端子とを有する増幅部と、この増幅部の出力信号が入力し、ブレ検出信号から高域成分を除去する低域通過フィルタ部とを含むので、増幅部の同相入力範囲による制限を受けない回路形式とすることができる。
【0065】
(7)演算部は、ブレ検出信号が入力される反転入力端子と、基準電位が印加される非反転入力端子とを有し、このブレ検出信号と出力信号発生部の出力信号とに基づいて所定の演算をし、低域通過フィルタ部は、この演算部の出力信号から高域成分を除去し、この低域通過フィルタ部の出力信号は、増幅部に入力し、操作信号発生部は、この増幅部の出力信号が所定範囲内にないときには、操作信号を発生し、ブレ検出信号と出力信号発生部の出力信号とに基づいて、増幅部の出力信号を所定範囲内とする。したがって、増幅部の同相入力範囲による制限を受けない回路形式とすることができる。また、オフセット成分を小さく抑えることができるとともに、増幅部の出力信号を基準電位近傍に素早く収束することができる。
【0066】
(8)演算部、低域通過フィルタ部及び増幅部は、共通する一つの演算増幅器によって構成されるので、部品点数を削減することができ、実装上有利な回路とすることができる。
【0067】
(9)ブレ検出部は、ブレをn個の軸成分に分解したときに、各軸方向に沿ったブレを検出するために、それぞれn個設けられており、演算増幅器は、ブレ検出部に対応して、1軸当たり1個で構成されているので、演算増幅器の点数を減らすことができるとともに、実装スペースを確保することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係るブレ検出回路の回路図である。
【図2】本発明の第2実施形態に係るブレ検出回路の回路図である。
【図3】本発明の第3実施形態に係るブレ検出回路の回路図である。
【図4】DCオフセット成分を抑えることができるブレ検出回路の一例を示したブロック図である。
【図5】DCオフセット成分を抑えることができるブレ検出回路の他の例を示したブロック図である。
【図6】DCオフセット成分を抑えることができるブレ検出回路の他の例を示したブロック図である。
【図7】DCオフセット成分を抑えることができるブレ検出回路を比較例として示した回路図である。
【図8】従来のブレ補正装置のブロック図である。
【図9】従来のブレ補正装置におけるブレ検出回路の一例を示すブロック図である。
【図10】従来のブレ補正装置におけるブレ検出回路を他の例として示すブロック図である。
【符号の説明】
1 角速度センサ(振動ジャイロ)
2 回路
3 CPU
3a A/Dコンバータ
4 D/Aコンバータ(直流電圧出力回路)
5,15,50 LPF
6,60 加算器
113,114 ブレ検出部
121,122 制御回路
123,124 モータ
127 ブレ補正レンズ
Claims (5)
- 直流電圧信号を発生する出力信号発生部と、
微小信号が入力され、前記微小信号から高域成分を除去する低域通過フィルタ部と、
前記微小信号が入力される接点に、前記直流電圧信号を、抵抗を介して直流的に加算あるいは減算する演算部と、
前記演算部からの出力信号が入力される反転入力端子と、固定された基準電位が印加される非反転入力端子とを有する増幅部と、
前記増幅部の出力信号が所定範囲内にないときには、操作信号を発生する操作信号発生部とを備え、
前記接点は、前記低域通過フィルタ部と前記増幅部との間に設けられ、
前記出力信号発生部は、前記操作信号に基づいて前記直流電圧信号を変更し、前記増幅部の出力信号を所定範囲内とすること、
を特徴とする微小信号処理回路。 - 請求項1に記載の微小信号処理回路において、
前記増幅部は、オペアンプであり、前記オペアンプの出力端子側と前記反転入力端子が抵抗を介して接続されていることを特徴とする微小信号処理回路。 - ブレを検出し、ブレ検出信号を出力するブレ検出部と、
直流電圧信号を発生する出力信号発生部と、
前記ブレ検出信号が入力され、前記ブレ検出信号から高域成分を除去する低域通過フィルタ部と、
前記ブレ検出信号が入力される接点に、前記直流電圧信号を、抵抗を介して直流的に加算あるいは減算する演算部と、
前記演算部からの出力信号が入力される反転入力端子と、固定された基準電位が印加される非反転入力端子とを有する増幅部と、
前記増幅部の出力信号が所定範囲内にないときには、操作信号を発生する操作信号発生部とを備え、
前記接点は、前記低域通過フィルタ部と前記増幅部との間に設けられ、
前記出力信号発生部は、前記操作信号に基づいて前記直流電圧信号を変更し、前記増幅部の出力信号を所定範囲内とすること、
を特徴とするブレ検出回路。 - 請求項3に記載のブレ検出回路において、
前記増幅部は、オペアンプであり、前記オペアンプの出力端子側と前記反転入力端子が抵抗を介して接続されていること
を特徴とするブレ検出回路。 - 請求項3または請求項4に記載のブレ検出回路において、
前記ブレ検出部は、ブレをn個の軸成分に分解したときに、各軸方向に沿ったブレを検出するために、それぞれn個設けられており、
前記演算部および前記増幅器は、前記ブレ検出部に対応して、1軸当たりそれぞれ1個で構成されていること、
を特徴とするブレ検出回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16827397A JP4305963B2 (ja) | 1997-04-11 | 1997-06-25 | 微小信号処理回路及びブレ検出回路 |
US08/989,762 US6801247B1 (en) | 1996-12-12 | 1997-12-12 | Vibration reduction device and vibration detecting device and micro signal processing device for use in vibration reduction device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9347997 | 1997-04-11 | ||
JP9-93479 | 1997-04-11 | ||
JP16827397A JP4305963B2 (ja) | 1997-04-11 | 1997-06-25 | 微小信号処理回路及びブレ検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10339894A JPH10339894A (ja) | 1998-12-22 |
JP4305963B2 true JP4305963B2 (ja) | 2009-07-29 |
Family
ID=26434833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16827397A Expired - Lifetime JP4305963B2 (ja) | 1996-12-12 | 1997-06-25 | 微小信号処理回路及びブレ検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4305963B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102323466A (zh) * | 2011-08-24 | 2012-01-18 | 苏州生物医学工程技术研究所 | 一种微弱信号采集处理电路 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4666787B2 (ja) * | 2001-02-09 | 2011-04-06 | キヤノン株式会社 | 振動検出装置及び像振れ補正装置 |
CN104113720B (zh) * | 2014-07-29 | 2017-03-22 | 中国航空无线电电子研究所 | 一种多功能差分rgb视频生成装置 |
CN108120866A (zh) * | 2018-01-19 | 2018-06-05 | 航天长峰朝阳电源有限公司 | 一种基于运放可偏置调节的微信号采集电路 |
-
1997
- 1997-06-25 JP JP16827397A patent/JP4305963B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102323466A (zh) * | 2011-08-24 | 2012-01-18 | 苏州生物医学工程技术研究所 | 一种微弱信号采集处理电路 |
Also Published As
Publication number | Publication date |
---|---|
JPH10339894A (ja) | 1998-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7917022B2 (en) | Shaking sensing and correction apparatus and method | |
US6801247B1 (en) | Vibration reduction device and vibration detecting device and micro signal processing device for use in vibration reduction device | |
JP3831940B2 (ja) | 固体撮像装置およびそのクランプ制御方法 | |
JP2007324929A (ja) | 手振れ補正装置 | |
JP3697471B2 (ja) | 振れ補正装置 | |
JP4305963B2 (ja) | 微小信号処理回路及びブレ検出回路 | |
JP4058283B2 (ja) | 振動検出装置 | |
JPH08307762A (ja) | 振れ補正装置 | |
JPH11258650A (ja) | 振れ補正装置 | |
JPH07199263A (ja) | カメラ用防振制御装置 | |
JPH1090742A (ja) | ブレ検出回路 | |
JP5294658B2 (ja) | 像振れ補正装置およびそれを備えた光学機器、撮像装置 | |
JPH07294980A (ja) | 振れ検出装置 | |
JP3416953B2 (ja) | 画面振れ検出回路および画面振れ検出方法 | |
JP2003131281A (ja) | 像振れ補正装置 | |
JPH10170970A (ja) | ブレ補正装置 | |
JP4666787B2 (ja) | 振動検出装置及び像振れ補正装置 | |
JP2003107549A (ja) | 振動検出手段の実装装置及び防振システム | |
JPS638628A (ja) | 像ブレ防止装置 | |
JP2002267452A (ja) | 振動検出装置及び像振れ補正装置 | |
US20210409586A1 (en) | Control apparatus, image pickup apparatus, control method, and storage medium | |
JP3381229B2 (ja) | 角速度センサ装置、オフセツト誤差除去方法、カメラ一体型ビデオテープレコーダ及び移動体位置認識装置 | |
JP3294677B2 (ja) | 防振システム | |
JPH08136962A (ja) | 防振装置 | |
JP2002181548A (ja) | 振動検出装置及び像振れ補正装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040623 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081006 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090427 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150515 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150515 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150515 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |