JPH10339894A - 微小信号処理回路及びブレ検出回路 - Google Patents

Abstract

(57)【要約】 【課題】 増幅部の同相入力範囲の制限を受けることな
く、ばらつきの大きい微小信号を処理することができ、
部品点数の少ない実装上有利な微小信号処理回路及びブ
レ検出回路を提供する。 【解決手段】 振動ジャイロ１の出力電圧Ｖｏ及びＤ／
Ａコンバータ４の出力電圧ＶＤＡは、回路２に入力す
る。ＣＰＵ３は、回路２の出力電圧Ｖωがダイナミック
レンジを越えるようなときには、Ｄ／Ａコンバータ４の
出力電圧ＶＤＡを制御する。オペアンプＯＰ１は、反転
入力形式であるために、振動ジャイロ１の出力信号Ｖｏ
がばらついても、同相入力範囲による制限を受けない。
この回路２は、オペアンプＯＰ１を複数設けることな
く、ローパスフィルタ、加算器及び増幅器の機能を実現
している。このために、部品点数の削減と実装スペース
の確保を図ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、カメラ、ビデオな
どの撮影装置における手ブレなどによる微小信号を検出
し、処理する微小信号処理回路及びブレ検出回路に関す
るものである。

【０００２】

【従来の技術】従来より、例えば、特開平２−１８３２
１７号公報に開示されているようなブレ補正装置が知ら
れている。このブレ補正装置は、カメラやビデオなどに
生じたブレを角速度センサなどのセンサによって検出
し、検出されたブレの方向と逆方向にブレ補正レンズを
移動しブレを補正している。

【０００３】以下に、図８を参照して、従来のブレ補正
装置について説明する。図８は、従来のブレ補正装置の
ブロック図である。カメラボディ１０１は、カメラボデ
ィ１０１側及びレンズ鏡筒１０２側に給電する電池１０
３と、カメラボディ側ＤＣ／ＤＣコンバータ１０４と、
カメラボディ側の主要な制御を行うカメラボディ側ＣＰ
Ｕ１０５と、カメラの電源スイッチをＯＮするメインス
イッチ１１２と、レリーズボタンの第１ストローク（半
押し状態）でＯＮする半押しスイッチ１１１と、レリー
ズボタンの第２ストローク（全押し状態）でＯＮする全
押しスイッチ１１０と、操作スイッチ１１３と、半導体
スイッチである給電制御スイッチ１３０などを備えてい
る。

【０００４】レンズ鏡筒１０２は、カメラボディ１０１
に着脱自在に取り付けられている。レンズ鏡筒１０２
は、レンズ鏡筒側の主要な制御を行うレンズ鏡筒側ＣＰ
Ｕ１１９と、レンズ鏡筒側ＤＣ／ＤＣコンバータ１２０
と、ブレ補正制御モードを選択するための２ｂｉｔの設
定スイッチ１３１，１３２と、ブレを検出し、そのブレ
量に応じた出力信号を出力するブレ検出部１１３，１１
４と、第１のレンズ群１２５と、第２のレンズ群１２６
と、光軸方向に対して垂直な方向又は略垂直な方向に駆
動し、ブレを補正する第３のレンズ群（以下、ブレ補正
レンズという）１２７と、絞り羽根１２８と、ブレ補正
レンズ１２７を駆動するためのモータ１２３，１２４
と、このモータ１２３，１２４をそれぞれ駆動制御する
制御回路１２１，１２２などを備えている。

【０００５】従来のブレ補正装置は、平面上に結像する
像面のブレを、例えば、互いに直交するＸ軸及びＹ軸の
２軸成分に分解し、ブレの向きを打ち消すようにそれぞ
れの軸方向に沿ってブレ補正機構部を駆動していた。こ
のために、駆動源となるモータ１２３，１２４は、ブレ
補正レンズ１２７を駆動するために２軸分で２個が必要
となるために、ブレ検出部１１３，１１４、モータ１２
３，１２４及び制御回路１２１，１２２も、それぞれ２
個づつ設けられている。以下において、ブレ検出部１１
３を説明する。

【０００６】図９は、従来のブレ補正装置におけるブレ
検出回路の一例を示すブロック図である。ブレ検出部１
１３は、図９に示すように、角速度センサ（ジャイロ）
１と、この角速度センサ１に接続されたハイパスフィル
タ（以下、ＨＰＦという）１７と、このＨＰＦ１７に接
続された増幅器（以下、ＡＭＰという）１６と、このＡ
ＭＰ１６に接続されたローパスフィルタ（以下、ＬＰＦ
という）１５と、このＬＰＦ１５に接続されたＡ／Ｄコ
ンバータ１３ａとからなるブレ検出回路を備えている。

【０００７】角速度センサ１は、ブレ状態を角速度とし
て検出し、この角速度に応じた出力信号を発生するセン
サであり、この出力信号は、次段のＨＰＦ１７に入力し
ている。

【０００８】ＨＰＦ１７は、角速度センサ１の出力信号
から低域周波数成分をカットするフィルタであり、低域
周波数成分がカットされた信号は、次段のＡＭＰ１６に
入力している。

【０００９】ＡＭＰ１６は、ＨＰＦ１７により低域周波
数成分がカットされた信号を増幅し、増幅された信号
は、次段のＬＰＦ１５に入力している。

【００１０】ＬＰＦ１５は、ＡＭＰ１６により増幅され
た信号から高域周波数成分をカットするフィルタであ
り、ＬＰＦ１５により高域周波数成分をカットされた信
号は、次段のＡ／Ｄコンバータ１３ａに入力している。

【００１１】Ａ／Ｄコンバータ１３ａは、ＬＰＦ１５に
より高域周波数成分をカットされたアナログ信号をデジ
タル信号に変換し出力する。

【００１２】上述した一連のアナログ信号処理回路は、
ブレの周波数域の信号に対して増幅するために、処理す
る信号の周波数領域は、数Ｈｚから数１０Ｈｚである。
アナログ処理されたデータは、角速度の次元を持ってい
るために、このデータに基づいて、ブレ補正レンズ１２
７を駆動するときには、角速度の基準値（検出装置出力
基準値）ω０（以下、オメガゼロという）を算出する必
要がある。このオメガゼロを算出することにより、一定
の速度でパンニングしたときに、ブレている状態とは異
なる状態であることを補正動作に反映することができ
る。ブレ補正レンズ１２７は、オメガゼロと検出された
角速度の処理データとの差に比例した補正量により駆動
され、オメガゼロは、ω０＝（１／Ｔ）Σω（ｔ）の式
により算出される。これは、時刻０からＴまでの間の各
時刻の角速度ω（ｔ）の和を時間Ｔで平均したものであ
る。この計算式において使用する角速度データは、角速
度センサ１の出力が安定し、カメラの状態がブレ状態で
はないと判断されるときに検出したデータを用いるのが
理想的である。また、平均する時間（検出時間）Ｔが長
いほどデータの安定度はよい。

【００１３】カメラボディ１０１とレンズ鏡筒１０２に
は、図８に示すように、これらを互いに電気的に接続す
るための電気接点１１５，１１６，１１７，１１８が設
けられている。電気接点１１５は、電池１０３から給電
制御スイッチ１３０を介してレンズ鏡筒１０２側へ給電
するための接点である。電気接点１１６は、カメラボデ
ィ側ＤＣ／ＤＣコンバータ１０４の出力をレンズ鏡筒１
０２側に給電するための接点である。電気接点１１７
は、カメラボディ側ＣＰＵ１０５とレンズ鏡筒側ＣＰＵ
１１９との間の通信を行うための接点である。電気接点
１１８は、電池１０３の陰極端子につながるグランド
（ＧＮＤ）ラインを接続するための接点である。

【００１４】次に、従来のブレ補正装置の動作を説明す
る。メインスイッチ１１２がＯＮ動作され、半押しスイ
ッチ１１１がＯＮ動作されると、カメラボディ側ＣＰＵ
１０５の端子には、“Ｌ”レベルの信号が入力される。
そして、全押しスイッチ１１０がＯＮ動作されると、カ
メラボディ側ＣＰＵ１０５の端子には、“Ｌ”レベルの
信号が入力される。カメラボディ側ＣＰＵ１０５は、半
押しスイッチ１１１のＯＮ動作により、カメラボディ側
ＤＣ／ＤＣコンバータ１０４を起動制御し、電気接点１
１６を介して、レンズ鏡筒側ＣＰＵ１１９に給電する。

【００１５】レンズ鏡筒側ＣＰＵ１１９は、給電要求信
号を電気接点１１７を介してカメラボディ側ＣＰＵ１０
５に出力する。カメラボディ側ＣＰＵ１０５は、給電制
御スイッチ１３０をＯＮ動作させ、電池１０３は、レン
ズ鏡筒側ＤＣ／ＤＣコンバータ１２０に電気接点１１５
を介して給電する。また、レンズ鏡筒側ＣＰＵ１１９
は、電気接点１１６からの給電により、レンズ鏡筒側Ｄ
Ｃ／ＤＣコンバータ１２０を起動し、レンズ鏡筒側ＤＣ
／ＤＣコンバータ１２０は、制御回路１２１，１２２と
モータ１２３，１２４に給電する。

【００１６】設定スイッチ１３２がＯＮ動作されたとき
には、レンズ鏡筒側ＣＰＵ１１９のＤ１端子には、
“Ｌ”レベルの信号が入力され、設定スイッチ１３１が
ＯＮ動作されたときには、レンズ鏡筒側ＣＰＵ１１９の
Ｄ２端子には、“Ｌ”レベルの信号が入力される。一
方、設定スイッチ１３２がＯＦＦ動作のときには、レン
ズ鏡筒側ＣＰＵ１１９のＤ１端子は、“Ｈ”レベルであ
り、設定スイッチ１３１がＯＦＦ動作のときには、レン
ズ鏡筒側ＣＰＵ１１９のＤ２端子は、“Ｈ”レベルであ
る。

【００１７】Ｄ１端子が“Ｌ”レベルであり、Ｄ２端子
が“Ｈ”レベルのときには、ブレ補正制御モードは、
“露光中のみ補正動作を行うモード”に選択される。Ｄ
１端子が“Ｈ”レベルであり、Ｄ２端子が“Ｌ”レベル
のときには、ブレ補正制御モードは、“露光中および露
光外に補正動作を行うモード”に選択される。Ｄ１端子
が“Ｈ”レベルであり、Ｄ２端子が“Ｈ”レベルのとき
には、ブレ補正制御モードは、“ブレ補正動作を行わな
いモード”に選択される。

【００１８】ブレ検出部１１３，１１４は、検出したブ
レ量に応じた出力信号をアナログ処理し、その信号をレ
ンズ鏡筒側ＣＰＵ１１９に入力する。“露光中および露
光外に補正動作を行うモード”にブレ補正制御モードが
選択されている場合であって、半押しスイッチ１１１が
ＯＮ動作されたときには、レンズ鏡筒側ＣＰＵ１１９
は、アナログ処理されたデータに基づいて、ブレ補正レ
ンズ１２７の駆動量を演算する。ブレ検出部１１３，１
１４は、検出したブレ量に応じた出力信号を電源が印加
された時点から出力しており、レンズ鏡筒側ＣＰＵ１１
９は、ブレ検出部１１３，１１４の出力信号が出力され
た時点からオメガゼロの検出処理を始める。オメガゼロ
の検出に要する時間は、検出時間が十分にあるときに
は、およそ２秒間程度であるが、電源投入直後の撮影の
ときなどには２秒間も確保できない。このようなときに
は、オメガゼロの検出は、できるかぎり長い時間をかけ
て行われる。撮影者が撮影を行うときには、レンズ鏡筒
側ＣＰＵ１１９は、撮影直前までのオメガゼロの検出デ
ータに基づいて補正量を算出し、この補正量に基づいて
モータ１２３，１２４をフィードバック制御する。

【００１９】レンズ鏡筒側ＣＰＵ１１９は、演算した補
正量に基づいて、モータ１２３，１２４の駆動を制御回
路１２１，１２２に指示する。モータ１２３，１２４の
回転運動は、直線運動に変換され、ブレ補正レンズ１２
７を駆動する。なお、“露光中のみ補正動作を行うモー
ド”にブレ補正制御モードが選択されている場合であっ
て、全押しスイッチ１１０がＯＮ動作されたときには、
ブレ補正レンズ１２７は、露光中のみ駆動される。

【００２０】図１０は、従来のブレ補正装置におけるブ
レ検出回路の他の例を示すブロック図である。図１０に
示すように、このブレ検出回路は、ブレ状態を角速度と
して検出し、この角速度に応じた出力信号を発生する角
速度センサ１と、この角速度センサ１の出力信号が入力
し、この出力信号を増幅するＡＭＰ１６と、このＡＭＰ
１６の出力信号が入力し、この出力信号から高域周波数
成分をカットするＬＰＦ１５と、このＬＰＦ１５の出力
信号が入力し、この信号をアナログ信号からデジタル信
号に変換し出力するＡ／Ｄコンバータ１３ａとからな
る。

【００２１】

【発明が解決しようとする課題】図１０に示すブレ検出
回路は、ＨＰＦを備えていないために、低域周波数成分
も情報として処理することができる。しかし、このブレ
検出回路は、ＨＰＦを備えていないために、回路自体の
ＤＣオフセット成分による誤差も増幅してしまう。ま
た、角速度センサ１から出力されたブレ量に応じた出力
信号には、周波数の低い信号（長時間に渡るドリフト成
分）が含まれている。図１０に示すように、角速度セン
サ１から出力された出力信号を、増幅器１６においてそ
のままゲインをかけてしまうと、増幅器１６からの出力
信号の成分は、低域周波数成分により飽和し、使用に耐
えないものとなってしまう。このために、このブレ検出
回路をブレ検出に使用することは、困難であった。

【００２２】カメラの電子回路では、電池により電源を
作っているために、処理回路などの電源電圧は、一般に
省電などのために低電圧化の傾向にある。一般に、市販
のオペアンプでは、同相入力電圧範囲は、電源電圧が低
いと狭くなる。また、入力する電圧の範囲によっては、
オペアンプ内部のトランジスタが動作しない範囲があ
る。図１０に示すブレ検出回路を市販のオペアンプを使
用して構成するときには、入力する電圧の範囲は、規格
により所定の範囲内に定められている。このために、規
格範囲内で処理できるブレ検出回路を構成する必要があ
る。

【００２３】一般に、オペアンプでは、負帰還をかける
ことによって、安定性を増し帯域を広げて使用するため
に、出力信号を反転入力端子（−）側にフィードバック
している。この場合に、反転入力端子側と非反転入力端
子（＋）側とは、仮想短絡（イマジナリショート）が成
立するために、両端子は、同じ電位に保つように動作す
る。図１０に示すブレ検出回路において、オペアンプを
非反転入力形式としたときには、反転入力端子側と非反
転入力端子側の入力信号が変化するとともに、入力電圧
も変化する。オペアンプに入力する信号がばらつく場合
には、規格範囲内で使用したいときであっても、この規
格範囲を越える信号が入力する可能性がある。特に、ブ
レの検出に使用する角速度センサ（圧電振動ジャイロ）
１は、基準電圧に対して出力電圧のばらつきが大きい。
このために、オペアンプの入力範囲を越える出力電圧が
印加したときには、オペアンプの性能によっては、同相
入力範囲を越えてしまう可能性がある。その結果、オペ
アンプの選択の幅も狭くなり、コストアップにつながっ
てしまう。

【００２４】本発明の課題は、増幅部の同相入力範囲の
制限を受けることなく、ばらつきの大きい微小信号を処
理することができ、部品点数の少ない実装上有利な微小
信号処理回路及びブレ検出回路を提供することである。

【００２５】

【課題を解決するための手段】本発明は、以下のような
解決手段により、前記課題を解決する。なお、理解を容
易にするために、本発明の実施形態に対応する符号を付
して説明するが、これに限定されるものではない。すな
わち、請求項１の発明は、微小信号（Ｖｏ）が入力され
る反転入力端子（−）と、基準電位（Ｖｒｅｆ）が印加
される非反転入力端子（＋）とを有し、この微小信号か
ら高域成分を除去する低域通過フィルタ部（Ｒ１０，Ｒ
２０，Ｒ３０，Ｃ１０，Ｃ２０，ＯＰ１０）と、前記低
域通過フィルタ部の出力信号が入力される増幅部（ＯＰ
２０）とを含むことを特徴としている微小信号処理回路
である。

【００２６】請求項２の発明は、微小信号（Ｖｏ）が入
力される反転入力端子（−）と、基準電位（Ｖｒｅｆ）
が印加される非反転入力端子（＋）とを有する増幅部
（ＯＰ２０）と、前記増幅部の出力信号が入力し、前記
微小信号から高域成分を除去する低域通過フィルタ部
（Ｒ１０，Ｒ２０，Ｒ３０，Ｃ１０，Ｃ２０，ＯＰ１
０）とを含むことを特徴とする微小信号処理回路であ
る。

【００２７】請求項３の発明は、出力信号（ＶＤＡ）を
発生する出力信号発生部（４）と、微小信号（Ｖｏ）が
入力される反転入力端子（−）と、基準電位（Ｖｒｅ
ｆ）が印加される非反転入力端子（＋）とを有し、この
微小信号と前記出力信号発生部の出力信号とに基づいて
所定の演算をする演算部（Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｏ
Ｐ１）と、前記演算部の出力信号から高域成分を除去す
る低域通過フィルタ部（Ｒ１，Ｒ２，Ｒ３，Ｃ１，Ｃ
２）と、前記低域通過フィルタ部の出力信号が入力され
る増幅部（ＯＰ１）と、前記増幅部の出力信号が所定範
囲内にないときには、操作信号を発生する操作信号発生
部（３）とを備え、前記微小信号と前記出力信号発生部
の出力信号とに基づいて、前記増幅部の出力信号（Ｖ
ω）を所定範囲内とすることを特徴とする微小信号処理
回路である。

【００２８】請求項４の発明は、請求項３に記載の微小
信号処理回路において、前記演算部、前記低域通過フィ
ルタ部及び増幅部は、共通する一つの演算増幅器（ＯＰ
１）によって構成されることを特徴とする微小信号処理
回路である。

【００２９】請求項５の発明は、ブレを検出し、ブレ検
出信号（Ｖｏ）を出力するブレ検出部（１）と、前記ブ
レ検出信号が入力される反転入力端子（−）と、基準電
位（Ｖｒｅｆ）が印加される非反転入力端子（＋）とを
有し、このブレ検出信号から高域成分を除去する低域通
過フィルタ部（Ｒ１０，Ｒ２０，Ｒ３０，Ｃ１０，Ｃ２
０，ＯＰ１０）と、前記低域通過フィルタ部の出力信号
が入力される増幅部（ＯＰ２０）とを含むことを特徴と
するブレ検出回路である。

【００３０】請求項６の発明は、ブレを検出し、ブレ検
出信号（Ｖｏ）を出力するブレ検出部（１）と、前記ブ
レ検出信号が入力される反転入力端子（−）と、基準電
位（Ｖｒｅｆ）が印加される非反転入力端子（＋）とを
有する増幅部（ＯＰ２０）と、前記増幅部に出力信号が
入力し、前記ブレ検出信号から高域成分を除去する低域
通過フィルタ部（Ｒ１０，Ｒ２０，Ｒ３０，Ｃ１０，Ｃ
２０，ＯＰ１０）とを含むことを特徴とするブレ検出回
路である。

【００３１】請求項７の発明は、ブレを検出し、ブレ検
出信号（Ｖｏ）を出力するブレ検出部（１）と、出力信
号（ＶＤＡ）を発生する出力信号発生部（４）と、前記
ブレ検出信号が入力される反転入力端子（−）と、基準
電位（Ｖｒｅｆ）が印加される非反転入力端子（＋）と
を有し、このブレ検出信号と前記出力信号発生部の出力
信号とに基づいて所定の演算をする演算部（Ｒ１，Ｒ
２，Ｒ３，Ｒ４，ＯＰ１）と、前記演算部の出力信号か
ら高域成分を除去する低域通過フィルタ部（Ｒ１，Ｒ
２，Ｒ３，Ｃ１，Ｃ２）と、前記低域通過フィルタ部の
出力信号が入力される増幅部（ＯＰ１）と、前記増幅部
の出力信号（Ｖω）が所定範囲内にないときには、操作
信号を発生する操作信号発生部（３）とを備え、前記ブ
レ検出信号と前記出力信号発生部の出力信号とに基づい
て、前記増幅部の出力信号を所定範囲内とすることを特
徴とするブレ検出回路である。

【００３２】請求項８の発明は、請求項７に記載のブレ
検出回路において、 前記演算部、前記低域通過フィル
タ部及び増幅部は、共通する一つの演算増幅器（ＯＰ
１）によって構成されることを特徴とするブレ検出回路
である。

【００３３】請求項９の発明は、請求項８に記載のブレ
検出回路において、前記ブレ検出部は、ブレをｎ個の軸
成分に分解したときに、各軸方向に沿ったブレを検出す
るために、それぞれｎ個設けられており、前記演算増幅
器は、前記ブレ検出部に対応して、１軸当たり１個で構
成されていることを特徴としているブレ検出回路であ
る。

【００３４】

【発明の実施の形態】

（基本概念）まず、理解を容易にするために、本発明の
第１実施形態に係るブレ検出回路の基本概念を、ＤＣオ
フセット成分を抑えることができるブレ検出回路のブロ
ック図を挙げて説明する。図４は、ＤＣオフセット成分
を抑えることができるブレ検出回路の一例を示したブロ
ック図である。図４に示すブレ検出回路は、ＨＰＦを設
けずに、回路自体のＤＣオフセット成分を抑えることが
できる回路である。このブレ検出回路は、角速度センサ
１と、この角速度センサ１の出力信号を増幅するＡＭＰ
１６と、このＡＭＰ１６の出力信号から高域周波数成分
をカットするＬＰＦ１５と、このＬＰＦ１５の出力信号
をアナログ信号からデジタル信号に変換し出力するＡ／
Ｄコンバータ３ａと、このＡ／Ｄコンバータ３ａを内蔵
した制御回路（ＣＰＵ）３と、直流（ＤＣ）電圧を発生
する直流電圧出力回路（Ｄ／Ａコンバータ）４とからな
る。このブレ検出回路は、図１０に示すブレ検出回路と
同様に、ＨＰＦを備えていないために、ＤＣオフセット
成分により誤差を生ずる。しかし、ＣＰＵ３は、直流電
圧出力回路４に制御信号を発生し、直流電圧出力回路４
は、この制御信号に基づいて直流電圧を発生する。この
直流電圧は、ＡＭＰ１６の手前側において、ＤＣオフセ
ット成分を引き算するために、このブレ検出回路のＤＣ
オフセット成分を抑えることができる。

【００３５】図５は、ＤＣオフセット成分を抑えること
ができるブレ検出回路の他の例を示したブロック図であ
る。図５に示すブレ検出回路は、図４に示すブレ検出回
路のＬＰＦ１５とＡＭＰ１６の構成順序を入れ替えると
ともに、ＬＰＦ１５により高域周波数成分をカットした
信号から、直流電圧出力回路４の直流電圧を引き算して
いる。

【００３６】図６は、ＤＣオフセット成分を抑えること
ができるブレ検出回路の他の例を示したブロック図であ
る。図６に示すブレ検出回路は、図４に示すブレ検出回
路のＬＰＦ１５とＡＭＰ１６の構成順序を入れ替えたも
のである。

【００３７】（第１実施形態）つぎに、本発明の第１実
施形態に係るブレ検出回路を具体的に説明する。図１
は、本発明の第１実施形態に係るブレ検出回路の回路図
である。本発明の第１実施形態に係るブレ検出回路は、
ＤＣオフセット成分を抑えることができる回路である。
このブレ検出回路は、微小な出力信号Ｖｏを出力する振
動ジャイロ１と、この出力信号Ｖｏから高域周波数成分
を遮断し、増幅する回路（ＬＰＦ）５と、直流電圧（出
力信号）ＶＤＡを発生するＤ／Ａコンバータ４と、ＬＰ
Ｆ５の出力信号とＤ／Ａコンバータ４の出力信号ＶＤＡ
とを加算し、増幅する回路（加算器）６と、この加算器
６の出力信号が入力するＡ／Ｄコンバータ３ａと、ＣＰ
Ｕ３とから構成されている。このブレ検出回路は、多重
帰還型の２次のＬＰＦ５を採用しているために、オペア
ンプＯＰ１０は、反転入力形式である。このブレ検出回
路における実際の定数設定は、抵抗Ｒ１０：４７ｋΩ、
抵抗Ｒ２０：４７ｋΩ、抵抗Ｒ３０：４７ｋΩ、抵抗Ｒ
４０：４．７ｋΩ、抵抗Ｒ５０：４７０ｋΩ、コンデン
サＣ１０：０．０１５μＦ、コンデンサＣ２０：３３０
０ｐＦである。

【００３８】（比較例）つぎに、本発明の第１実施形態
に係るブレ検出回路の比較例を説明する。図７は、ＤＣ
オフセット成分を抑えることができるブレ検出回路を比
較例として示した回路図である。なお、以下の説明にお
いて、図１に示したブレ検出回路と同一の回路部分は、
同一の符号を付して説明し、その部分の詳細な説明につ
いては省略する。図７に示すブレ検出回路は、振動ジャ
イロ１と、回路５０と、回路６０と、ＣＰＵ３と、Ａ／
Ｄコンバータ３ａと、Ｄ／Ａコンバータ４とから構成さ
れている。回路５０は、抵抗Ｒ１００，Ｒ２００、コン
デンサＣ１００，Ｃ２００及び初段のオペアンプＯＰ１
００からなる２次のＬＰＦである。回路６０は、抵抗Ｒ
３００，Ｒ４００，Ｒ５００及び１００倍の２段目のオ
ペアンプＯＰ２００からなる加算器である。この回路６
０には、オペアンプＯＰ１００の入力側に、Ｄ／Ａコン
バータ４の直流電圧が印加されている。このブレ検出回
路では、入力段回路は、ＶＣＶＳ（ｖｏｌｔａｇｅ ｃ
ｏｎｔｒｏｌｌｅｄ ｖｏｌｔａｇｅ ｓｏｕｒｃｅ）
型の２次のＬＰＦ５０であるために、図１に示すブレ検
出回路と異なり非反転入力形式である。このブレ検出回
路における実際の定数設定は、抵抗Ｒ１００：４７ｋ
Ω、抵抗Ｒ２００：４７ｋΩ、抵抗Ｒ３００：４．７ｋ
Ω、抵抗Ｒ４００：４７０ｋΩ、コンデンサＣ１００：
０．０１μＦ、コンデンサＣ２００：４７００ｐＦであ
る。

【００３９】ＬＰＦ５０は、入力した微小な角速度信号
（出力信号）Ｖｏから高域周波数成分を遮断するが、通
過帯における信号の位相が同時に遅れる。この位相遅れ
は、ブレ補正制御の誤差を生じさせるために、位相遅れ
は、ゼロに近いことが望ましい。このために、ＬＰＦ５
０の遮断周波数は、この位相遅れが無視できる程度にで
きるだけ低く、例えば、５００Ｈｚ程度に設定されてい
る。そして、高域周波数成分を遮断された波形は、２段
目の加算器６０に入力する。

【００４０】振動ジャイロ１から出力されたブレ量に応
じた出力信号Ｖｏには、周波数の低い信号（長時間に渡
るドリフト成分）がもともと含まれている。図７に示す
ように、振動ジャイロ１から出力された出力信号Ｖｏを
オペアンプＯＰ２００においてそのままゲインをかけて
しまうと、オペアンプＯＰ２００からの出力信号Ｖω
は、ある値の直流成分（オフセット成分）により飽和
し、使用に耐えないものとなってしまう。このために、
加算器６０は、このオフセット成分を差し引き、増幅段
においてオペアンプＯＰ２００は、オフセット成分を差
し引いた信号を増幅する。このオペアンプＯＰ２００
は、反転増幅器であり、１００倍のゲインがかかってい
る。

【００４１】振動ジャイロ１の出力信号Ｖｏをこのブレ
検出回路によって処理する場合において、振動ジャイロ
１に過大な信号が印加したときには、オペアンプＯＰ２
００は、入力した信号をゲイン倍して出力しようとす
る。ダイナミックレンジは、電源電圧及び出力段の回路
構成により制限されているために、オペアンプＯＰ２０
０の出力信号Ｖωが飽和すると、過大なブレが起きた直
後に、通常のブレ補正ができない可能性がある。

【００４２】図７に示すブレ検出回路では、振動ジャイ
ロ１の出力信号ＶｏがＬＰＦ５０に入力し、所望の帯域
のみの信号がＬＰＦ５０から出力する。ＬＰＦ５０の出
力信号は、抵抗Ｒ３００，Ｒ４００及びオペアンプＯＰ
２００により構成される増幅段により、４０ｄＢのゲイ
ンがかけられ、ＣＰＵ３に内蔵されたＡ／Ｄコンバータ
３ａに入力する。振動ジャイロ１に過大なブレが入力す
る可能性があるときには、ＣＰＵ３は、モニタしている
Ａ／Ｄコンバータ３ａのＡ／Ｄ値を所定値と比較し、そ
の大小関係が入れ替わる瞬間に、Ｄ／Ａコンバータ４に
制御信号を出力する。その結果、Ｄ／Ａコンバータ４の
出力値（出力電圧値）が変更され、Ｄ／Ａコンバータ４
が出力する直流電圧は、抵抗Ｒ４００，Ｒ５００により
決定されるゲインによって、ＬＰＦ５０の出力信号に加
算（負号の場合には減算）される。このために、オペア
ンプＯＰ２００の出力信号Ｖωは、基準点まで引き戻さ
れ、実質的に負帰還をかけたのと同等の効果を生じる。
このように、加算器６０は、オペアンプＯＰ２００の出
力信号Ｖωがダイナミックレンジを越えて飽和するのを
避ける機能を担っている。

【００４３】図７に示すブレ検出回路において、市販の
オペアンプＯＰ１００を５Ｖで使用すると仮定したとき
には、印加する電圧は、規格により、例えば、２Ｖから
３Ｖまでに定められている。このオペアンプＯＰ１００
は、非反転入力形式であるために、反転入力端子側と非
反転入力端子側の入力信号が変化するとともに、入力電
圧も変化する。オペアンプＯＰ１００に入力する信号が
ばらつく場合には、例えば、２Ｖから３Ｖまでの規格範
囲内を越える信号が入力する可能性がある。特に、ブレ
の検出に使用する振動ジャイロ１は、基準電圧Ｖｒｅｆ
に対して出力電圧Ｖｏのばらつきが大きい。このため
に、オペアンプＯＰ１００の入力範囲を越える出力電圧
Ｖｏが印加したときには、オペアンプの性能によって
は、同相入力範囲を越える可能性がある。

【００４４】本発明の第１実施形態では、オペアンプＯ
Ｐ１０の非反転入力端子（＋）側には、固定された電位
である基準電圧Ｖｒｅｆが印加している。このために、
反転入力端子（−）側と非反転入力端子（＋）側とは、
イマジナリショートのために、一定の基準電圧Ｖｒｅｆ
が印加された状態となり、入力信号Ｖｏがばらついても
一定の電位を保つように動作する。その結果、非反転入
力端子の入力電圧のばらつき範囲が規格内であることの
みを確認すれば足り、オペアンプＯＰ１０の同相入力範
囲の制限を受けない回路形式とすることができる。ま
た、本発明の第１実施形態では、オペアンプＯＰ１０
は、同相入力範囲が狭くて安い汎用のオペアンプを使用
することができる。このために、振動ジャイロ１の出力
電圧範囲の規格を厳しくすることなく、ブレ検出機能を
実現することができるとともに、コストダウンを図るこ
とができる。さらに、振動ジャイロ１、ＬＰＦ５及び加
算器６は、直流結合されているので、低域周波数成分に
含まれる出力信号Ｖｏを有効に利用することができる。

【００４５】（第２実施形態）図２は、本発明の第２実
施形態に係るブレ検出回路の回路図である。本発明の第
２実施形態におけるブレ検出回路は、振動ジャイロ１
と、Ｄ／Ａコンバータ４と、この振動ジャイロ１の出力
信号ＶｏとＤ／Ａコンバータ４の出力信号ＶＤＡとが入
力する回路２と、この回路２の出力信号が入力するＡ／
Ｄコンバータ３ａと、ＣＰＵ３とから構成されている。
回路２は、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４及びオペアンプ
ＯＰ１から構成される加算器と、抵抗Ｒ１，Ｒ２，Ｒ
３、コンデンサＣ１，Ｃ２及びオペアンプＯＰ１から構
成されるＬＰＦと、反転増幅器であるオペアンプＯＰ１
とからなる。

【００４６】このブレ検出回路では、オペアンプＯＰ１
の出力信号は、高域周波数成分を遮断するコンデンサＣ
２を介して交流的にフィードバックし、このオペアンプ
ＯＰ１の反転入力端子側に直流的に入力している。ま
た、オペアンプＯＰ１の出力信号は、抵抗Ｒ１と抵抗Ｒ
２との間の接点Ｂに、抵抗Ｒ３を介して直流的にフィー
ドバックしている。オペアンプＯＰ１の非反転入力端子
は、基準電圧Ｖｒｅｆにより直流的に短絡されている。
また、接点Ｂは、コンデンサＣ１を介して基準電圧Ｖｒ
ｅｆに交流的に接続されており、この接点Ｂには、Ａ／
Ｄコンバータ２０７の出力信号ＶＤＡが、抵抗Ｒ４を介
して直流的に加算されている。

【００４７】振動ジャイロ１の出力信号Ｖｏは、ＬＰＦ
と、抵抗Ｒ１，Ｒ２により構成された増幅器とにより、
所望の帯域のみの信号が増幅段でゲインをかけられ、Ａ
／Ｄコンバータ３ａに入力する。振動ジャイロ１が過大
な信号を出力したときには、過大な出力電圧Ｖｏを入力
された反転増幅段は、イマジナリショートの点Ａに対し
て電流を流し込もうとする。ＣＰＵ３は、モニタしてい
るＡ／Ｄコンバータ３ａのＡ／Ｄ値を所定値と比較し、
その大小関係が入れ替わる瞬間に、Ｄ／Ａコンバータ４
に制御信号を出力する。その結果、Ｄ／Ａコンバータ４
の出力値（出力電圧値）が所定の値に変更され、Ｄ／Ａ
コンバータ４が出力する直流電圧は、抵抗Ｒ３，Ｒ４に
より決定されるゲインによって、増幅器の入力側から振
動ジャイロ１の出力信号Ｖｏに加算（負号の場合には減
算）される。このために、実質上、負帰還をかけたのと
同等の効果が生じる。イマジナリーショートの点Ａに流
れ込もうとする電流は、抵抗Ｒ３側に接続された回路系
により吸収される。その結果、オペアンプＯＰ１の出力
電圧Ｖωは、ダイナミックレンジを越えて飽和する前に
レベルシフトされ、振動ジャイロ１の基準電圧Ｖｒｅｆ
近辺にて、振動ジャイロ１の出力電圧Ｖｏを増幅するこ
とができる。なお、Ｄ／Ａコンバータ４から出力される
出力電圧ＶＤＡの値が基準電圧Ｖｒｅｆよりも低いとき
には、イマジナリーショートの点Ａに流れ込もうとする
電流を、この出力電圧ＶＤＡにより吸収することができ
る。

【００４８】本発明の第１実施形態では、ＬＰＦ５の抵
抗Ｒ２０，Ｒ３０のばらつきにより、回路のゲインに影
響を及ぼす可能性がある。例えば、抵抗ばらつき±１％
品を用いて回路を構成したときには、図７に示すブレ検
出回路では、ＬＰＦ５０におけるゲインのばらつきは、
０．０２％以下である。一方、図１に示す本発明の第１
実施形態に係るブレ検出回路では、ＬＰＦ５におけるゲ
インのばらつきは、０．６％余りに達する。ＬＰＦ５，
５０を通過した信号には、反転増幅段においてさらに１
００倍のゲインがかけられるために、抵抗のばらつきに
よりゲインがさらにばらつく。本発明の第１実施形態に
係るブレ検出回路は、図７に示すブレ検出回路と同じ構
成であるために、抵抗ばらつき±１％品により回路を構
成したときには、ゲインのばらつきは、いずれのオペア
ンプＯＰ１０，１００であっても±６％余りとなる。こ
のために、本発明の第１実施形態に係るブレ検出回路で
は、同じクラスの抵抗を使うかぎり、ゲインのばらつき
の範囲は、図７に示すブレ検出回路には及ばない。

【００４９】本発明の第２実施形態に係るブレ検出回路
におけるオペアンプＯＰ１は、反転入力形式であるため
に、振動ジャイロ１の出力信号Ｖｏがばらついても、同
相入力範囲による制限を受けない。このために、ゲイン
のばらつきを図７に示すブレ検出回路のレベル程度に抑
えることができる。また、本発明の第２実施形態では、
多重帰還型のＬＰＦの構成によって、ゲインも同時にか
けてしまう定数設定にしたために、ＬＰＦとは別に増幅
部を設ける必要がない。このために、このブレ検出回路
では、ＬＰＦの機能とゲインを受け持つ機能とが１個の
オペアンプＯＰ１により実現され、ＬＰＦと増幅段とが
一体化している。その結果、ばらつきのある抵抗Ｒ２，
Ｒ３を用いて回路を構成しても、ゲインのばらつきは、
１段分の回路ブロックのみで済み、図７に示すブレ検出
回路によるゲインのばらつきに匹敵するレベルに収める
ことができる。

【００５０】本発明の第２実施形態に係るブレ検出回路
は、１段分のオペアンプＯＰ１により構成されているた
めに、オフセット誤差も１段分の回路ブロックのみで済
む。また、Ｄ／Ａコンバータ４の出力信号ＶＤＡに交流
成分（リップル）があっても、回路２のＬＰＦによりこ
の交流成分を除去することができる。さらに、ＬＰＦ、
増幅器及び加算器を１個のオペアンプＯＰ１により一体
型に構成している。このために、１軸当たり１個のオペ
アンプＯＰ１により、振動ジャイロ１の出力信号Ｖｏの
高品位な処理が可能となる。その結果、部品点数が減少
し、実装スペースを確保することができる。

【００５１】本発明の第２実施形態におけるブレ検出回
路では、定数設定を以下のように行った。このブレ検出
回路は、反転入力形式であるために、振動ジャイロ１の
出力インピーダンス（数Ω）を考慮して、処理回路側の
入力インピーダンスを決定する抵抗Ｒ２は、大きめに設
定した。次に、分解能を担うゲインを１００倍に設定す
るために、抵抗Ｒ３は、抵抗Ｒ２の１００倍に設定し
た。そして、残りのパラメータである抵抗Ｒ１及びコン
デンサＣ１，Ｃ２は、遮断周波数を５００Ｈｚ近傍に、
Ｑ値（クオリティーファクター）を０．７１近傍に、位
相遅れを０．４４ｍｓ近傍に調整した。この場合に、各
部品の定格値は、余りに特殊な値にならないように設定
した。以下に、このようにして決定した値の一例を示
す。

【００５２】抵抗Ｒ１：１．８ｋΩ、抵抗Ｒ２：４．７
ｋΩ、抵抗Ｒ３：４７０ｋΩ、コンデンサＣ１：０．１
５μＦ、コンデンサＣ２：６８０ｐＦ

【００５３】抵抗Ｒ１：１００ｋΩ、抵抗Ｒ２：４．７
ｋΩ、抵抗Ｒ３：４７０ｋΩ、コンデンサＣ１：２．３
５μＦ、コンデンサＣ２：１０００ｐＦ

【００５４】抵抗Ｒ１：２．７ｋΩ、抵抗Ｒ２：６．８
ｋΩ、抵抗Ｒ３：６８０ｋΩ、コンデンサＣ１：０．１
μＦ、コンデンサＣ２：４７０ｐＦ

【００５５】（第３実施形態）図３は、本発明の第３実
施形態に係るブレ検出回路の回路図である。本発明の第
３実施形態に係るブレ検出回路は、ＤＣオフセット成分
を抑えることができる回路である。このブレ検出回路
は、微小な出力信号Ｖｏを出力する振動ジャイロ１と、
直流電圧（出力信号）ＶＤＡを発生するＤ／Ａコンバー
タ４と、振動ジャイロ１の出力信号ＶｏとＤ／Ａコンバ
ータ４の出力信号ＶＤＡとを加算し、増幅する回路（加
算器）６と、この加算器６の出力信号から高域周波数成
分を遮断し、増幅する回路（ＬＰＦ）５と、このＬＰＦ
５の出力信号が入力するＡ／Ｄコンバータ３ａと、ＣＰ
Ｕ３とから構成されている。このブレ検出回路における
実際の定数設定は、抵抗Ｒ１０：４７ｋΩ、抵抗Ｒ２
０：４７ｋΩ、抵抗Ｒ３０：４７ｋΩ、抵抗Ｒ４０：
４．７ｋΩ、抵抗Ｒ５０：４７０ｋΩ、コンデンサＣ１
０：０．０１５μＦ、コンデンサＣ２０：３３００ｐＦ
である。

【００５６】本発明の第３実施形態では、オペアンプＯ
Ｐ２０の非反転入力端子（＋）側には、固定された電位
である基準電圧Ｖｒｅｆが印加している。その結果、非
反転入力端子の入力電圧のばらつき範囲が規格内である
ことのみを確認すれば足り、オペアンプＯＰ２０の同相
入力範囲の制限を受けない回路形式とすることができ
る。また、本発明の第３実施形態では、オペアンプＯＰ
２０は、同相入力範囲が狭くて安い汎用のオペアンプを
使用することができる。このために、振動ジャイロ１の
出力電圧範囲の規格を厳しくすることなく、ブレ検出機
能を実現することができるとともに、コストダウンを図
ることができる。さらに、振動ジャイロ１、ＬＰＦ５及
び加算器６は、直流結合されているので、低域周波数成
分に含まれる出力信号Ｖｏを有効に利用することができ
る。

【００５７】（他の実施形態）以上説明した実施形態に
限定されることはなく、種々の変形又は変更が可能であ
って、それらも本発明の均等の範囲内である。例えば、
本発明の実施形態におけるブレ検出回路は、振動ジャイ
ロ１と、この振動ジャイロ１のばらつきの大きい出力信
号Ｖｏをカバーする処理回路との間における同相入力範
囲の制限を解決するものである。したがって、処理回路
の初段がＬＰＦであるときには、このＬＰＦの入力が反
転入力形式であればよく、処理回路の初段がＡＭＰであ
るときには、このＡＭＰの入力が反転入力形式であれば
よい。このために、本発明の実施形態におけるブレ検出
回路は、微小信号を処理する微小信号処理回路におい
て、初段の増幅部は、この微小信号が入力される反転入
力端子と、基準電位が印加される非反転入力端子とを有
することを特徴とする微小信号処理回路であればよい。

【００５８】本発明の実施形態におけるブレ検出回路
は、オーディオ機器において微小信号を処理するＤＣサ
ーボ回路、カメラの測光回路、カメラのオートフォーカ
ス機構に使用される受光素子（ＰＳＤ）から出力される
微小信号の処理回路などに適用することもできる。ま
た、抵抗Ｒ１，Ｒ２，Ｒ１０，Ｒ２０などの値は、本発
明の実施形態に示す値に限定されるものではない。さら
に、ブレをｘ軸、ｙ軸の２軸成分に分解し、各軸方向に
沿ったブレを検出するブレ検出部１１３，１１４に限ら
ず、３軸以上の成分に分解したブレを検出するブレ検出
部についても、本発明を適用することができる。この場
合においても、オペアンプＯＰ１は、ブレ検出部に対応
して、１軸当たり１個設ければ足りる。

【００５９】

【発明の効果】以上詳しく説明したように、請求項１記
載の発明によれば、微小信号が入力される反転入力端子
と、基準電位が印加される非反転入力端子とを有し、こ
の微小信号から高域成分を除去する低域通過フィルタ部
と、この低域通過フィルタ部の出力信号が入力される増
幅部とを含むので、増幅部の同相入力範囲による制限を
受けない回路形式とすることができる。

【００６０】請求項２記載の発明によれば、微小信号が
入力される反転入力端子と、基準電位が印加される非反
転入力端子とを有する増幅部と、この増幅部の出力信号
が入力し、微小信号から高域成分を除去する低域通過フ
ィルタ部とを含むので、増幅部の同相入力範囲による制
限を受けない回路形式とすることができる。

【００６１】請求項３記載の発明によれば、演算部は、
微小信号が入力される反転入力端子と、基準電位が印加
される非反転入力端子とを有し、この微小信号と出力信
号発生部の出力信号とに基づいて所定の演算をし、低域
通過フィルタ部は、この演算部の出力信号から高域成分
を除去し、この低域通過フィルタ部の出力信号は、増幅
部に入力し、操作信号発生部は、増幅部の出力信号が所
定範囲内にないときには、操作信号を発生し、この微小
信号とこの出力信号発生部の出力信号とに基づいて、増
幅部の出力信号を所定範囲内とする。したがって、増幅
部の同相入力範囲による制限を受けない回路形式とする
ことができる。また、オフセット成分を小さく抑えるこ
とができるとともに、増幅部の出力信号を基準電位近傍
に素早く収束することができる。

【００６２】請求項４記載の発明によれば、演算部、低
域通過フィルタ部及び増幅部は、共通する一つの演算増
幅器によって構成されるので、部品点数を削減すること
ができ、実装上有利な回路とすることができる。

【００６３】請求項５記載の発明によれば、ブレを検出
し、ブレ検出信号を出力するブレ検出部と、ブレ検出信
号が入力される反転入力端子と、基準電圧が印加される
非反転入力端子とを有し、このブレ検出信号から高域成
分を除去する低域通過フィルタ部と、この低域通過フィ
ルタ部の出力信号が入力される増幅部とを含むので、増
幅部の同相入力範囲による制限を受けない回路形式とす
ることができる。

【００６４】請求項６記載の発明によれば、ブレを検出
し、ブレ検出信号を出力するブレ検出部と、このブレ検
出信号が入力される反転入力端子と、基準電圧が印加さ
れる非反転入力端子とを有する増幅部と、この増幅部の
出力信号が入力し、ブレ検出信号から高域成分を除去す
る低域通過フィルタ部とを含むので、増幅部の同相入力
範囲による制限を受けない回路形式とすることができ
る。

【００６５】請求項７記載の発明によれば、演算部は、
ブレ検出信号が入力される反転入力端子と、基準電位が
印加される非反転入力端子とを有し、このブレ検出信号
と出力信号発生部の出力信号とに基づいて所定の演算を
し、低域通過フィルタ部は、この演算部の出力信号から
高域成分を除去し、この低域通過フィルタ部の出力信号
は、増幅部に入力し、操作信号発生部は、この増幅部の
出力信号が所定範囲内にないときには、操作信号を発生
し、ブレ検出信号と出力信号発生部の出力信号とに基づ
いて、増幅部の出力信号を所定範囲内とする。したがっ
て、増幅部の同相入力範囲による制限を受けない回路形
式とすることができる。また、オフセット成分を小さく
抑えることができるとともに、増幅部の出力信号を基準
電位近傍に素早く収束することができる。

【００６６】請求項８記載の発明によれば、演算部、低
域通過フィルタ部及び増幅部は、共通する一つの演算増
幅器によって構成されるので、部品点数を削減すること
ができ、実装上有利な回路とすることができる。

【００６７】請求項９記載の発明によれば、ブレ検出部
は、ブレをｎ個の軸成分に分解したときに、各軸方向に
沿ったブレを検出するために、それぞれｎ個設けられて
おり、演算増幅器は、ブレ検出部に対応して、１軸当た
り１個で構成されているので、演算増幅器の点数を減ら
すことができるとともに、実装スペースを確保すること
ができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係るブレ検出回路の回
路図である。

【図２】本発明の第２実施形態に係るブレ検出回路の回
路図である。

【図３】本発明の第３実施形態に係るブレ検出回路の回
路図である。

【図４】ＤＣオフセット成分を抑えることができるブレ
検出回路の一例を示したブロック図である。

【図５】ＤＣオフセット成分を抑えることができるブレ
検出回路の他の例を示したブロック図である。

【図６】ＤＣオフセット成分を抑えることができるブレ
検出回路の他の例を示したブロック図である。

【図７】ＤＣオフセット成分を抑えることができるブレ
検出回路を比較例として示した回路図である。

【図８】従来のブレ補正装置のブロック図である。

【図９】従来のブレ補正装置におけるブレ検出回路の一
例を示すブロック図である。

【図１０】従来のブレ補正装置におけるブレ検出回路を
他の例として示すブロック図である。

【符号の説明】

１ 角速度センサ（振動ジャイロ） ２ 回路 ３ ＣＰＵ ３ａ Ａ／Ｄコンバータ ４ Ｄ／Ａコンバータ（直流電圧出力回路） ５，１５，５０ ＬＰＦ ６，６０ 加算器 １１３，１１４ ブレ検出部 １２１，１２２ 制御回路 １２３，１２４ モータ １２７ ブレ補正レンズ

Claims (9)

【特許請求の範囲】
1. 【請求項１】 微小信号が入力される反転入力端子と、
   基準電位が印加される非反転入力端子とを有し、この微
   小信号から高域成分を除去する低域通過フィルタ部と、 前記低域通過フィルタ部の出力信号が入力される増幅部
   と、 を含むことを特徴とする微小信号処理回路。
2. 【請求項２】 微小信号が入力される反転入力端子と、
   基準電位が印加される非反転入力端子とを有する増幅部
   と、 前記増幅部の出力信号が入力し、前記微小信号から高域
   成分を除去する低域通過フィルタ部と、 を含むことを特徴とする微小信号処理回路。
3. 【請求項３】 出力信号を発生する出力信号発生部と、 微小信号が入力される反転入力端子と、基準電位が印加
   される非反転入力端子とを有し、この微小信号と前記出
   力信号発生部の出力信号とに基づいて所定の演算をする
   演算部と、 前記演算部の出力信号から高域成分を除去する低域通過
   フィルタ部と、 前記低域通過フィルタ部の出力信号が入力される増幅部
   と、 前記増幅部の出力信号が所定範囲内にないときには、操
   作信号を発生する操作信号発生部とを備え、 前記微小信号と前記出力信号発生部の出力信号とに基づ
   いて、前記増幅部の出力信号を所定範囲内とすること、 を特徴とする微小信号処理回路。
4. 【請求項４】 請求項３に記載の微小信号処理回路にお
   いて、 前記演算部、前記低域通過フィルタ部及び増幅部は、共
   通する一つの演算増幅器によって構成されること、 を特徴とする微小信号処理回路。
5. 【請求項５】 ブレを検出し、ブレ検出信号を出力する
   ブレ検出部と、 前記ブレ検出信号が入力される反転入力端子と、基準電
   位が印加される非反転入力端子とを有し、このブレ検出
   信号から高域成分を除去する低域通過フィルタ部と、 前記低域通過フィルタ部の出力信号が入力される増幅部
   と、 を含むことを特徴とするブレ検出回路。
6. 【請求項６】 ブレを検出し、ブレ検出信号を出力する
   ブレ検出部と、 前記ブレ検出信号が入力される反転入力端子と、基準電
   位が印加される非反転入力端子とを有する増幅部と、 前記増幅部に出力信号が入力し、前記ブレ検出信号から
   高域成分を除去する低域通過フィルタ部と、 を含むことを特徴とするブレ検出回路。
7. 【請求項７】 ブレを検出し、ブレ検出信号を出力する
   ブレ検出部と、 出力信号を発生する出力信号発生部と、 前記ブレ検出信号が入力される反転入力端子と、基準電
   位が印加される非反転入力端子とを有し、このブレ検出
   信号と前記出力信号発生部の出力信号とに基づいて所定
   の演算をする演算部と、 前記演算部の出力信号から高域成分を除去する低域通過
   フィルタ部と、 前記低域通過フィルタ部の出力信号が入力される増幅部
   と、 前記増幅部の出力信号が所定範囲内にないときには、操
   作信号を発生する操作信号発生部とを備え、 前記ブレ検出信号と前記出力信号発生部の出力信号とに
   基づいて、前記増幅部の出力信号を所定範囲内とするこ
   と、 を特徴とするブレ検出回路。
8. 【請求項８】 請求項７に記載のブレ検出回路におい
   て、 前記演算部、前記低域通過フィルタ部及び増幅部は、共
   通する一つの演算増幅器によって構成されること、 を特徴とするブレ検出回路。
9. 【請求項９】 請求項８に記載のブレ検出回路におい
   て、 前記ブレ検出部は、ブレをｎ個の軸成分に分解したとき
   に、各軸方向に沿ったブレを検出するために、それぞれ
   ｎ個設けられており、 前記演算増幅器は、前記ブレ検出部に対応して、１軸当
   たり１個で構成されていること、 を特徴とするブレ検出回路。