JP4297925B2 - データ入力処理回路 - Google Patents
データ入力処理回路 Download PDFInfo
- Publication number
- JP4297925B2 JP4297925B2 JP2006196190A JP2006196190A JP4297925B2 JP 4297925 B2 JP4297925 B2 JP 4297925B2 JP 2006196190 A JP2006196190 A JP 2006196190A JP 2006196190 A JP2006196190 A JP 2006196190A JP 4297925 B2 JP4297925 B2 JP 4297925B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- data input
- data
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Selective Calling Equipment (AREA)
Description
以下、本発明の一実施形態につき詳細に説明する。図1に本発明の一実施形態として説明する、カーオーディオシステムに適用されるデータ入力処理システム1の構成を示している。データ入力処理システム1は、本体側装置10と、本体側装置10と分離可能な表示側装置20とを有している。
まず、データ入力信号DIとしてアドレスデータ(adrs2)が入力されて本体側装置10から低速処理信号の出力要求がされ、これに応じて出力データDOとして低速処理信号(data2)が出力されている(t1→t2)。
続いて、本体側装置10からデータ入力信号DIとしてアドレスデータ(adrs1)及び入力データが入力されている(t3→t5)。
続いて、本体側装置10からデータ入力信号DIとしてアドレスデータ(adrs2)が入力されて本体側装置10から低速処理信号の出力要求がされ(t6→t7)、これに応じて出力データDOとして低速処理信号(data2)が出力されている(t7→t8)。
続いて、本体側装置10からデータ入力信号DIとしてアドレスデータ(adrs2)が入力されて本体側装置10から低速処理信号の出力要求がされ(t9→t10)、これに応じて出力データDOとして低速処理信号(data2)が出力されている(t10→t11)。
リモコン受信機25からの高速処理信号は、リモコン操作が行われた場合にしかマルチプレクサ226に入力されないため、高速処理信号の入力が無い場合は高速処理信号を出力する必要がない。従ってこの場合は高速処理信号のデジタルスルーによる出力を停止するようにした方がマルチプレクサ226の処理負荷の軽減や消費電力の低減等の観点等から好ましい。
例えば、複数のリモコン信号が入力される場合やUSB信号等の他の高速処理信号が存在する場合など、データ入力処理システム1の構成によっては、複数の高速処理信号を本体側装置10に出力しなければならないこともある。このような場合には、例えば次に示す仕組みにより、1本の出力データDO用の信号線のみによって複数の高速処理信号が本体側装置10に出力されるようにする。
10 本体側装置
11 コントローラ
111 同期データ処理部
112 非同期データ処理部
20 表示側装置
21 表示パネル
22 データ入力処理回路
221 入力インタフェース
222 コントロールレジスタ
223 表示制御部
224 信号生成部
225 信号選択回路
226 マルチプレクサ
23 キースキャン回路
24 ロータリエンコーダ
25 リモコン受信機
Claims (7)
- 外部のコントローラから入力されるクロック信号に同期する信号である第1のデジタル信号と、前記クロック信号に非同期の信号である第2のデジタル信号とを、時分割多重により前記コントローラに出力するデータ入力処理回路であって、
前記第1のデジタル信号の出力が行われない場合、前記コントローラから入力される、前記第1及び第2のデジタル信号の前記時分割多重の出力期間を変更するためのデータに基づいて、前記時分割多重における前記第1のデジタル信号の出力期間に前記第2のデジタル信号を出力すること
を特徴とするデータ入力処理回路。 - 請求項1に記載のデータ入力処理回路であって、
前記第1及び第2のデジタル信号を前記時分割多重により前記コントローラに出力するマルチプレクサを含み、
前記マルチプレクサは、前記第1のデジタル信号の出力が行われない場合、前記第1及び第2のデジタル信号の前記時分割多重の出力期間を変更するためのデータに基づいて、前記時分割多重における前記第1のデジタル信号の出力期間に前記第2のデジタル信号を出力すること
を特徴とするデータ入力処理回路。 - 請求項2に記載のデータ入力処理回路であって、
複数の前記第1のデジタル信号のうちの一つを選択して出力する信号選択回路を含み、
前記マルチプレクサは、前記信号選択回路から出力される前記第1デジタル信号と、前記第2のデジタル信号とを、前記時分割多重により前記コントローラに出力すること
を特徴とするデータ入力処理回路。 - 請求項1乃至3の何れかに記載のデータ入力処理回路であって、
前記第1のデジタル信号は、キースキャン回路、又は、ロータリーエンコーダから出力される信号のうちの少なくともいずれかであること
を特徴とするデータ入力処理回路。 - 請求項1乃至3の何れかに記載のデータ入力処理回路において、
前記第2のデジタル信号は、リモコン受信機、又は、USB機器から出力される信号のうちの少なくともいずれかであること
を特徴とするデータ入力処理回路。 - 請求項1乃至3の何れかに記載のデータ入力処理回路であって、
前記コントローラは、前記時分割多重により入力される前記第1のデジタル信号を処理する同期データ処理部と、前記時分割多重により入力される前記第2のデジタル信号を処理する非同期データ処理部とを含むこと
を特徴とするデータ入力処理回路。 - 請求項1乃至3の何れかに記載のデータ入力処理回路であって、
前記コントローラから入力される表示データに基づいて、表示パネルを制御する表示制御部を含むこと
を特徴とするデータ入力処理回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006196190A JP4297925B2 (ja) | 2006-07-18 | 2006-07-18 | データ入力処理回路 |
CNB2007101279676A CN100547522C (zh) | 2006-07-18 | 2007-07-06 | 数据输入处理电路 |
TW096125168A TWI397836B (zh) | 2006-07-18 | 2007-07-11 | 數據輸入處理電路 |
US11/778,947 US8238385B2 (en) | 2006-07-18 | 2007-07-17 | Data processing circuit and data processing method |
KR1020070071771A KR100886559B1 (ko) | 2006-07-18 | 2007-07-18 | 데이터 입력 처리 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006196190A JP4297925B2 (ja) | 2006-07-18 | 2006-07-18 | データ入力処理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008028479A JP2008028479A (ja) | 2008-02-07 |
JP4297925B2 true JP4297925B2 (ja) | 2009-07-15 |
Family
ID=39042082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006196190A Expired - Fee Related JP4297925B2 (ja) | 2006-07-18 | 2006-07-18 | データ入力処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4297925B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112462799A (zh) * | 2020-12-05 | 2021-03-09 | 阿坝师范学院 | 一种无人机自动驾驶仪系统 |
-
2006
- 2006-07-18 JP JP2006196190A patent/JP4297925B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008028479A (ja) | 2008-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106033663B (zh) | 用于显示装置、显示驱动器和显示装置系统的内部时钟信号控制 | |
JP2009509226A (ja) | バス回路 | |
JPWO2008053661A1 (ja) | 信号伝送システム | |
JP2008242728A (ja) | モータ制御システム | |
KR100847505B1 (ko) | 전원 공급 시스템 및 직렬 통신 장치 | |
US11108706B2 (en) | Data transfer circuit, data transfer system, and method for controlling data transfer circuit | |
JP4297925B2 (ja) | データ入力処理回路 | |
JP4326546B2 (ja) | データ入力処理回路及びコントローラ | |
US20080074406A1 (en) | Panel display device | |
US20060256122A1 (en) | Method and apparatus for streaming data from multiple devices over a single data bus | |
TWI397836B (zh) | 數據輸入處理電路 | |
JP2009177331A (ja) | 画像信号転送システム、方法及び該転送システムを具備する撮像装置 | |
JP2016035488A (ja) | タイミングコントローラおよびそれを用いたディスプレイ装置 | |
JP2006304011A (ja) | インタフェース回路 | |
US8015336B2 (en) | Method of compensating for propagation delay of tri-state bidirectional bus in a semiconductor device | |
US7800605B2 (en) | Multi-view video switching control methods and systems | |
US7253667B2 (en) | Clock adjusting method and electronic device with clock adjusting function | |
CN106896754B (zh) | PXIe总线中触发信号的产生装置 | |
JP5022783B2 (ja) | データ出力回路 | |
JP5456538B2 (ja) | インタフェース回路およびそれを用いた電子機器 | |
JP2007011753A (ja) | 情報処理装置およびその制御方法 | |
JPWO2008044486A1 (ja) | 多局通信装置 | |
KR100705331B1 (ko) | 외부 사운드신호를 처리하는 텔레비전 및 그 방법 | |
JP2007096660A (ja) | 画像形成装置 | |
JP2009109894A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090414 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |