KR100886559B1

KR100886559B1 - 데이터 입력 처리 회로

Info

Publication number: KR100886559B1
Application number: KR1020070071771A
Authority: KR
Inventors: 히로유끼 아라이; 데쯔야 도꾸나가; 야스오 오사와; 겐스께 고또; 요시유끼 야마가따; 다께시 기무라
Original assignee: 산요덴키가부시키가이샤; 산요 세미컨덕터 컴퍼니 리미티드
Priority date: 2006-07-18
Filing date: 2007-07-18
Publication date: 2009-03-02
Also published as: TWI397836B; KR20080008280A; US8238385B2; US20080019400A1; TW200813787A; CN100547522C; CN101109987A

Abstract

본 발명은 데이터 입력 처리 회로로서, 외부의 컨트롤러로부터 입력되는 클럭 신호에 동기하는 제1 디지털 신호와, 상기 클럭 신호와는 비동기인 제2 디지털 신호를 시분할 다중하고, 시분할 다중된 신호를 상기 컨트롤러에 출력하는 것이다.

데이터 입력 처리 시스템, 본체측 장치, 컨트롤러, 클럭 신호, 디지털 신호

Description

데이터 입력 처리 회로{DATA INPUT PROCESSING CIRCUIT}

[관련 출원의 상호 참조]

이 출원은, 2006년 7월 18일에 출원된 일본 특허 출원 제2006-196190호와, 2006년 7월 18일에 출원된 일본 특허 출원 제2006-196191에 기초하는 우선권을 주장하고, 그 내용을 본원에 원용한다.

본 발명은, 데이터 입력 처리 회로에 관한 것이다.

도 10에 카 오디오 시스템 등에 적용되는 데이터 입력 처리 시스템(1)의 구성을 도시하고 있다. 데이터 입력 처리 시스템(1)은 본체측 장치(10)와, 본체측 장치(10)와 분리 가능한 표시측 장치(20)를 갖고 있다.

본체측 장치(10)에는 CD 플레이어나 DVD 플레이어, 라디오 수신기 등의 카 오디오 시스템의 기능을 실현하기 위한 기구나 회로가 실장되어 있다. 한편, 표시측 장치(20)에는 카 오디오 시스템의 제어나 동작에 관한 정보가 표시되는 표시 패널(21)이 설치되고, 또한 데이터 입력 처리 회로(22), 키 스캔 회로(23), 로터리 인코더(24) 및 리모콘 수신기(25)가 실장되어 있다.

본체측 장치(10)에는 표시 패널(21)의 표시 제어나 키 스캔 회로(23), 로터 리 인코더(24) 및 리모콘 수신기(25)로부터의 신호를 수신하기 위한 컨트롤러(11)가 실장되어 있다. 컨트롤러(11)는, 상기 표시 제어나 상기 신호의 수신을 행하기 위해, 클럭 신호(CL), 데이터 입력 신호(DI) 및 칩 인에이블 신호(CE)를, 표시측 장치(20)의 입력 인터페이스(221)에 입력한다.

표시측 장치(20)의 데이터 입력 처리 회로(22)에는, 컨트롤러(11)와 통신을 행하는 입력 인터페이스(221), 컨트롤러(11)로부터 입력되는 입력 데이터가 기억되는 컨트롤 레지스터(222), 상기 입력 데이터로서 입력되는 표시 데이터에 기초하여 표시 패널(21)의 제어를 행하는 표시 제어부(223), 동작 클럭 등의 표시 제어부(223)의 구동 신호를 공급하는 신호 생성부(224), 데이터의 출력 요구로서 컨트롤러(11)로부터 입력되어 컨트롤 레지스터(222)에 기억되는 어드레스 데이터에 대응하는 키 스캔 신호 또는 로터리 인코더 검출 신호(이하, 이들을 저속 처리 신호라 함)를 선택하고, 선택한 저속 처리 신호를 출력하는 신호 선택 회로(225)가 포함된다.

또한, 표시측 장치(20)에는 샘플링 주기가 짧은 신호(이하, 고속 처리 신호라 함)를 생성하는 회로[예를 들어, 리모콘 수신기(25)]가 실장되어 있다. 이와 같은 고속 처리 신호는, 표시측 장치(20)에 실장되어 있는 프로세서에서는 처리 능력이 떨어지므로 본체측 장치(20)로부터 입력되는 클럭 신호(CL)에 동기시킬 수 없어, 저속 처리 신호를 위한 신호선과는 다른 신호선을 통해 본체측 장치(10)에 출력하도록 하고 있다(특허 문헌 1 참조).

<종래 기술의 문헌 정보>

[특허 문헌 1] 일본 특허 공개 평8-221174호 공보

여기서 상기한 바와 같이, 고속 처리 신호를 출력하기 위한 신호선과 저속 처리 신호를 위한 신호선을 별도로 설치하게 되면, 본체측 장치(10)와 표시측 장치(20)를 연결하는 신호선의 개수가 많아져 배선의 주회가 복잡해진다. 또한, 이에 의해 접속 불량 등의 문제점을 발생시킬 가능성이 높아져 부품 점수가 많을수록 제조 코스트도 증대된다.

본 발명의 하나의 측면에 관한 데이터 입력 처리 회로는, 외부의 컨트롤러로부터 입력되는 클럭 신호에 동기하는 제1 디지털 신호와, 상기 클럭 신호와는 비동기인 제2 디지털 신호를 시분할 다중하고, 시분할 다중된 신호를 상기 컨트롤러에 출력한다.

본 발명의 다른 특징에 대해서는, 첨부 도면 및 본 명세서의 기재로부터 명백해진다.

저속 처리 신호(제1 디지털 신호)와 고속 처리 신호(제2 디지털 신호)를 시분할 다중으로 컨트롤러에 출력하도록 함으로써, 소수의 신호선을 통해 저속 처리 신호(제1 디지털 신호) 및 고속 처리 신호(제2 디지털 신호)를 컨트롤러에 출력하는 것이 가능해진다. 그리고, 이에 의해 배선의 주회가 심플하게 되어, 접속 불량 등의 문제점을 발생시킬 가능성도 적고, 또한 부품 점수가 적은 만큼 제조 코스트도 억제되는 것이 가능해진다.

본 발명 및 그 이점의 보다 완전한 이해를 위해, 이하의 설명을 첨부한 도면과 함께 참조하길 바란다.

본 명세서 및 첨부 도면의 기재에 의해, 적어도 이하의 사항이 명백하게 된다.

본체측 장치와 이와는 별체인 표시측 장치를 갖는 카 오디오 시스템 등에 적용되는 데이터 입력 처리 회로 및 컨트롤러에서, 표시측 장치측에 실장되는 데이터 입력 처리 회로로부터 본체측 장치측에 실장되는 컨트롤러에 출력되는, 키 스캔 회로나 로터리 인코더로부터 출력되는 샘플링 주기가 긴 신호와, 리모콘 장치 등으로부터 출력되는 샘플링 주기가 짧은 신호를, 소수의 신호선을 통해 컨트롤러에 출력한다.

<제1 실시예>

이하, 본 발명의 일 실시 형태에 대해 상세하게 설명한다. 도 1에 본 발명의 일 실시 형태로서 설명하는, 카 오디오 시스템에 적용되는 데이터 입력 처리 시스템(1)의 구성을 도시하고 있다. 데이터 입력 처리 시스템(1)은 본체측 장치(10)와, 본체측 장치(10)와 분리 가능한 표시측 장치(20)를 갖고 있다.

본체측 장치(10)에는 CD 플레이어나 DVD 플레이어, 라디오 수신기 등의 카 오디오 시스템의 기능을 실현하기 위한 기구나 회로가 실장되어 있다. 표시측 장치(20)에는, 카 오디오 시스템의 제어나 동작에 관한 정보가 표시되는 표시 패널(21), 데이터 입력 처리 회로(22), 키 스캔 회로(23), 로터리 인코더(24) 및 리모콘 수신기(25)가 실장되어 있다.

또한，이하의 설명에서 키 스캔 회로(23)나 로터리 인코더(24)로부터 출력되는 신호와 같이 샘플링 주기가 긴 디지털 신호를 저속 처리 신호(제1 디지털 신호)라 칭하고, 리모콘 수신기(25)로부터 출력되는 신호와 같이 샘플링 주기가 짧은 디지털 신호를 고속 처리 신호(제2 디지털 신호)라 칭하는 것으로 한다. 또한 본 실시 형태에서는, 저속 처리 신호의 샘플링 주기는 500 ㎲, 고속 처리 신호의 샘플링 주기는 50 ㎲인 것으로 한다(도 2를 참조).

본체측 장치(10)에는 표시 패널(21)의 표시 제어나 키 스캔 회로(23), 로터리 인코더(24) 및 리모콘 수신기(25)로부터의 신호를 수신하기 위한 컨트롤러(11)가 실장되어 있다. 컨트롤러(11)와 입력 인터페이스(221)는 3개의 신호선으로 결선되어 있다. 컨트롤러(11)는, 상기 표시 제어나 상기 신호의 수신을 행하기 위해, 이들 신호선을 통해 클럭 신호(CL), 데이터 입력 신호(DI) 및 칩 인에이블 신 호(CE)를 표시측 장치(20)의 입력 인터페이스(221)에 입력한다. 또한 컨트롤러(11)와 멀티플렉서(226)는 1개의 신호선으로 결선되어 있고, 이 신호선을 통해 멀티플렉서(226)로부터 컨트롤러(11)에 출력 데이터(DO)가 출력된다.

컨트롤러(11)는, 표시측 장치(20)로부터 출력 데이터(DO)로서 입력되는 저속 처리 신호를 처리하는 동기 데이터 처리부(111)와, 고속 처리 신호를 처리하는 비동기 데이터 처리부(112)를 갖는다. 저속 처리 신호는 클럭 신호(CL)에 동기시킨 상태에서 동기 데이터 처리부(111)에 입력된다. 한편, 고속 처리 신호는, 클럭 신호(CL)와는 비동기의 상태에서, 디지털 스루에 의해 비동기 데이터 처리부(112)에 입력된다. 여기서 디지털 스루라 함은, 입력되는 신호를, 그 파형을 무너뜨리지 않고, 동기 처리를 하지 않고 출력하는 것이다. 비동기 데이터 처리부(112)는, 디지털 스루에 의해 입력되는 고속 처리 신호를, 고속 처리 신호의 샘플링 주기(50 ㎲) 이상의 샘플링 주파수로 처리한다.

표시측 장치(20)의 데이터 입력 처리 회로(22)는 입력 인터페이스(221), 컨트롤 레지스터(222), 표시 제어부(223), 신호 생성부(224), 신호 선택 회로(225) 및 멀티플렉서(226)[MPX(Multiplexer)]를 갖는다. 이 중 입력 인터페이스(221)는 본체측 장치(10)로부터 입력되는 클럭 신호(CL), 데이터 입력 신호(DI) 및 칩 인에이블 신호(CE)를 수신하고, 데이터 입력 신호(DI)로서 입력되는 입력 데이터를 컨트롤 레지스터(222)에 기억한다.

도 3은, 본체측 장치(10)로부터 입력 데이터가 입력될 때의 입력 인터페이스(221)의 동작을 설명하는 타이밍차트이다. 이 경우의 데이터 입력 신호(DI)는 어드레스 데이터(adrs1)와, 입력 데이터에 의해 구성된다. 또한, 입력 데이터에는, 예를 들어 후술하는 표시 데이터나 멀티플렉서(226)가 복수의 고속 처리 신호 중의 하나를 선택할 때에 참조하는 플래그 등이 있다.

도 4는, 본체측 장치(10)로부터 데이터의 출력 요구가 행해질 때의 입력 인터페이스(221) 및 멀티플렉서(226)의 동작을 도시하는 타이밍차트이다. 이 경우, 데이터 입력 신호(DI)로서 출력 요구의 대상으로 되는 저속 처리 신호를 지정하는 어드레스 데이터(adrs2)가 입력된다. 그리고 이 어드레스 데이터(adrs2)에 대응하여, 멀티플렉서(226)로부터 본체측 장치(10)에 출력 데이터(DO)가 출력된다.

데이터 입력 처리 회로(22)의 표시 제어부(223)는, 상기 입력 데이터로서 본체측 장치(10)로부터 입력되어 컨트롤 레지스터(222)에 기억되는 표시 데이터에 기초하여 표시 패널(21)의 제어를 행한다. 신호 생성부(224)는 표시 제어부(223)에 구동 신호를 공급한다.

신호 선택 회로(225)는, 데이터의 출력 요구로서 본체측 장치(10)로부터 입력되어 컨트롤 레지스터(222)에 기억되는 어드레스 데이터(adrs2)에 대응하는 저속 처리 신호(키 스캔 신호 또는 로터리 인코더 검출 신호)를 선택하고, 선택한 저속 처리 신호를 멀티플렉서(226)에 출력한다. 신호 선택 회로(225)는 병렬/직렬 변환 회로이며, 저속 처리 신호는 병렬 신호로서 신호 선택 회로(225)에 입력되고, 신호 선택 회로(225)로부터 출력되는 저속 처리 신호는 클럭 신호(CL)에 동기한 직렬 신호로서 멀티플렉서(226)에 입력된다.

멀티플렉서(226)는, 신호 선택 회로(225)로부터 입력되는 저속 처리 신호와, 리모콘 수신기(25)로부터 입력되는 고속 처리 신호를 시분할 다중으로 다중화하고, 이를 출력 데이터(DO)로서 본체측 장치(10)에 입력한다. 또한, 상기 시분할 다중의 1 프레임을 구성하는 저속 처리 신호의 출력 기간과 고속 처리 신호의 출력 기간은, 멀티플렉서(226)에 미리 설정해 둘 수도 있다. 여기서는, 상기 1 프레임은 500 ㎲이며, 또한 저속 처리 신호의 출력 기간은 50 ㎲로, 고속 처리 신호의 출력 기간은 450 ㎲로 각각 설정되어 있는 것으로 한다.

도 5는, 본체측 장치(10)로부터 입력되는 칩 인에이블 신호(CE), 데이터 입력 신호(DI) 및 멀티플렉서(226)로부터 출력되는 출력 데이터(DO)의 시간적인 관계를 도시하는 타이밍차트이다.

우선，데이터 입력 신호(DI)로서 어드레스 데이터(adrs2)가 입력되어 본체측 장치(10)로부터 저속 처리 신호의 출력 요구가 이루어지고, 이에 따라 출력 데이터(D0)로서 저속 처리 신호(data2)가 출력되어 있다(t1 → t2).

계속해서, 본체측 장치(10)로부터 데이터 입력 신호(DI)로서 어드레스 데이터(adrs1) 및 입력 데이터가 입력되어 있다(t3 → t5).

계속해서, 본체측 장치(10)로부터 데이터 입력 신호(DI)로서 어드레스 데이터(adrs2)가 입력되어 본체측 장치(10)로부터 저속 처리 신호의 출력 요구가 이루어지고(t6 → t7), 이에 따라서 출력 데이터(DO)로서 저속 처리 신호(data2)가 출력되어 있다(t7 → t8).

계속해서, 본체측 장치(10)로부터 데이터 입력 신호(DI)로서 어드레스 데이터(adrs2)가 입력되어 본체측 장치(10)로부터 저속 처리 신호의 출력 요구가 이루 어지고(t9 → t10), 이에 따라서 출력 데이터(DO)로서 저속 처리 신호(data2)가 출력되어 있다(t10 → t11).

또한, 도 5에 도시한 바와 같이 멀티플렉서(226)는, 저속 처리 신호의 출력 기간 이외의 기간에서는, 출력 데이터(DO)로서 고속 처리 신호를 디지털 스루에 의해 출력하고 있다.

이와 같이, 이상으로 설명한 데이터 입력 처리 시스템(1)에 있어서는, 키 스캔 회로(23)나 로터리 인코더(24)로부터의 저속 처리 신호와, 리모콘 수신기(25)로부터의 고속 처리 신호를, 1개의 직렬 신호선으로 시분할 다중으로 송신하는 구조이다. 이 때문에, 본체측 장치(10)와 표시측 장치(20) 사이의 신호선의 개수가 적게 되어 배선의 주회가 용이하다. 또한, 접속 불량 등의 문제점도 적어져 부품 점수가 감소되므로 제조 코스트도 억제된다.

또한, 시분할 다중에 있어서의 저속 처리 신호의 출력 기간 이외의 기간, 즉 디지털 스루에 의한 고속 처리 신호의 출력 기간은, 컨트롤러(11)로부터 입력 인터페이스(221)에의 데이터 입력을 위한 기간으로서 이용할 수 있다. 구체적으로는, 예를 들어 이 기간을 컨트롤러(11)로부터 입력 인터페이스(221)에의 표시 데이터의 입력 기간으로서 이용할 수 있고, 이에 의해 본체측 장치(10)로부터 표시측 장치(20)에 표시 데이터를 효율적으로 입력할 수 있다.

또한, 저속 처리 신호의 출력 기간에서, 본체측 장치(10)로부터 저속 처리 신호의 출력 요구가 없는 경우에는, 해당 저속 처리 신호의 출력 기간에 대해서도 고속 처리 신호를 출력하도록 해도 된다. 이와 같은 구조는, 예를 들어 저속 처리 신호의 출력 요구를 행하지 않을 경우, 컨트롤러(11)로부터 시분할 다중의 출력 기간의 설정을 변경하는 어드레스 데이터(adrs1)를 표시측 장치(20)에 입력하고, 멀티플렉서(226)의 시분할 다중의 출력 기간을 변경함으로써 행할 수 있다. 이와 같은 구조로 함으로써, 고속 처리 신호를 효율적으로 컨트롤러(11)에 출력하는 것이 가능해진다.

<제2 실시예>

리모콘 수신기(25)로부터의 고속 처리 신호는 리모콘 조작이 행해진 경우에만 멀티플렉서(226)에 입력되기 때문에, 고속 처리 신호의 입력이 없는 경우에는 고속 처리 신호를 출력할 필요가 없다. 따라서, 이 경우에는 고속 처리 신호의 디지털 스루에 의한 출력을 정지하도록 한 쪽이 멀티플렉서(226)의 처리 부하의 경감이나 소비 전력의 저감 등의 관점 등으로부터 바람직하다.

따라서, 예를 들어 이하에 설명하는 구조에 의해, 리모콘 수신기(25)로부터의 신호의 입력이 있었던 경우에만, 고속 처리 신호가 멀티플렉서(226)로부터 출력되도록 한다. 도 6은 상기 구조를 갖는 데이터 입력 처리 시스템(1)의 구성이다.

도 6에 도시한 바와 같이, 이 데이터 입력 처리 시스템(1)에서는 리모콘 수신기(25)로부터 출력되는 리모콘 신호가 멀티플렉서(226)뿐만 아니라, 신호 선택 회로(225)에도 입력되어 있다. 여기서 리모콘 수신기(25)로부터의 리모콘 신호의 출력 시에서는, 신호 선택 회로(225)에서 동기 처리가 가능한 저속 처리 신호(이하, 동기 신호라 함)가 출력된다. 이 저속 처리 신호는, 예를 들어「High」,「Low」가 신호 선택 회로(225)에서 샘플링 가능한 주기에서 변화되는 신호나 소정 기간 「High」가 연속되는 신호이다.

도 7에 도시한 타이밍차트와 함께, 이 경우의 데이터 입력 처리 시스템(1)의 구체적인 동작에 대해 설명한다. 도 6에 도시한 바와 같이, 신호 선택 회로(225)에는 리모콘 수신기(25)로부터 출력되는 리모콘 신호도 입력된다.

도 7에 도시한 바와 같이, 컨트롤러(11)는 입력 인터페이스(221)에 대해, 소정의 타이밍에서 신호 선택 회로(225)가 리모콘 수신기(25)로부터 입력되는 리모콘 신호를 출력하도록 지시하는 어드레스 데이터(adrs2)를 입력한다.(t0 → t1). 그리고, 이 어드레스 데이터(adrs2)에 대응하는 출력 기간에서, 리모콘 신호의 출력 시에 동기 신호가 출력되면, 이 동기 신호가 출력 데이터(DO)(data2)로서 멀티플렉서(226)로부터 컨트롤러(11)에 출력된다.

컨트롤러(11)는, 상기 동기 신호가 입력되면, 멀티플렉서(226)에 시분할 다중으로 리모콘 신호의 디지털 스루에 의한 출력을 개시하도록 지시하는 어드레스 데이터(adrs1)를 입력 인터페이스(221)에 입력한다(t3 → t4). 이에 의해 멀티플렉서(226)는 시분할 다중으로 저속 처리 신호와 고속 처리 신호의 디지털 스루에 의한 출력을 개시한다.

t5 → t6의 기간에서는, 데이터 입력 신호(DI)로서 출력 요구의 대상으로 되는 저속 처리 신호를 지정하는 어드레스 데이터(adrs2)가 입력되고, 이 어드레스 데이터(adrs2)에 대응하여, 멀티플렉서(226)로부터 본체측 장치(10)에 저속 처리 신호가 출력 데이터(DO)로서 출력된다.

컨트롤러(11)는 고속 처리 신호의 입력이 없어지면, 멀티플렉서(226)에 시분 할 다중으로 리모콘 신호의 디지털 스루에 의한 출력을 정지시키도록 지시하는 어드레스 데이터(adrs1)를 입력 인터페이스(221)에 입력한다(t8 → t9). 이에 의해 멀티플렉서(226)는 시분할 다중으로 저속 처리 신호와 고속 처리 신호의 디지털 스루에 의한 출력을 정지한다(t9 →).

이상의 구조에 따르면, 리모콘 수신기(25)로부터의 신호의 입력이 있었던 경우에만, 고속 처리 신호가 멀티플렉서(226)로부터 출력된다. 이에 의해 멀티플렉서(226)의 처리 부하를 경감하여 전력 소비를 억제할 수 있다.

<제3 실시예>

예를 들어, 복수의 리모콘 신호가 입력되는 경우나 USB 신호 등의 다른 고속 처리 신호가 존재하는 경우 등, 데이터 입력 처리 시스템(1)의 구성에 따라서는, 복수의 고속 처리 신호를 본체측 장치(10)에 출력해야만 하는 경우도 있다. 이와 같은 경우에는, 예를 들어 다음에 기재하는 구조에 의해, 1개의 출력 데이터(DO)용의 신호선만에 의해 복수의 고속 처리 신호가 본체측 장치(10)에 출력되도록 한다.

도 8은 상기 구조를 설명하기 위한 데이터 입력 처리 시스템(1)의 구성이다. 도 8에 도시한 바와 같이, 이 데이터 입력 처리 시스템(1)에서는 멀티플렉서(226)에 2대의 리모콘 수신기(25, 26)로부터 출력되는 2개의 리모콘 신호가 입력된다. 또한, 제2 실시예의 경우와 마찬가지로, 이들 리모콘 신호는 신호 선택 회로(225)에도 입력된다.

도 9는, 이 경우의 데이터 입력 처리 시스템(1)의 동작을 설명하는 타이밍차트이다. 도 9에 도시한 바와 같이 컨트롤러(11)는 입력 인터페이스(221)에 대해, 소정의 타이밍에서 신호 선택 회로(225)가 리모콘 수신기(25)로부터의 신호를 출력하도록 지시하는 어드레스 데이터(adrs2)를 입력한다(t0 → t1). 또한, 컨트롤러(11)는 입력 인터페이스(221)에 대해, 소정의 타이밍에서 신호 선택 회로(225)가 리모콘 수신기(26)로부터의 신호를 출력하도록 지시하는 어드레스 데이터(adrs2)를 입력한다(t3 → t4). 그리고, 제2 실시예와 마찬가지로, 컨트롤러(11)는, 각 리모콘 수신기(25, 26)로부터 동기 신호가 출력되어 있는지 여부를 판단한다. 또한, 컨트롤러(11)는, 상기 어드레스 데이터(adrs2)에 의해 고속 처리 신호의 하나를 지정하고 있으므로, 동기 신호가 어느 쪽의 리모콘 수신기로부터의 것인지를 구별할 수 있다.

동기 신호가 출력되어 있던 경우, 컨트롤러(11)는 동기 신호가 출력된 리모콘 수신기로부터의 리모콘 신호의 디지털 스루에 의한 출력을 개시하도록 지시하는 어드레스 데이터(adrs1)를 입력 인터페이스(221)에 입력한다(t6 → t7). 이에 의해 멀티플렉서(226)는 동기 신호가 출력된 리모콘 수신기로부터의 시분할 다중으로 저속 처리 신호와 고속 처리 신호의 디지털 스루에 의한 출력을 개시한다.

컨트롤러(11)는 고속 처리 신호의 입력이 없어지면, 멀티플렉서(226)에 시분할 다중으로 리모콘 신호의 디지털 스루에 의한 출력을 정지시키도록 지시하는 어드레스 데이터(adrs1)를 입력 인터페이스(221)에 입력한다(t11 → t12). 이에 의해 멀티플렉서(226)는 시분할 다중으로 저속 처리 신호와 고속 처리 신호의 디지털 스루에 의한 출력을 정지한다(t12 →).

이상의 구조에 따르면, 복수의 리모콘 신호가 입력되는 경우나 USB 신호 등 의 다른 고속 처리 신호가 존재하는 경우 등, 복수의 고속 처리 신호를 본체측 장치(10)에 출력해야만 하는 경우라도, 1개의 출력 데이터(DO)용의 신호선만에 의해 복수의 고속 처리 신호를 본체측 장치(10)에 출력할 수 있다.

또한，이상의 실시예에서 고속 처리 신호의 수는, 이상에 나타낸 것에 한정되지 않고, 더욱 많은 고속 처리 신호가 존재하고 있어도 된다.

이상, 전술한 발명의 실시 형태는, 본 발명의 이해를 쉽게 하기 위한 것이며, 본 발명을 한정하여 해석하기 위한 것은 아니다. 본 발명은, 그 취지를 일탈하지 않고, 변경 및 개량할 수 있을 뿐만 아니라, 본 발명에는 그 등가물도 포함된다. 예를 들어, 저속 처리 신호의 수는, 이상에 기재한 것에 한정되지 않고, 더욱 많은 저속 처리 신호가 존재하고 있어도 된다.

도 1은, 본 발명의 일 실시 형태로서 설명하는 데이터 입력 처리 시스템(1)의 구성을 도시하는 도면.

도 2는, 본 발명의 일 실시 형태로서 설명하는 저속 처리 신호 및 고속 처리 신호의 일례를 도시하는 타이밍차트.

도 3은, 본 발명의 일 실시 형태로서 설명하는 본체측 장치(10)로부터 입력 데이터가 입력될 때의 입력 인터페이스(221)의 동작을 설명하는 타이밍차트.

도 4는, 본 발명의 일 실시 형태로서 설명하는 데이터의 출력 요구가 행해질 때의 입력 인터페이스(221)의 동작을 설명하는 타이밍차트.

도 5는, 본 발명의 일 실시 형태로서 설명하는 본체측 장치(10)로부터 입력되는 칩 인에이블 신호(CE), 데이터 입력 신호(DI) 및 멀티플렉서(226)로부터 출력되는 출력 데이터(DO)의 시간적인 관계를 도시하는 타이밍차트.

도 6은, 본 발명의 일 실시 형태로서 설명하는 데이터 입력 처리 시스템(1)의 구성을 도시하는 도면.

도 7은, 본 발명의 일 실시 형태로서 설명하는 데이터 입력 처리 시스템(1)의 구체적인 동작을 설명하는 타이밍차트.

도 8은, 본 발명의 일 실시 형태로서 설명하는 데이터 입력 처리 시스템(1)의 구성을 도시하는 도면.

도 9는, 본 발명의 일 실시 형태로서 설명하는 데이터 입력 처리 시스템(1)의 동작을 설명하는 타이밍차트.

도 10은, 카 오디오 시스템 등에 적용되는 데이터 입력 처리 시스템(1)의 구성을 도시하는 도면.

<도면의 주요 부분에 대한 부호의 설명>

1 : 데이터 입력 처리 시스템

10 : 본체측 장치

11 : 컨트롤러

20 : 표시측 장치

21 : 표시 패널

22 : 데이터 입력 처리 회로

23 : 키 스캔 회로

24 : 로터리 인코더

25 : 리모콘 수신기

111 : 동기 데이터 처리부

112 : 비동기 데이터 처리부

221 : 입력 인터페이스

222 : 컨트롤 레지스터

223 : 표시 제어부

224 : 신호 생성부

225 : 신호 선택 회로

226 : 멀티플렉서(MPX)

CL : 클럭 신호

DI : 데이터 입력 신호

CE : 칩 인에이블 신호

DO : 출력 데이터

adrs1, adrs2 : 어드레스 데이터

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
데이터 입력 처리 회로로서,

외부의 컨트롤러로부터 입력되는 클럭 신호에 동기하는 제1 디지털 신호와, 상기 클럭 신호와는 비동기인 복수의 제2 디지털 신호 중 하나의 상기 제2 디지털 신호를 시분할 다중하도록 구성된 제1 회로,

상기 제1 회로에 의해 시분할 다중된 신호를 상기 컨트롤러에 출력하도록 구성된 제2 회로, 및

상기 컨트롤러로부터의 요구에 따라서, 상기 제2 회로에 의한 상기 제2 디지털 신호의 출력 시에 출력되는 상기 클럭 신호에 동기시키는 것이 가능한 신호인 동기 신호를 상기 제1 디지털 신호로서 상기 컨트롤러에 출력하도록 구성된 제3 회로를 포함하고,

상기 제2 회로는 상기 컨트롤러가 상기 동기 신호를 검출한 것에 따라서, 상기 동기 신호가 검출된 상기 제2 디지털 신호를, 상기 제1 디지털 신호와의 시분할 다중에 의해 상기 컨트롤러에 출력하도록 더 구성된 데이터 입력 처리 회로.
데이터 입력 처리 회로로서,

외부의 컨트롤러로부터 입력되는 클럭 신호에 동기하는 제1 디지털 신호와, 상기 클럭 신호와는 비동기인 제2 디지털 신호를 시분할 다중하도록 구성된 제1 회로,

상기 제1 회로에 의해 시분할 다중된 신호를 상기 컨트롤러에 출력하도록 구성된 제2 회로, 및

상기 컨트롤러로부터의 요구에 따라서, 상기 제2 회로에 의한 상기 제2 디지털 신호의 출력 시에 출력되는 상기 클럭 신호에 동기시키는 것이 가능한 신호인 동기 신호를 상기 제1 디지털 신호로서 상기 컨트롤러에 출력하도록 구성된 제3 회로를 포함하고,

상기 제2 회로는 상기 컨트롤러가 상기 동기 신호를 검출한 것에 따라서, 상기 시분할 다중된 상기 신호를 상기 컨트롤러에 출력하도록 더 구성된 데이터 입력 처리 회로.
삭제
제9항에 있어서,

상기 제1 디지털 신호의 출력이 행해지지 않는 경우, 상기 시분할 다중된 신호에 있어서의 상기 제1 디지털 신호의 출력 기간에, 상기 제2 디지털 신호를 출력하도록 더 구성된 데이터 입력 처리 회로.
삭제
삭제
제9항에 있어서,

상기 제1 디지털 신호는, 키 스캔 회로 또는 로터리 인코더로부터 출력되는 신호 중 적어도 어느 하나인 데이터 입력 처리 회로.
삭제
제9항에 있어서,

상기 제2 디지털 신호는, 리모콘 수신기 또는 USB 기기로부터 출력되는 신호 중 적어도 어느 하나인 데이터 입력 처리 회로.
삭제