JP4287134B2 - モジュールハウジング及び電力半導体モジュール - Google Patents

モジュールハウジング及び電力半導体モジュール Download PDF

Info

Publication number
JP4287134B2
JP4287134B2 JP2002364007A JP2002364007A JP4287134B2 JP 4287134 B2 JP4287134 B2 JP 4287134B2 JP 2002364007 A JP2002364007 A JP 2002364007A JP 2002364007 A JP2002364007 A JP 2002364007A JP 4287134 B2 JP4287134 B2 JP 4287134B2
Authority
JP
Japan
Prior art keywords
housing
module
insulating
wall
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002364007A
Other languages
English (en)
Other versions
JP2003204037A (ja
Inventor
メイサン ルク
アミディ アミナ
イェルク ピーダー
アクダグ アルペル
Original Assignee
エー ビー ビー リサーチ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エー ビー ビー リサーチ リミテッド filed Critical エー ビー ビー リサーチ リミテッド
Publication of JP2003204037A publication Critical patent/JP2003204037A/ja
Application granted granted Critical
Publication of JP4287134B2 publication Critical patent/JP4287134B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Casings For Electric Apparatus (AREA)
  • Inverter Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は電力エレクトロニクスの技術分野に関する。それは請求項1の前文によるモジュールハウジング及び電力半導体モジュールに関する。
【0002】
【背景技術】
低電圧の非常に便利なものであった、確立されたダーリントントランジスタモジュールから発展したIGBT(絶縁ゲートバイポーラトランジスタ)の開発が、先の世紀の10年間、産業界で行われている。最初、製造業者は単にダーリントンチップをIGBTチップに置き換えた。これは、いわゆる「標準モジュール」のいろいろなパーケージタイプに導いた。低電力デバイスは6パック又は完全な3相ブリッジ構成となる傾向があった。高電流割合のデバイスは2パック又は半ブリッジ構成を使用していたが、最高電流の定格が1パックで作られていた(逆平行高速ダイオードを有するIGBT)。多様範囲のパッケージとバイポーラモジュールからの展開のこの組合せは、ほとんどの交換可能なモジュールの当惑させるほどの範囲で断片的な供給ベースを残していた。供給者は標準的な解決に進み、パッケージングの新しいツールへの投資をしたがらなかった。さらにその上、旧バイポーラから派生したパッケージングは高速切換えMOSゲートIGBTで使用される時に多くの制限を有していた。
【0003】
新世代のモジュールが現われ、パッケージング、特に低電力の範囲で、非常な多様性があり、供給者は高水準の集積化の新しい概念を導入し、通常、市場の特定部分を狙っていた。デバイスにもっと機能性を導入することにより、供給者は必ずしも「標準」という用語の2つの意味の標準モジュールを作ることができない。第1に、さらなる機能はモジュールの適用範囲を制限する。第2に、ほとんどのユーザにより要求される標準化、すなわちマルチプルソーシングは異なる技術プラットフォームにより供給者間で達成するのはより難しくなっている。
【0004】
市場の最低電力範囲において、1996年9月7〜13日のラスベガスでの電力システム世界会議96におけるM.Feldvobらによる「低プロファイルのはんだ付け可能なエコノパックモジュールによる新コンパクトインバータコンセプト」で説明されたエコノパックが導入され、最終的に、標準モジュールの定義に達し、1以上の供給者により製造されると共に多くの顧客により使用されている。しかし、ローパック(LoPak)の導入まで、ABB半導体AGオンライン文書(www.absem.com)のS.Dewerらによる「21世紀の標準モジュール」で説明されているように、特にIGBT技術での使用のために設計され、100Aの6パックの定格以上の新しい標準モジュールはなかった。
【0005】
伝統的な低電力高電圧の適用(3kV以上の線間電圧)はGTOにより制御され(ゲートターンオフサイリスタ)、IGCT(集積ゲート制御サイリスタ)又はIGBTにより制御される。IGBTは、サイリスタ構造の電力半導体と比較して、例えば、駆動装置に関する低い要求、絶縁構造から起こる容易な冷却のような幾つかの利点を有するデバイスであり、6.5kVまでのブロッキング電圧のため十分に開発されると共に導入されている。4.5又は6.5kVのブロッキング電圧を有するIGBTモジュールは最初、トラクションインバータのために設計され、その後、電力品質の適用のためと同様に産業の推進のために使用されていた。パッケージングは低電圧モジュール(1,2,2.5又は3.3kV)のためと同じ基準を維持していた。すべてのこれらのモジュールは標準のフットプリント、全体の寸法及び端子位置を有している。よって、すべてのクリーページ及び隙間の距離は同一で、それらはすべて同じ電気絶縁物を有している。6.5kVのIGBTモジュールは、F.AuerbachらによるEUPECオンライン文書(www.eupec.com)の「6.5kVのIGBTモジュール」に記載されている。
【0006】
使用のため幾つかのモジュールのさらに高い電圧の直列接続を要求することが必要である。これらの種類の適用のための費用を削減する1つの可能性のある方法は、モジュール内のIGBT半導体チップを直列接続することであり、その結果、今日利用可能な最高電圧のモジュールのブロッキング電圧の2倍又は3倍又はそれ以上の倍数のモジュールとなる。
【0007】
しかし、これらの高電圧モジュールのため、ローパックモジュールに適用される伝統的なパッケージング設計のルールは、例えば、ハウジングの壁とカバーのような2つのハウジングエレメントの間の接着接合部のような、モジュールハウジングの重要な領域の絶縁応力なしに十分な絶縁を保証するのに十分でないことを証明していた。
【0008】
【発明が解決しようとする課題】
そのため、改善された絶縁耐力及び増加したブロッキング電圧性能を有する最初に説明した種類のモジュールハウジング及び電力半導体モジュールを供給することが本発明の目的である。
【0009】
【課題を解決するための手段】
この目的は、請求項1によるモジュールハウジング及び請求項5による電力半導体モジュールにより達成される。
【0010】
本発明のモジュールハウジングはお互いに取付けられる2つの電気絶縁ハウジングエレメントを備えている。前記ハウジングエレメントの第1は電力端子及び溝状凹部のための少なくとも2つの開口部を備えている。開口部の間には少なくとも2つの絶縁壁がハウジングに及びそれに垂直に配置されている。前記絶縁壁の少なくとも1つの第1は前記ハウジングエレメントのうちの第2の一部分であり、前記第1ハウジングエレメントの凹部に挿入されているが、前記絶縁壁の少なくとも1つの第2は第1ハウジングエレメントの一部分である。
【0011】
電力端子のための開口部間の絶縁壁は端子のコンパクト配列を可能にする。
【0012】
本発明のモジュールハウジングの好適な実施例では、前記第1絶縁壁を有する前記第2ハウジングエレメントは前記凹部に挿入され、前記第1ハウジングエレメントは接着接合部により接合される。この接着接合部は前記第2絶縁壁の少なくとも1つにより前記開口部の少なくとも1つから分離されている。
【0013】
接着剤は開口部の電力端子間の電気的隙間又はクリーページ経路にはない。そのため、電界は接着接合部にかけられることができ、経路は接合部と端子の少なくとも1つの間の少なくとも1つの絶縁壁により、常に遮られる。
【0014】
さらなる実施例は従属請求項から分かる。
【0015】
【発明の実施の形態】
本発明のより完全な理解及びそれに伴う多くの利点は、添付図面と関連させて考慮した時、以下の詳細な説明に関連させることによりもっとよく理解されるようになるのと同様に容易に得られるだろう。
【0016】
今、図面を参照すると、幾つかの図面を通じて同様の参照符号は同一又は対応する部品を示している。
【0017】
図1は本発明のモジュールハウジングの第1実施例を示している。ハウジングの壁1及びカバー2は共に適合するように設計されている。ハウジング壁1は図面には一部分のみ示されている。好ましくは、全体のハウジング壁は、例えば、半導体チップが取付けられるベースプレートを取囲む矩形状を有している。カバー2の一部分のみが示されているが、ハウジング壁の頂部にぴったり適合するように設計され、モジュールハウジングの完全な絶縁を保証する。ハウジングのカバー及び壁は共に接着され、堅固なモジュールハウジングを形成する。
【0018】
ハウジング壁1の頂部には、小さな絶縁壁11がハウジング壁の最上面に垂直に配置されている。図面に示されているように、絶縁壁11はモジュール内部に向かうハウジング壁に重なっている。
【0019】
カバー2はモジュールの外側の方へ開放している溝状凹部23を有している。前記絶縁壁11は、カバー2がハウジング壁1の最上部に置かれた時に凹部に滑動する。
【0020】
図2はお互いに取付けられるハウジングの壁1及びカバー2を示している。カバー2は凹部23に配置された絶縁壁11を取囲んでいる。
【0021】
カバー2は電力端子31及び32を挿入するための2つの開口部24を備え、モジュール内に配置された半導体チップに接触するようになっている。これらの開口部は凹部23の両側に配置されている。
【0022】
カバー2にはカバー表面の最上部に垂直に立ち、凹部23に平行に延びるさらなる絶縁壁21及び22がある。これらのカバーの絶縁壁21及び22は凹部と電力端子用開口部24の間の凹部23の両側に配置されている。カバー絶縁壁21及び22はそれらの間の絶縁壁11より長く、それらは全カバーに渡り延びてさえいるかもしれない。
【0023】
ハウジング壁1、カバー2及び電力端子31には締付け孔12,25及び33があり、次の2つの図面に示されているように、電力端子へ外部コネクタ4を取付けるためボルト又は螺子がそこに導かれる。
【0024】
図3は前の図面による本発明のモジュールハウジングの第1実施例の断面図を示している。それはお互いにしっかり取付けられるハウジング壁1及びカバー2を示している。絶縁壁11とカバー2の間には凹部の接着接合部6がある。カバーの絶縁壁21及び22はこの接着接合部を保護し、電気的クリーページ及び隙間経路を防いでいる。そのため、絶縁壁、特に電力端子32と接着接合部6間の壁の高さhWが少なくとも電力端子32のスタック、接続棒4及び、例えばボルト52及びナット51のような締付けエレメントが使用されるものの高さhSに等しいことが利点である。
【0025】
図4は本発明のモジュールハウジングの第2実施例の断面図を示している。ハウジング壁1には2つの絶縁壁11及び12が配置されているが、カバーの絶縁壁21は1つだけである。2つの絶縁壁11及び12のためカバーの絶縁壁21の両側に配置されたカバーには対応する凹部がある。
【0026】
接着接合部は図面の誘電点から非常に重要な1つの点である。接着層の誘電性を特徴付けるのは難しいので、その層の電界を制限するのがより安全である。本発明のモジュールハウジングでは、接着接合部と電力端子の1つの間には常に少なくとも1つの絶縁壁がある。
【0027】
本発明のモジュールハウジングを有する電力半導体モジュールは少なくとも16kVまでの端子のブロッキング電圧に端子を自由に部分放電させると予想される。
【0028】
本発明のモジュールハウジングのための可能性ある適用は高電圧の電力電子モジュール、例えば直列接続されたチップの電力電子モジュールであり、電力特性の機器又は中間電圧の運転に使用される。
【0029】
絶縁壁を含むハウジングエレメントは電気絶縁材料、例えばエポキシ製である。
【図面の簡単な説明】
【図1】ハウジングエレメントを接続する前の、2つのハウジングエレメントを有する本発明のモジュールハウジングの一部分を示している。
【図2】お互いに取付けられたハウジングエレメント及び電力端子を有する、図1のモジュールハウジングを示している。
【図3】図2のモジュールハウジングの断面図を示している。
【図4】図2のモジュールハウジングの代わりの実施例の断面図を示している。
【符号の説明】
1 ハウジング
11,12 ハウジングの絶縁壁
13 締付け孔
2 カバー
21,22 カバーの絶縁壁
23 締付け孔
24 端子孔
25 凹部
31,32 電力端子
33 締付け孔
4 接続棒
41 カソード接点
51,52 締付けエレメント、ボルト及びナット
6 接着剤
S 端子スタックの高さ
W 壁の高さ

Claims (5)

  1. 少なくとも1つの第2絶縁壁(21,22)、電力端子(31,32)のための複数の開口部(24)及び該複数の開口部(24)の間に配置された少なくとも1つの凹部(25)を備えた第1ハウジングエレメント(2)に、
    少なくとも1つの第1絶縁壁(11,12)を備えた第2ハウジングエレメント(1)を取り付けたモジュールハウジングであって、
    前記第1絶縁壁(11,12)は前記凹部(25)に挿入され、
    前記第1ハウジングエレメント(2)の表面には、前記開口部(24)の間に垂直に配置された少なくとも1つの第2絶縁壁(21,22)をさらに備えていることを特徴とするモジュールハウジング。
  2. 前記第1ハウジングエレメント(2)が、少なくとも2つの第2の絶縁壁(21,22)を含み、前記第1の絶縁壁(11)の両側に前記第2の絶縁壁(21,22)が配置される、または、前記第2ハウジングエレメント(1)が、少なくとも2つの第1の絶縁壁(11,12)を含み、前記第2の絶縁壁(21)の両側に前記第1の絶縁壁(11,12)が配置されることを特徴とする請求項1に記載のモジュールハウジング。
  3. 前記第2ハウジングエレメント(1)および前記第1ハウジングエレメント(2)は接着接合部(6)により接合され、前記接着接合部は前記第2絶縁壁(21,22)のうちの少なくとも1つにより前記開口部(24)の少なくとも1つから分離されていることを特徴とする請求項1又は2に記載のモジュールハウジング。
  4. 前記モジュールはハウジングの壁及びカバーを備え、前記ハウジングエレメント(2)のうちの1つは前記カバーであり、前記ハウジングエレメント(1)の他の1つは前記ハウジング壁であることを特徴とする請求項1〜3のいずれか1の請求項に記載のモジュールハウジング。
  5. 請求項1〜4のいずれか1の請求項に記載のモジュールハウジングと、少なくとも2つの主電極を有する少なくとも1つの高電力半導体チップとを備え、前記電極は少なくとも2つの電力端子(31,32)に接続され、前記電力端子は外部の電気接触のため前記開口部(24)に配置されていることを特徴とする電力半導体モジュール。
JP2002364007A 2001-12-24 2002-12-16 モジュールハウジング及び電力半導体モジュール Expired - Fee Related JP4287134B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01811273A EP1324391B1 (en) 2001-12-24 2001-12-24 Module housing and power semiconductor module
EP01811273.0 2001-12-24

Publications (2)

Publication Number Publication Date
JP2003204037A JP2003204037A (ja) 2003-07-18
JP4287134B2 true JP4287134B2 (ja) 2009-07-01

Family

ID=8184343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002364007A Expired - Fee Related JP4287134B2 (ja) 2001-12-24 2002-12-16 モジュールハウジング及び電力半導体モジュール

Country Status (6)

Country Link
US (1) US6734543B2 (ja)
EP (1) EP1324391B1 (ja)
JP (1) JP4287134B2 (ja)
CN (1) CN1293626C (ja)
DE (1) DE60129146T2 (ja)
RU (1) RU2298857C2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK2407015T3 (da) 2009-03-13 2013-02-11 Siemens Ag Effekthalvledermodul med lagvist opbyggede isolerende sidevægge
CN102522389A (zh) * 2011-12-31 2012-06-27 嘉兴斯达微电子有限公司 一种小型的功率半导体模块
JP5968542B2 (ja) * 2013-07-11 2016-08-10 三菱電機株式会社 パワーモジュール

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR8400122A (pt) * 1983-01-12 1984-08-21 Allen Bradley Co Modulo semicondutor e embalagem de semicondutor aperfeicoada
JPS59177951A (ja) * 1983-03-29 1984-10-08 Toshiba Corp 半導体装置
EP0138048B1 (en) * 1983-09-29 1993-12-15 Kabushiki Kaisha Toshiba Press-packed semiconductor device
JPS6081660U (ja) * 1983-11-10 1985-06-06 富士電機株式会社 ダ−リントントランジスタ
JPH0525246Y2 (ja) * 1987-02-20 1993-06-25
EP0609528A1 (en) * 1993-02-01 1994-08-10 Motorola, Inc. Low inductance semiconductor package
JP3186442B2 (ja) * 1994-07-13 2001-07-11 トヨタ自動車株式会社 車両用ロックアップクラッチのスリップ制御装置
DE19533298A1 (de) * 1995-09-08 1997-03-13 Siemens Ag Elektronisches Modul mit Leistungsbauelementen
DE69726518T2 (de) * 1996-09-06 2004-10-07 Hitachi Ltd Leistungshalbleiteranordnung in modularer Bauart
JP3267169B2 (ja) * 1996-09-06 2002-03-18 株式会社日立製作所 パワー半導体装置
JP3533317B2 (ja) * 1997-08-28 2004-05-31 株式会社東芝 圧接型半導体装置
JP4077934B2 (ja) * 1998-06-30 2008-04-23 キヤノン株式会社 振動波モータの駆動制御方法、振動波モータの駆動制御装置、振動波モータを備えた装置及び画像形成装置
JP3695260B2 (ja) * 1999-11-04 2005-09-14 株式会社日立製作所 半導体モジュール

Also Published As

Publication number Publication date
CN1428849A (zh) 2003-07-09
DE60129146T2 (de) 2007-12-13
JP2003204037A (ja) 2003-07-18
RU2298857C2 (ru) 2007-05-10
US6734543B2 (en) 2004-05-11
CN1293626C (zh) 2007-01-03
EP1324391A1 (en) 2003-07-02
EP1324391B1 (en) 2007-06-27
DE60129146D1 (de) 2007-08-09
US20030116841A1 (en) 2003-06-26

Similar Documents

Publication Publication Date Title
US10283436B2 (en) Power electronics module with first and second coolers
US10153708B2 (en) Three-level power converter
KR100305251B1 (ko) 전력변환장치
US8237260B2 (en) Power semiconductor module with segmented base plate
US9064737B2 (en) Power semiconductor module
RU2309482C2 (ru) Силовой полупроводниковый модуль
US9936610B2 (en) Multilevel converter
KR101890752B1 (ko) 균일한 병렬 스위치 특성을 갖는 파워모듈용 기판 및 이를 포함하는 파워모듈
JP2010080956A (ja) 半導体素子を実装した積層体
US20030122261A1 (en) Power semiconductor submodule, and a power semiconductor module
JP3648417B2 (ja) パワー半導体モジュール及び電力変換装置
Wang et al. The new high reliable press pack IGBT for modular multilevel converter in VSC-HVDC applications
Wakeman et al. Electromechanical characteristics of a bondless pressure contact IGBT
JP4287134B2 (ja) モジュールハウジング及び電力半導体モジュール
JP2002171768A (ja) 電力変換装置
JP2021061692A (ja) 電力変換装置
JP7444529B2 (ja) 電力変換装置
JP7283143B2 (ja) 電力変換装置
WO2023058231A1 (ja) 電力変換装置
US20230274990A1 (en) Power Semiconductor Module System and Method for Producing the Power Semiconductor Module System
JP6922002B2 (ja) 半導体装置
JPH10248266A (ja) 電力変換装置
KR100344225B1 (ko) 전력 반도체 모듈의 수분침투 방지장치
JPH0998582A (ja) 電力変換器
JP2016040981A (ja) 電力変換装置および電動車両

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090326

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees