JP4282777B2

JP4282777B2 - Semiconductor device substrate and semiconductor device manufacturing method

Info

Publication number: JP4282777B2
Application number: JP27354296A
Authority: JP
Inventors: 俊明石井; 俊雄大房; 淳佐々木
Original assignee: 株式会社トッパンＮｅｃサーキットソリューションズ
Priority date: 1996-10-16
Filing date: 1996-10-16
Publication date: 2009-06-24
Anticipated expiration: 2016-10-16
Also published as: JPH10125818A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップの搭載されるＢＧＡ(Ball Grid Array) 型の半導体装置用基板並びに半導体装置及びそれらの製造方法に係わり、特に、高密度で薄型かつランド電極の傷つき難い半導体装置用基板並びに半導体装置及びそれらの製造方法に関する。
【０００２】
【従来の技術】
最近、ノートブック型パソコン、ハンディビデオ機器及び携帯電話などの携帯可能な電子機器が広く販売されている。このため、これら電子機器内に半導体装置を実装する際の半導体装置用基板に対して小形化、高機能化の要求が高まりつつある。
【０００３】
この種の半導体装置用基板には、ＬＳＩ等の半導体チップを搭載可能なＢＧＡ型のものがあり、具体的には、例えば、特開平８−３７３４５号公報に開示されたもの等が公知となっている。なお、半導体装置用基板に半導体チップが搭載されて樹脂封止されることにより、外部要素のマザーボード等に実装可能な半導体装置が製造される。
【０００４】
図８は係る半導体装置用基板を用いた半導体装置の構成を示す断面図である。この半導体装置としては、プリント配線板用の銅張積層板をベース基板３１とし、このベース基板３１にドリルを用いた機械的加工によって、略マトリクス状に複数の孔３２が形成される。
【０００５】
次いで、フォトリソグラフィ法により、ベース基板３１の両面の銅層のうち、上面の銅層が配線用パターン３３となり、他面の銅層が電極端子（以下、ランド電極という）３４となるようにパターニングされる。
【０００６】
配線用パターン３３として、高密度で複雑のため、単層では形成不可能なパターンを設ける場合、配線パターン３３を多層配置して配線の高密度化を図る必要がある。配線パターン３３の多層にあたっては、下層の配線パターン３３を含む表面に絶縁層３５が形成された後、同様に導電層（銅層）が形成され、この導電層がパターニングされて新たな配線パターン３３とされる。
【０００７】
この際、上下の配線パターン３３間で導通をとるため、絶縁層３５にスルーホール３６が形成され、スルーホール３６に形成される導電層を介して両配線パターン３３を導通させる。このとき、絶縁層３５は、所望部分にスルーホール３６を形成可能とするため、フォトリソグラフィ法によりパターニング可能な材質が望ましく、例えば感光性樹脂が適切なものとなっている。
【０００８】
また、各層の配線パターン３３の形成後、最上層の配線パターン３３の表面にＡｕめっきが施され、半導体チップ３７との接続（ワイヤ・ボンディング）適性が向上されている。
【０００９】
【発明が解決しようとする課題】
しかしながら以上のような半導体装置用基板では、配線パターン３３とランド電極３４とを導通させるために、ベース基板３１にドリルによる穴あけ加工が施されている。但し一般に、ドリル加工は微細な穴あけには不向きなため、この種の半導体装置用基板としては、通常の集積度の製品に適用される場合には何の問題もないが、より一層の高密度な集積化を必要とする用途には不向きとなっている。
【００１０】
また、ベース基板３１は、感光性樹脂等が塗布されてなる絶縁層３５の形成工程にて、支持基板として機能している。すなわち、ベース基板３１にはある程度の剛性（厚さ）が要求されるため、前述同様に、通常の製品としては何の問題もないが、より一層の薄型化を必要とする用途には不向きとなっている。
【００１１】
また、ベース基板３１の下面側の銅層がパターニングされ、ランド電極３４が形成されるため、ベース基板３１の下面に凹凸がある。
この凹凸に起因し、真空吸着等による固定がやや難しくなるため、絶縁層３５の形成、配線パターン３３のパターニング、スルーホール３６の形成、さらに最上層の配線パターン３３の表面の金めっき等の工程の自動化が多少難しくなる問題がある。また、このランド電極３４は、銅層の厚さだけ突出しているため、製造工程中や半導体チップ３７の搭載工程中に、傷つき等の不良を発生する可能性がある。
【００１２】
本発明は上記実情を考慮してなされたもので、高密度で薄型であり、かつ製造工程中などで確実に固定でき、さらに、ランド電極が傷つく等の不良の発生し難く、高い信頼性を実現し得る半導体装置用基板、半導体装置及びそれらの製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
請求項１に対応する発明は、シート状の銅合金上に、樹脂が硬化されてなる第１の絶縁層を形成する第１の工程と、前記第１の絶縁層に複数のランド電極形成穴を形成する第２の工程と、前記各ランド電極形成穴から露出した前記シート状の銅合金の上面に、前記シート状の銅合金を電極とした電解金めっき処理により、０．１μｍから５μｍの厚さの電解金めっき層からなる複数のエッチングストッパ層を形成する第３の工程と、電解ニッケルめっき処理により、前記各エッチングストッパ層上に複数の電解ニッケルめっき層を形成する第４の工程と、電解銅めっき処理により、前記各電解ニッケルめっき層上に複数の電解銅めっき層を形成することにより、前記各エッチングストッパ層、前記各電解ニッケルめっき層及び前記各電解銅めっき層からなる複数のランド電極を形成する第５の工程と、前記第１の絶縁層上及び前記各ランド電極上に、樹脂が硬化されてなる第２の絶縁層を形成する第６の工程と、前記第２の絶縁層に、前記各ランド電極に達するバイアホール形成穴を形成する第７の工程と、電解銅めっき処理により、前記バイアホールを充填する銅層を形成する第８の工程と、前記銅層上及び前記第２の絶縁層上をバフ研磨して平滑化する第９の工程と、前記平滑化の後、銅めっきにより、前記銅層上及び前記第２の絶縁層上に各配線領域及び各接続電極を一体に形成する第１０の工程と、前記第２の絶縁層上、前記各配線層上及び前記各接続電極上に、保護用のドライフィルムを貼り付ける第１１の工程と、前記ドライフィルムの貼りつけの後、前記銅合金をエッチングにより除去する第１２の工程と、前記ドライフィルムを剥離する第１３の工程とを含んでいることを特徴とする半導体装置用基板の製造方法である。
【００１９】
さらに、請求項２に対応する発明は、シート状の銅合金上に、樹脂が硬化されてなる第１の絶縁層を形成する第１の工程と、前記第１の絶縁層に複数のランド電極形成穴を形成する第２の工程と、前記各ランド電極形成穴から露出した前記シート状の銅合金の上面に、前記シート状の銅合金を電極とした電解金めっき処理により、０．１μｍから５μｍの厚さの電解金めっき層からなる複数のエッチングストッパ層を形成する第３の工程と、電解ニッケルめっき処理により、前記各エッチングストッパ層上に複数の電解ニッケルめっき層を形成する第４の工程と、電解銅めっき処理により、前記各電解ニッケルめっき層上に複数の電解銅めっき層を形成することにより、前記各エッチングストッパ層、前記各電解ニッケルめっき層及び前記各電解銅めっき層からなる複数のランド電極を形成する第５の工程と、前記第１の絶縁層上及び前記各ランド電極上に、樹脂が硬化されてなる第２の絶縁層を形成する第６の工程と、前記第２の絶縁層に、前記各ランド電極に達するバイアホール形成穴を形成する第７の工程と、電解銅めっき処理により、前記バイアホールを充填する銅層を形成する第８の工程と、前記銅層上及び前記第２の絶縁層上をバフ研磨して平滑化する第９の工程と、前記平滑化の後、銅めっきにより、前記銅層上及び前記第２の絶縁層上に各配線領域及び各接続電極を一体に形成することで半導体装置用基板を製造する第１０の工程と、前記各接続電極に接続することで前記半導体装置用基板の上面に半導体チップを搭載する第１１の工程と、少なくとも前記半導体チップとその前記各接続電極への接続部とを樹脂封止する第１２の工程と、前記樹脂封止の後、前記銅合金をエッチングにより除去する第１３の工程とを含んでいることを特徴とする半導体装置の製造方法である。
【００２０】
また、請求項３に対応する発明は、シート状の銅合金上に、レジスト層を形成する第１の工程と、前記レジスト層に複数のランド電極形成穴を形成する第２の工程と、前記各ランド電極形成穴から露出した前記シート状の銅合金の上面に、前記シート状の銅合金を電極とした電解はんだめっき処理により、３μｍから５μｍの厚さのはんだめっき層からなる複数のエッチングストッパ層を形成する第３の工程と、電解銅めっき処理により、前記各エッチングストッパ層上に複数の電解銅めっき層を形成することにより、前記各エッチングストッパ層及び前記各電解銅めっき層からなる複数のランド電極を形成する第４の工程と、前記ランド電極の形成後、前記レジスト層を剥離する第５の工程と、前記シート状の銅合金上及び前記各ランド電極上に、樹脂が硬化されてなる絶縁層を形成する第６の工程と、前記絶縁層に、前記各ランド電極に達するバイアホール形成穴を形成する第７の工程と、電解銅めっき処理により、前記バイアホールを充填する銅層を形成する第８の工程と、前記銅層上及び前記絶縁層上をバフ研磨して平滑化する第９の工程と、前記平滑化の後、銅めっきにより、前記銅層上及び前記絶縁層上に各配線領域及び各接続電極を一体に形成する第１０の工程と、前記絶縁層上、前記各配線層上及び前記各接続電極上に、保護用のドライフィルムを貼り付ける第１１の工程と、前記ドライフィルムの貼りつけの後、前記銅合金をエッチングにより除去する第１２の工程と、前記ドライフィルムを剥離する第１３の工程とを含んでいることを特徴とする半導体装置用基板の製造方法である。
【００２２】
また、請求項４に対応する発明は、シート状の銅合金上に、レジスト層を形成する第１の工程と、前記レジスト層に複数のランド電極形成穴を形成する第２の工程と、前記各ランド電極形成穴から露出した前記シート状の銅合金の上面に、前記シート状の銅合金を電極とした電解はんだめっき処理により、３μｍから５μｍの厚さのはんだめっき層からなる複数のエッチングストッパ層を形成する第３の工程と、電解銅めっき処理により、前記各エッチングストッパ層上に複数の電解銅めっき層を形成することにより、前記各エッチングストッパ層及び前記各電解銅めっき層からなる複数のランド電極を形成する第４の工程と、前記ランド電極の形成後、前記レジスト層を剥離する第５の工程と、前記シート状の銅合金上及び前記各ランド電極上に、樹脂が硬化されてなる絶縁層を形成する第６の工程と、前記絶縁層に、前記各ランド電極に達するバイアホール形成穴を形成する第７の工程と、電解銅めっき処理により、前記バイアホールを充填する銅層を形成する第８の工程と、前記銅層上及び前記絶縁層上をバフ研磨して平滑化する第９の工程と、前記平滑化の後、銅めっきにより、前記銅層上及び前記絶縁層上に各配線領域及び各接続電極を一体に形成することで半導体装置用基板を製造する第１０の工程と、前記各接続電極に接続することで前記半導体装置用基板の上面に半導体チップを搭載する第１１の工程と、少なくとも前記半導体チップとその前記各接続電極への接続部とを樹脂封止する第１２の工程と、前記樹脂封止の後、前記銅合金をエッチングにより除去する第１３の工程とを含んでいることを特徴とする半導体装置の製造方法である。
（用語）次に、以上のような本発明について適用される材料について補足説明する。
【００２３】
絶縁層は、スクリーン印刷又はカーテンコート等により塗布された液状樹脂が硬化して形成される。液状樹脂としては、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂等が適用可能である。また、液状樹脂としては、バイアホール等を容易にかつ高精度で加工する観点から、感光性樹脂を用いることが好ましい。しかしながら非感光性樹脂を用いても、エキシマレーザ等を使用した微細加工により所望の形状に形成可能となっている。
【００２４】
また、半導体装置用基板は、１つの半導体チップが搭載可能な構造あるいは２つ以上の半導体チップが搭載可能な構造のいずれでもよい。
また、半導体装置用基板は、プリント回路部を配線上必要とされる層数とし、例えば電源の層や、接地層を設けた多層構造としてもよい。
【００２５】
ランド電極は、少なくとも表面がＡｕ、Ｐｔ、Ｎｉ、Ｐｄ、はんだ、Ｃｕペースト等の如き、前述した材料から形成され、これら材料を単独で用いても、合金として用いても、多層構造としてもよい。すなわち表面層（エッチングストッパ層ともいう）には、例えばＮｉ層又はＮｉ−Ａｕ合金層等が用いられる。また、それらの下地として、例えばＮｉ層又はＮｉ−Ｐｄ合金層を設けてもよい。
【００２６】
エッチングストッパ層は、シート状の金属材料をエッチング除去するときにストッパとなるもので、例えば金属材料が銅で、塩化第二鉄を用いる場合には、Ａｕ、Ｐｄ等が使用される。過硫酸アンモニウム、過硫酸カリウム等の過硫酸塩類エッチング液、あるいは銅アンモニウム錯イオンを主成分とするアルカリ性水溶液からなるエッチング液を用いる場合には、はんだ等が使用される。
【００２７】
なお、エッチングストッパ層の材質は、配線材料に対して強い密着力を有し、エッチング液に腐食され難いものが良く、さらに金属材料に容易に形成可能なことが望ましい。具体的には、金属材料及びエッチング液との関係で適宜選択される。
【００２８】
また、エッチングストッパ層の材質は、外部要素のプリント配線板等との接続に用いる材料（例えばはんだ）に対し、ぬれ性の高い材料が望ましい。
エッチングストッパ層の形成方法には、めっき、蒸着、スパッタリング等があり、適宜選択可能となっている。
【００２９】
金は、多種のエッチング液に対してストッパー効果が高く、後にそのまま端子の表面保護となり、好ましい。
また、はんだは、めっきによって簡易に形成することが可能であり、安価であり、好ましい。この場合、金属材料が銅合金であれば、銅アンモニウム錯イオンを主成分とするアルカリエッチング液を用いてエッチングすると、銅合金はエッチングされ、はんだ層はストッパ層となる。
【００３０】
シート状の金属材料としては、例えば、銅、銅合金、又は４２合金（４２重量％Ｎｉ、残部Ｆｅ）に代表される鉄−Ｎｉ合金等が使用可能となっており、特に、銅合金は、優れた熱伝導度と低い電気抵抗とを有する点で好ましい。
【００３１】
シート状の金属材料の厚さは、支持基板として機能する程度に厚く、かつエッチングによる除去の容易な程度に厚すぎない厚さが必要とされ、例えば０．１５ｍｍ〜０．３５ｍｍ程度の範囲内にあることが好ましい。
【００３２】
バイアの形成工程にて、めっきにより、バイアホール内を充填することは、バイアホール内での気泡の形成を阻止する観点から好ましい。具体的には、金属材料に通電する電解めっきが可能であり、簡易な工程でバイアホール内を充填可能となっている。
【００３３】
バイア上に、配線領域及び接続電極からなる導体回路を形成する工程では、常法のサブトラクティブ法、セミアディティブ法又はフルアディティブ法等の電解Ｃｕめっきが適用可能であるが、バイアが形成済のため、導体回路が容易に形成可能となっている。
【００３４】
サブトラクティブ法としては、例えば無電解めっき又はスパッタリング等が使用可能であり、具体的には例えば、０．２μｍ厚の薄い銅層の形成後、全面に１０μｍ厚の電解銅めっきが施される。また、レジスト（例、ＰＭＥＲ；商品名：東京応化工業（株）製）が塗布され、乾燥された後、露光、現像、エッチング、レジスト剥離の各工程が実行される。また、レジストとしては、ネガ型の感光性レジストが望ましく、例えば、商品名ＰＭＥＲで呼ばれるレジストが使用可能である。また、塗布方法としては、浸漬、スクリーン印刷又はスピンコート等が適宜使用可能となっている。
【００３５】
セミアディティブ法としては、例えば、無電解めっき又はスパッタリング等が使用可能であり、具体的には例えば、０．２μｍ厚の薄い銅層の形成後、レジスト（例、ＰＭＥＲ）が塗布され、乾燥された後、露光、現像され、配線領域及び接続電極となるパターン部に１０μｍ厚の電解銅めっきが施される。また、レジスト剥離後、薄い銅層がエッチング除去される。
【００３６】
フルアディティブ法としては、例えば、触媒付与、レジスト形成後、無電解めっきにより、配線領域及び接続電極が形成される。
半導体チップの半導体装置用基板との接続法としては、ワイヤボンディング又はバンプ等がある。また、少なくとも半導体チップ及び半導体チップと半導体装置用基板との接続部を樹脂封止した後に、金属材料をエッチングする。
（作用）
従って、請求項１に対応する発明は以上のような手段を講じたことにより、絶縁層が、硬化させた樹脂から形成されるため、ドリルによる穴あけ工程を省略できることから高密度なパターンと薄型の形状を実現でき、各ランド電極の表面が絶縁層の表面とほぼ同一平面に位置するようにしたので、製造工程中などで確実に固定でき、さらに、ランド電極が傷つく等の不良の発生し難く、高い信頼性を実現させることができる。
【００３７】
また、各ランド電極をシート状の金属材料にて被覆したので、半導体チップを搭載してなる半導体装置の完成直前まで電極表面が保護されて傷等の不良を生じ難く、もって、より一層信頼性を向上させることができる。
【００４０】
また、請求項１に対応する発明は、シート状の銅合金上に、選択的に絶縁層を形成し、しかる後、各ランド電極の表面となるエッチングストッパ層を形成し、以下、順次、ランド電極を形成し、再度絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、再度絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、銅合金をエッチングにより除去するので、半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上させることができる。
【００４２】
さらに、請求項２に対応する発明は、シート状の銅合金上に、選択的に絶縁層を形成し、しかる後、各ランド電極の表面となるエッチングストッパ層を形成し、以下、順次、ランド電極を形成し、再度絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、各接続電極に半導体チップを接続し、半導体チップ等を樹脂封止し、銅合金をエッチングにより除去するので、半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上させることができる。
【００４３】
また、請求項３に対応する発明は、シート状の銅合金上に、レジスト層及び各ランド電極形成用穴を形成し、エッチングストッパ層及び各ランド電極を形成し、レジスト層を剥離し、しかる後、順次、絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、しかる後、順次、絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、銅合金をエッチングにより除去するので、半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にエッチングストッパ層を形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成することができる。
【００４５】
また、請求項４に対応する発明は、シート状の銅合金上に、レジスト層及び各ランド電極形成用穴を形成し、エッチングストッパ層及び各ランド電極を形成し、レジスト層を剥離し、しかる後、順次、絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、各接続電極に半導体チップを接続し、半導体チップ等を樹脂封止し、銅合金をエッチングにより除去するので、半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にエッチングストッパ層を形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成することができる。
【００４６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
（第１の実施の形態）
図１は本発明の第１の実施の形態に係る半導体装置用基板の構成を示す断面図である。この半導体装置用基板は、液状樹脂が硬化されてなる絶縁層１と、絶縁層１の一方の面に形成され、半導体チップに接続可能に配置された複数の接続電極２と、絶縁層１の一方の面に形成され、各接続電極２に個別に接続された複数の配線領域３と、表面が絶縁層１の表面とほぼ同一平面に位置され、かつ側面が絶縁層１に被覆されるように絶縁層１の他方の面内に形成され、外部要素に接続可能に配置された複数のランド電極４と、各ランド電極４と各配線領域２とを個別に接続する複数のバイア５とを備えている。
【００４７】
また、各配線領域３及び絶縁層１からなる面は、接続電極２上を除き、保護層６にて覆われている。
ここで、絶縁層１は、液状の絶縁樹脂の塗布、乾燥により形成される。絶縁樹脂としては、エポキシ樹脂系、アクリル樹脂系の絶縁樹脂等が適用可能となっている。
【００４８】
各接続電極２は、半導体チップに良好に接続するためのめっき層２ａが表面に形成されている。めっき層２ａは、導電層（銅層）上の下地がＮｉ層であり、Ｎｉ層上にＡｕ層が形成されてなる。
【００４９】
各ランド電極４は、エッチングストッパ層としてのめっき層４ａが表面に形成されている。めっき層４ａは、ここでは前述しためっき層２ａに同様の層構成とされている。なお、各めっき層２ａ，４ａは、他の層構成としてもよい。
【００５０】
次に、このような半導体装置用基板の製造方法について説明する。
始めに、シート状の０．２ｍｍ厚の銅合金１０が洗浄される。乾燥後、この銅合金１０の裏面には、全域に耐酸性テープとしてのドライフィルム（図示せず）が貼着される。しかる後、この銅合金１０の表面には、スクリーン印刷により、絶縁層１となる感光性絶縁樹脂（ＤＰＲ−１０５；商品名：（株）アサヒ化学研究所製）が印刷される。
【００５１】
この感光性絶縁樹脂は、ランド電極４の形成位置に対応するパターンが露光され、現像されることにより、ランド電極４の形成位置の絶縁層が穴径０．６ｍｍで除去され、もって、図２（ａ）に示すように、２０μｍ厚の絶縁層１ａが選択的に形成される。
【００５２】
続いて、銅合金１０を電極として電解金めっき工程が実行され、絶縁層１ａに囲まれた銅合金１０部分に、０．５μｍ厚のＡｕ層が形成される。Ａｕ層は、最終工程の銅合金１０エッチング除去時のストッパー層となるものであるため、ピンホールの無いように、また十分にエッチング耐性を有するように、厚さ０．１μｍから５μｍ程度、特に０．３μｍから１μｍ程度に形成されることが好ましい。
【００５３】
次に、後工程の銅めっきとの良好な付着性を付与させるための電解ニッケルめっき工程が施され、Ａｕ層上に２μｍ厚のニッケル層が形成され、もって、図２（ｂ）に示すように、Ａｕ層及びＮｉ層からなるめっき層４ａが形成される。
【００５４】
また、このような銅合金１０は、硫酸銅めっき液に浸漬され、電解銅めっき工程が施されることにより、図２（ｃ）に示すように、１０μｍ厚の銅層１１が形成される。
【００５５】
再び、スクリーン印刷により、絶縁層１となる感光性絶縁樹脂が印刷される。この絶縁樹脂は、各ランド電極表面のめっき層４ａを一部露出させるパターンに対応して露光され、現像されることにより、ランド電極４の形成位置における中央部の絶縁層が穴径０．０８ｍｍで除去されてバイアホール１２が形成され、もって、図３（ａ）に示すように、２０μｍ厚の絶縁層１ａとあわせて４０μｍ厚の絶縁層１が形成される。
【００５６】
次に、銅合金１０を電極として電解銅めっき工程が施され、２０μｍ厚の銅めっき層がバイアホール１２内に形成され、もって、バイアホール１２内が銅層で充填されてバイア５が形成される。しかる後、バイアホール１２上面及び絶縁層１表面がバフ研磨されて平滑化される。
【００５７】
続いて、全面に無電解銅めっきが厚さ０．５μｍで施され、電解めっきが厚さ１０μｍで施されることにより、全面に１０．５μｍ厚の銅層が形成される。
さらに、感光性の液状レジスト（ＰＭＥＲ；商品名：東京応化工業（株）製）が浸漬により、両面に１０μｍ厚で塗布される。この液状レジストは、接続電極２及び配線領域３を形成するパターンに対応して露光され、現像されてパタ−ニングされる。
【００５８】
しかる後、銅層が選択的にエッチングされて除去され、また裏面のレジストがドライフィルムごと剥離され、もって、図３（ｂ）に示すように、接続電極２及び配線領域３が形成された構造となる。
【００５９】
配線領域３上に、保護層６として、絶縁樹脂と同材質の樹脂がスクリーン印刷され、半導体チップとの接続電極２を露出させるパターンに対応し露光され、現像されて、接続電極２上の樹脂が除去される。
【００６０】
また、接続電極２上に、無電解めっきにより、ニッケルめっきが厚さ２μｍ、金めっきが厚さ０．３μｍで施される。すなわち、図３（ｃ）に示すように、接続電極２上に、Ｎｉ層及びＡｕ層からなるめっき層２ａが形成される。なお、この図３（ｃ）に示す構造は、出荷可能な半導体装置用基板となっている。
【００６１】
続いて、保護層６、配線領域３及び接続電極２からなる回路形成面に保護用のドライフィルムが貼着され（図示せず）、しかる後、銅合金１０がエッチングにより除去される。このとき、めっき層４ａのＡｕ層がエッチングストッパ層となり、銅合金１０のみが除去される。そして、ドライフィルムが剥離され、図３（ｄ）に示すように、半導体装置用基板が完成される。
【００６２】
上述したように第１の実施の形態によれば、絶縁層１が液状樹脂から形成されるため、ドリルによる穴あけ工程を省略できることから高密度なパターンと薄型の形状を実現でき、各ランド電極４の表面が絶縁層１の表面とほぼ同一平面に位置するようにしたので、製造工程中などで確実に固定でき、さらに、ランド電極４が傷つく等の不良の発生し難く、高い信頼性を実現させることができる。
【００６３】
また、シート状の銅合金１０上にビルドアップし、その後銅合金１０を除去するため、薄型化された場合でも容易に、高い信頼性で製造することができる。
また、図３（ｃ）に示す構造で出荷する場合、各ランド電極４をシート状の銅合金１０にて被覆したので、半導体チップを搭載してなる半導体装置の完成直前までランド電極４表面が保護されて傷等の不良を生じ難く、もって、より一層信頼性を向上させることができる。
【００６４】
さらに、各ランド電極４の表面がエッチングストッパ層として機能する材料に形成されるので、上述した効果を容易かつ確実に奏することができる。
また、製造工程としては、シート状の銅合金１０上に、選択的に絶縁層１ａを形成し、しかる後、各ランド電極４の表面となるめっき層４ａを形成し、以下、順次、ランド電極４を形成し、再度絶縁層１を形成し、各バイア５、各配線領域３及び各接続電極２を形成し、銅合金１０をエッチングにより除去するので、上述した効果を奏する半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上させることができる。
（第２の実施の形態）
次に、本発明の第２の実施の形態に係る半導体装置用基板について説明する。
【００６５】
図４はこの半導体装置用基板の構成を示す断面図であり、図１と同一部分については同一符号を付してその詳しい説明は省略し、ここでは異なる部分についてのみ述べる。
【００６６】
すなわち、本実施の形態に係る半導体装置用基板は、第１の実施形態の製造方法を変形させたものであり、各ランド電極４におけるめっき層４ａ（図４中では、はんだ層４ｂ）を形成した後に絶縁層１を形成する製造方法であって、完成品の構造としては図１に示した構造とほぼ同一構造となっている。
【００６７】
構造として異なる点は、めっき層４ａのＡｕ層及びＮｉ層に代えて、はんだ層４ｂが形成されている点である。
次に、このような半導体装置用基板の製造方法について説明する。
【００６８】
始めに、シート状の０．２ｍｍ厚の銅合金１０が洗浄される。乾燥後、この銅合金１０の裏面には、図示しないドライフィルムが貼着される。しかる後、この銅合金１０の表面には、浸漬により、感光性の液状レジスト（ＰＭＥＲ；商品名：東京応化工業（株）製）が２５μｍ厚で塗布される。なお、液状レジストの塗布厚は、後に形成するランド電極４の厚さよりも厚いことが必要であり、例えば２５〜５０μｍ程度が好ましい。
【００６９】
この液状レジストは、ランド電極４の形成位置のパターンに対応して露光され、現像されることにより、ランド電極４の形成位置の部分が穴径０．６ｍｍで除去され、もって、図５（ａ）に示すように、２０μｍ厚のレジスト層１３が選択的に形成される。
【００７０】
続いて、銅合金１０を電極として電解はんだめっきが施され、図５（ｂ）に示すように、レジスト層１３に囲まれた銅合金１０部分に、３μｍ厚のはんだ層４ｂが形成される。はんだ層４ｂは、最終工程の銅合金１０エッチング除去時のストッパー層となるものであるため、ピンホールの無いように、また十分にエッチング耐性を有するように、厚さ３μｍから５μｍ程度に形成されることが好ましい。
【００７１】
なお、このはんだ層４ｂ上に電解銅めっきを施し、１５μｍ厚程度の銅層を形成し、ランド電極４を補強してもよい。
次に、図５（ｃ）に示すように、レジスト１３が剥離される。
【００７２】
続いて前述同様に、スクリーン印刷により、絶縁層１となる感光性絶縁樹脂（ＤＰＲ−１０５；商品名：（株）アサヒ化学研究所製）が印刷される。この絶縁樹脂は、各ランド電極４を一部露出させるパターンに対応して露光され、現像されることにより、ランド電極４の形成位置における中央部の絶縁層が穴径０．０８ｍｍで除去されてバイアホール１２が形成され、図５（ｄ）に示すように、４０μｍ厚の絶縁層１が形成される。
【００７３】
銅合金１０を電極として電解銅めっきが施され、２０μｍ厚の銅めっき層がバイアホール１２内に形成され、もって、バイアホール内が銅層で充填されてバイア５が形成される。しかる後、バイアホール１２上面及び絶縁層１表面がバフ研磨されて平滑化される。
【００７４】
続いて、全面に無電解めっきが厚さ０．５μｍで施され、電解めっきを厚さ１０μｍで施されることにより、全面に１０．５μｍ厚の銅層が形成される。
さらに、感光性の液状レジスト（ＰＭＥＲ）が浸漬により、両面に厚さ１０μｍで塗布される。この液状レジストは、接続電極２及び配線領域３を形成するパターンに対応して露光され、現像されてパターニングされる。
【００７５】
しかる後、塩化第二鉄を用いたエッチングにより、銅層が選択的に除去され、また、裏面のレジストがドライフィルムごと剥離され、もって、図５（ｅ）に示すように、接続電極２及び配線領域３が形成された構造となる。
【００７６】
配線領域３上に、保護層６として、絶縁樹脂と同材質の樹脂がスクリーン印刷され、半導体チップとの接続電極２を露出させるパターンに対応し露光され、現像されて、接続電極２上の樹脂が除去される。
【００７７】
また、接続電極２上に、無電解めっきにより、ニッケルめっきが厚さ２μｍ、金めっきが厚さ０．３μｍで施され、図５（ｆ）に示すように、Ｎｉ層及びＡｕ層からなるめっき層２ａが形成される。なお、この図５（ｆ）に示す構造は、出荷可能な半導体装置用基板となっている。
【００７８】
続いて、保護層６、配線領域３及び接続電極２からなる回路形成面に保護用のドライフィルムが貼着され（図示略）、しかる後、銅合金１０がエッチングにより除去される。このとき、はんだ層４ｂがエッチングストッパ層となり、銅合金のみが除去される。そして、ドライフィルムが剥離され、図５（ｇ）に示すように、半導体装置用基板が完成される。
【００７９】
上述したように第２の実施の形態によれば、第１の実施形態の効果に加え、製造工程としては、シート状の銅合金１０上に、選択的にはんだ層４ｂ及び各ランド電極４を形成し、しかる後、順次、絶縁層１を形成し、各バイア５、各配線領域３及び各接続電極２を形成し、銅合金１０をエッチングにより除去するので、第１の実施形態の効果を奏する半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にはんだ層４ｂを形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成することができる。
（第３の実施の形態）
次に、本発明の第３の実施の形態に係る半導体装置について説明する。
【００８０】
図６はこの半導体装置の構成を示す断面図であり、図１と同一部分には同一符号を付してその詳しい説明は省略し、ここでは異なる部分についてのみ述べる。すなわち、本実施の形態に係る半導体装置は、第１又は第２の実施形態の変形形態であり、図１に示す装置に対し、図６に示すように、各接続電極２に電気的に接続された半導体チップ２１を備え、少なくとも半導体チップ２１とその各接続電極２への接続部とが絶縁樹脂２２により封止されて形成されている。
【００８１】
なお、第１の実施の形態における図３（ｃ）と、第２の実施の形態における図５（ｆ）とは互いに同一内容の工程のため、ここでは図３（ｃ）の工程のみを例に挙げ、その後工程を続けるように本実施の形態を説明する。
【００８２】
次に、このような半導体装置の製造方法について説明する。
図３（ｃ）に示す工程の後、基板中央の半導体チップ搭載部に半導体チップ２１が搭載され、図７（ａ）に示すように、半導体チップ２１と接続電極２とがボンディングワイヤ２３を介して接続される。
【００８３】
続いて、この半導体チップの搭載面は、図７（ｂ）に示すように、エポキシ樹脂等の絶縁樹脂２２で封止される。
さらに、図７（ｃ）に示すように、銅合金１０がエッチングにより除去される。このとき、ランド電極４のめっき層４ａにおけるＡｕ層がエッチングストッパーとなるため、ランド電極４内部やバイア５等は除去されず、銅合金１０のみが除去される。
【００８４】
上述したように第３の実施の形態によれば、第１の実施形態に係る半導体装置用基板に半導体チップ２１が接続され、かつ半導体チップ２１とその接続部とが樹脂封止されているので、第１の実施形態の作用効果により、高密度化並びに薄型化を期待でき、もって、高機能化を期待することができる。
【００８５】
また、製造工程としては始めから述べると、シート状の銅合金１０上に、選択的に絶縁層１ａを形成し、しかる後、各ランド電極４の表面となるめっき層４ａを形成し、以下、順次、ランド電極４を形成し、再度絶縁層１を形成し、各バイア５、各配線領域３及び各接続電極２を形成し、各接続電極２に半導体チップ２１を接続し、半導体チップ２１等を樹脂封止し、銅合金１０をエッチングにより除去するので、上述した作用効果を奏する半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上させることができる。
【００８６】
なお、本実施の形態では詳述を避けたが、図５（ｆ）の後工程を続けて半導体装置を製造する場合、製造工程としては始めから述べると、シート状の銅合金１０上に、選択的にはんだ層４ｂ及び各ランド電極４を形成し、しかる後、順次、絶縁層１を形成し、各バイア５、各配線領域３及び各接続電極２を形成し、各接続電極２に半導体チップ２１を接続し、半導体チップ２１等を樹脂封止し、銅合金１０をエッチングにより除去するので、本実施形態の作用効果を奏する半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にはんだ層４ｂを形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成することができる。
（他の実施の形態）
なお、上記第３の実施の形態では、図３（ｃ）又は図５（ｆ）に示す工程の後に半導体チップ２１を搭載して最後に銅合金１０を除去することにより半導体装置を製造する場合について説明したが、これに限らず、図３（ｄ）又は図５（ｇ）に示す銅合金１０の除去工程の後、半導体チップ２１と接続電極２とがボンディングワイヤ２３を介して接続される工程と、半導体チップ２１の搭載面が絶縁樹脂２２で封止される工程とを付加することにより、図６に示す構造の半導体装置を製造しても、本発明を同様に実施して同様の効果を得ることができる。
その他、本発明はその要旨を逸脱しない範囲で種々変形して実施できる。
【００８７】
【発明の効果】
以上説明したように請求項１の発明によれば、絶縁層が、硬化させた樹脂から形成されるため、ドリルによる穴あけ工程を省略できることから高密度なパターンと薄型の形状を実現でき、各ランド電極の表面が絶縁層の表面とほぼ同一平面に位置するようにしたので、製造工程中などで確実に固定でき、さらに、ランド電極が傷つく等の不良の発生し難く、高い信頼性を実現できる半導体装置用基板を提供できる。
【００８８】
また、各ランド電極をシート状の金属材料にて被覆したので、半導体チップを搭載してなる半導体装置の完成直前まで電極表面が保護されて傷等の不良を生じ難く、もって、より一層信頼性を向上できる半導体装置用基板を提供できる。
【００９１】
さらに、請求項１の発明によれば、シート状の銅合金上に、選択的に絶縁層を形成し、しかる後、各ランド電極の表面となるエッチングストッパ層を形成し、以下、順次、ランド電極を形成し、再度絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、銅合金をエッチングにより除去するので、半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上できる半導体装置用基板の製造方法を提供できる。
【００９３】
さらに、請求項２の発明によれば、シート状の銅合金上に、選択的に絶縁層を形成し、しかる後、各ランド電極の表面となるエッチングストッパ層を形成し、以下、順次、ランド電極を形成し、再度絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、各接続電極に半導体チップを接続し、半導体チップ等を樹脂封止し、銅合金をエッチングにより除去するので、半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上できる半導体装置の製造方法を提供できる。
【００９４】
また、請求項３の発明によれば、シート状の銅合金上に、レジスト層及び各ランド電極形成用穴を形成し、エッチングストッパ層及び各ランド電極を形成し、レジスト層を剥離し、しかる後、順次、絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、銅合金をエッチングにより除去するので、半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にエッチングストッパ層を形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成できる半導体装置用基板の製造方法を提供できる。
【００９６】
また、請求項４の発明によれば、シート状の銅合金上に、レジスト層及び各ランド電極形成用穴を形成し、エッチングストッパ層及び各ランド電極を形成し、レジスト層を剥離し、しかる後、順次、絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、各接続電極に半導体チップを接続し、半導体チップ等を樹脂封止し、銅合金をエッチングにより除去するので、半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にエッチングストッパ層を形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成できる半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置用基板の構成を示す断面図
【図２】同実施の形態における製造方法を説明するための工程断面図
【図３】同実施の形態における製造方法を説明するための工程断面図
【図４】本発明の第２の実施の形態に係る半導体装置用基板の構成を示す断面図
【図５】同実施の形態における製造方法を説明するための工程断面図
【図６】本発明の第３の実施の形態に係る半導体装置の構成を示す断面図
【図７】同実施の形態における製造方法を説明するための工程断面図
【図８】従来の半導体装置用基板を用いた半導体装置の構成を示す断面図
【符号の説明】
１，１ａ…絶縁層
２…接続電極
２ａ，４ａ…めっき層
３…配線領域
４…ランド電極
４ｂ…はんだ層
５…バイア
６…保護層
１０…銅合金
１１…銅層
１２…バイアホール
１３…レジスト層
２１…半導体チップ
２２…絶縁樹脂
２３…ボンディングワイヤ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a BGA (Ball Grid Array) type semiconductor device substrate on which a semiconductor chip is mounted, a semiconductor device, and a method for manufacturing the same. The present invention relates to a semiconductor device and a manufacturing method thereof.
[0002]
[Prior art]
Recently, portable electronic devices such as notebook computers, handy video devices, and mobile phones have been widely sold. For this reason, there is an increasing demand for downsizing and higher functionality of a semiconductor device substrate when the semiconductor device is mounted in these electronic devices.
[0003]
Such a substrate for a semiconductor device includes a BGA type substrate on which a semiconductor chip such as an LSI can be mounted. Specifically, for example, a substrate disclosed in Japanese Patent Application Laid-Open No. 8-37345 is known. ing. Note that a semiconductor device that can be mounted on a mother board or the like of an external element is manufactured by mounting a semiconductor chip on a semiconductor device substrate and sealing with resin.
[0004]
FIG. 8 is a cross-sectional view showing a configuration of a semiconductor device using the semiconductor device substrate. In this semiconductor device, a copper-clad laminate for a printed wiring board is used as a base substrate 31, and a plurality of holes 32 are formed in a substantially matrix shape by mechanical processing using a drill in the base substrate 31.
[0005]
Next, of the copper layers on both surfaces of the base substrate 31, patterning is performed by photolithography so that the upper copper layer becomes the wiring pattern 33 and the other copper layer becomes the electrode terminal (hereinafter referred to as land electrode) 34. Is done.
[0006]
When a pattern that cannot be formed by a single layer is provided as the wiring pattern 33 because of high density and complexity, it is necessary to increase the wiring density by arranging the wiring pattern 33 in multiple layers. In the multilayer of the wiring pattern 33, after the insulating layer 35 is formed on the surface including the lower wiring pattern 33, a conductive layer (copper layer) is similarly formed, and this conductive layer is patterned to form a new wiring pattern 33. It is said.
[0007]
At this time, in order to establish conduction between the upper and lower wiring patterns 33, a through hole 36 is formed in the insulating layer 35, and both the wiring patterns 33 are conducted through the conductive layer formed in the through hole 36. At this time, the insulating layer 35 is preferably made of a material that can be patterned by a photolithography method so that the through hole 36 can be formed in a desired portion, and for example, a photosensitive resin is appropriate.
[0008]
In addition, after the formation of the wiring pattern 33 of each layer, Au plating is applied to the surface of the wiring pattern 33 of the uppermost layer, so that the connection (wire bonding) suitability with the semiconductor chip 37 is improved.
[0009]
[Problems to be solved by the invention]
However, in the semiconductor device substrate as described above, a drilling process is performed on the base substrate 31 to make the wiring pattern 33 and the land electrode 34 conductive. However, in general, drilling is not suitable for fine drilling, so this type of substrate for a semiconductor device has no problem when applied to a product with a normal integration degree. Therefore, it is not suitable for applications that require high integration.
[0010]
The base substrate 31 functions as a support substrate in the step of forming the insulating layer 35 to which a photosensitive resin or the like is applied. That is, since the base substrate 31 is required to have a certain degree of rigidity (thickness), as described above, there is no problem as a normal product, but it is not suitable for applications that require further thinning. It has become.
[0011]
Further, since the copper layer on the lower surface side of the base substrate 31 is patterned and the land electrode 34 is formed, the lower surface of the base substrate 31 is uneven.
Due to the unevenness, fixing by vacuum suction or the like becomes somewhat difficult. Therefore, steps such as formation of the insulating layer 35, patterning of the wiring pattern 33, formation of the through hole 36, and gold plating of the surface of the uppermost wiring pattern 33 are performed. There is a problem that automating is somewhat difficult. Further, since the land electrode 34 protrudes by the thickness of the copper layer, there is a possibility that defects such as scratches may occur during the manufacturing process and the mounting process of the semiconductor chip 37.
[0012]
The present invention has been made in consideration of the above-mentioned circumstances, is high-density and thin, can be fixed securely during the manufacturing process, etc., and is less likely to cause defects such as damage to land electrodes, and has high reliability. It is an object of the present invention to provide a semiconductor device substrate, a semiconductor device, and a method of manufacturing the same that can be realized.
[0017]
[Means for Solving the Problems]
  Claim 1The invention corresponding to the first step of forming a first insulating layer formed by curing a resin on a sheet-like copper alloy, and the first insulating layerpluralA second step of forming a land electrode formation hole;EachOn the upper surface of the sheet-like copper alloy exposed from the land electrode formation hole, an electrolytic gold plating layer having a thickness of 0.1 μm to 5 μm is formed by electrolytic gold plating using the sheet-like copper alloy as an electrode.pluralThe third step of forming the etching stopper layer and the electrolytic nickel plating processEachOn the etching stopper layerpluralBy the fourth step of forming the electrolytic nickel plating layer and the electrolytic copper plating treatment,EachOn the electrolytic nickel plating layerpluralBy forming the electrolytic copper plating layer, the frontEachEtching stopper layer, frontEachElectrolytic nickel plating layer and frontEachConsists of electrolytic copper plating layerpluralA fifth step of forming land electrodes, and on and before the first insulating layer;EachA sixth step of forming a second insulating layer formed by curing a resin on the land electrode; andEachA seventh step of forming a via hole forming hole reaching the land electrode, an eighth step of forming a copper layer filling the via hole by electrolytic copper plating, and the second insulating layer on the copper layer and the second insulating layer. A ninth step of smoothing by buffing the layer, and after the smoothing, on the copper layer and the second insulating layer by copper platingEachLine area andEach connectionA tenth step of integrally forming a connection electrode; an eleventh step of attaching a protective dry film on the second insulating layer, on the wiring layers and on the connection electrodes; and A method of manufacturing a substrate for a semiconductor device, comprising: a twelfth step of removing the copper alloy by etching after a film is attached; and a thirteenth step of peeling the dry film. .
[0019]
  And claims2The invention corresponding to the first step of forming a first insulating layer formed by curing a resin on a sheet-like copper alloy, and the first insulating layerpluralA second step of forming a land electrode formation hole;EachOn the upper surface of the sheet-like copper alloy exposed from the land electrode formation hole, an electrolytic gold plating layer having a thickness of 0.1 μm to 5 μm is formed by electrolytic gold plating using the sheet-like copper alloy as an electrode.pluralThe third step of forming the etching stopper layer and the electrolytic nickel plating processEachOn the etching stopper layerpluralBy the fourth step of forming the electrolytic nickel plating layer and the electrolytic copper plating treatment,EachOn the electrolytic nickel plating layerpluralBy forming the electrolytic copper plating layer, the frontEachEtching stopper layer, frontEachElectrolytic nickel plating layer and frontEachConsists of electrolytic copper plating layerpluralA fifth step of forming land electrodes, and on and before the first insulating layer;EachA sixth step of forming a second insulating layer formed by curing a resin on the land electrode; andEachA seventh step of forming a via hole forming hole reaching the land electrode, an eighth step of forming a copper layer filling the via hole by electrolytic copper plating, and the second insulating layer on the copper layer and the second insulating layer. A ninth step of smoothing by buffing the layer, and after the smoothing, on the copper layer and the second insulating layer by copper platingEachLine area andEach connectionA tenth step of manufacturing a substrate for a semiconductor device by integrally forming a connection electrode;Each connectionAn eleventh step of mounting a semiconductor chip on the upper surface of the substrate for a semiconductor device by connecting to a connection electrode, and a twelfth step of resin-sealing at least the semiconductor chip and its connection portion to each of the connection electrodes And a thirteenth step of removing the copper alloy by etching after the resin sealing.
[0020]
  Claims3In the invention corresponding to the first step of forming a resist layer on a sheet-like copper alloy, the resist layerpluralA second step of forming a land electrode formation hole;EachOn the upper surface of the sheet-like copper alloy exposed from the land electrode formation hole, a solder plating layer having a thickness of 3 μm to 5 μm is formed by electrolytic solder plating using the sheet-like copper alloy as an electrode.pluralThe third step of forming the etching stopper layer and the electrolytic copper plating processEachOn the etching stopper layerpluralBy forming the electrolytic copper plating layer, the frontEachEtching stopper layer and frontEachConsists of electrolytic copper plating layerpluralA fourth step of forming a land electrode; a fifth step of stripping the resist layer after the formation of the land electrode; and on and before the sheet-like copper alloy.EachA sixth step of forming an insulating layer formed by curing a resin on the land electrode; andEachA seventh step of forming a via hole forming hole reaching the land electrode, an eighth step of forming a copper layer filling the via hole by electrolytic copper plating, and the copper layer and the insulating layer. A ninth step of smoothing by buffing, and after the smoothing, on the copper layer and the insulating layer by copper platingEachLine area andEach connectionA tenth step of integrally forming a connection electrode; an eleventh step of attaching a protective dry film on the insulating layer, the wiring layers, and the connection electrodes; and attaching the dry film. A method of manufacturing a substrate for a semiconductor device, comprising: a twelfth step of removing the copper alloy by etching and a thirteenth step of peeling off the dry film.
[0022]
  Claims4In the invention corresponding to the first step of forming a resist layer on a sheet-like copper alloy, the resist layerpluralA second step of forming a land electrode formation hole;EachOn the upper surface of the sheet-like copper alloy exposed from the land electrode formation hole, a solder plating layer having a thickness of 3 μm to 5 μm is formed by electrolytic solder plating using the sheet-like copper alloy as an electrode.pluralThe third step of forming the etching stopper layer and the electrolytic copper plating processEachOn the etching stopper layerpluralBy forming the electrolytic copper plating layer, the frontEachEtching stopper layer and frontEachConsists of electrolytic copper plating layerpluralA fourth step of forming a land electrode; a fifth step of stripping the resist layer after the formation of the land electrode; and on and before the sheet-like copper alloy.EachA sixth step of forming an insulating layer formed by curing a resin on the land electrode; andEachA seventh step of forming a via hole forming hole reaching the land electrode, an eighth step of forming a copper layer filling the via hole by electrolytic copper plating, and the copper layer and the insulating layer. A ninth step of smoothing by buffing, and after the smoothing, on the copper layer and the insulating layer by copper platingEachLine area andEach connectionA tenth step of manufacturing a substrate for a semiconductor device by integrally forming a connection electrode;EachAn eleventh step of mounting a semiconductor chip on the upper surface of the semiconductor device substrate by connecting to a connection electrode, and a twelfth step of resin-sealing at least the semiconductor chip and a connection portion to each of the connection electrodes. And a thirteenth step of removing the copper alloy by etching after the resin sealing.
(Terminology) Next, supplementary explanation will be given on the materials applied to the present invention as described above.
[0023]
The insulating layer is formed by curing a liquid resin applied by screen printing or curtain coating. As the liquid resin, an epoxy resin, a polyimide resin, an acrylic resin, or the like is applicable. In addition, as the liquid resin, it is preferable to use a photosensitive resin from the viewpoint of easily processing via holes and the like with high accuracy. However, even if a non-photosensitive resin is used, it can be formed into a desired shape by fine processing using an excimer laser or the like.
[0024]
Further, the substrate for a semiconductor device may have either a structure capable of mounting one semiconductor chip or a structure capable of mounting two or more semiconductor chips.
Further, the substrate for a semiconductor device may have a multilayer structure in which the printed circuit portion has the number of layers required for wiring, for example, a power supply layer and a ground layer are provided.
[0025]
The land electrode is formed of the above-described materials such as Au, Pt, Ni, Pd, solder, and Cu paste at least on the surface, and these materials may be used alone, as an alloy, or as a multilayer structure. . That is, for example, a Ni layer or a Ni—Au alloy layer is used as the surface layer (also referred to as an etching stopper layer). Moreover, you may provide Ni layer or a Ni-Pd alloy layer as those foundation | substrates, for example.
[0026]
The etching stopper layer serves as a stopper when the sheet-like metal material is removed by etching. For example, when the metal material is copper and ferric chloride is used, Au, Pd, or the like is used. In the case of using a persulfate etching solution such as ammonium persulfate or potassium persulfate, or an etching solution comprising an alkaline aqueous solution mainly composed of a copper ammonium complex ion, solder or the like is used.
[0027]
The material of the etching stopper layer is preferably one that has a strong adhesion to the wiring material and is not easily corroded by the etching solution, and can be easily formed on a metal material. Specifically, it is appropriately selected depending on the relationship between the metal material and the etching solution.
[0028]
The material of the etching stopper layer is preferably a material having high wettability relative to a material (for example, solder) used for connection to a printed wiring board or the like of an external element.
The method for forming the etching stopper layer includes plating, vapor deposition, sputtering, and the like, which can be selected as appropriate.
[0029]
Gold is preferable because it has a high stopper effect with respect to various etching solutions and can directly protect the surface of the terminal.
Moreover, the solder can be easily formed by plating, is inexpensive and is preferable. In this case, if the metal material is a copper alloy, the copper alloy is etched and the solder layer becomes a stopper layer when etching is performed using an alkaline etching solution mainly composed of copper ammonium complex ions.
[0030]
As the sheet-like metal material, for example, copper, a copper alloy, or an iron-Ni alloy represented by 42 alloy (42 wt% Ni, balance Fe) can be used. This is preferable in that it has excellent thermal conductivity and low electrical resistance.
[0031]
The thickness of the sheet-like metal material is required to be thick enough to function as a support substrate and not so thick as to be easily removed by etching, for example, within a range of about 0.15 mm to 0.35 mm. It is preferable that it exists in.
[0032]
In the via formation step, filling the via hole by plating is preferable from the viewpoint of preventing the formation of bubbles in the via hole. Specifically, it is possible to perform electroplating in which a metal material is energized, and the via hole can be filled with a simple process.
[0033]
In the process of forming a conductor circuit composed of a wiring region and a connection electrode on a via, an electrolytic Cu plating such as a conventional subtractive method, a semi-additive method or a full additive method can be applied, but the via is already formed. Therefore, a conductor circuit can be easily formed.
[0034]
As the subtractive method, for example, electroless plating or sputtering can be used. Specifically, for example, after forming a thin copper layer having a thickness of 0.2 μm, electrolytic copper plating having a thickness of 10 μm is applied to the entire surface. A resist (eg, PMER; trade name: manufactured by Tokyo Ohka Kogyo Co., Ltd.) is applied and dried, and then the steps of exposure, development, etching, and resist stripping are performed. Further, as the resist, a negative photosensitive resist is desirable. For example, a resist called a trade name PMER can be used. As a coating method, dipping, screen printing, spin coating, or the like can be used as appropriate.
[0035]
As the semi-additive method, for example, electroless plating or sputtering can be used. Specifically, for example, after forming a thin copper layer having a thickness of 0.2 μm, a resist (eg, PMER) is applied and dried. After that, exposure and development are performed, and electrolytic copper plating with a thickness of 10 μm is applied to the pattern region that becomes the wiring region and the connection electrode. Further, after the resist is removed, the thin copper layer is removed by etching.
[0036]
  As a full additive method, for example, after applying a catalyst and forming a resist, a wiring region and a connection electrode are formed by electroless plating.
  As a method for connecting the semiconductor chip to the semiconductor device substrate, there are wire bonding, bumps, and the like. Further, at least the semiconductor chip and the connection portion between the semiconductor chip and the semiconductor device substrate are sealed with resin, and then the metal material is etched.
(Function)
  Therefore, in the invention corresponding to claim 1, the insulating layer is formed by taking the above-described means.CuredSince it is made of resin, the drilling process with a drill can be omitted, so a high-density pattern and a thin shape can be realized, and the surface of each land electrode is positioned almost flush with the surface of the insulating layer. It can be reliably fixed during the process, and it is difficult to cause defects such as damage to the land electrode, and high reliability can be realized.
[0037]
Also,eachSince the land electrode is coated with a sheet-like metal material, the electrode surface is protected until the completion of the semiconductor device on which the semiconductor chip is mounted, and it is difficult to cause defects such as scratches, thereby further improving the reliability. be able to.
[0040]
  Also, Claims1In the invention corresponding to the above, an insulating layer is selectively formed on the sheet-like copper alloy, and then an etching stopper layer to be the surface of each land electrode is formed. Since the insulating layer is formed again, each via, each wiring region, and each connection electrode are formed, the insulating layer is formed again, each via, each wiring region, each connection electrode is formed, and the copper alloy is removed by etching. ,SemiconductorThe body device substrate can be easily and reliably manufactured, and the stability of the manufacturing process can be improved.
[0042]
  And claims2In the invention corresponding to the above, an insulating layer is selectively formed on the sheet-like copper alloy, and then an etching stopper layer to be the surface of each land electrode is formed. Form the insulating layer again, form each via, each wiring region and each connection electrode, connect the semiconductor chip to each connection electrode, resin-seal the semiconductor chip, etc., and remove the copper alloy by etching,HalfThe conductor device can be easily and reliably manufactured, and the stability of the manufacturing process can be improved.
[0043]
  Claims3In the invention corresponding to the above, a resist layer and each land electrode forming hole are formed on a sheet-like copper alloy, an etching stopper layer and each land electrode are formed, the resist layer is peeled off, and then the insulating layer is sequentially insulated. Forming a layer, forming each via, each wiring region and each connection electrode, and then sequentially forming an insulating layer, forming each via, each wiring region and each connection electrode, and removing the copper alloy by etching SoHalfA substrate for a conductor device can be manufactured easily and reliably, the stability of the manufacturing process can be improved, and a higher resolution resist can be used to selectively form an etching stopper layer. A fine pattern can be formed with high density.
[0045]
  Claims4In the invention corresponding to the above, a resist layer and each land electrode forming hole are formed on a sheet-like copper alloy, an etching stopper layer and each land electrode are formed, the resist layer is peeled off, and then the insulating layer is sequentially insulated. Forming a layer, forming each via, each wiring region and each connection electrode, connecting a semiconductor chip to each connection electrode, sealing the semiconductor chip, etc., and removing the copper alloy by etching,HalfThe conductor device can be manufactured easily and reliably, the stability of the manufacturing process can be improved, and when the etching stopper layer is selectively formed, by using a high-resolution resist, the density can be further increased. A fine pattern can be formed.
[0046]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
FIG. 1 is a cross-sectional view showing a configuration of a substrate for a semiconductor device according to a first embodiment of the present invention. The substrate for a semiconductor device includes an insulating layer 1 formed by curing a liquid resin, a plurality of connection electrodes 2 formed on one surface of the insulating layer 1 and arranged to be connectable to a semiconductor chip, and the insulating layer 1. A plurality of wiring regions 3 formed on one surface and individually connected to each connection electrode 2, the surface is positioned substantially in the same plane as the surface of the insulating layer 1, and the side surface is covered with the insulating layer 1 A plurality of land electrodes 4 formed in the other surface of the insulating layer 1 and arranged to be connectable to external elements, and a plurality of vias 5 individually connecting the land electrodes 4 and the wiring regions 2. I have.
[0047]
Further, the surface formed of each wiring region 3 and the insulating layer 1 is covered with a protective layer 6 except on the connection electrode 2.
Here, the insulating layer 1 is formed by applying and drying a liquid insulating resin. As the insulating resin, an epoxy resin-based or acrylic resin-based insulating resin or the like can be applied.
[0048]
Each connection electrode 2 has a plating layer 2a formed on the surface for good connection to a semiconductor chip. In the plating layer 2a, the base on the conductive layer (copper layer) is a Ni layer, and an Au layer is formed on the Ni layer.
[0049]
Each land electrode 4 has a plating layer 4a as an etching stopper layer formed on the surface thereof. Here, the plating layer 4a has the same layer structure as the plating layer 2a described above. In addition, each plating layer 2a, 4a is good also as another layer structure.
[0050]
Next, a method for manufacturing such a semiconductor device substrate will be described.
First, the sheet-like 0.2 mm thick copper alloy 10 is cleaned. After drying, a dry film (not shown) as an acid-resistant tape is attached to the entire back surface of the copper alloy 10. Thereafter, a photosensitive insulating resin (DPR-105; trade name: manufactured by Asahi Chemical Research Co., Ltd.) to be the insulating layer 1 is printed on the surface of the copper alloy 10 by screen printing.
[0051]
The photosensitive insulating resin is exposed and developed in a pattern corresponding to the land electrode 4 formation position, whereby the insulating layer at the land electrode 4 formation position is removed with a hole diameter of 0.6 mm. As shown in (a), an insulating layer 1a having a thickness of 20 μm is selectively formed.
[0052]
Subsequently, an electrolytic gold plating process is performed using the copper alloy 10 as an electrode, and an Au layer having a thickness of 0.5 μm is formed on the copper alloy 10 surrounded by the insulating layer 1a. Since the Au layer becomes a stopper layer when the copper alloy 10 is removed by etching in the final step, the thickness is about 0.1 μm to 5 μm so as not to have pinholes and to have sufficient etching resistance. It is preferable that the thickness is about 0.3 μm to 1 μm.
[0053]
Next, an electrolytic nickel plating process for imparting good adhesion to the subsequent copper plating is performed to form a nickel layer having a thickness of 2 μm on the Au layer, and as shown in FIG. Then, a plating layer 4a made of an Au layer and a Ni layer is formed.
[0054]
Further, such a copper alloy 10 is immersed in a copper sulfate plating solution and subjected to an electrolytic copper plating process, whereby a 10 μm thick copper layer 11 is formed as shown in FIG.
[0055]
Again, the photosensitive insulating resin used as the insulating layer 1 is printed by screen printing. This insulating resin is exposed and developed corresponding to a pattern that partially exposes the plating layer 4a on the surface of each land electrode, so that the insulating layer in the central portion at the position where the land electrode 4 is formed has a hole diameter of 0.08 mm. As a result, the via hole 12 is formed, and as shown in FIG. 3A, the insulating layer 1 having a thickness of 40 μm is formed together with the insulating layer 1a having a thickness of 20 μm.
[0056]
Next, an electrolytic copper plating process is performed using the copper alloy 10 as an electrode, and a copper plating layer having a thickness of 20 μm is formed in the via hole 12. Thus, the via hole 12 is filled with the copper layer to form the via 5. The Thereafter, the upper surface of the via hole 12 and the surface of the insulating layer 1 are buffed and smoothed.
[0057]
Subsequently, electroless copper plating is applied to the entire surface with a thickness of 0.5 μm, and electrolytic plating is applied with a thickness of 10 μm to form a 10.5 μm thick copper layer on the entire surface.
Further, a photosensitive liquid resist (PMER; trade name: manufactured by Tokyo Ohka Kogyo Co., Ltd.) is applied by immersion to a thickness of 10 μm on both sides. The liquid resist is exposed, developed and patterned in correspondence with the pattern for forming the connection electrode 2 and the wiring region 3.
[0058]
Thereafter, the copper layer is selectively etched and removed, and the resist on the back surface is peeled off together with the dry film, so that the connection electrode 2 and the wiring region 3 are formed as shown in FIG. It becomes.
[0059]
Resin of the same material as the insulating resin is screen-printed on the wiring region 3 as the protective layer 6, exposed and developed corresponding to a pattern exposing the connection electrode 2 to the semiconductor chip, and the resin on the connection electrode 2. Is removed.
[0060]
On the connection electrode 2, nickel plating is applied to a thickness of 2 μm and gold plating is applied to a thickness of 0.3 μm by electroless plating. That is, as shown in FIG. 3C, a plating layer 2 a composed of a Ni layer and an Au layer is formed on the connection electrode 2. The structure shown in FIG. 3C is a semiconductor device substrate that can be shipped.
[0061]
Subsequently, a protective dry film is attached to the circuit forming surface composed of the protective layer 6, the wiring region 3, and the connection electrode 2 (not shown), and then the copper alloy 10 is removed by etching. At this time, the Au layer of the plating layer 4a becomes an etching stopper layer, and only the copper alloy 10 is removed. Then, the dry film is peeled off, and the semiconductor device substrate is completed as shown in FIG.
[0062]
As described above, according to the first embodiment, since the insulating layer 1 is formed from a liquid resin, a drilling step by a drill can be omitted, so that a high-density pattern and a thin shape can be realized. Since the surface of the insulating layer 1 is positioned substantially on the same plane as the surface of the insulating layer 1, it can be securely fixed during the manufacturing process and the like, and the land electrode 4 is not easily damaged, and high reliability is achieved. Can be made.
[0063]
Further, since build-up is performed on the sheet-like copper alloy 10 and then the copper alloy 10 is removed, even when the thickness is reduced, it can be easily manufactured with high reliability.
In the case of shipping with the structure shown in FIG. 3C, each land electrode 4 is covered with a sheet-like copper alloy 10, so that the surface of the land electrode 4 remains until just before completion of the semiconductor device on which the semiconductor chip is mounted. It is protected and hardly causes defects such as scratches, so that the reliability can be further improved.
[0064]
Furthermore, since the surface of each land electrode 4 is formed of a material that functions as an etching stopper layer, the above-described effects can be easily and reliably achieved.
In addition, as a manufacturing process, the insulating layer 1a is selectively formed on the sheet-like copper alloy 10, and then the plating layer 4a to be the surface of each land electrode 4 is formed. 4, the insulating layer 1 is formed again, each via 5, each wiring region 3 and each connection electrode 2 are formed, and the copper alloy 10 is removed by etching. Therefore, a semiconductor device substrate having the above-described effects can be obtained. It can be manufactured easily and reliably, and the stability of the manufacturing process can be improved.
(Second Embodiment)
Next, a semiconductor device substrate according to a second embodiment of the present invention will be described.
[0065]
FIG. 4 is a cross-sectional view showing the configuration of the substrate for a semiconductor device. The same parts as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted. Only different parts will be described here.
[0066]
That is, the substrate for a semiconductor device according to the present embodiment is a modification of the manufacturing method of the first embodiment, and forms a plating layer 4a (a solder layer 4b in FIG. 4) on each land electrode 4. After that, the manufacturing method for forming the insulating layer 1 is the same as the structure shown in FIG.
[0067]
The difference in structure is that a solder layer 4b is formed instead of the Au layer and Ni layer of the plating layer 4a.
Next, a method for manufacturing such a semiconductor device substrate will be described.
[0068]
First, the sheet-like 0.2 mm thick copper alloy 10 is cleaned. After drying, a dry film (not shown) is attached to the back surface of the copper alloy 10. Thereafter, a photosensitive liquid resist (PMER; trade name: manufactured by Tokyo Ohka Kogyo Co., Ltd.) is applied to the surface of the copper alloy 10 by immersion so as to have a thickness of 25 μm. The coating thickness of the liquid resist needs to be thicker than the land electrode 4 to be formed later, and is preferably about 25 to 50 μm, for example.
[0069]
This liquid resist is exposed and developed in accordance with the pattern of the land electrode 4 formation position, whereby the land electrode 4 formation position portion is removed with a hole diameter of 0.6 mm, and FIG. ), A 20 μm thick resist layer 13 is selectively formed.
[0070]
Subsequently, electrolytic solder plating is performed using the copper alloy 10 as an electrode, and a solder layer 4b having a thickness of 3 μm is formed on the copper alloy 10 surrounded by the resist layer 13 as shown in FIG. Since the solder layer 4b serves as a stopper layer when the copper alloy 10 is removed by etching in the final process, the solder layer 4b is formed to have a thickness of about 3 μm to 5 μm so as not to have pinholes and to have sufficient etching resistance. It is preferable.
[0071]
The land electrode 4 may be reinforced by performing electrolytic copper plating on the solder layer 4b to form a copper layer having a thickness of about 15 μm.
Next, as shown in FIG. 5C, the resist 13 is peeled off.
[0072]
Subsequently, in the same manner as described above, a photosensitive insulating resin (DPR-105; trade name: manufactured by Asahi Chemical Research Co., Ltd.) to be the insulating layer 1 is printed by screen printing. This insulating resin is exposed and developed corresponding to a pattern that partially exposes each land electrode 4, whereby the insulating layer in the central portion at the position where the land electrode 4 is formed is removed with a hole diameter of 0.08 mm. A via hole 12 is formed, and an insulating layer 1 having a thickness of 40 μm is formed as shown in FIG.
[0073]
Electrolytic copper plating is performed using the copper alloy 10 as an electrode, and a copper plating layer having a thickness of 20 μm is formed in the via hole 12. Thus, the via hole is filled with the copper layer to form the via 5. Thereafter, the upper surface of the via hole 12 and the surface of the insulating layer 1 are buffed and smoothed.
[0074]
Subsequently, electroless plating is applied to the entire surface with a thickness of 0.5 μm, and electrolytic plating is applied with a thickness of 10 μm to form a copper layer with a thickness of 10.5 μm on the entire surface.
Furthermore, a photosensitive liquid resist (PMER) is applied to both surfaces with a thickness of 10 μm by dipping. This liquid resist is exposed, developed and patterned corresponding to a pattern for forming the connection electrode 2 and the wiring region 3.
[0075]
Thereafter, the copper layer is selectively removed by etching using ferric chloride, and the resist on the back surface is peeled off together with the dry film. As shown in FIG. The wiring region 3 is formed.
[0076]
Resin of the same material as the insulating resin is screen-printed on the wiring region 3 as the protective layer 6, exposed and developed corresponding to a pattern exposing the connection electrode 2 to the semiconductor chip, and the resin on the connection electrode 2. Is removed.
[0077]
On the connection electrode 2, nickel plating is applied with a thickness of 2 μm and gold plating with a thickness of 0.3 μm by electroless plating. As shown in FIG. Layer 2a is formed. The structure shown in FIG. 5F is a semiconductor device substrate that can be shipped.
[0078]
Subsequently, a protective dry film is affixed to the circuit forming surface composed of the protective layer 6, the wiring region 3, and the connection electrode 2 (not shown), and then the copper alloy 10 is removed by etching. At this time, the solder layer 4b becomes an etching stopper layer, and only the copper alloy is removed. Then, the dry film is peeled off, and the semiconductor device substrate is completed as shown in FIG.
[0079]
As described above, according to the second embodiment, in addition to the effects of the first embodiment, as a manufacturing process, the solder layer 4 b and each land electrode 4 are selectively formed on the sheet-like copper alloy 10. After the formation, the insulating layer 1 is sequentially formed, the vias 5, the wiring regions 3 and the connection electrodes 2 are formed, and the copper alloy 10 is removed by etching, so that the effect of the first embodiment can be obtained. The semiconductor device substrate can be manufactured easily and reliably, the stability of the manufacturing process can be improved, and when the solder layer 4b is selectively formed, the use of a high resolution resist further increases A high-density and fine pattern can be formed.
(Third embodiment)
Next, a semiconductor device according to a third embodiment of the present invention will be described.
[0080]
FIG. 6 is a cross-sectional view showing the configuration of this semiconductor device. The same parts as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted. Only different parts will be described here. That is, the semiconductor device according to the present embodiment is a modification of the first or second embodiment, and is electrically connected to each connection electrode 2 as shown in FIG. 6 with respect to the device shown in FIG. The semiconductor chip 21 is provided, and at least the semiconductor chip 21 and its connection portion to each connection electrode 2 are sealed with an insulating resin 22.
[0081]
Note that FIG. 3C in the first embodiment and FIG. 5F in the second embodiment have the same contents, so only the process in FIG. 3C is taken as an example here. This embodiment will be described so as to continue the process thereafter.
[0082]
Next, a method for manufacturing such a semiconductor device will be described.
After the step shown in FIG. 3C, the semiconductor chip 21 is mounted on the semiconductor chip mounting portion in the center of the substrate, and the semiconductor chip 21 and the connection electrode 2 are connected via the bonding wires 23 as shown in FIG. Connected.
[0083]
Subsequently, the mounting surface of the semiconductor chip is sealed with an insulating resin 22 such as an epoxy resin, as shown in FIG.
Further, as shown in FIG. 7C, the copper alloy 10 is removed by etching. At this time, since the Au layer in the plating layer 4a of the land electrode 4 serves as an etching stopper, the inside of the land electrode 4, the vias 5 and the like are not removed, and only the copper alloy 10 is removed.
[0084]
As described above, according to the third embodiment, the semiconductor chip 21 is connected to the semiconductor device substrate according to the first embodiment, and the semiconductor chip 21 and its connecting portion are resin-sealed. Due to the operational effects of the first embodiment, high density and thinning can be expected, and high functionality can be expected.
[0085]
In addition, as a manufacturing process from the beginning, the insulating layer 1a is selectively formed on the sheet-like copper alloy 10, and then the plating layer 4a to be the surface of each land electrode 4 is formed. Sequentially, the land electrode 4 is formed, the insulating layer 1 is formed again, each via 5, each wiring region 3 and each connection electrode 2 are formed, and the semiconductor chip 21 is connected to each connection electrode 2, and the semiconductor chip 21 and the like Since the copper alloy 10 is removed by etching, the semiconductor device having the above-described effects can be manufactured easily and reliably, and the stability of the manufacturing process can be improved.
[0086]
Although detailed description is avoided in the present embodiment, when a semiconductor device is manufactured by continuing the post-process of FIG. 5F, the manufacturing process will be described from the beginning on the sheet-like copper alloy 10, The solder layer 4b and each land electrode 4 are selectively formed, and then the insulating layer 1 is sequentially formed, each via 5, each wiring region 3 and each connection electrode 2 are formed, and a semiconductor is formed on each connection electrode 2. Since the chip 21 is connected, the semiconductor chip 21 and the like are resin-sealed, and the copper alloy 10 is removed by etching, the semiconductor device having the effects of this embodiment can be easily and reliably manufactured. Stability can be improved. Furthermore, when the solder layer 4b is selectively formed, a high-resolution resist can be used to form a finer pattern with higher density.
(Other embodiments)
In the third embodiment, the semiconductor device is manufactured by mounting the semiconductor chip 21 and finally removing the copper alloy 10 after the step shown in FIG. 3C or FIG. However, the present invention is not limited to this, and the semiconductor chip 21 and the connection electrode 2 are connected via the bonding wire 23 after the step of removing the copper alloy 10 shown in FIG. 3D or FIG. Even if the semiconductor device having the structure shown in FIG. 6 is manufactured by adding a process and a process in which the mounting surface of the semiconductor chip 21 is sealed with the insulating resin 22, the present invention is implemented in the same manner. An effect can be obtained.
In addition, the present invention can be implemented with various modifications without departing from the gist thereof.
[0087]
【The invention's effect】
  As described above, according to the invention of claim 1, the insulating layer isCuredSince it is made of resin, the drilling process with a drill can be omitted, so a high-density pattern and a thin shape can be realized, and the surface of each land electrode is positioned almost flush with the surface of the insulating layer. It is possible to provide a substrate for a semiconductor device that can be reliably fixed during the process and the like, and is less likely to cause defects such as damage to a land electrode, and can realize high reliability.
[0088]
Also,eachSince the land electrode is covered with a sheet-like metal material, the electrode surface is protected until the completion of the semiconductor device on which the semiconductor chip is mounted, and it is difficult to cause defects such as scratches, thereby further improving the reliability. A substrate for a semiconductor device can be provided.
[0091]
  And claims1According to the invention, an insulating layer is selectively formed on a sheet-like copper alloy, and thereafter an etching stopper layer that becomes the surface of each land electrode is formed. Since the insulating layer is formed again, each via, each wiring region and each connection electrode are formed, and the copper alloy is removed by etching.HalfA substrate for a semiconductor device can be easily and reliably manufactured, and a method for manufacturing a substrate for a semiconductor device that can improve the stability of the manufacturing process can be provided.
[0093]
  And claims2According to the invention, an insulating layer is selectively formed on a sheet-like copper alloy, and thereafter an etching stopper layer that becomes the surface of each land electrode is formed. Form the insulating layer again, form each via, each wiring region and each connection electrode, connect the semiconductor chip to each connection electrode, resin-seal the semiconductor chip, etc., and remove the copper alloy by etching,HalfA conductor device can be easily and reliably manufactured, and a method for manufacturing a semiconductor device that can improve the stability of the manufacturing process can be provided.
[0094]
  Claims3According to the invention, a resist layer and each land electrode forming hole are formed on a sheet-like copper alloy, an etching stopper layer and each land electrode are formed, the resist layer is peeled off, and then the insulating layers are sequentially insulated. Forming a layer, forming each via, each wiring region and each connection electrode, and removing the copper alloy by etching,HalfA substrate for a conductor device can be manufactured easily and reliably, the stability of the manufacturing process can be improved, and a higher resolution resist can be used to selectively form an etching stopper layer. It is possible to provide a method for manufacturing a substrate for a semiconductor device capable of forming a fine pattern with a high density.
[0096]
  Claims4According to the invention, a resist layer and each land electrode forming hole are formed on a sheet-like copper alloy, an etching stopper layer and each land electrode are formed, the resist layer is peeled off, and then the insulating layers are sequentially insulated. Forming a layer, forming each via, each wiring region and each connection electrode, connecting a semiconductor chip to each connection electrode, sealing the semiconductor chip, etc., and removing the copper alloy by etching,HalfThe conductor device can be manufactured easily and reliably, the stability of the manufacturing process can be improved, and when the etching stopper layer is selectively formed, by using a high-resolution resist, the density can be further increased. A method of manufacturing a semiconductor device capable of forming a fine pattern can be provided.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a configuration of a substrate for a semiconductor device according to a first embodiment of the invention.
FIG. 2 is a process sectional view for explaining the manufacturing method according to the embodiment;
3 is a process cross-sectional view for explaining the manufacturing method in the same embodiment; FIG.
FIG. 4 is a cross-sectional view showing a configuration of a semiconductor device substrate according to a second embodiment of the present invention.
FIG. 5 is a process sectional view for explaining the manufacturing method according to the embodiment;
FIG. 6 is a cross-sectional view showing a configuration of a semiconductor device according to a third embodiment of the present invention.
FIG. 7 is a process cross-sectional view for explaining the manufacturing method in the same embodiment;
FIG. 8 is a cross-sectional view showing a configuration of a semiconductor device using a conventional substrate for a semiconductor device.
[Explanation of symbols]
1, 1a ... Insulating layer
2 ... Connection electrode
2a, 4a ... plating layer
3 ... Wiring area
4 ... Land electrode
4b ... Solder layer
5 ... Bahia
6 ... Protective layer
10 ... Copper alloy
11 ... Copper layer
12 ... Bahia Hall
13 ... resist layer
21 ... Semiconductor chip
22 ... Insulating resin
23 ... Bonding wire

Claims

A first step of forming a first insulating layer formed by curing a resin on a sheet-like copper alloy; a second step of forming a plurality of land electrode formation holes in the first insulating layer; the upper surface of the front Symbol said sheet-like copper alloy is exposed from each land electrode forming holes, the sheet of the copper alloy by electrolytic gold plating treatment for the electrode, a thickness of the electroless gold plating layer of 5μm from 0.1μm a third step of forming a plurality of etching stopper layer made by electroless nickel plating, a fourth step of forming a plurality of electrolytic nickel plating layer before Symbol the etching stopper layer by electrolytic copper plating process, by forming a plurality of electrolytic copper plating layer prior Symbol the electroless nickel plating layer, a plurality of lands electrostatic consisting previous SL each etch stopper layer, before Symbol the electroless nickel plating layer and prior Symbol the electrolytic copper plating layer A fifth step of forming a pole, on the first insulating layer and prior Symbol each land electrode, a sixth step of the resin to form a second insulating layer formed by curing, the second the insulating layer, and a seventh step of forming a via hole formed hole before Symbol reaching the respective land electrodes by electrolytic copper plating treatment, an eighth step of forming a copper layer filling the via hole, the copper layer a ninth step of smoothing by buffing the top and the second insulating layer above, after the smoothing, the copper plating, the wiring area on the copper layer and the second insulating layer and a tenth step of forming integrally the respective connection electrodes, the second insulating layer, the respective wiring layer and the upper connection electrodes, and the eleventh step of attaching a dry film for protecting Then, after attaching the dry film, the copper alloy is removed by etching. Step and the 13th step and the method of manufacturing a substrate for a semiconductor device characterized by containing the peeling off the dry film.

A first step of forming a first insulating layer formed by curing a resin on a sheet-like copper alloy; a second step of forming a plurality of land electrode formation holes in the first insulating layer; the upper surface of the front Symbol said sheet-like copper alloy is exposed from each land electrode forming holes, the sheet of the copper alloy by electrolytic gold plating treatment for the electrode, a thickness of the electroless gold plating layer of 5μm from 0.1μm a third step of forming a plurality of etching stopper layer made by electroless nickel plating, a fourth step of forming a plurality of electrolytic nickel plating layer before Symbol the etching stopper layer by electrolytic copper plating process, by forming a plurality of electrolytic copper plating layer prior Symbol the electroless nickel plating layer, a plurality of lands electrostatic consisting previous SL each etch stopper layer, before Symbol the electroless nickel plating layer and prior Symbol the electrolytic copper plating layer A fifth step of forming a pole, on the first insulating layer and prior Symbol each land electrode, a sixth step of the resin to form a second insulating layer formed by curing, the second the insulating layer, and a seventh step of forming a via hole formed hole before Symbol reaching the respective land electrodes by electrolytic copper plating treatment, an eighth step of forming a copper layer filling the via hole, the copper layer a ninth step of smoothing by buffing the top and the second insulating layer above, after the smoothing, the copper plating, the wiring area on the copper layer and the second insulating layer and eleventh mounting a tenth step of manufacturing a substrate for a semiconductor device by forming each connection electrodes together, the semiconductor chip on the upper surface of the semiconductor device substrate by connecting to the respective connection electrodes And a connection portion to at least the semiconductor chip and each of the connection electrodes And a twelfth step of resin encapsulation, wherein after the resin sealing, a method of manufacturing a semiconductor device characterized by and a thirteenth step of removing the copper alloy by etching.

On a sheet-like copper alloy, a first step and a second step of forming a plurality of land electrodes formed hole in the resist layer, the sheet prior Symbol exposed from the land electrode formed holes for forming a resist layer A third step of forming a plurality of etching stopper layers made of a solder plating layer having a thickness of 3 μm to 5 μm on the upper surface of the copper alloy having a sheet shape by electrolytic solder plating using the sheet-like copper alloy as an electrode; by electrolytic copper plating, by forming a plurality of electrolytic copper plating layer prior Symbol the etching stopper layer, the second to form a pre-Symbol plurality of land electrodes made of the etching stopper layer and before Symbol the electrolytic copper plating layer 4 of a step, after the formation of the land electrodes, wherein a fifth step of removing the resist layer, on said sheet-like copper alloy and prior Symbol each land electrode, an insulating layer resin is being cured A sixth step of forming a said insulating layer, and a seventh step of forming a via hole formed hole before Symbol reaching the respective land electrodes by electrolytic copper plating, a copper layer filling the via hole An eighth step of performing, a ninth step of buffing and smoothing the copper layer and the insulating layer, and after the smoothing, by copper plating on the copper layer and the insulating layer a tenth step of forming each wiring region and the connection electrodes together, the insulating layer, wherein each wiring layer and the upper connection electrodes, eleventh step of attaching a dry film for protecting And a twelfth step of removing the copper alloy by etching after the bonding of the dry film and a thirteenth step of peeling the dry film. Production method.

On a sheet-like copper alloy, a first step and a second step of forming a plurality of land electrodes formed hole in the resist layer, the sheet prior Symbol exposed from the land electrode formed holes for forming a resist layer A third step of forming a plurality of etching stopper layers made of a solder plating layer having a thickness of 3 μm to 5 μm on the upper surface of the copper alloy having a sheet shape by electrolytic solder plating using the sheet-like copper alloy as an electrode; by electrolytic copper plating, by forming a plurality of electrolytic copper plating layer prior Symbol the etching stopper layer, the second to form a pre-Symbol plurality of land electrodes made of the etching stopper layer and before Symbol the electrolytic copper plating layer 4 of a step, after the formation of the land electrodes, wherein a fifth step of removing the resist layer, on said sheet-like copper alloy and prior Symbol each land electrode, an insulating layer resin is being cured A sixth step of forming a said insulating layer, and a seventh step of forming a via hole formed hole before Symbol reaching the respective land electrodes by electrolytic copper plating, a copper layer filling the via hole An eighth step of performing, a ninth step of buffing and smoothing the copper layer and the insulating layer, and after the smoothing, by copper plating on the copper layer and the insulating layer a tenth step of manufacturing a substrate for a semiconductor device by forming each wiring region and the connection electrodes together, a pre-Symbol semiconductor chip on the upper surface of the semiconductor device substrate by connecting the connection electrodes An eleventh step of mounting, a twelfth step of resin-sealing at least the semiconductor chip and its connection portions to the connection electrodes, and a step of removing the copper alloy by etching after the resin sealing. Including 13 processes. The method of manufacturing a semiconductor device according to.