JP4268359B2 - ハイブリッドｓｔｍ／ａｔｍ付加削除マルチプレクサのための構造 - Google Patents

Description

【０００１】
［関連出願の相互参照］
該当なし
［政府後援の研究開発に関する言明］
該当なし
［発明の背景］
本発明は一般に通信システムに関し、特にハイブリッド付加削除(add-drop)マルチプレクサのための構造に関する。
【０００２】
一般に知られているように、同期光ネットワーク(SONET: Synchronous Optical Network)は、異なる容量を有する多くのディジタル信号を伝送するための柔軟性を有する同期光階層(hierarchy)に関する一群の規格を定める。対応する国際同期ディジタル階層(SDH)規格は、ＳＯＮＥＴにおけるものに類似する一群の規定を提供する。ＳＯＮＥＴの同期の性質は、各ネットワーク要素（ＮＥ）における受信側および送信側クロックにより提供される。受信および送信クロックを同期させるため、付加削除マルチプレクサのようなＳＯＮＥＴネットワーク要素は、利用可能な様々なソースからクロック信号を復元し、そのような復元に基づいて一層正確なクロックを内部で配信するための回路を備える。
【０００３】
中央タイミング源は、ＳＯＮＥＴリング内の各ネットワーク要素に対して帯域外で提供される「ＢＩＴＳ」クロックと呼ばれる設立統合時間ソース(Building Integrated Time Source)を提供する。ネットワーク要素が何らかの理由でＢＩＴＳクロックを直接的に受信することができない場合、中央供給ＢＩＴＳクロックを反映すべき入来回線からその装置によって、埋め込みクロックが復元される。
【０００４】
ＳＯＮＥＴにおける基本的な設立クロックは、光キャリア・レベル−１（ＯＣ−１）光信号を利用して、５１．８４０−Ｍｂ／ｓ直列伝送で伝送される同期転送信号レベル−１（ＳＴＳ−１）である。より速いデータ・レートは、Ｎ個の低いレベルの信号を一緒にマルチプレクスすることによって、ＳＯＮＥＴを利用して転送される。この目的のため、ＳＯＮＥＴは、ＯＣ−Ｎ（光キャリアレベル−Ｎ）およびＳＴＳ−Ｎ（同期転送信号レベル−Ｎ）として指定される光および電気信号を規定する。この場合において、ＯＣ−ＮおよびＳＴＳ−Ｎは所与の値Ｎに対して同じデータ・レートを有する。従って、ＳＴＳ−１おｙびＯＣ−１はまさに５１．８Ｍｂ／ｓの共通データ・レートを共有し、ＯＣ−３／ＳＴＳ−３両者は１５５．５２Ｍｂ／ｓのデータ・レートを有する。
【０００５】
ＳＴＳ−１信号で搬送される情報は、夫々が６４８０ビット（８１０バイト）を有するフレームとして組織化される。ＳＴＳ−１フレームは、搬送オーバーヘッドおよび同期ペイロード・エンベロープ(SPE: Synchronous Payload Envelope)を含む。ＳＰＥは、ＳＯＮＥＴアーキテクチャのパス・レイヤとして知られるものにおける経路終端装置として言及されるものによって、一般にＳＰＥにマップされるペイロードを含む。ＯＣ−ＮからＯＣ−Ｍマルチプレクサのような回線終端装置を利用して、所定のライン・オーバーヘッド（ＬＯＨ）バイトに従ってＳＰＥをフレームに配置する。ＬＯＨバイトは、回線保護およびメンテナンスに関する情報を提供する。ＳＯＮＥＴにおけるセクション・レイヤは、ＳＴＳ−Ｎフレームを光ファイバのような物理媒体を通じて搬送し、これは多数のセクション・オーバーヘッド（ＳＯＨ）バイトに関連するものである。ＳＯＨバイトは、フレーム形成、セクション監視、およびセクション・レベル装置通信のために使用される。最後に、ＳＯＮＥＴにおける物理レイヤは、電気的又は光学的いずれかの直列的なビットを搬送する。
【０００６】
ＳＴＳ−１フレームのＳＰＥ部は、８７列９行の行列バイトとして一般に覗くことが可能なＳＴＳ−１フレームの領域内に含まれる。行列の２つの列（３０および５９）は、固定スタッフ(stuff)バイトを含む。他の列は、ＳＴＳ−１ ＰＯＨを含む。ＳＰＥのペイロードは、ＳＰＥ行列内の任意の場所でその第１バイトを有することが可能であり、フレーム間のこの領域の周囲を動くことが可能である。ペイロード開始位置を決定する方法は、Ｈ１およびＨ２として参照されるフレーム内の搬送オーバーヘッド・バイトの内容に対応する。Ｈ１およびＨ２は、第１ペイロード・バイトが位置するＳＴＳ−１フレームにおける位置を示す「ポインタ」として参照されるオフセット値を格納する。
【０００７】
ポインタ値は、たとえば、ＳＴＳ−１フレーム・レートをＳＰＥ挿入レートよりも速く又は遅くさせる所定の条件に直面する場合に動作させるために、ＳＯＮＥＴネットワーク要素をイネーブルする。この状況は、ＢＩＴＳクロックのようなより正確なソースが失われた場合に、動作を継続するためにＮＥのクロックが相対的に精度の低いクロック・ソースから導出されなければならない場合に生じる。このような場合、余分なバイトが、否定正当化機会バイト(negative justification opportunity byte)として知られるものにおいて伝送される必要がある。または、所与のＳＴＳ−１フレームにおいて１つの少ないバイトが伝送されてＳＰＥを収容するようにし、ペイロードの開始位置を変化させる必要がある。
【０００８】
周知のディジタル・マルチプレクス階層(DMH: Digital Multiplex Hierarchy)において定められるような様々なディジタル信号が、ＳＰＥペイロード内に含まれる。ＤＭＨは、ＤＳ−０（６４−ｋｂ／ｓ時間スロットとして言及される），ＤＳ−１（１．５５Ｍｂ／ｓ）およびＤＳ−３（４４．７３６Ｍｂ／ｓ）を含む信号を定める。ＳＯＮＥＴ規格は充分に柔軟性があり、新たなデータ・レートが、それらを要するサービスとして維持されることを許容する。一般の実現化において、ＤＳ−１は仮想支流(VT: virtual tributary)にマップされ、これはＳＴＳ−１ ＳＰＥにマルチプレクスされ、そして光キャリア−Ｎ（ＯＣ−Ｎ）光回線レートにマルチプレクスされる。
【０００９】
特定のＳＰＥのペイロードは、仮想支流（ＶＴ）の４つの異なる大きさの内の１つに関連し得る。ＶＴは、１．７２８Ｍｂ／ｓのデータ・レートを有するＶＴ１．５，２．３０４Ｍｂ／ｓのＶＴ２，３．４５６Ｍｂ／ｓのＶＴ３および６．９１２Ｍｂ／ｓのＶＴ６である。スーパーフレームは、４つのＳＴＳ−１フレームより成り、１つのＶＴを送信するために使用される。ＶＴに関して割り当てられたペイロードのバイト内におけるＶＴの調整は、２つＶＴポインタ・バイト内に含まれるポインタによって指示され、これらは上述したＳＴＳ−１ポインタに類似するポインタ・オフセットを含む。
【００１０】
既存の付加削除マルチプレクサ（ＡＤＭ）は、ＤＳ−１および他のＤＭＨ信号が、ＳＴＳ−１信号に付加される又は落とされることを許容するＳＯＮＥＴマルチプレクサである。従来のＡＤＭは、２つの双方向ポートを有し、自己回復リング(SHR: self-healing ring)ネットワーク構造内で使用され得る。ＳＨＲは、物理的に閉じたループ内でＡＤＭを含むネットワーク要素の集合を利用し、各ネットワーク要素がそのポートを介して２つの隣接するノードへの２重接続に接続されるようにする。ネットワーク要素の単独の障害に起因する接続またはネットワーク要素間の接続の損失（ロス）は、このトポロジにおいて自動的に格納され得る。既存のＡＤＭは、あるインターフェースから別のものへのＳＴＭ信号を方向付けるための相互接続行列を付加的に含む。そのような相互接続行列は、ＳＴＭ切替構造として言及される。特定のＳＴＭ信号がＳＴＭ切替構造インターフェース間で方向付けられる手法は、ネットワークを利用する様々な顧客に対してどのようにネットワーク帯域が「用意される」かに依存する。所与の相互接続行列を介する信号の経路は、中央局または技術者(craft technician)から供給された情報に基づいて静的に定められる。
【００１１】
上述したように、ＳＯＮＥＴは、実質的なオーバーヘッド情報を提供する。ＳＯＮＥＴオーバーヘッド情報は、特定のオーバーヘッド・レイヤを終了させる装置によって、アクセスされ、生成され、処理される。より具体的には、セクション終了装置は、隣接するネットワーク要素間の通信に使用されるセクション・オーバーヘッドの９バイトで動作する。セクション・オーバーヘッドは次のような機能を支援する：すなわち、パフォーマンス監視（ＳＴＳ−Ｎ信号），ローカル・オーダーワイヤ(local orderwire)，ＯＡＭ＆Ｐに関する情報を搬送するためのデータ通信チャネル（ＤＣＣ）およびフレーム化である。セクション・オーバーヘッドは、ＳＰＥの列１ないし９の最初の３行において見出される。
【００１２】
回線終端装置は、ＳＴＳ−Ｎマルチプレクサの間のＳＴＳ−Ｎ信号のために使用される回線オーバーヘッドで動作する。回線オーバーヘッドは、１８オーバーヘッド・バイトより成り、次のような機能をまかなう：すなわち、フレームにおけるＳＰＥの位置付け，信号をマルチプレクスまたは連結させること，パフォーマンス監視，自動保護切替および回線メンテナンスである。回線オーバーヘッドは、ＳＰＥの列１ないし９の行４ないし９において見出される。
【００１３】
経路オーバーヘッド・バイト（ＰＯＨ）は、経路レイヤに関連し、ＳＰＥ内に含まれる。ＶＴ経路オーバーヘッドまたはＳＴＳ経路オーバーヘッドの形式における経路レベル・オーバーヘッドは、末端から末端へ搬送され；それらが仮想支流にマップされ、末端から末端へ移動するＳＴＳ−１ペイロードに関してマップされる際に、ＳＤ１信号に付加される。ＶＴ経路オーバーヘッド（ＶＴ ＰＯＨ）終端装置は、４つの均等に分散されたＶＴ経路オーバーヘッド・バイトにおいて動作し、これは、ＶＴペイロード・ポインタによって指示されるようなＶＴペイロードの第１バイトにおいて開始する。ＶＴ ＰＯＨは、ＶＴ ＳＰＥの生成位置およびその解体位置(disassembly)の間での通信を提供する。
【００１４】
ＳＰＳ経路終端装置は、ＳＴＳ ＳＰＥの第１バイトで開始する９個の均等に分散されたバイトより成るＳＴＳ経路オーバーヘッド（ＳＴＳ ＰＯＨ）を終了させる。ＳＴＳ ＰＯＨは、ＳＴＳ ＳＰＥの生成位置および解体位置の間の通信を提供する。ＳＴＳ経路オーバーヘッドは次のような機能を支援する：すなわち、ＳＴＳ ＳＴＥのパフォーマンス監視，信号ラベル（マップされたペイロードの状態を含むＳＴＳ ＳＰＥの内容），経路状態および経路軌跡である。経路オーバーヘッドは、ＳＰＥの第１列の行１ないし９において見出される。
【００１５】
非同期転送モード（ＡＴＭ）は、セルに基づく転送および切替技術である。ＡＴＭは、テレコミュニケーションおよびコンピュータ装置における音声，データおよび映像の大容量転送を提供する。ＡＴＭは、全動(full motion)映像および音声のような定ビット・レート（ＣＢＲ）トラフィック（遅延およびセル損失は許容されない）を含む様々なトラフィック形式を支援する。ＡＴＭは、ＬＡＮトラフィックおよび大きなファイルの転送（遅延は許容される。）のような様々なビット・レート（ＶＢＲ）アプリケーションをも支援する。
【００１６】
ＡＴＭは、多数のユーザによって共有され得る仮想接続(virtual connection)を確立する。各ＡＴＭ仮想接続は、ＶＣＩ／ＶＰＩとして言及される仮想チャネル識別子および仮想経路識別子によって識別される。ＡＴＭは、ネットワークによって搬送される総ての情報内容を５３バイト・セルにフォーマットする搬送技術である。これらのセルは、長さが短く、標準的な大きさであるので、ＡＴＭ切替構造(fabric)として言及されるものを利用して、ＡＴＭスイッチとして知られるネットワーク要素を介して僅かな遅延で切り替えられ得る。様々なトラフィック形式が同一ネットワークで搬送され得るので、帯域利用性を非常に高くすることができる。これらの性質は、ネットワークを非常に柔軟かつコスト効果的にする。
【００１７】
ＡＴＭ切替構造は、あるインターフェースから別のものへＡＴＭセルを方向付けるために使用される。所与のセルに対して、ＡＴＭ切替構造の特定の出力インターフェースが、セル内に含まれるＶＣＩ／ＶＰＩ値に応答して決定される。接続はネットワークにおいて確立および分離(torn down)されるので、仮想チャネルおよび仮想経路配信情報は、切替構造で動的に変更される。このようにして、ＡＴＭ切替構造は、動的に可変な仮想接続情報に応答して動作する。
【００１８】
ＡＴＭセルは、封入され、例えばＳＴＳ−１またはＳＴＳ−３（３つのＳＴＳ−１信号の結合）を利用して、ＳＯＮＥＴを通じて伝送される。ＳＴＳ−１は、一般に連結されることが可能であり、その結合はＳＴＳ−Ｎｃとなり、Ｎは結合されるＳＴＳ−１信号数である。ＳＴＳ−３ｃの場合は、結果のＳＴＳ−３ｃフレームのＳＰＥは、ＰＯＨとともに、３＊７８３バイトより成る。連結されたＳＴＳ−１ｓは、マルチプレクスされ、切り替えられ、１つの単位として搬送される。
Ｈ４バイトと言及されるＳＴＳ−３ｃフレーム転送オーバーヘッドのオーバーヘッド・バイトは、Ｈ４バイトと、ＳＰＥに含まれる第１ＡＴＭセルとの間のバイト数を示すオフセットを含む。
【００１９】
多くの場合、顧客は彼らの通信システムにおいて、ＡＴＭ切替およびＳＴＭ切替両者の支援を要求する。しかしながら、ＳＯＮＥＴをまかなうために業者により提供される装置は、一般に、ＡＴＭを担う能力が欠如している。特に、既存のＡＴＭスイッチがＡＴＭのみを一般に支援一方、一般の既存のＡＤＭはＳＯＮＥＴリングのみを支援する。したがって、顧客がＳＯＮＥＴおよびＡＴＭネットワークの両者を要する場合は、彼らはＡＴＭスイッチに加えて、専用のＳＯＮＥＴ装置（ＡＤＭ）を購入しなければならなくなる。これは、複数の装置の必要性の観点からコストがかかる。さらに、ほとんどの顧客は、彼らが１つの装置を購入する際に、将来的な通信の要請がどのようなものであるかを予見することができない。既存のシステムはＳＯＮＥまたはＡＴＭスイッチのいずれか一方のみを支援するよう制約されているので、他のプロトコルに関する支援を追加することについて、柔軟でなくスケール・メリットも少ない。このような非柔軟性の結果、前もって支援されていないプロトコルを支援するために、顧客要求における変更は、全く新しい装置の購入を余儀なくされる。
【００２０】
したがって、ＳＯＮＥＴ付加削除マルチプレクサの機能とＡＴＭスイッチの機能を結合する通信装置が必要とされている。その装置は、ＳＴＭのみ、ＡＴＭのみ、またはハイブリッドＳＴＭ／ＡＴＭの動作に関する多数の形態をまかなうことが可能である。さらに、その装置は、付加的な機能が、顧客の要請が時とともに変化するにつれて容易に付加され得るような規模の増減可能(scalable)なものである。
【００２１】
［発明の概要］
ハイブリッドＳＴＭ／ＡＴＭ付加削除マルチプレクサに関する構造が開示される。開示される構造は、ネットワーク要素のための相互接続システムを有し、少なくとも１つの回線装置スロットと、切替構造スロットと、２以上のサービス装置スロットを有する。回線装置スロットは、第１スター(star)接続形態において、切替構造スロットおよびサービス装置スロットにハブとして接続される。切替構造スロットは、第２スター接続形態において、回線装置スロットおよびサービス装置スロットにハブ(hub)として接続される。好適実施例において、切替構造スロットおよびサービス装置スロットは、同一のスロットより成り、装置の柔軟な構成を許容する。非ＳＴＭ切替を提供する形態に対処するため、切り替え構造スロットは、非ＳＴＭ切替構造を含む切替構造装置を受けるように動作可能である。
【００２２】
図示の実施例では、相互接続システムにおいて制御装置スロットが設けられ、ハブとして、回線装置スロット、切替構造スロットおよびサービス装置スロットに結合され、第３スター相互接続形態を形成する。各スター相互接続形態は、例えば、その形態におけるハブと他のそれぞれのスロットとの間の専用の１対１(point to point)接続より成る。１対１接続は、低電圧差動信号（ＬＶＤＳ）のような低電圧の相補的な信号機構を利用して高速化を図る一方、電磁障害（ＥＭＩ）を抑制する。各自の冗長スター形態だけでなく、冗長回線装置および切替構造スロットが設けられ、回線装置および切替構造装置が「アクティブ／待ち受け」の対に構成されることを許容し、より多くのシステム有用性およびロバスト性(robustness)を支援する。
【００２３】
回線装置スロット内に設けることが可能な回線装置が開示される。開示される回線装置は、ＳＯＮＥＴリングに対する光学インターフェースだけでなく、ＳＴＭ切替構造をも有する。回線装置モジュールは、更に、第１スター接続形態において、ＳＴＭ切替構造を１対１形式でインターフェースに結合する２以上のサービス装置インターフェースを有し、回線装置とサービス装置スロットに設けられたサービス装置との間でＳＯＮＥＴフレーム内に含まれる情報通信を許容する。開示される回線装置は、更に、回線装置と切替構造スロット内に設けられたＡＴＭ切替構造装置との間でＡＴＭセルを通信する少なくとも１つのＡＴＭインターフェースを有する。開示される回線装置は、ＳＴＭに関連する装置の「サービス影響」(service affecting)機能として言及されるものを提供する。ＳＴＭサービス影響機能は、装置を介してＳＴＭ通信の連続した動作を維持するために必要な機能である。したがって、障害復帰および回避ＳＴＭサービス割り込みを提供するため、装置は、回線装置のアクティブ／待ち受けの対を利用すると有利に構成される。
【００２４】
切替構造スロット内にインストールされることが可能なＡＴＭ切替構造装置が開示される。開示されるＡＴＭ切替構造装置は、第２スター接続形態において１対１形式で接続される２以上のサービス装置インターフェースを有する。装置の動作中に、ＡＴＭセルは、サービス装置スロット内のサービス装置と第２スター相互接続形態を通じた切替構造装置との間でＡＴＭセル・ストリーム・フォーマットで通信される。開示されるＡＴＭ切替構造装置は、ＡＴＭに関連する装置の「サービス影響」機能として言及されるものを提供する。ＡＴＭサービス影響機能は、装置を介してＡＴＭ通信の連続した動作を維持するために必要な機能である。したがって、障害復帰および回避ＡＴＭサービス割り込みを提供するため、装置は、ＡＴＭ切替構造装置のアクティブ／待ち受けの対を利用すると有利に構成される。
【００２５】
制御装置スロット内にインストールされることが可能な管理および制御装置（ＭＣＵ）が開示される。開示されるＭＣＵは、第３スター相互接続形態を通じてＳＯＮＥＴオーバーヘッド情報を通信する。ＭＣＵは更に、第３スター相互接続形態を通じて、実行可能なソフトウエア・イメージを、ネットワーク要素内にインストールされたサービス装置にダウンロードするように動作する。ＭＣＵは、装置の「非サービス影響」機能として言及されるものを提供する。
【００２６】
ネットワーク要素に対するサービス装置も開示され、ネットワーク要素内で第１スター相互接続形態で接続する第１バックプレーン・インターフェースを包含する。第１スター相互接続形態に対する第１バックプレーン・インターフェースは、ＳＴＭ切替構造に対するＳＴＭフレームの転送を許容する。サービス装置は、第２スター相互接続形態で接続する第２バックプレーン・インターフェースを包含する。第２スター相互接続形態に対する第２バックプレーン・インターフェースは、ＡＴＭ切替構造に対するＡＴＭセルの転送を許容する。好適実施例では、サービス装置は、ネットワーク要素内のＭＣＵと通信するために、更に第３スター相互接続形態で接続する第３バックプレーン・インターフェースを含む。
【００２７】
このようにして、ＳＯＮＥＴ付加削除マルチプレクサの機能をＡＴＭ切替の機能と結合させた通信装置が提供される。開示される装置は、ＳＴＭのみ、ＡＴＭのみ又はハイブリッドＡＴＭ／ＳＴＭの動作を含む多数の形態を支援する。さらに、開示される装置は、顧客の要請が時とともに変化するにつれて機能を付加又は修正し得るように、柔軟であってスケール・メリットもあるものである。有利なことに、開示されるシステムは、低電圧差動信号（ＬＶＤＳ）のような低電圧で相補的な信号機構を応用し、スター形態において、高速な直列１対１リンクを提供する。直列１対１リンクの利用は、障害分離性を支援する。なぜなら、単独のハブのない装置の障害は、そのスターのハブへの他の装置の接続に影響しないからである。したがって、ハブのない装置の置換は、そのスター内の他の動作を妨害することなしに行うことが可能である。開示されるシステムは、回線装置およびＡＴＭ切替構造装置のアクティブ／待ち受け装置の対に関して接続を提供することによって、回線装置およびＡＴＭ切替構造装置のようなハブ装置における障害保護を支援する。さらに、多機能サービス装置スロットを利用することによって、これはＡＴＭ切替構造装置スロットとして供給することも可能であり、開示されるシステムは、最少量のスペースで様々な形態を広く支援する。
【００２８】
［発明の詳細な説明］
本発明は、各図面とともに以下の発明の詳細な説明を参照することによって一層理解されるであろう。
【００２９】
ＳＯＮＥＴ付加削除マルチプレクサ（ＡＤＭ）の機能にＡＴＭ切替の機能を都合よく効率的に結合するネットワーク要素（ＮＥ）アーキテクチャが開示される。図１に示されているように、開示されるネットワーク要素１０は、バックプレーンと呼ばれる相互接続システムを介して相互接続される一組のハードウエア「装置」として物理的に具現化することが可能である。例えばこの装置は、回線装置（ＬＵ）３０と、管理および制御装置（ＭＣＵ）３２と、ＡＴＭ切替構造装置（ＡＴＭＵ）３４と、サービス装置（ＳＵ）３６を含む。ＡＴＭＵ３４は、次のような機能に関連したＡＴＭセル・リレーを提供し：それらは、ＶＰ，ＶＣ切替，区分化および再構成化，信号伝送，配信，コール制御，トラフィック管理，および動作認証管理準備(OAMP: Operations Administration Management and Provisioning)である。これに関して、ＡＴＭＵは特に、アドレス翻訳，ネットワーク・インターフェース（ＵＮＩ）信号化のためのユーザに対するアプリケーション・プログラム・インターフェース（ＡＰＩ），暫定ローカル管理インターフェース（ＩＬＭＩ）サーバ，ネットワーク・インターフェース（ＵＮＩ／ＮＮＩ）信号スタックに対する完全ＩＬＭＩおよびユーザ・ネットワーク・インターフェース／ネットワーク，配信用の私的ノード間インターフェース（ＰＮＮＩ）サーバ，および接続承認を提供する。他の実施例において、そのようなＡＴＭ機能は、次のような２つの別個の装置にわたって分割することが可能である：すなわち、主要なＡＴＭ切替構造を含むＡＴＭ切替装置（ＡＴＭＳＵ）および他のＡＴＭ機能を提供するＡＴＭプロセッサ装置（ＡＴＭＰＲＵ）である。
【００３０】
他の実施例において、インターネット・プロトコル（ＩＰ）切替構造装置は、ＡＴＭ切替構造装置の１つと置換され得る。ＩＰ切替構造装置は、ＩＰ切替構造と言及されるものを利用して、ＴＣＰ／ＩＰプロトコル・スタックのＩＰレイヤにおいて、切替を実行する（「ルーティング(routing)」としても知られている。）。ＩＰ切替構造は、上述したようなＡＴＭ機能とともに、ＡＴＭ切替構造をも提供する。
【００３１】
ネットワーク要素１０は、（１）回線側１５においてＳＯＮＥＴ回線インターフェース、（２）回線側１５またはサービス側２０の何れかからＡＴＭ切替構造装置３４へのＡＴＭトラフィックの接続、（３）回線側１５またはサービス側２０の何れかから回線装置３０内のＳＴＳ／ＶＴ切替構造装置へのＳＴＭトラフィックの接続、（４）特定のサービス装置３６を通じたサービス側３０における様々なサービス・インターフェースを提供する。ＡＴＭ切替構造装置３４は、ＡＴＭセル・リレーに関する動作を実行する。これらは例えば、ＶＰおよびＶＣ切替、信号化、配信、コール制御およびトラフィック管理を含む。
【００３２】
回線装置３０は、ＯＣ−３，ＯＣ−１２のような様々なＳＯＮＥＴ光媒体回線インターフェースその他の適切な光インターフェースを支援する。回線装置は、様々なサービス装置３６に加えて、回線側１５上のＳＯＮＥＴリングからＡＴＭ切替構造装置３４に対するインターフェースを提供する。回線装置は、ＳＴＳおよびＶＴレベル両者においてＳＴＭ切替を実行することが可能なＳＴＭ切替構造３９も含む。ＡＴＭ切替構造装置３４の具体例は、サービス装置３６に加えて回線装置３０への接続を提供するモジュールを含み、これはＡＴＭ切替構造４１も含む。
【００３３】
サービス装置３６は、サービス側２０に対して様々なテレコミュニケーションまたはデータ通信インターフェースを支援する例えば次のようなモジュールを含む：ＤＳ−１，ＤＳ−３，トークン・リング，ＦＤＤＩ（ファイバ配信データ・インターフェース），１０ベースＴ，１００ベースＴ，１０ベースＦ，又は１００ベースＦイーサーネット，ＥＣ−１（電気的キャリア１，ＳＴＳ−１電気またはＳＴＳ−１／ＥＣ−１とも呼ばれる），ＯＣ−３，ＯＣ−１２その他の適切なサービス。サービス装置３６は、回線装置３０内に含まれるＳＴＭ切替構造３９だけでなく、ネットワーク要素のＡＴＭ切替構造装置３４にインストールされたＡＴＭ切替構造４１と通信することが可能である。したがって、ネットワーク要素１０に関するサービス装置３６は、３つの分類：ＳＴＭ，ＡＴＭおよびＳＴＭ／ＡＴＭに分けることが可能なネットワーク要素内のインターフェースを提供する。例えば、ＳＴＭサービス装置３６ａは、サービス側２０から受信したデータを、回線装置３０に転送されるＳＴＳフレームに定式化（フォーマット）する一方、ＡＴＭサービス装置３６ｃは、サービス側２０から受信したデータを、ＡＴＭ切替構造装置３４に転送されるＡＴＭセル・ストリームに定式化する。各サービス装置３６は、ＡＴＭおよびＳＴＭサービス両者に接続するので、単独のＳＴＭ／ＡＴＭサービス装置３６ｂは、データを選択的に通信することによってＡＴＭおよびＳＴＭ切替サービスを同時に使用し、そのデータは、回線装置３０および／またはＡＴＭ切替構造装置３４からのものである。
【００３４】
管理および制御装置３２は、マイクロプロセッサ・バス３７に結合されたマイクロプロセッサ３３を利用するサブシステムを有する。図示のＭＣＵ３２は、「直列化ハードバス」(serialized hardbus)として言及されるものを利用して、ネットワーク要素１０に関する基本制御インフラストラクチャを提供する。ネットワーク要素１０の動作中に、直列化ハードバスの要素は、並列バス通信プロトコルを、ＭＣＵ３２とネットワーク要素１０内の他の装置との間のマスタ／スレーブ直列化通信に変換する。直列化ハードバス・マスタ論理装置３５は、ＭＣＵのマイクロプロセッサ・バス３７に結合され、制御・状態レジスタおよび／またはネットワーク要素における他の装置のメモリ位置を、マイクロプロセッサ・メモリ・マップにマッピングする。ＭＣＵ３２によって管理される装置１０内の装置は、直列化ハードバス終端論理を含む。直列化ハードバスは、そこで生じた又は他の装置によって検出されマイクロプロセッサ３３に割り込むことによって所定の自主的な事象および／または警報の通知を提供する。
【００３５】
直列化ハードバスに加えて、ＭＣＵ３２は、データ通信チャネル（ＤＣＣ）およびオーダーライト情報のような保守通信を支援するために、各回線装置３０およびサービス装置３６からＳＯＮＥＴオーバーヘッド・リンクを使用する。ＭＣＵ３２は更に、ＤＣＣおよびオーダーライト処理機能のような様々な管理および制御能力を有し、これは、ハードウエアおよびソフトウエアの組み合わせを含み、受信した保守情報を処理するために使用される。
【００３６】
図２は、開示される相互接続システムに関するスロット配置４０を示す。図２のスロット配置は、いくつかの異なる種類のスロットを含み、特に、回線装置スロット４２、管理および制御スロット４４、およびサービス装置スロット４６を含む。サービス装置スロット４６は、ＡＴＭ切替構造スロットとして使用され得る２つのスロット４８を含む。スロット４８は、従って切り替え構造スロットまたはＡＴＭ切替構造スロットとも言及される。図２に示されるスロットは、図１において説明したような対応する形式のハードウエア装置を受け入れるために動作可能である。例えば、回線装置スロット４２は回線装置３０を受けるために動作可能であり、サービス装置スロット４６はサービス装置３６を受けるために動作可能であり、ＡＴＭ切替構造装置スロット４８はＡＴＭ切替構造装置３４またはサービス装置３６を受けるために動作可能であり、ＭＣＵスロット４４はＭＣＵ３２を受けるために動作可能である。
【００３７】
図３は、開示される相互接続システムの多数のスター接続形態を示す。図３に示されているように、多数の１対１接続５０が、ハブに関して管理および制御装置スロット４４、回線装置スロット４２およびＡＴＭ切替装置スロット４８を有するスター形態を形成する。好適実施例にあっては、１対１接続５０は、低電圧作動信号（ＬＶＤＳ）のような高速化用の低電圧の相補的信号技術を利用して実現される。さらに、１対１接続５０は、各自のサービス装置スロット４６内でサービス装置なしに、バックプレーンにおいて終端される。したがって、サービス装置スロット４６のうち空のものに関して何らの物理的な終端化を要しない。
【００３８】
図３において、および図２に示されるように、２つのサービス装置スロット４６は、ＡＴＭ切替構造スロット４８と同一である。したがって、ＡＴＭ切替構造スロット４８を利用してＡＴＭ切替構造装置を接続する場合には、これら同じスロットは、サービス装置をインストールするために同時に使用することはできない。しかし、図２および図３に示されるように、これら２つの「複数機能(multifunction)」スロットを交互に使用して、ＡＴＭ切替構造装置が必要でない形態における装置にサービス装置を接続することができる。
【００３９】
より具体的には、好適実施例において、各回線装置スロット４２は、そこから発する２つのスター形態を有する。スターＳＴＭデータ経路は、ＳＴＭ形式のデータを各サービス装置スロット４６と通信する。各回線装置スロット４２から発する第２のスターは、参照周波数を搬送する同期スターおよびサービス装置スロット４６に対するフレーム調整パルス（ＦＰ）であり、これは各サービス装置および回線装置内のＳＴＭ切替構造の間のＳＴＭ通信を同期させるためである。拡張された同期モジュール（ＥＳＭ）は、サービス装置スロット４６から抽出されたクロック、又は装置内の更なる相互接続からのＢＩＴＳクロックを受信および配信するために提供され得る。例えばＥＳＭは、図示された回線装置の代替的に強化された形式のものに電気的および機械的に結合されたサブボード・モジュールで実現される。
【００４０】
ＳＴＭデータ経路および同期相互接続スターに加えて、私的(private)データ経路５２が、回線装置スロット４２のそれぞれにインストールされているアクティブおよび待ち受け回線装置間でＳＴＭデータを通信するために提供される。私的データ経路５２は、所定の条件下において要求される回線装置間の経路の通過を支援する。
【００４１】
さらに、図３の実施例では、回線装置スロット４２は、ＡＴＭ切替構造スロット４８の各々に対する接続データ経路５４を夫々有する。このインターフェースは、ＡＴＭ切替構造スロット４８および回線装置スロット４２の間のＡＴＭセル・ストリーム・トラフィックを支援する。装置の動作中に、両回線装置スロット４２（アクティブおよび待ち受け）からのＡＴＭトラフィックは、ＡＴＭ切替構造スロット４８の各々に転送される。したがって、装置に関し、回線装置スロット４２およびＡＴＭ切替構造スロット４８における装置の障害保護は、装置毎に独立に提供される。
【００４２】
さらに、図３の実施例において、ＭＣＵスロット４４は、そこから２つのスター相互接続形態を有する。第１に、ＭＣＵ制御スターは、ＭＣＵと装置内の他の装置のそれぞれとの間で直列化ハードバスを支援するために提供される。第２に、ＳＯＮＥＴオーバーヘッド・スターは、ＭＣＵと装置内の他のユニットとの間でＤＣＣおよびオーダーライトのようなＳＯＮＥＴオーバーヘッド情報の通信を支援し、そればかりでなく、そのセクションにおける他の情報、回線、またはＳＯＮＥＴ信号の経路オーバーヘッド部分の通信も支援する。ＳＯＮＥＴオーバーヘッドスターは、ＭＣＵスロット４４を、１対１接続５０の各自の１つを介して装置内のスロットに互いに接続し、そして、ＭＣＵと装置内の任意の他のユニットとの間のＳＯＮＥＴオーバーヘッドの通信をイネーブルし、そのユニットにはサービス装置スロット４６でインストールされたサービス装置が含まれる。ＭＣＵスロット４４は、更に、ＡＴＭ切替構造スロット４８を利用してソフトウエア・イメージ・ダウンロード相互接続を提供し、例えばハイレベル・データ・リンク制御（ＨＤＬＣ）プロトコルを利用してＡＴＭ切替構造スロット４８およびＭＣＵの間でソフトウエア実行可能なイメージ・データの通信を促進する。そのようなソフトウエア実行可能なイメージ・データは、更に、直列化ハードバスを介してサービス装置スロットにインストールされているサービス装置の各々に対してＭＣＵから通信を行うことが可能である。
【００４３】
ＡＴＭ切替構造スロット４８は、自身から他の総てのサービス装置スロットに発するデータ経路スターを有する。これらのＡＴＭデータ経路スターは、任意の他のスター形態から独立に他のサービス装置スロット４６に配信されるので、ＡＴＭの特性を付加するコストは、装置によって提供される他の機能性に関するコストと独立である。開示される相互接続システムは、データ経路接続５４を介して、ＡＴＭ切替構造スロット４８の１つに接続されるアクティブなＡＴＭ切替構造装置内で、ＡＴＭ ＶＰ経路切替を支援する。ＡＴＭ切替構造スロット４８の各々と、回線装置スロット４２両者との間のデータ経路接続５４は、切替構造スロット４８のＡＴＭ切替構造装置内のＡＴＭ切替構造の両者において現在の切替状態のメンテナンスをイネーブルする。私的データ経路５２を通じた回線装置間でその経路を介するパスが独立に搬送されるＳＯＮＥＴ単方向経路切替リング(UPSR: Unidirectional Path Switched Ring)に関する装置で提供される支援内容とは異なり、経路を介するＶＰパスは、アクティブなＡＴＭ切替構造装置に対して内側である。したがって、各ＡＴＭ切替構造スロット４８は、各回線装置へのおよび各回線装置からの完全なＡＴＭ帯域を支援する。
【００４４】
さらに、ＡＴＭ切替構造スロット４８は、２つのサービス装置スロット４８に隣接する２つのサービス装置スロット４６に伸びるＡＴＭ制御バスに結合し、そのスロット４６は、図２のＳＵ０９およびＳＵ１０のラベルの付されたサービス装置スロットのようなものである。このバスは、ＡＴＭ切替構造装置の機能を別個のＡＴＭ切替装置およびＡＴＭプロセッサ装置モジュールへの分割をイネーブルする。このような分割は、ＡＴＭ切替構造装置に関して２ではなく４スロット占有することによって、ＡＴＭ機能に関するモジュール数および電力割り当てを２重化することを許容する。
【００４５】
保護サービスに関し、サービス装置スロット４６は、対（ペア）で割り当てられ、冗長サービス装置の動作を支援する。しかしながら、サービス装置スロット４６の各１つは、回線装置（回線装置スロット４２）においてＡＴＭ切替構造装置（ＡＴＭ切替構造スロット４８において）およびＳＴＭ切替構造への独立した接続を有する。これは、ＳＴＭ形態において１２までの異なる保護されていないサービス装置を同時に支援することを可能にし、ＳＴＭ／ＳＴＭ形態では１０の異なる非保護サービス装置である。選択された１対のサービス装置スロット４６の間で配置可能なバックプレーン私的接続５１が提供され、ＡＴＭ切替構造スロット４８内のＡＴＭ切替構造装置のアクティブ待ち受けペアだけでなく、アクティブ／待ち受けサービス装置のペアをも支援する。
【００４６】
図４ないし図６は、ここに開示する構造を利用して得られるさまざまなシステム形態を図示する。開示されるネットワーク要素は、利用される装置に依存して、図４に示されるようなＳＴＭシステムとして、図５に示されるようなＡＴＭシステムとして、または図６に示されるようなＳＴＭ／ＡＴＭハイブリッド・システムとして構成することが可能である。
【００４７】
図４−６の形態例は、以下のハードウエア要素を含む：
１）回線装置（ＬＵ）６０ａおよび６９ｂであって、これはアクティブ／待ち受けの対として動作し、各々は例えばＯＣ−１２接続を介してＳＯＮＥＴリングを終端させる。
【００４８】
２）多数のサービス装置（ＳＵ）であって、以下の具体例によって説明される。
【００４９】
ＳＴＭサービス装置６４であって、これは装置によって提供されるＳＴＭサービスを各自のＳＴＭサービス・インターフェースにマッピングする。同様に、ＡＴＭ限定(subtending)リング・サービス装置８０ｅおよび８０ｆは、ＡＴＭセルを搬送するＳＯＮＥＴリングに対するサービス側インターフェースを提供する。ＳＴＭ／ＡＴＭ限定リング・サービス装置９０ａおよび９０ｂは、ＳＴＭおよびＡＴＭトラフィック両者を搬送するＳＯＮＥＴリングに対するサービス側インターフェースを提供する。
【００５０】
サービス装置９０ａおよび９０ｂは、「ハイブリッド・サービス装置」とも言及されるのは、それらが各自のサービス・インターフェースに対してＳＴＭおよびＡＴＭ両者を提供するからである。ハイブリッド・サービス装置は、３つのインターフェースを含む：（ＳＴＭ切替構造に対する）ＳＴＭ内部インターフェース，（ＡＴＭ切替構造に対する）ＡＴＭ内部インターフェースおよびサービス・インターフェースである。ハイブリッド・サービス装置の動作時において、パケットまたはセルのようなデータ単位は、それらが受信されたインターフェースから他のいずれかのインターフェースへ転送される。そのような転送は、１またはそれ以上の特定用途集積回路（ＡＳＩＣ）および／またはマイクロプロセッサを基礎とするサブシステムによって実行することが可能である。例えば、他の実施例においては、イーサーネット・ハイブリッド・サービス装置が提供される。イーサーネット・ハイブリッド・サービス装置では、イーサーネット・フレームで搬送されるデータ単位は、イーサーネット・サービス・インターフェースで受信され、各受信したイーサーネット・フレームのヘッダ内に含まれるアドレスのような情報に基づいて、ＳＴＭまたはＡＴＭインターフェースの何れかに選択的に転送される。同様に、ＡＴＭまたはＳＴＭ内部インターフェースで受信された各データ単位は、各データ単位内に含まれる情報または個々の信号の用意するものに応答して、他の内部インターフェースへ又はイーサーネット・サービス・インターフェースの何れかへ転送される。ハイブリッド・サービス装置は、装置に対する任意の適切な外部サービス・インターフェースを含み、限定するわけではないが、イーサーネットまたはＡＴＭのようなデータ通信ネットワーク，またはディジタル・マルチプレクス階層（ＤＭＨ）またはＳＯＮＥＴのような従来のテレコミュニケーション・システムを含む。
【００５１】
ＡＴＭインターワーク・サービス装置８０ａ，８０ｃ，８０ｄであって、これらは従来のデータコム（例えば１０／１００ベースＴ）またはテレコム（例えばＯＣ−３またはＤＳ−１）サービス・インターフェースをＡＴＭプロトコルに適合させる。
【００５２】
本来の(native)ＡＴＭサービス装置８０ｂであって、これは、例えばＯＣ−３に基づくセル・リレー接続のようなＡＴＭサービス・インターフェースに対する装置によって供給されるＡＴＭサービスのためのインターフェースを提供する。
【００５３】
３）ＡＴＭ切替構造装置（ＡＴＭＵ）７０ａおよび７０ｂであって、これらは、アクティブ／待ち受けの対をなし、これらはＡＴＭ ＶＰ／ＶＣ切替およびＡＴＭセル・リレーに関する他の機能例えば信号化、配信、コール制御およびトラフィック管理のようなものを取り扱う。
【００５４】
４）管理および制御装置（ＭＣＵ）６２であって、これはネットワーク要素１０内の装置の管理および制御を行う。この装置は、装置に対する認証インターフェースのすべてを提供し、ＳＯＮＥＴオーバーヘッド・バイト全体を処理する。
【００５５】
図４のＳＴＭシステムは、２つのＬＵ６０ａ，６０ｂと、ＭＣＵ６２と、いくつかのＳＴＭサービス装置６４ａ−６４ｅを含む。サービス装置６４ａ，６４ｂは、ＳＯＮＥＴ ＤＳ−１サービス・インターフェースを支援するアクティブ／待ち受けの対であり、サービス装置６４ｃ，６４ｄはＳＯＮＥＴ ＤＳ−３サービス・インターフェースを支援するアクティブ／待ち受けの対であり、サービス装置６４ｅはＳＯＮＥＴ ＯＣ−３サービス・インターフェースを支援する。回線装置６０ａ，６０ｂは、ＯＣ−１２を介してＳＯＮＥＴリング６１に結合する。図４に示す実施例の動作時において、リング６１と、１対１ＳＴＳ−３直列リンク６６のそれぞれを通じてサービス装置６４のアクティブなものとの間において、回線装置６０のアクティブなものにおけるＳＴＭ切替構造によって、ＳＴＭ信号が配信される。
【００５６】
図５は、開示されるネットワーク要素のＡＴＭ形態を示し、２つのＬＵ６０ａ，６０ｂと、ＡＴＭＵ７０ａ，７０ｂと、 ＭＣＵ６２と、ＡＴＭサービス装置８０ａないし８０ｆを含む。ＡＴＭインターワーク・サービス装置８０ａは、１０／１００ベースＴ ＬＡＮに対するサービス・インターフェースを含み、本来のＡＴＭサービス装置８０ｂは、ＯＣ−３に基づくセル・リレー接続に対するサービス・インターフェースを含み、ＡＴＭインターワーク・サービス装置８０ｃ，８０ｄの組は、ＤＳ−１フレーム・リレー接続に対するサービス・インターフェースを含む。図５におけるサービス装置は、ＡＴＭＵ７０ａ，７０ｂのアクティブ／待ち受けの対を介して、ＯＣ−１２ ＬＵ６０ａ，６０ｂの対に接続される。サービス装置８０ｃ，８０ｄは、アクティブ／待ち受けの対として構成される。ＡＴＭ限定リング・サービス装置８０ｅ，８０ｆは、ＡＴＭセルを搬送するＳＯＮＥＴリングに対するサービス側インターフェースを提供する。
【００５７】
図５に示される実施例の動作において、ＳＯＮＥＴリング６１内のＳＴＳ信号を通じて搬送されるＡＴＭセルは、ＡＴＭ切替構造装置７０ａ，７０ｂ内のＡＴＭ切替構造の各々へのＳＴＳ−１２データ経路接続を通じて、回線装置６０ａ−６０ｂによって配信される。ＡＴＭ切替構造装置７０ａ，７０ｂは、ＡＴＭセルに対して、セル・ヘッダ内のＶＰＩ／ＶＣＩ値に基づいて、ＡＴＭ切替構造を介して確立されるＡＴＭ仮想接続によって指示されるような適切な目的サービス装置を管理する。
【００５８】
開示されるネットワーク要素のハイブリッドＳＴＭ／ＡＴＭ形態が図６に示される。図６において、リング６１からの封入されたＡＴＭセルを含むＳＴＳ信号は、回線装置６０ａ−６０ｂによってＡＴＭ切替構造装置７０ａ−７０ｂに配信される。装置のインターフェースを介して通過するように用意されたリング８１からのＳＴＳ信号は、回線装置６０ａ−６０ｂにより、回線装置６０ａ−６０ｂに含まれるＳＴＭ切替構造を利用して適切なサービス装置へ配信される。サービス装置６４ａ−６４ｂは、ＳＴＭフレームを回線装置６４ａ−６４ｂと通信する一方、サービス装置８０ａ−８０ｂはＡＴＭセルをＡＴＭ切替構造装置７０ａ−７０ｂと通信する。サービス装置９０ａ−９０ｂはＡＴＭセルをＡＴＭ切替構造装置８０ａ−８０ｂと通信し、ＳＴＭフレームを回線装置６４ａ−６４ｂと通信する。
【００５９】
図７は、図示の回線装置１００の機能ブロック図である。回線装置１００は、開示されるネットワーク要素の回線側において、ＳＯＮＥＴリングに対する光インターフェースを提供する。回線装置１００は、光受信機１０４と、光送信機１０６と、ＡＴＭＵ低電圧差動信号（ＬＶＤＳ）受信機１０８と、ＡＴＭＵ送信機１１０と、ＳＴＭ切替構造ＡＳＩＣ１１４とに結合される信号配信ＡＳＩＣ１０２を含む。ＡＴＭＵ送信機１１０およびＡＴＭＵ受信機１０８は、例えばＬＶＤＳ装置を利用して示される。ＳＴＭ切替構造ＡＳＩＣ１１４は、サービス装置送信インターフェース１１６およびサービス装置受信インターフェース１１８を含む。
【００６０】
回線装置１００の動作時において、光受信機１０４は、例えばＳＴＳ−１２またはＳＴＳ−３信号をそれぞれ搬送するＳＯＮＥＴフォーマットのＯＣ−１２又はＯＣ−３光信号その他の適切なフォーマットの信号を受信する。光受信機１０４は、受信したＳＯＮＥＴ信号を反映する電気的クロック信号１２４およびデータ信号１２６を、信号配信ＡＳＩＣへ通す。信号配信ＡＳＩＣ１０２は、ＳＴＳフレームをＳＴＳ信号から抽出し、受信したフレームにおけるペイロードおよび仮想支流の開始を見出すためにポインタ割り込みを実行し、また、回線，セクションおよび経路オーバーヘッドのデータをも抽出する。抽出されたオーバーヘッド・データ１２８は、信号配信ＡＳＩＣによって、更なる処理のために管理および制御装置（ＭＣＵ）に送信される。
【００６１】
ＭＣＵによって回線装置１００に与えられる供給情報に従って、受信したＳＴＳ信号における信号は、ＡＴＭまたはＳＴＭトラフィックの何れかを搬送するものとして回線装置１００により解釈される。ＡＴＭトラフィックとして供給されたＳＴＳ−１信号は、回線装置１００によって処理され、セル描写(delineation)およびＳＴＳチャネル同一確認のＡＴＭ送信集合（ＴＣ）レイヤ機能を実行する。結果のＡＴＭセルは、セル・ストリームにフォーマットされ、送信機１１０を介して、アクティブおよび待ち受けＡＴＭ切替構造装置に伝送される。
【００６２】
回線装置１００によって受信されＳＴＭトラフィックを搬送するＳＴＳ信号は、接続１３０を介してＳＴＭ切替構造ＡＳＩＣ１１４へ信号配信ＡＳＩＣ１０２によって送信され、ＳＴＳ／ＶＴグルーミング(grooming)および相互接続が行われる。切替構造ＡＳＩＣ１１４は、更に、アクティブ／待ち受けの対の内「パートナー」(partner)となる回線装置の信号配信ＡＳＩＣからＳＴＭトラフィックを受信するために接続１３２を介して結合される。同様に、信号配信ＡＳＩＣ１０２の出力接続１３４は、ＳＴＭトラフィックをパートナー回線装置の切替構造に通す為に使用される。
【００６３】
切替構造ＡＳＩＣ１１４は、ＳＴＭトラフィックを、２接続１３０，１３２のうち一方を介して装置の回線側から受信し、例えば各々は、サービス装置受信インターフェース１１８を介してサービス側から完全ＳＴＳ−１２帯域を提供する。切替構造ＡＳＩＣ１１４は、出力１３５（ＳＴＳ−１２）またはサービス装置送信インターフェース（ＳＴＳ−３）１１６の１つを介してＳＴＭ信号を出力する。
【００６４】
更に、図７に示されるような改選装置１００の動作において、切替構造ＡＳＩＣ１１４は、信号配信ＡＳＩＣ１０２によって供給され、いくらかの上書きオーバーヘッド・バイト数において切替構造ＡＳＩＣ１１４に通過した経路パフォーマンス情報に応答して、一方向経路切替リング(UPSR: Unidirectional Path Switched Ring)経路選択を実行する。これは、個々のＳＴＳまたはＶＴ信号に関して、どの接続１３０，１３２が、装置のサービス側において落とされる経路であるべきかを決定するためである。２つの利用可能な経路から最高品質の経路を決定するために、切替構造ＡＳＩＣ１１４は、経路パフォーマンス基準に応答してこの選択を行う。切替構造ＡＳＩＣ１１４は、落とされる各経路に関し、ＳＴＳ−１またはＶＴ１．５レベルでこの選択を装置のサービス側に対して実行する。
【００６５】
回線装置１００は、ＭＣＵの障害時に使用される形態情報を格納するバックアップ・メモリ１４１を含む。バックアップ・メモリ１４１の内容は、不調の装置を置換するためにインストールされる新たなＭＣＵによって使用される。物理的な一覧ＥＥＰＲＯＭ１４２を利用して、装置のシリアル番号、ハードウエア修正番号およびソフトウエア改定番号のような情報を格納する。直列バス終端部１４３は、ＭＣＵとの通信に関し、装置を直列ハードバスに接続するために動作し、ＬＥＤ１４４は装置の状態の視覚的な指標を提供する。
【００６６】
回線装置１００は更に、協同してＳＴＭ同期クロックを回線装置および装置内の他のユニットへ供給する拡張同期モジュール（ＥＳＭ）１２０を含む様々なクロック関連要素を含む。特に、同期スイッチ制御論理１４６の出力によってタイミング参照スイッチ１４５が制御される。同期スイッチ制御論理１４６への多数の入力１４７は、ＥＳＭ１２０の存否、アクティブ／待ち受けパートナー回線装置の存否、回線側におけるＳＯＮＥＴ信号がローカル又はパートナー回線装置の一方に存在するか否かの指標を提供する。
【００６７】
タイミング参照スイッチ１４５への入力１４８は、回線装置上のクロック・ソースによって生成されたＳＯＮＥＴ最小クロック（ＳＭＣ）１４９と、信号配信ＡＳＩＣ１０２からのローカル回線参照クロックとを含み、それは回線側ＳＯＮＥＴリングから導出される。ＳＭＣおよび回線参照信号は、パートナー回線装置からタイミング参照スイッチ１４５に供給される。ＥＳＭ娘ボード(daughter board)が存在する場合、ＥＳＭからの参照信号が常に選択され、タイミング参照スイッチ１４５を介して通過する。
【００６８】
タイミング参照スイッチ１４５の出力は、分配位相ロック・ループ１５１に伝送され、任意の瞬時遷移を平滑化し、選択したタイミング参照をより高い分配周波数に変換して装置内の他のユニットに伝送し、フレーム・パルス生成論理１５３にも伝送する。フレーム・パルス生成論理１５３は、分配周波数からフレーム・パルスを導出し、そのフレーム・パルスを装置内の他のユニットへ伝送し、パートナー回線装置のフレーム・パルス生成器にも伝送する。分配周波数は、ボード・クロック論理１５５によっても受信され、更なる周波数変換のために位相ロック・ループ１５７，１５９に伝送され、信号配信ＡＳＩＣ１０２および切替構造ＡＳＩＣ１１４の論理回路におけるＡＲＭおよびＳＴＭプロトコルを支援するために必要な周波数が得られる。
【００６９】
図８は、図７の回線装置１００内でのＳＴＭおよびＡＴＭ上りデータ経路において実行される動作を例示するブロック図である。上りＳＯＮＥＴ信号は、まず、光―電気変換回路１５０によって光信号から電気信号（例えばＯＣ−１２からＳＴＳ−１２）に変換される。回路１５０の出力は、第１機能ブロック１５２におけるＳＴＭおよびＶＴポインタ処理だけでなく、区分化、回線・経路オーバーヘッド抽出も実行する信号配信ＡＳＩＣ１０２へ伝送される。供給情報に応答して、機能ブロック１５２は、受信したＳＯＮＥＴ信号内に含まれるＡＴＭおよびＳＴＭトラフィックを分離する。機能ブロック１５２の第１出力は、受信したＳＯＮＥＴ信号から抽出したＡＴＭトラフィック１５４であり、これは信号配信ＡＳＩＣ１０２内の第２機能ブロック１５６に伝送される。機能ブロック１５２の第２出力は、受信したＳＯＮＥＴ信号から抽出したＳＴＭトラフィック１５８であり、これは、パートナー回線装置のＳＴＭ切替構造およびローカル切替構造ＡＳＩＣ１１４に伝送される。機能ブロック１５２の第３出力は、ＭＣＵに伝送される抽出されたＳＯＮＥＴオーバーヘッド情報１２８である。
【００７０】
信号配信ＡＳＩＣ１０２は、ＡＴＭ切替構造装置だけでなく、切替構造ＡＳＩＣ１１４にも経路選択制御情報を提供する。そのような情報は、信号配信ＡＳＩＣ１０２による入射経路特性の監視を反映し、例えば、ビット・エラー監視、ＡＩＳ（警報指示信号）監視、警報検出、および／または経路レベル監視を介するものがある。切替構造ＡＳＩＣ１１４に提供される経路選択情報は、ＳＴＳ信号またはＶＴレベルにおけるものである。ＳＴＳレベルの経路選択情報は、ＳＴＳ信号内のＳＴＳ回線オーバーヘッド・バイトを通じて経路状態値を書き込むことによって供給される。状態値は、回線オーバーヘッド・バイトに関連する特定のＳＴＳ信号を受信するために、切替構造ＡＳＩＣ１１４に対してどの経路が使用されたかを反映する。回線オーバーヘッド・バイトは、信号配信ＡＳＩＣによって上書きされる。なぜなら、回線オーバーヘッドを以前に抽出しており、切替構造ＡＳＩＣ１１４へのその信号の転送に先立って、それをＭＣＵに送信しているからである。ＶＴ特定経路選択情報に関し、信号配信ＡＳＩＣ１０２は、経路状態情報を利用して対応するＶＴに関するＶＴポインタ・バイトの１つを上書きする。ＶＴポインタ・バイトは、信号配信ＡＳＩＣ１０２によって上書きされる。なぜなら、以前に（ＳＴＭフレームだけでなく）ＶＴポインタ処理が行われているからである。このように、ＳＴＭトラフィック１５８は、経路選択情報を、ローカルおよびパートナー回線装置の両者のＳＴＭ切替構造に搬送する。信号配信ＡＳＩＣ１０２は、ＳＴＭトラフィック１５８を、切替構造ＡＳＩＣ１１４による受信に先立ってパートナー回線装置の信号配信ＡＳＩＣから受信したＳＴＭトラフィック１３２に適合させる必要がある。そのような調整は、切替構造ＡＳＩＣ１１４によって受信されたＳＴＳ信号が、ＳＴＳ信号に関してフレーム調整され、ＶＴに関してフレーム調整およびＳＰＥ調整されることを保障する必要がある。
【００７１】
信号配信ＡＳＩＣ１０２によってアクティブまたは待ち受けＡＴＭ切替構造装置に提供される経路選択制御情報は、上述したような入射経路特性および利用可能性監視を同様に反映するものである。ＡＴＭ切替構造装置に関する経路選択制御情報は、信号配信ＡＳＩＣ１０２からの出力であり、ＡＴＭセル・ストリームを含む直列データ・ストリームの一部としてＡＴＭ切替構造装置の各々に送信されたものである。そのように供給された経路選択情報は、ＡＴＭ ＶＰ経路選択を実行するため、ＡＴＭ切替構造装置によって使用される。
【００７２】
信号配信ＡＳＩＣ１０２内の第２機能ブロック１５６は、ＡＴＭトラフィック１５４をＡＴＭセル・ストリームにフォーマットする。結果のセル・ストリームは、アクティブおよび待ち受けＡＴＭ切替構造装置への送信用に出力バッファ１６０に格納される。出力バッファ１６０が、図８の信号配信ＡＳＩＣ１０２内に例として示されているが、信号配信ＡＳＩＣ１０２の外部に設けることも可能である。
【００７３】
信号配信ＡＳＩＣ１０２からのＳＴＭトラフィック１５８は、切替構造ＡＩＳＣ１１４によって受信され、それが包含するＳＴＳ−１信号は、それらが搬送されるトラフィック形式に調整される。例えば、信号配信ＡＳＩＣからのＳＴＭトラフィック内のＶＴマップされたＳＴＳ−１信号は、２８のＶＴ−１６２に分断され、これらは２組の１４のＶＴに組織化される。１４のＶＴの各組は、ローカルＳＴＳ切替構造１６３および経路選択論理１６６によるパートナーＳＴＭ切替構造の両者によって、アクティブ／待ち受けサービス装置の対に対する以後の同報通信用に受信される。さらに、ローカルおよびパートナー信号配信ＡＳＩＣからのＳＴＭトラフィック内のＳＴＳ−１信号１６４は、例示目的のために、経路選択論理１６６に伝送されるものとして示されており、これもアクティブ／待ち受けサービス装置の対に対する以後の同報通信用のものである。
【００７４】
経路選択論理１６６は、アクティブおよび待ち受け回線装置両者の信号配信ＡＳＩＣ１０２によって供給される帯域内経路選択情報に応答して、ローカルＳＴＭ切替構造からの経路と、パートナー回線装置におけるＳＴＭ切替構造からの経路１３２との間で最良の受信経路を選択する。経路選択情報は、各特定のＳＴＳまたはＶＴ信号内の上書きオーバーヘッド・バイトに含まれる。経路選択論理１６６の出力は、適切なサービス装置へのＳＴＳ−３送信のために、マルチプレクサ１６７によって組み合わせられる。
【００７５】
図９は、図７に図示した回線装置１００内のＳＴＭおよびＡＴＭ下りデータ経路において実行される動作を示す機能ブロック図である。図９は、１つのＶＴマップされたＳＴＳ−１信号１９０と、１つのＤＳ−３マップされたＳＴＳ−１信号１９２と、１つのＡＴＭマップされたＳＴＳ−１信号１９４とを下りＳＴＳ−１２信号１９６に挿入するために用意された回線装置に関する下りデータ経路動作を示し、これは電気―光変換回路１７５によってＯＣ−１２に変換される。ＶＴマップされたＳＴＳ−１信号の２８のＶＴは、ＤＳ−１サービス装置１８４，１８６の２つの別々のアクティブ／待ち受け対により受信される。ＤＳ−３マップされたＳＴＳ−１のＤＳ−３ソースは、ＤＳ−３サービス装置のアクティブ／待ち受け対である。ＡＴＭマップされたＳＴＳ−１信号１９４は、装置内のアクティブ／待ち受けＡＴＭ切替構造装置から、セル・ストリーム１８１を介して回線装置１００によって受信される。
【００７６】
サービス装置１８４，１８６からの２８のＶＴは、ＳＴＳ切替構造１６３を介して経路選択論理１６６に進み、サービス装置から受信された各自のＶＴおよびＳＴＧＳ信号内に含まれる経路選択情報に基づいて、アクティブまたは待ち受けサービス装置の間で選択が実行される。図示の実施例では、サービス装置の各々は、信号配信ＡＳＩＣ１０２のような信号配信ＡＳＩＣを含み、経路特性および利用性監視に基づいて各ＶＴ又はＳＴＳ信号内に経路選択情報を埋め込む。
【００７７】
２８のＶＴは、その後マルチプレクサ１６９によって単独のＳＴＳ−１信号１９０にマルチプレクスされ、信号配信ＡＳＩＣ１０２に伝送される。ＤＳ−３マップされたＳＴＳ−１もＳＴＳ切替構造１６３を介して経路選択論理１６６内の経路セレクタへ進み、これはアクティブまたは待ち受けサービス装置のソースの間での選択のためである。
【００７８】
信号配信ＡＳＩＣ１０２内の受信バッファ１７８は、アクティブおよび待ち受けＡＴＭ切替構造装置から２つのＡＴＭセル・ストリーム１８１（ＡＴＭＵ−ＡおよびＡＴＭＵ−Ｓ）を受信する。受信バッファ１７８は、図９において信号配信ＡＳＩＣ１０２内に示されているが、信号配信ＡＳＩＣ１０２の外部に設けることも可能である。パリティ・ビットが各セル・ストリーム内に包含され、セル・ストリームを信号配信ＡＳＩＣ１０２に搬送する経路の品質を監視するために信号配信ＡＳＩＣ１０２によって使用される。経路品質情報に応じて、受信バッファ１７８から第１論理ブロック１８０へ伝送するために、セル・ストリーム１８１の１つが選択さる。論理ブロック１８０において、ＡＴＭ送信集合レイヤ機能が実行され、セル・ストリームが描写され、ＳＴＳ配信タグが剥奪される。結果のＡＴＭマップされたＳＴＳ−１信号１９４は、機能ブロック１８２によって処理され、他のＳＴＳ−１のもの１９０，１９２とともに回線側ＳＯＮＥＴリングにマルチプレクスされる。セクション、回線および経路オーバーヘッド情報が必要に応じて挿入され、結合されたトラフィックはＳＯＮＥＴリングで光伝送するために電気―光変換回路１７５へ伝送される。例えば、ＳＴＭトラフィック１９０，１９２は、ＳＴＭ切替構造を介して搬送される経路オーバーヘッド情報を含み、回線およびセクション・オーバーヘッドに対して信号配信ＡＳＩＣ１０２により挿入されることを要求する。ＡＴＭトラフィック１９４は、信号配信ＡＳＩＣ１０２により挿入されるために、経路、回線および信号オーバーヘッド・バイトを必要とする。
【００７９】
図１０において、回線装置に関する制御構造が図示される。図１０は、アドレス／データ・バスに結合される直列ハードバス終端器２００を示す。多数の多目的Ｉ／Ｏレジスタ２０８が更にアドレス／データ・バス２０２に結合され、直列ハードバス終端論理２００を介して直列ハードバスを通じたＭＣＵにアクセス可能になる。切替構造ＡＳＩＣ１１４内のアクセス可能なレジスタより成るメモリ・マップ２０６、および信号配信ＡＳＩＣ１０２内でアクセス可能なレジスタより成るメモリ・マップ２０４も、直列ハードバス終端論理２００によってＭＣＵに対してアクセス可能にされる。回線装置の動作において、ＭＣＵは直列ハードバスを介して回線装置に供給情報を提供する。供給情報は、信号配信ＡＳＩＣ１０２および切替構造ＡＳＩＣ１１４の動作を定める。例えば、ＭＣＵからの供給情報は、切替構造ＡＳＩＣ１１４はそれが受信するＳＴＳ信号をどのように配信するかを制御し、回線側ＳＯＮＥＴリングにおけるどのＳＴＳ信号がＡＴＭセルを含むものとして取り扱われるかを決定する。さらに、ＭＣＵは、直列ハードバスを介して受信された割り込みによって、障害およびエラー状態を検出する。そのような障害およびエラー状態の検出に応答して、ＭＣＵは、直列ハードバスを通じて回線装置に経路選択情報を提供し、例えば、所与の時間における特定のＶＴに関して、サービス装置のアクティブ／待ち受けの対の何れがソースとなるべきかを決定する。
【００８０】
図１１は、回線装置内に設けられる信号配信ＡＳＩＣ１０２の実施例を示し、これはサービス装置内に設けることも可能である。信号配信ＡＳＩＣ１０２は、装置の回線側またはサービス側でのＳＯＮＥＴリングに対するインターフェースの光学装置からおよび光学装置へデータを受信および送信することが可能である。信号配信ＡＳＩＣ１０２は、更に、回線装置およびＡＴＭ切替構造装置の間で通信されるようなＡＴＭセルを処理するＡＴＭインターフェースを含む。最後に、信号配信ＡＳＩＣ１０２は、ＳＴＭ切替構造ＡＳＩＣにデータを送信するためおよびデータを受信するためのＳＴＭインターフェースを含む。
【００８１】
ＳＯＮＥＴリングから信号配信ＡＳＩＣ１０２によって受信されたデータに関する信号経路が最初に述べられる。ＳＯＮＥＴリングから受信したデータは、信号配信ＡＳＩＣ１０２の光受信外部基板によって光信号から電気信号に変換され、信号配信ＡＳＩＣ１０２内の回線セレクタ２２５の１入力に直列に結合される。好適実施例では、回線セレクタ２２５に対する直列入力は、秒当たり１５５メガビット単方向経路より成る。回線セレクタ２２５への直列入力における信号は、例えば、１つのＳＴＳ−３ｃ信号、３つのＳＴＳ−１信号、８４のＶＴ，または特定の信号帯域におけるＳＴＳ−１およびＶＴ信号の任意の組み合わせとすることが可能である。
【００８２】
ＳＯＮＥＴリングから受信した信号は、回線セレクタ２２５の出力から、同期ペイロード・エンベロープ（ＳＰＥ）分割器２２７およびオーバーヘッド・ビット・ドロップ（ＯＨＢ）復元回路２２９の両者へ伝送される。受信したＳＴＭ信号上で搬送されるオーバーヘッド・ビットは、ＯＨＢ復元回路２２９によって分離され、ＲＸ ＯＨＢ直列リンク・インターフェース２３１に結合される。好適実施例では、ＲＸ ＯＨＢ直列リンク・インターフェース２３１は、９．２７ｍｂｐｓ直列リンクを通じて、ＭＣＵで処理するために、ＳＯＮＥＴリング上の信号のオーバーヘッド・ビットを送信する。
【００８３】
以前に受信したＭＣＵからの供給情報に応答して、ＳＰＥ分割器２２７は、ＳＯＮＥＴリングのＳＴＳ信号からＳＴＭ，ＶＴ，および／またはＡＴＭトラフィック・ストリームを抽出し、これらのトラフィック・ストリームのそれぞれを、順応性記憶装置(elastic store)の各自のものに伝送する。ＡＴＭトラフィックの場合、ＡＴＭセルＦＩＦＯ２３３に格納される前はＡＴＭセルは封止されていない。
【００８４】
より具体的には、同期ペイロード・エンベロープ分割器２２７の出力は、３つの順応性記憶装置に結合される。順応性記憶装置は、先入れ先出し記憶装置（ＦＩＦＯ）として形成され、レート分離機能を支援する。好適実施例にあっては、第１順応性記憶装置２３５は、ＳＴＳ−１およびＳＴＳ−３ｃトラフィックを受信し、そのようなトラフィックに関するレート分離を実行するために使用される。第２順応性記憶装置２３７は、ＶＴトラフィックを受信する。第３順応性記憶装置は、ＡＴＭセルＦＩＦＯ２３３であり、ＡＴＭセル・トラフィックに関するレート分離を提供するために使用される。第１および第２順応性記憶装置２３５，２３７は、同期ペイロード・エンベロープ・マルチプレクサ（ＳＰＥ ＭＵＸ）２３９に結合され、アクティブ／待ち受け回線装置対の各々におけるＳＴＭ切替構造に対する様々なＳＴＳ信号をマルチプレクスするために使用される。ＳＰＥ ＭＵＸ２３９の出力は、２つのカードが冗長性のために用意される場合に、アクティブおよび待ち受け回線装置の両者におけるＳＴＭ切替構造に同報通信される。
【００８５】
ＡＴＭセルＦＩＦＯ２３３の出力は、ＡＴＭ受信リンク・インターフェース（ＡＴＭ Ｒｘ リンク）２４１に結合される。ＡＴＭ受信リンク・インターフェース２４１の出力は、４ビット幅の並列データ・バスを介してＡＴＭ切替構造装置に結合され、信号配信ＡＳＩＣおよびＡＴＭ切替構造の間で３９Ｍｈｚないし１５６Ｍｂ／ｓ帯域でクロックされる。図１１に図示の実施例において、信号配信ＡＳＩＣ１０２およびＡＴＭ切替構造の間の帯域は、１５５Ｍｂ／ｓの入来帯域(ingress bandwidth)を超えているので、ＡＴＭセルＦＩＦＯ２３３はオーバーフローすることはできない。上述したように、ＳＴＳ−１，ＳＴＳ−３，ＶＴまたは封止されたＡＴＭセルを搬送する入来ＳＯＮＥＴトラフィックは、用途に応じてＳＴＭまたはＡＴＭ切替構造の何れかに転送される。
【００８６】
回線側ＳＯＮＥＴインターフェースに関して予定されたデータは、信号配信ＡＳＩＣ１０２により、ＳＴＭ切替構造またはＡＴＭ切替構造の何れかから受信される。より具体的には、アクティブ／待ち受けスイッチ２４３は、別々の回線カードが存在し冗長ペアとして第１回線カードに構成される場合に例えば別々の回線カードに位置する第２ＳＴＭ切替構造からだけではなく、例えばローカル回線カードに共存する第１ＳＴＭ切替構造からＳＴＭデータを受信する。アクティブ／待ち受けスイッチ２４３は、ＭＣＵから受信した供給情報によって制御され、２つのＳＴＭ切替構造のうち結合される一方からＳＴＭデータを選択する。
【００８７】
同様に、装置のＳＯＮＥＴインターフェースに関して予定されたＡＴＭセルは、ＡＴＭ送信リンクインターフェース２４７において、単独のＡＴＭ切替構造から、又は２つのＡＴＭ切替装置が冗長形式で提供される場合に２つの切替構造（アクティブおよび待ち受け）から受信される。好適実施例において、ＡＴＭデータは、約３９ｍｂｐｓで走る４ビット幅並列インターフェースを通じて各自のアクティブ／待ち受けＡＴＭ切替構造から受信される。ＡＴＭ切替構造装置のアクティブ／待ち受け対の一方から受信されたＡＴＭデータが選択され、レート分離を実行するＡＴＭセルＦＩＦＯに伝送される。ＡＴＭデータはその後ＳＰＥ ＭＵＸ２４５に伝送される。ＳＰＥ ＭＵＸ２４５は、以後のＳＴＭ送信のために、ＡＴＭセルＦＩＦＯ２４９からのＡＴＭセル・データとアクティブ／待ち受けスイッチ２４３からのＳＴＭデータとをマルチプレクスする。
【００８８】
ＳＰＥ ＭＵＸの出力は、オーバーヘッド・バイト・マルチプレクサ（ＯＨＢＭＵＸ）２５１に結合される。ＯＨＢ ＭＵＸ２５１は、ＭＣＵにより生成され、ＭＣＵに対する送信ＯＨＢ直列リンク・インターフェース２５３を通じて入力として管理および制御情報を受信する。ＯＨＢ ＭＵＸ２５１は、受信したオーバーヘッド情報を、結果のＳＯＮＥＴ信号の適切なオーバーヘッド・チャネルに挿入する。
【００８９】
好適実施例では、ＯＨＢ ＭＵＸ２５１の出力は、直列出力インターフェースを提供する並列―直列変換器だけでなく、８ビット形式の並列インターフェースにも供給される。信号配信ＡＳＩＣ１０２に対する並列インターフェースは、並列バスに結合されることが可能であり、例えば他の実施例では信号配信ＡＳＩＣがサービス装置内に包含される。並列データはその後特定のサービス装置により要求されて処理される。直列出力２５９は、例えば電気―光変換器に接続され、好適実施例では信号配信ＡＳＩＣは装置の回線装置内で使用される。光変換器は直列データを回線側ＳＯＮＥＴインターフェースに伝送する。上述した手法において、信号配信ＡＳＩＣ１０は、回線側ＳＯＮＥＴインターフェース、ＡＴＭ切替装置インターフェースおよびＳＴＭ切替構造インターフェースの間でＳＴＭおよびＡＴＭトラフィックを配信することが可能である。
ＯＣ−１２ＳＯＮＥＴ信号への回線側インターフェースを支援するように設計された図１１に示される信号配信ＡＳＩＣ１０２の他の実施例において、第２順応性記憶装置２３７は、第１順応性記憶装置２３５およびＳＰＥマルチプレクサ２３９の間に提供される。そのような構成は、第２順応性記憶装置２３７が、第１順応性記憶装置２３５の出力およびＳＰＥマルチプレクサ２３９の入力として同一のクロック範囲を利用することを許容し、クロック・ジッタ効果を除去し、信号配信ＡＳＩＣ１０２を製造するのに必要なゲート数を減少させる。
【００９０】
図１２は、タイミング・ソース選択ＡＳＩＣ３１２を含む拡張された同期化モジュール（ＥＳＭ）を示す。ＡＳＩＣ３１２は、装置内の各サービス装置からの１６の入力だけでなく、パートナー回線装置におけるＥＳＭからの１２．９６ＭＨｚクロック・ソース３００を含む入力を有する。Ｔ１受信機３０８からの出力である１対の１．５４４Ｍｈｚクロックも、ＡＳＩＣ３１２に入力される。Ｔ１受信機３０８は、外部で生成された１．５４４ＭｈｚのＢＩＴＳクロック３１０を受信するように動作可能である。
【００９１】
ＡＳＩＣ３１２は、各マルチプレクサ３１１で受信する入力クロックの１つを選択し、信号損失 (LOS: loss of signal)回路３１３においてどの入力信号が存在しないかを検出し、ディジタル位相ロック・ループにそのような損失を通知する。選択されたクロックは、ＡＳＩＣ３１２内の周波数測定論理３１４、分数ディバイダ３１６および分数ディバイダ３１８に伝送される。周波数測定論理３１４は、選択したクロックを、自身の内部時間基準に基づいて目標クロックと比較する。比較結果は、ディジタル位相ロック・ループ３２０に伝送される。ＡＳＩＣ３１２は、ディジタル位相ロック・ループ３２０からのフィードバック制御信号に応答して、新たなクロック・ソースを選択し得る。
【００９２】
分数ディバイダ回路３１６は、ディジタル位相ロック・ループ３２０に伝送される選択されたクロック・ソースから８ｋＨｚ参照クロックを導出する。分数ディバイダ３１８は、Ｔ１受信機３０８へ伝送される参照クロック・ソースから１．５４４ＭＨｚのクロックを導出し、別の１．５４４ＭＨｚソースをＴ１受信機３０８に提供する。
【００９３】
ディジタル位相ロック・ループ３２０は、信号を１２．９６ＭＨｚに変換する磯ロック・ループ３２２へ伝送される３．２４ＭＨｚクロックを生成する。変換された信号は、保護スイッチ論理３２４へおよびパートナー回線装置における任意のＥＳＭへ伝送される。保護スイッチ論理３２４は、位相ロック・ループ３２２からの１２．９６ＭＨｚクロックまたはパートナー回線装置のＥＳＭからの１２．９６ＭＨｚクロックの間で選択を行う。選択した１２．９６ＭＨｚ信号は、平滑化のために位相ロック・ループ３２６を介して伝送され、および装置内の他のユニットへ分配するためにクロック分配バッファ３２８に伝送される。
【００９４】
図１３は、ＭＣＵ４００へまたはＭＣＵからソフトウエア・イメージのダウンロードを実行するための要素を示す。技術者(craft)パーソナル・コンピュータ（ＰＣ）４２０と、動作支援局（ＯＳＳ）４２２と、遠隔ネットワーク要素（ＮＥ）４１８とが第１通信ネットワーク４１６を介してＭＣＵ４００と通信可能に結合するように示されている。ファイル転送プロトコル（ＦＴＰ）機能装置４０８に関連して、ＲＡＭディスク４０４、ＯＳＳ４２２、クラフトＰＣ４２０またはネットワーク要素４１８の間のファイル転送を支援するために、送信制御プロトコル／インターネット・プロトコル（ＴＣＰ／ＩＰ）機能装置４１０は動作する。
【００９５】
ファイル転送アクセス方法（ＦＴＡＭ）機能装置４１２に関連して、ＲＡＭディスク４０４、ＯＳＳ４２８および第２通信ネットワーク４２４におけるネットワーク要素４２６の間でのファイル転送を支援するために、開放システム相互接続（ＯＳＩ）プロトコル・スタック４１４は動作する。ダウンロード・エージェント４３０は、ＭＣＵによって受信されたソフトウエア・ダウンロード命令４２７を処理するだけでなく、ソフトウエア・ダウンロード管理情報基準（ＭＩＢ）を維持するように動作する。ソフトウエア管理エージェント４３４は、ＲＡＭディスク４０４またはフラッシュ・ディスク４０６の何れかに格納されたソフトウエア・イメージを通じて、バージョン管理を行う。ＭＣＵ４００によって受信されたソフトウエア・イメージ・ファイルは、ＲＡＭディスク４０４からフラッシュ・ディスク４０６へ複写され、直列ハードバス接続４０３を通じてサービス装置４０２の適切なものへロードされる。サービス装置４０２の各々は、当初は「待ち受け」ＲＡＭ４４０において、以後はそれを「アクティブ」なフラッシュＲＡＭ４４２に複写するところの各自のソフトウエア・イメージを受信する。そのイメージは、「実行可能な」ＲＡＭ４４４として言及される記憶装置に複写され、イメージはマイクロプロセッサ４４６によりそこから実行される。アクティブなフラッシュＲＡＭ４４２およびフラッシュ・ディスク４０６は不揮発性記憶装置であるので、それらに格納されたソフトウエア・イメージは、装置から電源を除去した後も維持される。
【００９６】
図１４は、ＭＣＵカードのＤＣＣプロセッサ５００内およびインテリジェント・サービス装置５０２内のハードウエア要素を示す。ＤＣＣプロセッサ５００は、フラッシュ・ディスク５０４と、ＣＰＵ５０６と、フラッシュＲＡＭ５０８と、ＲＡＭディスク５１０と、「実行可能な」ＲＡＭ５１２と、「アクティブな」フラッシュＲＡＭ５１４と、「待ち受け」ＲＡＭ５１６と、直列ハードバス・マスタ論理装置５１８とを有する。イメージは、フラッシュ・ディスク５０４に複写される。フラッシュ・ディスク５０４は、装置内の各インテリジェンス・サービス装置の各々のためだけでなく、ＭＣＵのためおよび装置内にインストールされたＡＴＭ切替構造に関連するＡＴＭプロセッサのためにもソフトウエア・イメージを維持する。ＭＣＵ自身に関して受信したソフトウエア・イメージは、フラッシュ・ディスク５０４から待ち受けＲＡＭ５１６へ、そしてアクティブ・フラッシュＲＡＭ５１４へ複写される。ＭＣＵソフトウエア・イメージは、続いて実行可能なＲＡＭ５１２へ伝送され、ＣＰＵ５０６においてはそこから実行される。
【００９７】
インテリジェント・サービス装置５０２に関するソフトウエア・イメージは、直列ハードバス５１９を通じてフラッシュ・ディスク５０４からインテリジェント・サービス装置５０２の待ち受けＲＡＭ５１６へ、そしてアクティブなフラッシュＲＡＭ５２８および実行可能なＲＡＭ５２６へ複写される。動作中、実行可能なＲＡＭ５２６内のソフトウエア・イメージは、ＣＰＵ５２０で実行される。
【００９８】
図１５は、ＭＣＵ５５０に対する多数のインターフェースを示し、クラフト端末に結合され得るＲＳ２３２インターフェースと、装置に接続されるＳＯＮＥＴリングからＳＤＣＣ情報を受信するためのＳＯＮＥＴオーバーヘッド接続５６４と、Ｘ．２５接続５６６と、ローカル通信ネットワーク（ＬＣＮ）インターフェース５６８と、クラフトＰＣが接続され得るイーサーネット接続５７０と、永久仮想回路（ＰＶＣ）であり得るＡＴＭ仮想接続５７２とが含まれる。ＡＴＭ仮想接続５７２は、例えばソフトウエア・イメージ・データ、およびＭＣＵ５５０と他のネットワーク要素のＭＣＵとの間のメンテナンス情報を搬送するために用意された多数の永久仮想接続の１つである。
【００９９】
ＭＣＵ５５０の動作中に、ソフトウエア・イメージ・ファイルは、ＴＣＰ／ＩＰ機能装置５５８と関連してＦＴＰ機能装置５５６を利用して、ＡＴＭ ＶＣ５７２、イーサーネット５７０またはＬＣＮ５６８を通じて、ＭＣＵ５５０と通信される。さらに、ソフトウエア・イメージ・ファイルは、ＯＳＩスタック機能装置５６０およびＦＴＡＭ機能装置５５４を利用して、ＳＯＮＥＴオーバーヘッド接続５６４を通じたＳＤＣＣを介して、またはＸ．２５ ５６６、ＬＣＮ５６８またはイーサーネット５７０のインターフェースを介して、ＭＣＵ５５０と通信され得る。命令翻訳機５５２は、ＲＳ２３２接続５６２を通じてクラフト端末から受信した処理言語１（ＴＬ１）を処理するように動作する。
【０１００】
図１６は、「ゲートウエイ」ネットワーク要素６００、オペレーション支援ステーション（ＯＳＳ）６０４および遠隔ネットワーク要素６０２を示す。ネットワーク要素６００は、「ゲートウエイ」として言及され、その理由は例えばＯＳＳ６０４ような中央制御局に、遠隔ネットワーク要素６０２が接続されるＳＯＮＥＴリングへの接続を提供するからである。ゲートウエイ・ネットワーク要素６００から遠隔ネットワーク要素６０２へのソフトウエア・イメージのダウンロードを開始するために、先ずＯＳＳ６０４によって命令が発行される。命令の処理はＦＴＰ要求となり、ＦＴＰ機能装置６１０をＴＣＰ／ＩＰ機能装置６０８ともに動作させ、ソフトウエア・イメージを含む多数のＩＰパケットを形成させる。多数のＨＤＬＣフレームは、ソフトウエア・イメージを格納するＩＰパケットを含み、ＭＣＵ６０６によってＡＴＭ切替構造装置６１４に伝送される。ＭＣＵ６０６は、ＶＣＩ／ＶＰＩ値をＡＴＭ切替構造装置６１４にも伝送する。ＶＣＩ／ＶＰＩ値は、ゲートウエイ・ネットワーク要素から遠隔ネットワーク要素へソフトウエア・イメージ・ファイルを伝送するために使用される多数の準備されたＰＶＣの１つを示す。第１実施例では、用意された各ＰＶＣは、ゲートウエイ・ネットワーク要素を１つの遠隔ネットワーク要素に接続する。このようにして、ハブに関するゲートウエイ・ネットワーク要素を利用してスター形態が形成される。第２実施例おいて、ＰＶＣはゲートウエイ・ネットワーク要素に隣接する次のネットワーク要素に対してのみＰＶＣが準備される。この代替実施例において、ソフトウエア・イメージ・ファイルは、隣接するネットワーク要素から隣接するネットワーク要素へ伝送され、ソフトウエア・イメージ・ファイルを搬送するＩＰパケットの目的ＩＰアドレスに合致するＩＰアドレスがＭＣＵに到着するまで行われる。このようにして、ソフトウエア・イメージ・ファイルはネットワーク要素からネットワーク要素へ伝送される。ＡＴＭ装置６１４におけるＩＰ終端化および転送機能６１２は、ＨＤＬＣフレームに含まれるＡＴＭ ＶＣＩ／ＶＰＩ値を抽出し、例えばＡＴＭ切替構造装置６１４内の区分化および再構成（ＳＡＲ）装置を利用して、ファイルの区分化を実行してＡＴＭセルを形成する。ＩＰ終端化および転送機能６１２は、ＡＴＭセルを切替構造６１６へ伝送し、セル内のＶＣＩ／ＶＰＩ値が、ＧＮＥ６００および遠隔ＮＥ６０２の間であるか、またはＧＮＥ６００および隣接するネットワーク要素（遠隔ＮＥ６０２であってもなくてもよい）の間の永久仮想回路（ＰＶＣ）６２０を示すのかを判定する。ＡＴＭ切替構造６１６は、回線装置６１８を利用してＰＶＣ６２０を通じてセルを転送する。
【０１０１】
セルは、遠隔ネットワーク要素６０２の回線装置６２２によって最終的には受信される。回線装置６２２は、受信したセルをＡＴＭ切替構造装置６２４内の切替構造６２６へ転送する。切替構造６２６は、セル内に含まれるＶＣＩ／ＶＰＩ値によって識別されるＰＶＣが、遠隔ネットワーク要素６０２において終端され、受信セルをＩＰ終端／転送機能６２８へ転送することを認める。ＩＰ終端／転送機能は、区分化および再構成装置を利用して、ＡＴＭセルからＩＰパケットを再構成し、ＩＰパケットをＭＣＵ６３０に転送するための多数のＨＤＬＣフレームを形成する。ＭＣＵ６３０は、ＩＰパケット内のＩＰ目的アドレスを検査し、ＩＰ目的アドレスがＭＣＵ６３０のＩＰアドレスであることを判定する。ＦＴＰ機能は、ＩＰパケット内のソフトウエア・イメージ・ファイルをＭＣＵ６３０に関連するメモリにロードする。
【０１０２】
図１７は、ゲートウエイ・ネットワーク要素から遠隔ネットワーク要素へ実行可能なソフトウエア・イメージのダウンロード中に実行されるステップを示す。図示のステップ６０５において、ソフトウエア・ダウンロード命令が、ゲートウエイ・ネットワーク要素のＭＣＵによって受信される。ダウンロード命令は、例えば、ソフトウエア・イメージ・ファイルが複写されるべき目的ネットワーク要素だけでなく、ソフトウエア・イメージ・ファイルのソースを示すＴＬ１複写ファイル命令である。ダウンロード命令は、例えば、クラフト端末へのＲＳ２３２接続のようなＭＣＵに対するインターフェースを通じて受信される。あるいは、命令は、ＬＣＮ，Ｘ．２５，ＭＣＵへのイーサーネット接続その他の適切な接続を通じて受信され得る。ダウンロードされるべきソフトウエア・イメージ・ファイルは、例えば、多数のＩＰパケット内で受信され、あるいはゲートウエイ・ネットワーク要素のＸ．２５，ＬＣＮ，ＭＣＵへのイーサーネット接続を通じて受信される。
【０１０３】
ダウンロード命令は、ゲートウエイ・ネットワーク要素のＭＣＵ内でのソフトウエア実行によって処理され、ＦＴＰ要求をＭＣＵ内のＦＴＰ機能装置に対して発行する。ＦＴＰ機能装置は、ＴＣＰ／ＩＰ機能装置を利用して、遠隔ネットワーク内のＭＣＵのＩＰアドレスに等しいＩＰ目的アドレスを有する多数のＩＰパケットを形成し、ステップ６５０において受信されるダウンロード命令において示されるソフトウエア・イメージ・ファイルを含む。他の実施例において、ＩＰ目的アドレスは、共通する実行可能なソフトウエア・イメージを利用する各装置によって認証されるマルチキャスト・アドレスであり、実行されたダウンロードによって新たな実行可能なソフトウエア・イメージが提供される。
【０１０４】
ゲートウエイ・ネットワーク要素のＭＣＵ内のソフトウエアは、永久仮想回路（ＰＶＣ）のＶＣＩ／ＶＰＩ値を決定する。第１実施例では、ＰＶＣは、ゲートウエイ・ネットワーク要素と遠隔ネットワーク要素との間にある。他の実施例では、ＰＶＣは、ゲートウエイ・ネットワーク要素と隣接するネットワーク要素（ソフトウエア・イメージがロードされて実行される遠隔ネットワーク要素であってもなくてもよい）との間にある。ＭＣＵソフトウエアは、ＰＶＣのＶＣＩ／ＶＰＩ値だけでなく、ＩＰパケットを含む多数のＨＤＬＣフレームを形成し、ローカル・ネットワーク要素内でＡＴＭ切替構造装置への直列１対１接続を通じて、ステップ６５４においてこれらのＨＤＬＣフレームを転送する。
【０１０５】
ＭＣＵからＨＤＬＣを受信すると、ステップ６５６に図示されるように、ＡＴＭ切替構造内のソフトウエアは、ＡＴＭ切替構造装置内のＳＡＲ装置を利用して、それらのヘッダにおいてＭＣＵから供給されるＶＣＩ／ＶＰＩ値を有する多数のＡＴＭセルを形成する。セルは、ＡＴＭ切替装置内のＡＴＭ切替装置に伝送され、それらのセルを、ＰＶＣに関するＡＴＭ切替構造装置の出力インターフェースに転送する。ＡＴＭ切替構造装置の選択された出力インターフェースは、例えば、ローカル・ネットワーク要素ないの回線装置に結合され、セルを受信し、それらをＳＴＳ信号に封止し、ＳＯＮＥＴリングで送信する。
【０１０６】
ステップ６５８に記載されているように、遠隔ネットワーク要素は、例えば、ＳＯＮＥＴリングにも結合され、ソフトウエア・イメージを格納するＡＴＭセルを含むＳＴＳ信号を受信する。遠隔ネットワーク要素は、ＳＴＳ信号がＡＴＭセルを含むことを判定する。遠隔ネットワーク要素は、更に、それが包含するＡＴＭセルが抽出され、遠隔ネットワーク要素内のＡＴＭ切替構造に転送されるように、ＳＴＳ信号が用意されることを判定する。
【０１０７】
受信したセル内のＶＣＩ／ＶＰＩ値に応答して、ＡＴＭ切替構造装置内の切替構造は、受信したセルを、ＡＴＭ切替構造装置内のＩＰ終端および転送機能装置に転送する。ＩＰ終端／転送装置は、ＡＴＭ切替構造装置内でＳＡＲ装置を利用して、ＡＴＭセルからＩＰパケットを再構成する。ステップ６６０において、ＩＰパケットは、多数のＨＤＬＣフレーム内に封止され、遠隔ネットワーク要素のＭＣＵに転送される。
【０１０８】
ステップ６６２において、遠隔ネットワーク要素のＭＣＵは、ＩＰパケットを含むＨＤＬＣフレームを受信し、それらのパケットの目的ＩＰアドレスを、遠隔ネットワーク要素のＭＣＵのＩＰアドレスと比較する。合致すると、ＭＣＵソフトウエアは、ＩＰパケット内のソフトウエア・イメージ・ファイルを抽出し、ステップ６６４においてＭＣＵ内のメモリにロードする。他の実施例では、ゲートウエイ・ネットワーク要素からのＰＶＣは、隣接するネットワーク要素に関するものであり、その隣接するネットワーク要素は、ソフトウエア・イメージが準備されている遠隔ネットワーク要素ではなく、パケットのＩＰ目的アドレスとその隣接するネットワーク要素のＭＣＵのＩＰアドレスとの間では一致しない。この場合、隣接するネットワーク要素のＭＣＵソフトウエアは、隣接するネットワーク要素に対して、ＰＶＣに関連するＶＣＩ／ＶＰＩ値を調べ、そのパケットを新たなＶＣＩ／ＶＰＩ値とともにＡＴＭ切替構造装置に返送する。ＡＴＭ切替構造装置は、それらのヘッダにおいて新しいＶＣＩ／ＶＰＩ値を有するセルを形成し、そのセルをＰＶＣに関する出力インターフェースに転送する。ＩＰパケットは次に隣接するネットワーク要素によって受信され、パケットの目的ＩＰアドレスがそのネットワーク要素内のＭＣＵのＩＰアドレスであるか否かを再び判定する。このようにして、ＩＰパケットは、ネットワーク要素からネットワーク要素へ転送され続け、目標ネットワーク要素に到達してソフトウエア・イメージがダウンロードされるまで続く。
【０１０９】
以上説明した機能は多くの形式で実現可能であり、１またはそれ以上の用途特定集積回路もしくは他の適切なハードウエア実現手段またはハードウエア要素とソフトウエアの組み合わせを包含する。機能の一部はソフトウエアを利用して提供され、そのソフトウエアは、多くの手法でコンピュータに提供され、限定ではないが以下のものを含む：すなわち、（ａ）書き込み不可能な記憶媒体（例えば、ＲＯＭ、またはコンピュータＩ／Ｏ付属品により読み込み可能なＣＤ−ＲＯＭディスク）における永久的に記憶される情報；（ｂ）書き込み可能な記憶媒体（例えば、フロッピ・ディスクおよびハード・ディスク）に変更可能に格納される情報；（ｃ）コンピュータ又はモデムを介する電話ネットワークのような通信媒体を介してコンピュータに搬送される情報である。
【０１１０】
以上本発明は、上記の実施例を通じて説明されたが、開示された本発明の精神から逸脱することなしに、例示した実施例に修正および変更が当業者によりなされ得るであろう。したがって、添付の請求項の範囲および精神を除いて、本発明は限定されるべきものではない。
【図面の簡単な説明】
【図１】 図１は、開示されるネットワーク要素の実施例におけるモジュール区分を示す。
【図２】 図２は、開示されるネットワーク要素相互接続システムの実施例におけるスロットの配置を示す。
【図３】 図３は、開示されるネットワーク要素において使用される多数のスター接続形態を示す。
【図４】 同期転送モード（ＳＴＭ）を支援する開示されたネットワーク要素の構成例を示す。
【図５】 非同期転送モード（ＡＴＭ）を支援する開示されたネットワーク要素の構成例を示す。
【図６】 非同期転送モード（ＡＴＭ）および同期転送モード（ＳＴＭ）を支援する開示されたネットワーク要素の構成例を示す。
【図７】 開示されたネットワーク要素において使用される回線装置例の機能ブロック図である。
【図８】 回線装置内のＳＴＭおよびＡＴＭ上りデータ経路を例示するブロック図である。
【図９】 回線装置内のＳＴＭおよびＡＴＭ下りデータ経路を例示するブロック図である。
【図１０】 回線装置に関する制御構造のブロック図である。
【図１１】 信号配信ＡＳＩＣのブロック図である。
【図１２】 拡張された同期化モジュールのブロック図である。
【図１３】 管理および制御装置へソフトウエア・イメージをダウンロードするために使用されるソフトウエアおよびハードウエアのブロック図である。
【図１４】 管理・制御装置およびインテリジェント・サービス装置内のハードウエア要素を示すブロック図である。
【図１５】 管理および制御装置のインターフェースを示すブロック図である。
【図１６】 ゲートウエイ・ネットワーク要素および遠隔ネットワーク要素を示すブロック図である。
【図１７】ソフトウエア・イメージをネットワーク要素にダウンロードするために行われるステップを示すフローチャートである。

Claims (46)

1. ネットワーク要素のための相互接続システムであって：
   少なくとも１つの回線装置スロット；
   少なくとも１つの切替構造スロット；
   複数のサービス装置スロットであって、前記回線装置スロットが、前記少なくとも１つの切替構造スロットおよび前記複数のサービス装置スロットに、第１スター相互接続形態でハブとして通信可能に接続されるところの複数のサービス装置スロット；
   を有し、前記切替構造スロットが、前記回線装置スロットおよび前記複数のサービス装置スロットに、第２スター相互接続形態でハブとして通信可能に接続され、
   前記切替構造スロットと前記複数のサービス装置スロットの１つとが同一のスロットより成ることを特徴とするネットワーク要素のための相互接続システム。
2. 更に、制御装置スロットを有し、前記制御装置スロットが前記回線装置スロット、前記切替構造スロットおよび複数のサービス装置スロットにハブとして通信可能に接続され、第３スター相互接続形態を形成することを特徴とする請求項１記載の相互接続システム。
3. 前記回線装置スロットが、少なくとも１つの１対１接続を介して、前記切替構造スロットおよび前記複数のサービス装置スロットに結合されることを特徴とする請求項１記載の相互接続システム。
4. 前記少なくとも１つの１対１接続が、少なくとも１つの電気導電性経路より成ることを特徴とする請求項３記載の相互接続システム。
5. 前記少なくとも１つの１対１接続が、少なくとも１つの光伝送経路より成ることを特徴とする請求項３記載の相互接続システム。
6. 前記切替構造スロットが、少なくとも１つの１対１接続を介して、前記回線装置スロットおよび前記複数のサービス装置スロットに接続されることを特徴とする請求項１記載の相互接続システム。
7. 前記少なくとも１つの１対１接続が、少なくとも１つの電気導電性経路より成ることを特徴とする請求項６記載の相互接続システム。
8. 前記少なくとも１つの１対１接続が、少なくとも１つの光伝送経路より成ることを特徴とする請求項６記載の相互接続システム。
9. 前記制御装置スロットが、少なくとも１つの１対１接続を介して、前記回線装置スロット、前記切替構造スロットおよび前記複数のサービス装置スロットに接続されることを特徴とする請求項２記載の相互接続システム。
10. 前記少なくとも１つの１対１接続が、少なくとも１つの電気導電性経路より成ることを特徴とする請求項９記載の相互接続システム。
11. 前記少なくとも１つの１対１接続が、少なくとも１つの光伝送経路より成ることを特徴とする請求項９記載の相互接続システム。
12. ネットワーク要素のための相互接続システムであって：
    第１回線装置スロット；
    第２回線装置スロット；
    第１切替構造スロット；
    第２切替構造スロット；
    制御装置スロット；
    複数のサービス装置スロットであって、前記第１回線装置スロットは、前記第１切替構造スロット、前記第２切替構造スロットおよび前記複数のサービス装置スロットに、第１スター相互接続形態でハブとして通信可能に接続され、前記第２回線装置スロットは、前記第１切替構造スロット、前記第２切替構造スロットおよび前記複数のサービス装置スロットに、第２スター相互接続形態でハブとして通信可能に接続されるところの複数のサービス装置スロット；
    を有し、前記第１切替構造スロットが、前記第１回線装置スロット、前記第２回線装置スロットおよび前記複数のサービス装置スロットに第３スター相互接続形態でハブとして通信可能に接続され、前記第２切替構造スロットが、前記第１回線装置スロット、前記第２回線装置スロットおよび前記複数のサービス装置スロットに第４スター相互接続形態でハブとして通信可能に接続され；
    前記制御装置スロットが、前記第１回線装置スロット、前記第２回線装置スロット、前記第１切替構造スロット、前記第２切替構造スロットおよび複数のサービス装置スロットに、第５スター相互接続形態でハブとして通信可能に接続され、
    前記第１切替構造スロットと、前記第２切替構造スロットと、前記複数のサービス装置スロットの内の２つとが、同一のスロットより成ることを特徴とするネットワーク要素のための相互接続システム。
13. ネットワーク要素であって：
    少なくとも１つの回線装置スロット；
    少なくとも１つの切替構造スロット；
    複数のサービス装置スロットであって、前記回線装置スロットが、前記少なくとも１つの切替構造スロットおよび前記複数のサービス装置スロットに、第１スター相互接続形態でハブとして通信可能に接続されるところの複数のサービス装置スロット；
    を有し、前記切替構造スロットが、前記回線装置スロットおよび前記複数のサービス装置スロットに、第２スタ−相互接続形態でハブとして通信可能に接続され；
    前記回線装置スロットに結合される回線装置モジュールであって、切替構造を含むところの回線装置モジュール；
    を有し、
    前記切替構造スロットと前記複数のサービス装置スロットの１つとが同一のスロットより成ることを特徴とするネットワーク要素。
14. 前記回線装置モジュールが、ＳＯＮＥＴリングに対する少なくとも１つの光学インターフェースより成ることを特徴とする請求項１３記載のネットワーク要素。
15. 前記回線装置モジュール内の前記切替構造が、同期転送モード切替構造であることを特徴とする請求項１３記載のネットワーク要素。
16. 前記回線装置モジュールが、前記同期転送モード切替構造に結合され、および前記第１スター相互接続形態のスポーク(spoke)に結合される複数のサービス装置インターフェースより成り、前記回線装置と前記複数のサービス装置スロットとの間でＳＯＮＥＴフレームを通信することを特徴とする請求項１３記載のネットワーク要素。
17. 前記回線装置モジュールが、前記切替構造スロットに接続される少なくとも１つのＡＴＭインターフェースより成り、前記回線装置と前記切替構造スロットとの間でＡＴＭセルを通信することを特徴とする請求項１３記載のネットワーク要素。
18. 更に、前記切替構造スロットに結合される切替構造モジュールを有し、前記切替構造モジュールが切替構造を有することを特徴とする請求項１３記載のネットワーク要素。
19. 前記切替構造モジュール内の前記切替構造が、非同期転送モード切替構造であることを特徴とする請求項１８記載のネットワーク要素。
20. 前記切替構造モジュール内の前記切替構造が、パケット・スイッチング切替構造であることを特徴とする請求項１８記載のネットワーク要素。
21. 前記切替構造モジュール内の前記切替構造が、インターネット・プロトコル・パケット・スイッチング切替構造であることを特徴とする請求項１８記載のネットワーク要素。
22. 更に、前記切替構造スロットに結合される切替構造モジュールを有し、前記切替構造モジュールが、非同期転送モード切替構造およびインターネット・プロトコル・パケット・スイッチング切替構造を有することを特徴とする請求項１３記載のネットワーク要素。
23. 前記切替構造モジュールが、前記非同期転送モード切替構造に結合され、および前記第２スター相互接続形態のスポークに結合される複数のサービス装置インターフェースより成り、前記複数のサービス装置スロットと前記切替構造モジュールとの間でＡＴＭセル・ストリーム・フォーマットでＡＴＭセルを通信することを特徴とする請求項１９記載のネットワーク要素。
24. 更に、制御装置スロットに結合される管理および制御装置を有し、前記制御装置スロットは、前記回線装置スロット、前記切替構造スロットおよび前記複数のサービス装置スロットにハブとして通信可能に接続され、第３スター相互接続形態を形成することを特徴とする請求項１３記載のネットワーク要素。
25. 前記第１スター相互接続形態は、同期転送信号３（ＳＴＳ−３）のレートで前記サービス装置を前記少なくとも１つの回線装置に相互接続することを特徴とする請求項１３記載のネットワーク要素。
26. ネットワーク要素であって：
    第１回線装置スロット；
    第２回線装置スロット；
    第１スター相互接続形態および第２スター相互接続形態によって相互接続される複数のサービス装置スロットであって、前記第１スター相互接続形態はハブとして前記第１回線スロットを有し、前記第２スター相互接続形態はハブとして前記第２回線装置スロットを有するところの複数のサービス装置スロット；
    を有し、前記サービス装置スロットの第１のものは、前記サービス・スロットの他のものにハブとして相互接続されて第３スター相互接続形態を形成し；
    前記サービス装置スロットの第２のものは、前記サービス・スロットの他のものにハブとして相互接続されて第４スター相互接続形態を形成し；
    第５スター相互接続形態を形成するため、前記第１回線装置スロット、前記第２回線装置スロットおよび前記サービス装置スロットにハブとして相互接続される制御装置スロット；
    を有し、
    前記第１切替構造スロットと、前記第２切替構造スロットと、前記複数のサービス装置スロットの内の２つとが、同一のスロットより成ることを特徴とするネットワーク要素。
27. 請求項１３乃至２６のいずれか一項記載のネットワーク要素のためのサービス装置であって：
    前記ネットワーク要素内で非同期転送モード・スター相互接続形態に結合するための第１バックプレーン・インターフェース；および
    前記ネットワーク要素内で同期転送モード・スター相互接続形態に結合するための第２バックプレーン・インターフェース；
    を有することを特徴とするネットワーク要素のためのサービス装置。
28. 更に、前記ネットワーク要素内で制御スター相互接続形態に結合するための第３バックプレーン・インターフェースを有することを特徴とする請求項２７記載のサービス装置。
29. 更に、前記ネットワーク要素外部の入出力（Ｉ／Ｏ）インターフェースを有することを特徴とする請求項２７記載のサービス装置。
30. 前記入出力インターフェースが、ローカル・エリア・ネットワーク・インターフェースであることを特徴とする請求項２９記載のサービス装置。
31. 前記ローカル・エリア・ネットワーク・インターフェースが、イーサーネット・インターフェースであることを特徴とする請求項３０記載のサービス装置。
32. 前記入出力インターフェースが、テレコミュニケーション・インターフェースであることを特徴とする請求項２９記載のサービス装置。
33. 前記テレコミュニケーション・インターフェースが、ディジタル・マルチプレクス階層（ＤＭＨ）インターフェースであることを特徴とする請求項３２記載のサービス装置。
34. 前記ディジタル・マルチプレクス階層インターフェースが、ディジタル信号１（ＤＳ−１）インターフェースであることを特徴とする請求項３３記載のサービス装置。
35. 前記ディジタル・マルチプレクス階層インターフェースが、ディジタル信号３（ＤＳ−３）インターフェースであることを特徴とする請求項３４記載のサービス装置。
36. 前記テレコミュニケーション・インターフェースが、光学キャリア３（ＯＣ−３）インターフェースであることを特徴とする請求項３２記載のサービス装置。
37. 前記第１バックプレーン・インターフェースから受信した第１データ部分を前記第２バックプレーン・インターフェースへ転送し、および前記第１バックプレーン・インターフェースから受信した第２データ部分を前記入出力インターフェースへ転送するデータ転送機構を更に有することを特徴とする請求項２９記載のサービス装置。
38. 前記第２バックプレーン・インターフェースから受信した第１データ部分を前記第１バックプレーン・インターフェースへ転送し、および前記第２バックプレーン・インターフェースから受信した第２データ部分を前記入出力インターフェースへ転送するデータ転送機構を更に有することを特徴とする請求項２９記載のサービス装置。
39. 前記入出力インターフェースから受信した第１データ部分を前記第１バックプレーン・インターフェースへ転送し、および前記入出力インターフェースから受信した第２データ部分を前記第２バックプレーン・インターフェースへ転送するデータ転送機構を更に有することを特徴とする請求項２９記載のサービス装置。
40. 請求項１３乃至２６のうちいずれか一項記載のネットワーク要素であって：
    複数のサービス装置スロット；
    回線装置のアクティブ／待ち受けの対であって、前記回線装置のアクティブ／待ち受けの対の各々は、前記複数のサービス装置スロットの各々に通信可能に結合され、各回線装置は、第１通信プロトコルに従うためのサービス影響機能を提供するよう動作可能であり、前記第１通信プロトコルに従うための前記サービス影響機能は、前記第１通信プロトコルを利用して前記ネットワーク要素を介する連続した通信を維持するよう動作するところの回線装置のアクティブ／待ち受けの対；
    切替構造装置のアクティブ／待ち受けの対であって、前記回線装置のアクティブ／待ち受けの対の各々は、前記複数のサービス装置スロットの各々に通信可能に結合され、各切替構造装置は、第２通信プロトコルに従うためのサービス影響機能を提供するよう動作可能であり、前記第２通信プロトコルに従うための前記サービス影響機能は、前記第２通信プロトコルを利用して前記ネットワークを介する連続的な通信を維持するよう動作するところの切替構造装置のアクティブ／待ち受けの対；および
    前記ネットワーク要素に関する非サービス影響機能を提供する管理および制御装置であって、前記管理および制御装置は前記複数のサービス装置スロットの各々に通信可能に接続され、前記非サービス影響機能は、前記複数のサービス装置スロットに対してオーバーヘッド情報を通信することを含むところの管理および制御装置；
    を有することを特徴とするネットワーク要素。
41. 前記第１通信プロトコルが、同期転送モード（ＳＴＭ）であることを特徴とする請求項４０記載のネットワーク要素。
42. 前記第１通信プロトコルに従うための前記サービス影響機能が：
    同期転送モード（ＳＴＭ）リングに対する光インターフェース；
    同期転送モード切替構造；および
    前記ネットワーク要素に結合される少なくとも１つのサービス装置に関する時間基準を提供するタイミング回路；
    により提供されることを特徴とする請求項４１記載のネットワーク要素。
43. 前記第２通信プロトコルが、非同期転送モード（ＡＴＭ）であることを特徴とする請求項４０記載のネットワーク要素。
44. 前記第２通信プロトコルの前記サービス影響機能が、非同期転送モード（ＡＴＭ）切替構造により提供されることを特徴とする請求項４３記載のネットワーク要素。
45. 前記非サービス影響機能が、前記管理および制御装置から前記ネットワークにインストールされたサービス装置へ、実行可能なソフトウエア・イメージのダウンロードを実行するソフトウエア・プログラムにより提供されることを特徴とする請求項４０記載のネットワーク要素。
46. 前記非サービス影響機能が、前記第１通信プロトコルに従って受信されるオーバーヘッド情報を処理するオーバーヘッド・プロセッサにより提供されることを特徴とする請求項４５記載のネットワーク要素。

Images