JP4249139B2 - 半導体装置の製造方法、及び、半導体装置製造システム - Google Patents
半導体装置の製造方法、及び、半導体装置製造システム Download PDFInfo
- Publication number
- JP4249139B2 JP4249139B2 JP2004571093A JP2004571093A JP4249139B2 JP 4249139 B2 JP4249139 B2 JP 4249139B2 JP 2004571093 A JP2004571093 A JP 2004571093A JP 2004571093 A JP2004571093 A JP 2004571093A JP 4249139 B2 JP4249139 B2 JP 4249139B2
- Authority
- JP
- Japan
- Prior art keywords
- line width
- wafer
- pattern
- resist pattern
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/7055—Exposure light control in all parts of the microlithographic apparatus, e.g. pulse length control or light interruption
- G03F7/70558—Dose control, i.e. achievement of a desired dose
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
前記レジストパターンをエッチングマスクに使用しながら前記膜をエッチングしてデバイスパターンにする工程と、を有し、前記露光時間を算出する工程は、(a)対象となる前記半導体ウエハと同じウエハ情報を有する過去に製造された複数の半導体ウエハ内の基準チップにおける前記デバイスパターン又は前記レジストパターンの線幅の前記過去の複数の半導体ウエハにわたるバラツキが許容範囲内に収まっていたか否かを判断するステップと、(b)ステップ(a)においてバラツキが許容範囲内に収まっていると判断された場合に、露光補正テーブルを用いて前記露光時間を前記チップ毎に補正することにより、前記デバイスパターンの線幅を補正するステップと、を備えた半導体装置の製造方法が提供される。
Claims (17)
- 半導体チップが多面取りされる半導体ウエハ上に膜を形成する工程と、
前記膜の上にフォトレジストを塗布する工程と、
前記フォトレジストに対する露光時間を前記半導体チップ毎に算出する工程と、
前記算出された露光時間により前記フォトレジストにデバイスパターンを露光する工程と、
前記露光されたフォトレジストを現像してレジストパターンにする工程と、
前記レジストパターンをエッチングマスクに使用しながら前記膜をエッチングしてデバイスパターンにする工程と、を有し、
前記露光時間を算出する工程は、
(a)対象となる前記半導体ウエハと同じウエハ情報を有する過去に製造された複数の半導体ウエハ内の基準チップにおける前記デバイスパターン又は前記レジストパターンの線幅の前記過去の複数の半導体ウエハにわたるバラツキが許容範囲内に収まっていたか否かを判断するステップと、
(b)ステップ(a)においてバラツキが許容範囲内に収まっていると判断された場合に、露光補正テーブルを用いて前記露光時間を前記チップ毎に補正することにより、前記デバイスパターンの線幅を補正するステップと、
を備えたことを特徴とする半導体装置の製造方法。 - 前記ステップ(a)の前に、
(c)対象としている前記半導体ウエハと同じウエハ情報を有する半導体ウエハが、前記過去に製造された複数の半導体ウエハのなかに基準値以上の数だけ存在するか否かを判断するステップ
を有し、前記ステップ(c)において基準値以上存在すると判断される場合に前記ステップ(a)を行うことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記ステップ(a)又は前記ステップ(c)でNOと判断された場合は、
試験ウエハ上に前記レジストパターンを作成し、該レジストパターンの線幅と目標の線幅とのずれ量を算出し、該ずれ量に基づいて対象とする前記半導体ウエハに対する前記露光時間を補正することを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。 - (d)前記補正された露光時間によって作成された前記半導体ウエハ上の前記レジストパターンの線幅を前記チップ毎に測長するステップと、
(e)前記デバイスパターンの線幅を前記チップ毎に測長するステップと、
を更に有することを特徴とする請求項3に記載の半導体装置の製造方法。 - (f)前記過去に製造された複数の半導体ウエハと比較して、対象としている前記ウエハが新品種であるか否かを判断するステップと、
(g)前記ステップ(f)において新品種であると判断された場合に、前記レジストパターンの測長値を第1線幅データベースに転送して前記レジストパターンの線幅のウエハ面内分布を表す第1未補正テーブルを前記第1線幅データベースに作成し、且つ、前記デバイスパターンの測長値を第2線幅データベースに転送して前記デバイスパターンの線幅のウエハ面内分布を表す第2未補正テーブルを前記第2線幅データベースに作成するステップと、
を更に有することを特徴とする請求項4に記載の半導体装置の製造方法。 - 前記ステップ(a)は、対象となる前記半導体ウエハと同じウエハ情報でアドレス付けされた前記第1未補正テーブルを前記第1線幅データベースから抽出し、該抽出されたテーブル内の基準チップにおける前記レジストパターンの線幅のバラツキが、前記抽出された第1未補正テーブルにわたって許容範囲内に収まっていたか否かを判断することにより行われることを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記ステップ(a)は、対象となる前記半導体ウエハと同じウエハ情報でアドレス付けされた前記第2未補正テーブルを前記第2線幅データベースから抽出し、該抽出されたテーブル内の基準チップにおける前記デバイスパターンの線幅のバラツキが、前記抽出された第2未補正テーブルにわたって許容範囲内に収まっていたか否かを判断することにより行われることを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記ステップ(a)は、
(a1)前記基準チップの所定部分における前記デバイスパターン又は前記レジストパターンの線幅を、前記過去に製造された複数の半導体ウエハにわたって平均するステップと、
(a2)前記ステップ(a1)で求めた線幅の平均値の+/−10%にある範囲を前記基準チップ毎に算出し、該範囲を前記許容範囲とするステップと、
を有することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記ステップ(b)における前記露光補正テーブルとして、前記露光時間Tと、該露光時間Tで露光した場合の前記デバイスパターンの線幅Wとが対応W=f(T)によって対応づけられたテーブルを使用することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記ステップ(b)における前記露光補正テーブルとして、前記露光時間Tと、該露光時間Tで露光した場合の前記レジストパターンの線幅Wとが対応W=f(T)によって対応づけられたテーブルを使用することを特徴とする請求項1に記載の半導体装置の製造方法。
- (h)前記レジストパターンの線幅を前記チップ毎に測長するステップと、
(i)前記レジストパターンの測長値を第1線幅データベースに転送し、前記レジストパターンの線幅のウエハ面内分布を表す第1補正済テーブルを前記第1線幅データベースに作成するステップと、
(j)前記デバイスパターンの線幅を前記チップ毎に測長するステップと、
(k)前記デバイスパターンの測長値を第2線幅データベースに転送し、前記デバイスパターンの線幅のウエハ面内分布を表す第2補正済テーブルを前記第2線幅データベースに作成するステップと、
を更に有することを特徴とする請求項1に記載の半導体装置の製造方法。 - 半導体チップが多面取りされる半導体ウエハ上の膜にフォトレジストを塗布する塗布装置と、
前記フォトレジストを露光する露光装置と、
露光後の前記フォトレジストを現像してレジストパターンにする現像装置と、
前記レジストパターンの線幅を測長する第1測長器と、
前記レジストパターンをエッチングマスクにし、前記膜をエッチングしてデバイスパターンにするエッチング装置と、
前記デバイスパターンの線幅を測長する第2測長器と、
前記第1測長器と前記第2測長器の少なくとも一方の測長結果が格納される線幅データベース、露光補正テーブルが格納された露光補正データベース、及び、前記露光装置における露光時間を前記チップ毎に算出する演算部を備えた制御手段と、
を有し、
前記線幅データベースには、前記レジストパターン又は前記デバイスパターンのウエハ面内における線幅分布を表す線幅テーブルが、過去に製造された前記半導体ウエハのウエハ情報によってアドレス付けされて蓄積され、
前記演算部は、(a)対象となる前記半導体ウエハと同じウエハ情報によりアドレス付けされた線幅テーブルを前記線幅データベースから抽出し、該抽出された線幅テーブル内の基準チップにおける前記デバイスパターン又は前記レジストパターンの線幅の前記過去の複数の半導体ウエハにわたるバラツキが許容範囲内に収まっていたか否かを判断するステップと、(b)ステップ(a)においてバラツキが許容範囲に収まっていると判断された場合に、露光補正テーブルを用いて前記露光時間を前記チップ毎に補正するステップと、を行い、
前記露光装置が、前記演算部により前記チップ毎に算出された前記露光時間に基づいて露光を実行することにより、線幅が補正された前記デバイスパターンを前記エッチング装置により得ることを特徴とする半導体装置製造システム。 - 前記制御手段は、前記ステップ(a)の前に、
(c)対象となる前記半導体ウエハと同じウエハ情報でアドレス付けされた前記テーブルの数を計数し、計数値が基準値以上であるか否かを判断するステップと、
を有し、前記ステップ(c)において前記係数値が基準値以上であると判断される場合に前記ステップ(a)を行うことを特徴とする請求項12に記載の半導体装置製造システム。 - 前記制御部が行う前記ステップ(a)は、
(a1)前記基準チップの所定部分における前記デバイスパターン又は前記レジストパターンの線幅を、前記抽出された複数の線幅テーブルにわたって平均するステップと、
(a2)前記ステップ(a1)で求めた線幅の平均値の+/−10%にある範囲を前記基準チップ毎に算出し、該範囲を前記許容範囲とするステップと、
を有することを特徴とする請求項12に記載の半導体装置製造システム。 - 前記露光補正テーブルは、前記露光時間Tと、該露光時間Tで露光した場合の前記デバイスパターンの線幅Wとが対応W=f(T)によって対応づけられてなることを特徴とする請求項12に記載の半導体装置製造システム。
- 前記制御部が行う前記ステップ(b)は、
(b1)前記過去に製造された複数の半導体ウエハの同一チップの所定部分における前記デバイスパターン又は前記レジストパターンの線幅を前記複数の半導体ウエハにわたって平均して前記線幅の平均値WAVを前記チップ毎に求めるステップと、
(b2)前記デバイスパターン又は前記レジストパターンの線幅の目標値をW0とし、f-1(WAV)−f-1(W0)を露光補正時間の差分ΔTとして前記チップ毎に算出するステップと、
(b3)f-1(WAV)から前記差分ΔTを引いた値を補正された露光時間として前記チップ毎に算出するステップと、
を有することを特徴とする請求項14に記載の半導体装置製造システム。 - 前記露光補正テーブルは、前記露光時間Tと、該露光時間Tで露光した場合の前記レジストパターンの線幅Wとが対応W=f(T)によって対応づけられてなることを特徴とする請求項12に記載の半導体装置製造システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2003/005246 WO2004095547A1 (ja) | 2003-04-23 | 2003-04-23 | 半導体装置の製造方法、及び、半導体装置製造システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004095547A1 JPWO2004095547A1 (ja) | 2006-07-13 |
JP4249139B2 true JP4249139B2 (ja) | 2009-04-02 |
Family
ID=33307234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004571093A Expired - Fee Related JP4249139B2 (ja) | 2003-04-23 | 2003-04-23 | 半導体装置の製造方法、及び、半導体装置製造システム |
Country Status (3)
Country | Link |
---|---|
US (1) | US7186488B2 (ja) |
JP (1) | JP4249139B2 (ja) |
WO (1) | WO2004095547A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4488867B2 (ja) * | 2004-11-05 | 2010-06-23 | 株式会社東芝 | パターン形成方法 |
JP5064079B2 (ja) * | 2007-03-30 | 2012-10-31 | 富士フイルム株式会社 | 描画方法および描画システム |
JP5065082B2 (ja) * | 2008-02-25 | 2012-10-31 | 東京エレクトロン株式会社 | 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム |
NL2003531A (en) * | 2008-10-23 | 2010-04-26 | Asml Netherlands Bv | Lithographic method, apparatus and controller. |
JP5504693B2 (ja) * | 2009-05-20 | 2014-05-28 | ソニー株式会社 | 半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造プログラム、マスクデータの生成プログラム |
TW201314389A (zh) * | 2011-09-29 | 2013-04-01 | Wistron Corp | 感光性間隙物及液晶顯示器的製作方法與陣列基板 |
US9262819B1 (en) * | 2014-09-26 | 2016-02-16 | GlobalFoundries, Inc. | System and method for estimating spatial characteristics of integrated circuits |
CN112255892B (zh) | 2016-02-22 | 2023-07-18 | Asml荷兰有限公司 | 对量测数据的贡献的分离 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0547893A (ja) * | 1991-02-19 | 1993-02-26 | Oki Electric Ind Co Ltd | 半導体製造装置の調整方法 |
JPH11186132A (ja) * | 1997-12-19 | 1999-07-09 | Sony Corp | 半導体装置の製造工程のフィードバック方法 |
JP3952600B2 (ja) * | 1998-07-28 | 2007-08-01 | ソニー株式会社 | 半導体製造工程における露光条件決定方法及び露光条件決定装置 |
JP2000235945A (ja) * | 1999-02-15 | 2000-08-29 | Nikon Corp | 走査型露光装置及び走査露光方法 |
JP2000277423A (ja) | 1999-03-26 | 2000-10-06 | Denso Corp | 半導体装置の製造方法 |
JP2001144004A (ja) * | 1999-11-16 | 2001-05-25 | Nikon Corp | 露光方法、露光装置、及びデバイス製造方法 |
JP2001338865A (ja) | 2000-05-30 | 2001-12-07 | Nec Corp | 半導体露光方法及び半導体製造装置 |
TW503479B (en) * | 2001-08-16 | 2002-09-21 | Mosel Vitelic Inc | Exposure time determination method of wafer photolithography process |
-
2003
- 2003-04-23 JP JP2004571093A patent/JP4249139B2/ja not_active Expired - Fee Related
- 2003-04-23 WO PCT/JP2003/005246 patent/WO2004095547A1/ja active Application Filing
-
2005
- 2005-03-03 US US11/070,097 patent/US7186488B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2004095547A1 (ja) | 2004-11-04 |
US20050196706A1 (en) | 2005-09-08 |
US7186488B2 (en) | 2007-03-06 |
JPWO2004095547A1 (ja) | 2006-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10310490B2 (en) | Method and apparatus of evaluating a semiconductor manufacturing process | |
US10739688B2 (en) | Method and apparatus for fabricating wafer by calculating process correction parameters | |
US7186488B2 (en) | Semiconductor device manufacturing method and semiconductor device manufacturing system | |
EP2620976B1 (en) | Overlay model for aligning and exposing semiconductor wafers | |
WO2006054459A1 (ja) | 露光条件設定方法、基板処理装置およびコンピュータプログラム | |
JPH08339074A (ja) | 露光マスクの製造方法 | |
JP2003031493A (ja) | リソグラフィーシステムのフォーカス精度を向上させるための方法およびシステム | |
JP2023507780A (ja) | ウェーハモデルを使用するウェーハ露光方法及びウェーハ製造アセンブリ | |
US11366397B2 (en) | Method and apparatus for simulation of lithography overlay | |
US6426174B1 (en) | Method for manufacture semiconductor devices | |
JP2003203841A (ja) | 評価方法、製造条件補正方法及び半導体装置の製造方法 | |
US10381222B2 (en) | Substrate treatment method, computer storage medium and substrate treatment system | |
TWI657486B (zh) | 器件製造方法 | |
TWI681479B (zh) | 用於分析半導體晶圓之處理的方法及裝置 | |
JP4034975B2 (ja) | 半導体デバイスの製造方法 | |
TWI651791B (zh) | 烘烤模組的驗證測試方法及其系統 | |
US20230275032A1 (en) | Method of manufacturing semiconductor device | |
JP7329386B2 (ja) | リソグラフィ処理される半導体デバイスのためのプロセス制御方法 | |
JP2003100584A (ja) | デバイス製造方法、システムおよび装置 | |
JP2005303093A (ja) | 熱処理評価方法及び現像処理評価方法 | |
JP2007057531A (ja) | 複数のcd計測ツール間の一貫した測定結果を検証する方法 | |
KR20210018694A (ko) | 리소그래피로 처리된 반도체 장치에 대한 프로세스 제어 방법 | |
JP4255677B2 (ja) | 露光方法とそれを用いた半導体装置の製造方法 | |
JPH10242039A (ja) | 半導体製造方法と半導体製造システムおよびそれらにより製造された半導体デバイス | |
KR100641505B1 (ko) | 포토레지스트 패턴 시디의 균일도 향상 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080428 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090114 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4249139 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |