JP4248897B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP4248897B2 JP4248897B2 JP2003056288A JP2003056288A JP4248897B2 JP 4248897 B2 JP4248897 B2 JP 4248897B2 JP 2003056288 A JP2003056288 A JP 2003056288A JP 2003056288 A JP2003056288 A JP 2003056288A JP 4248897 B2 JP4248897 B2 JP 4248897B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- layer
- liquid crystal
- thin film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、反射型液晶表示装置に関し、たとえば、オフィスオートメーション機器、パーソナルコンピュータ、携帯情報端末、携帯電話などに好適に適用される液晶表示装置に関する。
【０００２】
【従来の技術】
マルチメディア社会の急速な進展の中で、各種情報媒体の電子化が検討されている。その一つに、印刷物などの紙を媒体とした情報の電子化があり、その電子化を実現する目的から、たとえば電子ペーパーと呼ばれる表示装置の開発が望まれている。この表示装置は、紙のように薄く必要に応じて弾性変形可能であり、さらにこの表示装置は、印刷物と同程度の文字および図表を高精細表示可能であることが要求されている。このような要求に対し、弾性変形可能なプラスチックまたは樹脂フィルムを基板に適用し、液晶層に加えられる電圧をスイッチング素子によって制御するアクティブマトリックス駆動方式の反射型液晶表示装置の使用が検討されている。
【０００３】
前記反射型液晶表示装置において、スイッチング素子として主なものは薄膜トランジスタ素子（ＴＦＴ素子：Thin Film Transistor素子）と、エムアイエム素子（ＭＩＭ素子：Metal Insulator Metal素子）つまり薄膜二端子素子とがある。これらスイッチング素子のうちＴＦＴ素子の作製温度は、通常約３００℃以上であるため、耐熱温度の制約から、基板にプラスチックまたは樹脂フィルムを適用することは困難である。これに対して、薄膜二端子素子の作製温度は、約１８０℃以下に設定されているので、ＴＦＴ素子の場合よりも耐熱温度の制約が大幅に緩和されている。それ故、基板に、プラスチックまたは樹脂フィルムを適用することが可能となり、弾性変形可能な基板を有する反射型液晶表示装置の使用が種々検討されている（たとえば、特許文献１，２，３参照）。
【０００４】
図１５は、従来の薄膜二端子素子が形成された反射型液晶表示装置の一画素を示す平面図である。反射型液晶表示装置の素子側基板を製造する際には、まず絶縁性の樹脂基板１上に、タンタル膜すなわちＴａ膜を形成した後、フォトリソグラフィおよびエッチングによって、配線および下層電極となる第１導電体層２を形成する。次に第１導電体層２の表面部に陽極酸化処理を行って非線形抵抗膜を形成する。次に、樹脂基板１上にチタン膜を成膜した後、再度フォトリソグラフィおよびエッチングによって、上層電極となる第２導電体層３を形成する。その後、樹脂基板１上に、アルミニウム膜を成膜した後、再度フォトリソグラフィおよびエッチングによって、画素電極および反射層となる第３導電体層４を形成する。
【０００５】
反射型液晶表示装置に前記樹脂基板を用いた場合には、プロセス中の基板の変形率は、たとえば約１０〜１０００ｐｐｍであり、これを許容するためには、約１０μｍ以上の位置合わせマージンを確保する必要がある。これに対して、反射型液晶表示装置にガラス基板を用いた場合には、プロセス中の基板の変形率は、約１０ｐｐｍ以下であり、位置合わせ時の変形を許容するための設計マージンは、たとえば約１０μｍ以下の精度で設計されている。ここで、パネルサイズが列方向（Ｒ方向）で約８ｃｍ、行方向（Ｃ方向）で約６ｃｍとなる対角約４インチのパネルを想定した場合、プロセス中の樹脂基板の変形率をたとえば３００ｐｐｍと仮定すれば、基板の寸法変形は、列方向で変形率３００ｐｐｍに列方向寸法８×１０-2ｍを乗じた値２４μｍ、行方向で変形率３００ｐｐｍに行方向寸法６×１０-2ｍを乗じた値１８μｍとなる。
【０００６】
ここで、位置合わせマージンを確保するために必要な領域を少なくすることができる技術が開示されている（たとえば、特許文献４参照）。前記製造方法では、下部電極配線と反射性画素電極とを反射性の金属膜で形成し、これに上部電極を組合わせて、都合二回の露光工程で薄膜二端子素子を形成するようになっている。
【０００７】
【特許文献１】
特開平６−２１４２２０号公報
【特許文献２】
特開平８−２７１９３２号公報
【特許文献３】
特開平８−２８６１９８号公報
【特許文献４】
特開平３−４６６３２号公報
【０００８】
【発明が解決しようとする課題】
基板にプラスチックまたは樹脂フィルムを適用した従来技術では、以下のような問題がある。すなわち、液晶表示装置を構成する絶縁性基板となるプラスチックまたは樹脂フィルム基板は、ガラス基板に比べて耐熱温度が低いうえ、温度および湿度の変化に起因して基板の伸びまたは収縮などの寸法変化つまり変形が発生しやすい。また、基板上に成膜される各種薄膜から付与される応力によって、基板の反りおよび変形が発生するという問題がある。たとえば、電子技術２０００．７月号第６〜８頁によれば、液晶表示装置に用いられる樹脂フィルム基板の線膨張係数は、ガラス基板の線膨張係数に対して約１０倍となっている。それ故、たとえば温度が１℃変化することによって、基板は約１０倍の寸法変化つまり変形を生じる。したがって、薄膜二端子素子のような高精度な位置合わせ工程が必要な能動素子の製造工程においては、十分な基板寸法精度を得ることは困難である。基板の変形を見込んで位置合わせマージンを大きく設定した場合には、基板に対する各種薄膜の位置合わせは可能になる反面、液晶表示装置の開口率すなわち表示画面面積に対する実能動画面面積の割合が、低下する。それ故、表示品位が低下するだけでなく、高精細表示のための微小な画素設計において、マージンの確保が不十分となる。
【０００９】
図６に示すように、反射型液晶表示装置に樹脂基板１を用いた場合には、第１導電体層２と第３導電体層４との関係の列方向の位置合わせマージンαと、第１導電体層２と第２導電体層３との関係の行方向の位置合わせマージンγとについては、それぞれ２４μｍに設定する必要があり、第１導電体層２と第３導電体層４との関係の行方向の位置合わせマージンβと、第２導電体層３と第３導電体層４との関係の行方向の位置合わせマージンδとについては、それぞれ１８μｍに設定する必要がある。このことから反射型液晶表示装置の開口率が低下し、表示品位が低下する。しかもパネルサイズが大きくなるほど、行方向および列方向の位置合わせマージンが大きくなるので、必要なマージンを確保できる程度に画素サイズを大きくする必要があり、それ故、高精細な表示ができなくなる。
【００１０】
前記特許文献４の前記製造方法によれば、位置合わせを必要とする露光工程は一回となるので、位置合わせマージンを確保するために必要な領域を少なくすることが可能となる。しかし、薄膜二端子素子を形成する電極と反射画素電極とを形成する金属膜としては、タンタルＴａまたはアルミニウムＡｌのような材料が考えられるが、タンタルＴａに関しては、タンタルＴａの陽極酸化膜を用いた薄膜二端子素子の素子特性は十分であるものの、反射画素電極としてみた場合には、通常用いられるアルミニウムＡｌの約半分の反射率しかなく、十分な特性を得ることができない。アルミニウムＡｌを用いた場合には、反射画素電極としての性能は得られるものの、アルミニウムＡｌの陽極酸化膜を用いた薄膜二端子素子は、必要十分な素子特性が得られない。それ故、薄膜二端子素子および反射電極それぞれに必要とされる特性を同時に得ることは不可能であり、いずれか一方の特性を犠牲にしなければならない。
【００１１】
図１６は、特開平６−２３５９４０号公報に記載の従来の反射型液晶表示装置５の要部を破断した斜視図である。この反射型液晶表示装置５においては、第１の導電体６、非線形抵抗体７および第２の導電体８から成るＭＩＭ素子の第１の導電体６が信号配線とされ、第２の導電体８が画素電極および反射板とされ、第１の導電体６上に非線形抵抗体７と第２の導電体８とが形成されるので、信号配線のみのための場所と薄膜二端子素子のみのための場所とが不用となる。したがって画素間隔を狭くすることができるので、画素間隔が狭く、かつ、画素面積を大きくすることができ、開口率を高くすることが可能となる。しかし、非線形抵抗体７は、第２の導電体８の領域と同じ領域に同じ面積で設置されるため、第１の導電体６、非線形抵抗体７、第２の導電体８を畳重して形成するうえで、位置合わせマージンを確保することが困難であるという問題がある。
【００１２】
以上の説明は、基板にプラスチックまたは樹脂フィルムを用いた場合の課題としたが、より高精細の表示装置の開発が望まれることになれば、ガラス基板においても同じく製造時の位置合わせマージンと開口率とが問題となる。
【００１３】
したがって本発明の目的は、製造工程時における基板の変形に対し、必要十分な位置合わせマージンを確保し、高開口率、高精細表示を実現することができる液晶表示装置を提供することである。
【００１４】
【課題を解決するための手段】
本発明は、所定間隔をあけて対向して配設される一方側基板および他方側基板と、
これら一方側基板と他方側基板との間に介在される液晶層と、
一方側基板と他方側基板のいずれか一方の基板のうち、他方の基板側となる表面部に短冊状に形成される第１の導電体層と、
前記一方の基板に設けられる第２の導電体層と、
第１の導電体層の貫通部分の側面部に形成される非線形抵抗体層とを備え、
前記非線形抵抗体層を介して第２の導電体層の少なくとも一部分が積層されて少なくとも１つ以上の薄膜二端子素子を成し、薄膜二端子素子となる領域を除く第１の導電体層と第２の導電体層との間に、絶縁体層を備え、
一方側基板と薄膜二端子素子との間に絶縁体層を設け、
非線形抵抗体層を形成している部分と配線および電極分離をしている部分とを除き、表示領域内の第１の導電体層および第２の導電体層の全面が絶縁体層を挟んで配置され、
画素電極となる第２の導電体層であって、前記第２の導電体層は、一画素に対して複数の画素電極から成ることを特徴とする液晶表示装置である。
【００１５】
本発明に従えば、一方側基板と他方側基板のいずれか一方の基板の他方の基板側となる表面部に、第１の導電体層が短冊状に形成される。この第１の導電体層に、非線形抵抗体層が形成される。少なくとも１つ以上の薄膜二端子素子は、これら第１の導電体層に、非線形抵抗体層を介して第２の導電体層の少なくとも一部分が積層されて成る。この薄膜二端子素子となる領域を除く第１の導電体層と第２の導電体層との間には、絶縁体層が配設される。薄膜二端子素子の作製時において、位置合わせが必要な工程としては、たとえば非線形抵抗体層を形成する領域を定めるための工程と、第２の導電体層の形状を定める工程とがあるが、各工程における基板の熱変形に対し、必要十分な位置合わせマージンを確保することが可能となる。それ故、第１の導電体層および非線形抵抗体層に対する第２の導電体層の相対位置の許容範囲が前記従来技術と比べて格段に大きくなり、製造工程時における基板の変形に対し、必要十分な位置合わせマージンを確保することが可能となり、薄膜二端子素子の作製を簡単化することができる。また、信号配線のみのための場所と薄膜二端子素子のみのための場所とが不用となるので、画素間隔を狭くすることができる。それ故、開口率を高くすることが可能となる。
【００１６】
また、第１の導電体層の貫通部分の側面部に非線形抵抗体層を設ける。さらに、一方側基板と薄膜二端子素子との間に絶縁体層を設け、画素電極となる第２の導電体層であって、前記第２の導電体層は、一画素に対して複数の画素電極から成る。
【００１７】
第１の導電体層の貫通部分の側面部に非線形抵抗体層を設けるので、薄膜二端子素子の電極面積を決める要素の一つが、第１の導電体層の膜厚となり、微小電極面積の薄膜二端子素子が作製しやすくなる。さらに、一方側基板と薄膜二端子素子との間に絶縁体層を設けるので、前記絶縁体層によって一方の基板を保護することができるうえ、この基板から不純物が放出するのを防止することができる。
また、画素電極となる第２の導電体層は、一画素に対して複数の画素電極から成る。一画素を複数の画素電極によって分割することとなるため、画素電極のパターン間隔が短くなる。このため、画素電極のパターンずれを見かけ上、小さくすることが可能となる。また、画素電極のパターン間隔をより短くし、一画素に対する画素電極の数をより多くすることで、画素電極のパターンずれを見かけ上より小さくすることが可能であると同時に、数による平均化の効果が発現するため、画素電極の形状および面積のばらつきを許容することが可能となる。このため、一画素中の画素電極の数としてある平均値を有する条件のもとで、画素電極の形状および大きさに分布を持たせることが可能となる。つまり画素電極をランダムな形状および大きさとすることが可能となる。このことによって、画素電極のパターンずれは見かけ上無くすことが可能となる。
また本発明は、所定間隔をあけて対向して配設される一方側基板および他方側基板と、
これら一方側基板と他方側基板との間に介在される液晶層と、
一方側基板と他方側基板のいずれか一方の基板のうち、他方の基板側となる表面部に短冊状に形成される第１の導電体層と、
前記一方の基板に設けられる第２の導電体層と、
第１の導電体層の貫通部分の側面部に形成される非線形抵抗体層とを備え、
前記非線形抵抗体層を介して第２の導電体層の少なくとも一部分が積層されて少なくとも１つ以上の薄膜二端子素子を成し、薄膜二端子素子となる領域を除く第１の導電体層と第２の導電体層との間に、絶縁体層を備え、
一方側基板と薄膜二端子素子との間に絶縁体層を設け、
非線形抵抗体層を形成している部分と配線および電極分離をしている部分とを除き、表示領域内の第１の導電体層および第２の導電体層の全面が絶縁体層を挟んで配置され、
第２の導電体層で形成する一画素電極に対して、複数の薄膜二端子素子が形成されて成ることを特徴とする液晶表示装置である。
本発明に従えば、第２の導電体層で形成する一画素電極に対して、複数の薄膜二端子素子が形成されて成るので、薄膜二端子素子を形成するためのパターン間隔が短くなる。このため、薄膜二端子素子を形成するためのパターンずれを見かけ上、小さくすることが可能となる。また、薄膜二端子素子を形成するためのパターン間隔をより短くし、一画素電極に対する薄膜二端子素子の数をより多くすることで、薄膜二端子素子を形成するためのパターンずれを見かけ上より小さくすることが可能であると同時に、数による平均化の効果が再現するため、薄膜二端子素子の形状および面積のばらつきを許容することが可能となる。このため一画素電極中の薄膜二端子素子の数としてある平均値を有する条件のもとで、形状および大きさに分布を持たせることが可能となる。つまり、薄膜二端子素子をランダムな形状および大きさとすることが可能となる。このことによって、薄膜二端子素子を形成するためのパターンずれを、見かけ上無くすことが可能となる。
【００１８】
また本発明は、前記第２の導電体層で形成する画素電極と薄膜二端子素子を形成するための第１の導電体層、非線形抵抗体層、および絶縁体層が、設計上の表示領域の周辺領域にも形成されていることを特徴とする。
【００１９】
本発明に従えば、表示画素を決める要素の一つが、第１の導電体層と対向基板の透明導電体層とが液晶層を挟んで対向し交差する領域となるので、第１の導電体層、非線形抵抗体層、および絶縁体層が、設計上の表示領域の周辺領域にも形成されていることで、位置合わせマージンをより大きく確保することが可能となる。
【００２０】
また本発明は、第２の導電体層は光学反射機能を有することを特徴とする。
本発明に従えば、第２の導電体層自体で、光学反射させることが可能となるため、薄膜二端子素子の上部電極、液晶層に電圧を印加するための画素電極、および光学反射板の３つの機能を兼ね備えることが可能となる。
【００２１】
また本発明は、非線形抵抗体層は、第１の導電体層の陽極酸化膜であることを特徴とする。
【００２２】
本発明に従えば、第１の導電体層を形成した後、第１の導電体層の表面部を部分的に陽極酸化処理して非線形抵抗体層を形成することができる。
【００２３】
また本発明は、一方の基板は、樹脂材料からなることを特徴とする。
本発明に従えば、ガラス基板と比べて、基板自体を薄肉化できるうえ必要に応じて弾性変形することが可能になる。それ故、樹脂材料からなる基板を種々の反射型液晶表示装置に適用することができ、汎用性を高くすることができる。
【００３０】
【発明の実施の形態】
以下に本発明の実施形態として、反射型液晶表示装置の製造例を示す。
【００３１】
［形態１］
図１は、反射型液晶表示装置１０の構成を示す断面図であり、図２は、反射型液晶表示装置１０の要部を破断した斜視図であり、図３は素子側基板１１の平面図である。本実施形態においては、たとえばオフィスオートメーション機器などに、本発明の反射型液晶表示装置を適用する場合の一例を示す。なお、図１には、反射形液晶表示装置１０の厚み方向一方が上方に、厚み方向他方が下方に示され、主走査方向および副走査方向の一方である画素の並び方向一方が左方に、並び方向他方が右方に示される。反射型液晶表示装置１０は、一方側基板としての素子側基板１１と、薄膜二端子素子１２と、他方側基板としての対向基板１３と、液晶層１４とを有する。
【００３２】
素子側基板１１は、たとえばポリカーボネート（ＰＣ：Polycarbonate）またはポリエーテルスルホン（ＰＥＳ：Polyethersulfone）などの高分子樹脂材料から成り、厚さ約５０μｍ以上７００μｍ以下（本実施形態においては約４００μｍ）で平板状に形成されている。この素子側基板１１の上面部１１ａ（表面部）には、たとえば酸化アルミニウムＡｌＯｘなどの絶縁体層１５を介して複数の第１の導電体層１６が前後方向に沿って帯状に、かつ、左右方向に沿って微小間隔おきに形成されている。第１の導電体層１６は配線および下部電極となる金属層であり、この第１の導電体層１６は、たとえばタンタルＴａで膜厚約５０ｎｍ以上３５０ｎｍ以下、好ましくは１５０ｎｍ以下に形成されている。
【００３３】
これら第１の導電体層１６の上面部には、この第１の導電体層１６の大部分および隣接する第１の導電体層１６間を覆う絶縁体層１７が形成されている。絶縁体層１７は、たとえば酸化シリコンＳｉＯｘで膜厚約３００ｎｍ以上１５００ｎｍ以下、好ましくは１０００ｎｍ以上に形成されている。ただし、絶縁体層１７において、各第１の導電体層１６の左右方向略中間部分に対応する位置には、前後方向に沿って一定間隔おきに上下方向に挿通する略矩形状の挿通部１７ａが形成されている。第１の導電体層１６の上面部であって挿通部１７ａに臨む上面部を含み、前記上面部よりもやや表面積の大きい上面部分には、非線形抵抗体層１８が形成されている。この非線形抵抗体層１８は、第１の導電体層１６の陽極酸化膜であり、第１の導電体層１６が上述したタンタルＴａの場合、酸化タンタルＴａＯｘで膜厚約２０ｎｍ以上１００ｎｍ以下、好ましくは６０ｎｍ以上に形成されるとともに、第１の導電体層１６の上面に略面一状となるように形成されている。
【００３４】
非線形抵抗体層１８に挿通部１７ａを通じて一部分１９ａが当接した状態で、挿通部１７ａに連続して絶縁体層１７の大部分を覆う複数の第２の導電体層１９が形成されている。各第２の導電体層１９は、可視域で高い光反射性を有するたとえばアルミニウムなどの金属で、膜厚約１００ｎｍ以上５００ｎｍ以下、好ましくは３００ｎｍ以上の平面視略矩形状に形成されている。これら第２の導電体層１９は、帯状の各第１の導電体層１６の上方において、前後方向に所定間隔おきに配設されている。各第２の導電体層１９において、その下面部の中央付近部には、下方向きに所定小距離延びる前記一部分（突出部という場合がある）１９ａが一体形成され、この突出部１９ａが挿通部１７ａにタイトに挿入された状態で、突出部１９ａ先端が非線形抵抗体層１８に当接する状態に配置されている。また突出部１９ａは、第２の導電体層１９の上方に臨む中空状に形成されている。薄膜二端子素子１２は、第１の導電体層１６に、非線形抵抗体層１８を介して第２の導電体層１９の突出部１９ａが積層されて成り、したがって、薄膜二端子素子１２となる領域を除く第１の導電体層１６と第２の導電体層１９との間には、絶縁体層１７が配設される。薄膜二端子素子１２が形成された素子側基板１１上には、液晶配向膜２０が形成されている。この液晶配向膜２０は、平滑性を向上させる機能を有し、第２の導電体層１９および絶縁体層１７の上面部にポリイミドを塗布した後、焼成することによって形成される。液晶配向膜２０の形成後、この液晶配向膜２０にラビング処理を施している。
【００３５】
対向基板１３は、たとえばガラスなどの透光性材料で形成され、第２の導電体層１９側に臨みかつ素子側基板１１に所定間隔をあけて対向して配設されている。後述する液晶層１４側に臨む対向基板１３の下面部には、複数の透明導電体層２１を介して液晶配向膜２２が形成されている。配線および対向側画素電極となる複数の透明導電体層２１は、左右方向に沿って帯状に、かつ、前後方向に沿って微小間隔おきに形成されている。各透明導電体層２１は、たとえばインジウム錫酸化物（ＩＴＯ：Indium Tin Oxide）を用いて膜厚約５０ｎｍ以上３５０ｎｍ以下、好ましくは１５０ｎｍに形成されている。液晶配向膜２２は、平滑性を向上させる機能を有し、透明導電体層２１の下面部にポリイミドを塗布した後、焼成することによって形成される。液晶配向膜２２の形成後、この液晶配向膜２２にラビング処理を施している。液晶層１４の反対側である対向基板１３の上面部には、偏光板２３を介して光散乱透過板２４が貼付けられている。
【００３６】
素子側基板１１と対向基板１３との間には、液晶層１４が介在されている。すなわち、素子側基板１１と対向基板１３とは、図示外のスペーサを介して接着剤などによって接着され、接着された素子側基板１１、対向基板１３をそれぞれ真空脱気した後、徐々に常圧に戻すことによって内部に液晶が注入される。
【００３７】
図４および図５は、薄膜二端子素子１２の形成手順を段階的に示す断面図である。薄膜二端子素子１２を作製する際には、図４（ａ）に示すように、素子側基板１１の上面部１１ａに絶縁体層１５すなわち酸化アルミニウム層をたとえば膜厚約１００ｎｍ分形成し、次に図４（ｂ）に示すように、第１の導電体層１６つまりタンタル膜をたとえば膜厚約９０ｎｍ分形成する。これら酸化アルミニウム層およびタンタル膜の膜形成方法としては、スパッタ法を用いて連続して形成する。膜形成時の素子側基板１１の温度はたとえば１５０℃とする。次に図４（ｃ）に示すように、フォトリソグラフィ工程によってレジストパターンを形成し、フレオンガスつまりＣＦ4ガスを用いたドライエッチングによって第１の導電体層１６であるタンタル膜のエッチングを行う。これによって、微小間隔ｇが所定間隔おきに形成されて、複数の第１の導電体層１６が帯状にされることになる。微小間隔ｇを成す凹溝１６ａは、下方に向かう程幅狭となるテーパ状に形成され、それ故、後述する絶縁体層１７および第２の導電体層１９を所望の断面形状に容易に形成することができる。その後図４（ｄ）に示すように、スパッタ法を用いて酸化シリコン膜をたとえば膜厚約１０００ｎｍ分形成する。
【００３８】
次に図５（ａ）に示すように、フォトリソグラフィ工程によってレジストパターンを形成し、フッ酸フッ化アンモニウム水溶液つまりＢＨＦ液を用いたウエットエッチングによって、絶縁体層１７つまり酸化シリコン膜のエッチングを行う。次に図５（ｂ）に示すように、非線形抵抗体層１８である陽極酸化膜を形成するための陽極酸化工程を実施する。この陽極酸化工程は、化成液中に陽極酸化される金属膜が形成された基板１１と対向電極とを配置し、基板１１側を正電位として電圧を印加することによって金属膜上に酸化皮膜を形成する工程である。化成液として酒石酸アンモニウム１％溶液を用い、化成電圧３６Ｖ、化成電流０．２ｍＡ／ｃｍ2として、膜厚約７０ｎｍの非線形抵抗体層１８を形成する。次に図５（ｃ）に示すように、液晶に電圧印加する電極かつ光学反射膜および上部電極となる第２の導電体層１９として、アルミニウム膜を膜厚５００ｎｍ分形成する。その後、図５（ｄ）に示すように、フォトリソグラフィ工程によってレジストパターンを形成し、リン酸を用いたウエットエッチングによってアルミニウム膜のエッチングを行う。ここで、絶縁体層１７において、第１の導電体層１６の凹溝１６ａの略上方に対応する部分には、凹溝１６ａの断面形状と略同一の断面形状の凹溝１７ｂが形成されている。この凹溝１７ｂは下方に向かう程幅狭となるテーパ状に形成され、それ故、エッチングによって除去するアルミニウム膜部分の膜厚を均一に薄膜化でき、エッチングを簡単化できる。なお、第２の導電体層１９の矩形パターンは、図で示す位置からずれることを想定しており、それ故、設計上においては、図中凹溝１７ｂの部分でエッチングされるが、前記ずれが生じた場合には、エッチングされる部分は、必ずしも図中凹溝１７ｂの部分に限定されるものではなく、第１の導電体層１６の上方に入り込む場合も考えられる。
【００３９】
以上説明した反射型液晶表示装置１０の第１の導電体層１６に電流を供給すると、第２の導電体層１９に電流が流れる。透明導電体層２１と画素電極である第２の導電体層１９との間が、選択状態にある場合には、これら両者間に電圧が印加され、液晶分子は素子側基板１１、対向基板１３の表面に対して略垂直に配列する。それ故、対向基板１３側から入射した光は液晶層１４を通過して第２の導電体層１９で反射し液晶層１４を再び通過して出射する。
【００４０】
以上説明した反射型液晶表示装置１０によれば、薄膜二端子素子１２は、第１の導電体層１６に非線形抵抗体層１８を介して第２の導電体層１９の突出部１９ａが積層されて成り、この薄膜二端子素子１２となる領域を除く第１の導電体層１６と第２の導電体層１９との間には、絶縁体層１７が配設されるので、薄膜二端子素子１２の作製時において、位置合わせが必要な工程としては、非線形抵抗体層１８を形成する領域を定めるための工程と、第２の導電体層１９の形状を定める工程とがあるが、各工程における素子側基板１１の変形に対し、必要十分な位置合わせマージンを確保することが可能となる。図６は、非線形抵抗体層１８を形成する領域を定める工程により定まる薄膜二端子素子の位置および形状を決めるパターンずれの許容を説明するための素子側基板の平面を示す説明概念図である。絶縁体層１７に形成される挿通部１７ａについて設計上挿通部１７ｃが図６記載の形状に設けられるように設計されている。図６では設計上設けられた場合の上部電極となる第２の導電体層１９ｂを合わせて示しているが、この図から挿通部１７ａは図６中破線矢印で示される様な範囲のいずれの位置でも可能であることがわかる。このため、実際に設けられる挿通部１７ａを仮に図６のような形状で設けたとしても特に問題はなく、本発明の構造では、薄膜二端子素子の位置および形状を決めるパターンのずれに対して許容範囲、つまりマージンを有することが説明される。第２の導電体層１９の形状を定める工程についても、挿通部１７ａの位置を基準に考えるとずれの許容範囲を有することが同様に説明される。以上の２つの工程でそれぞれの工程でのずれが合わさって生じた場合を説明する表示部分の一部を示す図を、図７と図８に示している。図７は、薄膜二端子素子の位置および形状を決めるパターンずれの例を示す素子側基板の平面図である。図８は、図７を元に画素電極のパターンずれが合わさった場合の例を示す素子側基板の平面図である。これらの図から、二つの工程で異なったずれがそれぞれ生じたとしても素子側基板１１として特に問題がないことが説明される。以上の説明では、各工程でのずれが面内一様な場合についての説明および図示であるが、基板やマスクパターンの伸縮などで生じるパターンのピッチ変化に対しても同様に説明できるものである。それ故、第１の導電体層１６および非線形抵抗体層１８に対する第２の導電体層１９の相対位置の許容範囲が前記従来技術と比べて格段に大きくなり、製造工程時における素子側基板１１の変形に対し、必要十分な位置合わせマージンを確保することが可能となり、薄膜二端子素子１２の作製を簡単化することができる。また、信号配線のみのための場所と薄膜二端子素子１２のみのための場所とが不用となるので、画素間隔を狭くすることができ、それ故、開口率を高くすることが可能となり、表示品位の低下を防止することができる。しかも、高精細表示を実現することができる。
【００４１】
形態１の薄膜二端子素子による液晶表示装置の場合、画素として表示機能を発する部分は、素子側基板１１の第１の導電体層１６と対向基板１３の透明導電体層２１とが、液晶配向膜２０および液晶配向膜２２を介し液晶層１４を挟んで対向し、かつ互いに直交するように帯状に形成された交差部分となる。このため、表示領域周辺の空き領域を有効に利用し、絶縁体層１７に形成される挿通部１７ａと第２の導電体層１９の略矩形状電極を表示に影響しないように余分に形成することが可能である。こうした余分の画素電極となるパターンを設計上設けることによって、レジストパターン形成に一画素分の間隔以上のずれが生じた場合においても、周辺に設けた余分なパターンが表示領域に移動し、補われる。このため、位置合わせマージンをより大きく確保することが可能となる。
【００４２】
また、薄膜二端子素子１２は、先に記載の第１の導電体層１６、非線形抵抗体層１８、第２の導電体層１９、突出部１９ａの配設関係を満たす範囲で、位置および個数を自由に設定することができる。また、第１の導電体層１６を形成した後、第１の導電体層１６の上面部を部分的に陽極酸化処理して非線形抵抗体層１８を形成することができるので、製造工程を一層簡単化することができる。また、素子側基板１１は高分子樹脂材料からなることから、ガラス基板と比べて、基板自体を薄肉化できるうえ必要に応じて弾性変形することが可能になる。それ故、樹脂材料からなる基板を種々の反射型液晶表示装置に適用することができ、汎用性を高くすることができる。さらに素子側基板１１と薄膜二端子素子１２との間に絶縁体層１５を設けるので、この絶縁体層１５によって素子側基板１１を保護することができるうえ、素子側基板１１から不純物が放出するのを防止することができる。しかも、この絶縁体層１５によってエッチング工程を簡単化することができる。
【００４３】
以上、形態１として、反射型液晶表示装置の製造例を示した。以上の形態１で、非線形抵抗体層１８の形成方法として、スパッタ法または化学気相成長法（略称ＣＶＤ法、ＣＶＤ：Chemical Vapor Deposition）による堆積形成も可能である。
【００４４】
また、絶縁体層１７と非線形抵抗体層１８の形成の順を代えることも可能である。また、第１の導電体層１６と第２の導電体層１９とは、導電性材料であれば例示の材料以外の材料を適用することも可能である。ただし、第２の導電体層１９は、反射型表示装置の場合、光反射性を有する材料であることが望ましい。また、薄膜二端子素子１２および配線間での光透過を利用して、半透過型もしくは透過型表示とすることも可能である。また、第１の導電体層１６と第２の導電体層１９を光透過性の材料として、透過型表示とすることも可能である。また、挿通部１７ａの平面形状を略矩形状としたが、第２の導電体層１９の突出部１９ａの形成が可能で、薄膜二端子素子１２の素子面積が設計上ねらいとする面積にすることが可能であればどのような形状にすることも可能である。
【００４５】
他の形態として、オフィスオートメーション機器以外のたとえば、パーソナルコンピュータ、携帯情報端末、携帯電話などに反射型液晶表示装置を適用してもよい。たとえば、ホワイトテーラ表示モードなどの液晶表示モードにおいても反射型液晶表示装置を適用可能である。この場合には偏光板２３などを省略する。第２の導電体層を、光を散乱反射するように凹凸形状に形成した場合には、光散乱透過板２４を省略する。形態１においては、白黒表示の例を示したが、赤、緑、青のカラーフィルタを含む構成にすることによって、カラー表示することも可能である。また、液晶層１４で発色させる液晶表示モードを用いることによってカラー表示することも可能である。その他、前記形態１に、特許請求の範囲を逸脱しない範囲において種々の部分的変更を行う場合もある。
【００４６】
以上、一画素に対し一つの第２の導電体層１９が略矩形状に形成されている場合についての形態を示した。形態１においては、以下のような問題がある。第一に、素子側基板１１の矩形状に形成された導電体層１９と対向基板１３の帯状に形成された透明導電体層２１との関係による素子側基板１１と対向基板１３との位置合わせが問題となる。先にも示したとおり、選択状態である第２の導電体層１９と透明導電体層２１との間の液晶層１４の液晶分子の配向によって、画像を表示していることから、第２の導電体層１９と透明導電体層２１との位置合わせが必要となる。
【００４７】
また、形態１では、設計上、第１の導電体層１６の帯状配線に、その配線により選択もしくはデータの信号パルスを印加しようとする第２の導電体層１９の略矩形状の画素電極が重なるように配置設計している。しかし仮に、先に示したパターン形成のずれがあると、第２の導電体層１９の略矩形状の画素電極が隣接する第１の導電体層１６の帯状配線に重なる部分が生じることとなる。こうした重なり部分は、電気的には直接接続されてはいないが、絶縁体層１７を介して電気容量を生じることとなる。こうした電気容量の発生は、選択もしくはデータ信号の遅延を招き、表示速度または表示コントラストの低下の原因となる。
【００４８】
［形態２］
図９は、一画素に複数の画素電極を設けた例を示す素子側基板の平面図である。以上、二つの問題に対応した形態２を以下に示す。形態２では、形態１での第２の導電体層１９が一画素に対し２つ以上複数の島状に形成される。前記各島状の第２の導電体層１９に対して絶縁体層１７に形成される挿通部１７ａを通じ、非線形抵抗体層１８を介して第１の導電体層１６と接続された構造である。その他の液晶表示装置の構成および素子側基板の素子構造については、形態１と同じである。
【００４９】
図９は、形態２を説明するための概念図で、形態１を説明した図３の素子側基板１１の平面図を基に、第２の導電体層１９が一画素に一つ矩形状に形成されている形状から複数に分割した形状へと代えたものを示している。この例では、図中縦方向および横方向それぞれ２分割の矩形状に分割している。つまり形態１の第２の導電体層１９の略矩形状のたとえば約２倍のピッチ間隔で略矩形状を形成している。形態２において、「略矩形状」は「矩形状」を含む。また、挿通部１７ａの略矩形状の面積は、分割による導電体層１９の略矩形状の面積比の変化に対応して、小さくなるように設計されている。
【００５０】
図５（ａ）で、各画素電極の分割に応じて挿通部１７ａを形成させること、および図５（ｄ）で、同じく各画素電極の分割に応じて第２の導電体層１９の略矩形状を形成させること以外、図４および図５で示される薄膜二端子素子の形成手順は同じである。
【００５１】
以上説明した構造および作製手順の反射型液晶表示装置１０によれば、一画素に複数の第２の導電体層１９が略矩形状に形成されている。この構造で、絶縁体層１７に形成される挿通部１７ａおよび第２の導電体層１９の略矩形状のレジストパターン形成のずれを考えると、一画素中の複数の絶縁体層１７に形成される挿通部１７ａまたは第２の導電体層１９の略矩形状のパターンの間隔分以上、つまり実施形態２では、一画素分の２分の１以上のずれが生じた場合、そのずれが生じた方向の反対側の方から隣接するパターンが移動してくることとなる。このため、設計上本来のパターンは、一画素の領域から外れる一方、隣接するパターンが一画素領域内に入ってくることから、見かけ上、本来のずれよりも小さくなる効果が生じる。
【００５２】
また、この場合、第１の導電体層１６の帯状配線と第２の導電体層１９の略矩形状の画素電極との重なりにおいて、隣接する第１の導電体層１６の帯状配線と第２の導電体層１９の略矩形状の画素電極との重なりにおいて、隣接する第１の導電体層１６の帯状配線と第２の導電体層１９の略矩形状の画素電極との重なり部分の最大面積は、分割していない場合と比べ、小さくなる効果も生じる。
【００５３】
こうした隣接する配線への重なり部分の緩和の効果は、対向基板１３の帯状に形成された透明導電体層２１との重なりにおいても同様の効果を生じることとなる。この場合、対向基板の位置合わせにおいてもずれが生じたとしても、画素電極の分割を行わない場合と比較して、画素の有効動作部分の低下は少なくなる。
【００５４】
また、形態１でも記載したのと同じく、表示領域周辺の空き領域を利用し、絶縁体層１７に形成される挿通部１７ａおよび第２の導電体層１９の略矩形状の余分なパターンを設計しておけば、上記の２つの効果は、全ての画素において生じることとなる。以上、一画素中の画素電極を図中縦方向および横方向それぞれ２分割にした場合について説明したが、さらに分割の程度を増加させ、３分割、４分割とすると、上記の効果は、より大きくなる。
【００５５】
しかし、形態１および形態２では、以下のことが問題となる。仮に、薄膜二端子素子を形成するための絶縁体層１７に形成される挿通部１７ａが、第１の導電体層１６の帯状配線と隣接する帯状配線との間にパターン形成された場合、その薄膜二端子素子の下部電極が存在しないことになり素子形成ができない。その挿通部１７ａに重なるように形成される第２の導電体層１９の略矩形状のパターンによる画素電極は、第１の導電体層１６の帯状配線と薄膜二端子素子を介して電気的に接続されなくなる。
【００５６】
このような画素電極の部分では、液晶層に十分な電圧が印加されないため、表示ができない部分、つまり、表示欠陥となる。また、画素電極となる第２の導電体層１９をパターン形成する際、第２の導電体層１９の略矩形状と隣接する略矩形状との間に絶縁体層１７に形成される挿通部１７ａのパターンがあるように第２の導電体層１９がパターン形成された場合も、同様のことが生じる。
【００５７】
［形態３］
以上の問題に対応した形態３を以下に示す。
形態３では、島状の第２の導電体層１９に対して、設計上、絶縁体層１７に形成される複数の挿通部１７ａが形成される。前記挿通部１７ａを通じ、第２の導電体層１９が非線形抵抗体層１８を介して第１の導電体層１６と接続された構造である。その他の液晶表示装置の構成および素子側基板の素子構造については、形態１および形態２と同じである。
【００５８】
図１０は、一画素電極に複数の薄膜二端子素子を設けた例を示す素子側基板の平面図である。図１１は、図１０の素子側基板に対して、一画素電極中の薄膜二端子素子の数を増やした例を示す素子側基板の平面図である。すなわち図１０および図１１は、形態３を説明するための概念図で、形態２を説明した図３の素子側基板１１の平面図を基に、絶縁体層１７に形成される挿通部１７ａが第２の導電体層１９の一つの略矩形状に対して２つ以上形成されるよう複数に分割した形状へと代えたものを示している。
【００５９】
この例では、図中縦方向および横方向それぞれ２分割のピッチに分割している。つまり実施形態２の絶縁体層１７に形成される挿通部１７ａの約２倍のピッチ間隔で挿通部１７ａの略矩形状を形成している。また、挿通部１７ａの略矩形状の面積は、導電体層１９の略矩形状の面積比の変化に対応して、小さくなるように設計されている。
【００６０】
形態２の場合と同様に、図５（ａ）で、各画素電極の分割に応じて挿通部１７ａを形成させることに、変更すること以外、図４および図５で示される薄膜二端子素子の形成手順は同じである。
【００６１】
以上説明した構造および作製手順の反射型液晶表示装置１０によれば、設計上、一つの画素電極に薄膜二端子素子部分となる絶縁体層１７に形成される複数の挿通部１７ａが形成されている。この構造で、絶縁体層１７に形成される挿通部１７ａおよび第２の導電体層１９の略矩形状のレジストパターン形成のずれを考えると、絶縁体層１７に形成される挿通部１７ａが、第１の導電体層１６の帯状配線と隣接する帯状配線との間にパターン形成された場合、または、第２の導電体層１９の略矩形状と隣接する略矩形状との間に絶縁体層１７に形成される挿通部１７ａのパターンがあるように第２の導電体層１９がパターン形成された場合においても、必ず第２の導電体層１９の略矩形状内には挿通部１７ａのパターンが存在することになる。このため、電気的に接続されていない画素電極は生じない。
【００６２】
また、薄膜二端子素子による液晶表示装置の駆動では、液晶層に印加される電圧は、液晶層と薄膜二端子素子の電気容量の比で決められる。そして、薄膜二端子素子のＯＮおよびＯＦＦの駆動電圧の特性とこの電気容量の比の関係から、画素に印加する選択またはデータの（パルス）信号の電圧が決められる。このため、第２の導電体層１９の略矩形状内に形成される挿通部１７ａの数が異なった場合、液晶層に印加される電圧が変化するため、各画素電極で表示に差が生じることなる。しかし、挿通部１７ａの分割数をさらに増やすことによって、配線および画素電極のパターンの間に挿通部１７ａが存在することとなった場合でも、先の容量比の変化を小さくすることが可能となる。
【００６３】
しかし、形態２および形態３の画素電極、薄膜二端子素子を分割していく場合の問題として絶縁体層１７に形成される挿通部１７ａの加工方法、つまり、薄膜二端子素子の大きさを決める加工方法が問題となる。以上の形態では、薄膜二端子素子１２の素子の大きさは、絶縁体層１７に形成する挿通部１７ａの面積となる。薄膜二端子素子による液晶表示装置の駆動では、液晶層に印加される電圧は、液晶層と薄膜二端子素子の電気容量の比で決められる。
【００６４】
そして、薄膜二端子素子のＯＮおよびＯＦＦの駆動電圧の特性とこの電気容量の比の関係から、画素に印加する選択またはデータの（パルス）信号の電圧が決められる。通常、タンタルの陽極酸化膜を非線形材料とする薄膜二端子素子の場合、先の電気容量比は、薄膜二端子素子：液晶層の比で、たとえば１：１０以上が必要である。そして、液晶層の厚さおよび液晶材料の誘電率、薄膜二端子素子の非線形材料の厚さおよび誘電率によって変化するが、液晶層の電極面積：薄膜二端子の電極面積の比で、たとえば約１：１００の比で素子設計する必要がある。
【００６５】
先にも示したとおり、これまでの形態では、絶縁体層１７に形成する挿通部１７ａの面積で薄膜二端子素子の電極面積が決められているが、画素電極の分割数を多くし、導電体層１９の略矩形状の一つあたりの画素電極の面積を小さくした場合、絶縁体層１７に形成する挿通部１７ａの面積も小さくなるよう、挿通部１７ａの加工の大きさを小さくする必要がある。しかし、挿通部１７ａをパターン形成するためのフォトリソグラフィのパターン形成およびエッチング加工の精度の問題から加工の大きさを小さくするのには限界がある。
【００６６】
［実施形態４］
図１２は、本発明の実施形態４に係り、第１の導電体層膜の側面部に非線形抵抗体層を設けた薄膜二端子素子を説明するための素子側基板の要部を破断した斜視図である。薄膜二端子素子の大きさの問題の対応する素子構造を説明する実施形態４を示す。実施形態４では、反射型液晶表示装置１０の構造は実施形態１と同じであるため、薄膜二端子素子１０の構造をより詳しく示した薄膜二端子素子側基板を示す図１２の斜視図を用いて説明する。
【００６７】
実施形態４では、第１の導電体層１６を形成するまでは、形態１と同一構造である。挿通部１７ａは、第１の導電体層１６を貫通しており、非線形抵抗体層１８は第１の導電体層１６の貫通部分の側面部に形成されている。そして、非線形抵抗体層１８に挿通部１７ａを通じて第２の導電体層１９の突出部１９ａの一部分が当接した状態で、挿通部１７ａに連続して絶縁体層１７の大部分を覆う複数の第２の導電体層１９が形成されている。それ以外の構造としては、形態１と同じ構造である。
【００６８】
図１３および図１４は、第１の導電体層膜の側面部に非線形抵抗体層を設けた薄膜二端子素子の形成手順を段階的に示す断面図である。図１３の（ａ），（ｂ），（ｃ），（ｄ）は、形態１と同じ工程で作製されている。次に、図１４（ａ）に示すように、フォトリソグラフィ工程によってレジストパターンを形成し、フッ酸フッ化アンモニウム水溶液を用いたウエットエッチングによって、絶縁体層１７である酸化シリコン膜のエッチングを行う。続けて、フレオンガスを用いたドライエッチングによって第１の導電体層１６であるタンタル膜のエッチングを行う。
【００６９】
次に図１４（ｂ）に示すように、非線形抵抗体層１８である陽極酸化膜を形成するための陽極酸化工程を実施する。この陽極酸化工程は、形態１の記載と同じであり、第１の導電体層１６の側面部に対し、垂直方向にたとえば約７０ｎｍの厚さで非線形抵抗体層１８を形成する。また、図１４（ｂ）では、絶縁体層１７および第１の導電体層１６に形成された挿通部１７ａの側面が直線に描かれているが、陽極酸化によって、酸化部分の体積が増加することもあり、非線形抵抗体層１８の表面が挿通部１７ａの側面よりも突出する場合も生じる。
【００７０】
次に図１４（ｃ）に示すように、第２の導電体層１９として、アルミニウム膜をたとえば膜厚約５００ｎｍ分形成する。このとき、第２の導電体層１９は、絶縁体層１７および第１の導電体層１６に形成された挿通部１７ａ側面を覆うように連続して形成されている。以下、形態１と同じ工程で、第２の導電体層１９がパターン形成される。
【００７１】
実施形態４の薄膜二端子素子では、素子面積は、挿通部１７ａの第１の導電体層１６の貫通部分の外周の長さと、第１の導電体層１６の膜厚との積と求められる。本実施形態では、導電体層１６の膜厚は、たとえば約５０ｎｍ以上３５０ｎｍ以下であるが、ホトリソグラフィのパターン形成またはエッチング加工の精度と比べると小さな値となる。このため、形態１と同じ方法で、挿通部１７ａを形成した場合でも、素子面積の小さい薄膜二端子素子を形成することが可能となる。このため、本実施形態の構造の薄膜二端子素子とすることで、形態２および形態３で示した画素電極および薄膜二端子素子の分割をより多くすることが可能となる。
【００７２】
【発明の効果】
以上のように本発明によれば、少なくとも１つ以上の薄膜二端子素子は、短冊状に形成される第１の導電体層に非線形抵抗体層を介して第２の導電体層の少なくとも一部分が積層されて成り、この薄膜二端子素子となる領域を除く第１の導電体層と第２の導電体層との間には、絶縁体層が配設されるので、薄膜二端子素子の作製時において、位置合わせが必要な工程としては、たとえば非線形抵抗体層を形成する領域を定めるための工程と、第２の導電体層の形状を定める工程とがあるが、各工程における基板の熱変形に対し、必要十分な位置合わせマージンを確保することが可能となる。それ故、第１の導電体層および非線形抵抗体層に対する第２の導電体層の相対位置の許容範囲が前記従来技術と比べて格段に大きくなり、製造工程時における基板の変形に対し、必要十分な位置合わせマージンを確保することが可能となり、薄膜二端子素子の作製を簡単化することができる。また、信号配線のみのための場所と薄膜二端子素子のみのための場所とが不用となるので、画素間隔を狭くすることができる。それ故、開口率を高くすることが可能となり、表示品位の低下を防止することができる。しかも、高精細表示を実現することができる。
【００７３】
また、薄膜二端子素子の電極面積を決める要素の一つが、第１の導電体層の膜厚となるので、微小電極面積の薄膜二端子素子が作製しやすくなる。また、絶縁体層によって一方の基板を保護することができるうえ、この基板から不純物が放出するのを防止することができる。また、一画素を複数の画素電極によって分割することとなるため、画素電極のパターン間隔が短くなる。このため、画素電極のパターンずれを見かけ上、小さくすることが可能となる。また、画素電極のパターン間隔をより短くし、一画素に対する画素電極の数をより多くすることで、画素電極のパターンずれを見かけ上より小さくすることが可能であると同時に、数による平均化の効果が発現するため、画素電極の形状および面積のばらつきを許容することが可能となる。このため、一画素中の画素電極の数としてある平均値を有する条件のもとで、画素電極の形状および大きさに分布を持たせることが可能となる。つまり画素電極をランダムな形状および大きさとすることが可能となる。このことによって、画素電極のパターンずれは見かけ上無くすことが可能となる。
また本発明によれば、薄膜二端子素子を形成するためのパターン間隔が短くなるので、薄膜二端子素子を形成するためのパターンずれを見かけ上、小さくすることが可能となる。また、薄膜二端子素子を形成するためのパターン間隔をより短くし、一画素電極に対する薄膜二端子素子の数をより多くすることで、薄膜二端子素子を形成するためのパターンずれを見かけ上より小さくすることが可能であると同時に、数による平均化の効果が再現するため、薄膜二端子素子の形状および面積のばらつきを許容することが可能となる。このため一画素電極中の薄膜二端子素子の数としてある平均値を有する条件のもとで、形状および大きさに分布を持たせることが可能となる。つまり、薄膜二端子素子をランダムな形状および大きさとすることが可能となる。このことによって、薄膜二端子素子を形成するためのパターンずれを、見かけ上無くすことが可能となる。
【００７４】
また本発明によれば、表示画素を決める要素の一つが、第１の導電体層と対向基板の透明導電体層とが液晶層を挟んで対向し交差する領域となるので、第１の導電体層、非線形抵抗体層、および絶縁体層が、設計上の表示領域の周辺領域にも形成されていることで、位置合わせマージンをより大きく確保することが可能となる。
【００７５】
また本発明によれば、第２の導電体層自体で、光学反射させることが可能となるため、薄膜二端子素子の上部電極、液晶層に電圧を印加するための画素電極、および光学反射板の３つの機能を兼ね備えることが可能となる。
【００７６】
また本発明によれば、第１の導電体層を形成した後、第１の導電体層の表面部を部分的に陽極酸化処理して非線形抵抗体層を形成することができる。それ故、製造工程を一層簡単化することができる。
【００７７】
また本発明によれば、一方の基板は樹脂材料からなることから、ガラス基板と比べて、基板自体を薄肉化できるうえ必要に応じて弾性変形することが可能になる。それ故、樹脂材料からなる基板を種々の反射型液晶表示装置に適用することができ、汎用性を高くすることができる。
【００８０】
また本発明によれば、薄膜二端子素子を形成するためのパターン間隔が短くなるので、薄膜二端子素子を形成するためのパターンずれを見かけ上、小さくすることが可能となる。また、薄膜二端子素子を形成するためのパターン間隔をより短くし、一画素電極に対する薄膜二端子素子の数をより多くすることで、薄膜二端子素子を形成するためのパターンずれを見かけ上より小さくすることが可能であると同時に、数による平均化の効果が再現するため、薄膜二端子素子の形状および面積のばらつきを許容することが可能となる。このため一画素電極中の薄膜二端子素子の数としてある平均値を有する条件のもとで、形状および大きさに分布を持たせることが可能となる。つまり、薄膜二端子素子をランダムな形状および大きさとすることが可能となる。このことによって、薄膜二端子素子を形成するためのパターンずれを、見かけ上無くすことが可能となる。
【図面の簡単な説明】
【図１】 反射型液晶表示装置１０の構成を示す断面図である。
【図２】 反射型液晶表示装置の要部を破断した斜視図である。
【図３】 素子側基板の平面図である。
【図４】 薄膜二端子素子の形成手順を段階的に示す断面図である。
【図５】 薄膜二端子素子の形成手順を段階的に示す断面図である。
【図６】 薄膜二端子素子の位置および形状を決めるパターンずれの許容を説明するための素子側基板の平面図である。
【図７】 薄膜二端子素子の位置および形状を決めるパターンずれの例を示す素子側基板の平面図である。
【図８】 画素電極のパターンずれの例を示す素子側基板の平面図である。
【図９】 一画素に複数の画素電極を設けた例を示す素子側基板の平面図である。
【図１０】 一画素電極に複数の薄膜二端子素子を設けた例を示す素子側基板の平面図である。
【図１１】 図１０の素子側基板に対して、一画素電極中の薄膜二端子素子の数を増やした例を示す素子側基板の平面図である。
【図１２】 本発明の実施形態４に係り、第１の導電体層膜の側面部に非線形抵抗体層を設けた薄膜二端子素子を説明するための素子側基板の要部を破断した斜視図である。
【図１３】 第１の導電体層膜の側面部に非線形抵抗体層を設けた薄膜二端子素子の形成手順を段階的に示す断面図である。
【図１４】 第１の導電体層膜の側面部に非線形抵抗体層を設けた薄膜二端子素子の形成手順を段階的に示す断面図である。
【図１５】 従来の薄膜二端子素子が形成された反射型液晶表示装置の一画素を示す平面図である。
【図１６】 従来の反射型液晶表示装置の要部を破断した斜視図である。
【符号の説明】
１０ 反射型液晶表示装置
１１ 素子側基板
１２ 薄膜二端子素子
１３ 対向基板
１４ 液晶層
１５ 絶縁体層
１６ 第１の導電体層
１７ 絶縁体層
１８ 非線形抵抗体層
１９ 第２の導電体層
１９ａ 突出部
【発明の属する技術分野】
本発明は、反射型液晶表示装置に関し、たとえば、オフィスオートメーション機器、パーソナルコンピュータ、携帯情報端末、携帯電話などに好適に適用される液晶表示装置に関する。
【０００２】
【従来の技術】
マルチメディア社会の急速な進展の中で、各種情報媒体の電子化が検討されている。その一つに、印刷物などの紙を媒体とした情報の電子化があり、その電子化を実現する目的から、たとえば電子ペーパーと呼ばれる表示装置の開発が望まれている。この表示装置は、紙のように薄く必要に応じて弾性変形可能であり、さらにこの表示装置は、印刷物と同程度の文字および図表を高精細表示可能であることが要求されている。このような要求に対し、弾性変形可能なプラスチックまたは樹脂フィルムを基板に適用し、液晶層に加えられる電圧をスイッチング素子によって制御するアクティブマトリックス駆動方式の反射型液晶表示装置の使用が検討されている。
【０００３】
前記反射型液晶表示装置において、スイッチング素子として主なものは薄膜トランジスタ素子（ＴＦＴ素子：Thin Film Transistor素子）と、エムアイエム素子（ＭＩＭ素子：Metal Insulator Metal素子）つまり薄膜二端子素子とがある。これらスイッチング素子のうちＴＦＴ素子の作製温度は、通常約３００℃以上であるため、耐熱温度の制約から、基板にプラスチックまたは樹脂フィルムを適用することは困難である。これに対して、薄膜二端子素子の作製温度は、約１８０℃以下に設定されているので、ＴＦＴ素子の場合よりも耐熱温度の制約が大幅に緩和されている。それ故、基板に、プラスチックまたは樹脂フィルムを適用することが可能となり、弾性変形可能な基板を有する反射型液晶表示装置の使用が種々検討されている（たとえば、特許文献１，２，３参照）。
【０００４】
図１５は、従来の薄膜二端子素子が形成された反射型液晶表示装置の一画素を示す平面図である。反射型液晶表示装置の素子側基板を製造する際には、まず絶縁性の樹脂基板１上に、タンタル膜すなわちＴａ膜を形成した後、フォトリソグラフィおよびエッチングによって、配線および下層電極となる第１導電体層２を形成する。次に第１導電体層２の表面部に陽極酸化処理を行って非線形抵抗膜を形成する。次に、樹脂基板１上にチタン膜を成膜した後、再度フォトリソグラフィおよびエッチングによって、上層電極となる第２導電体層３を形成する。その後、樹脂基板１上に、アルミニウム膜を成膜した後、再度フォトリソグラフィおよびエッチングによって、画素電極および反射層となる第３導電体層４を形成する。
【０００５】
反射型液晶表示装置に前記樹脂基板を用いた場合には、プロセス中の基板の変形率は、たとえば約１０〜１０００ｐｐｍであり、これを許容するためには、約１０μｍ以上の位置合わせマージンを確保する必要がある。これに対して、反射型液晶表示装置にガラス基板を用いた場合には、プロセス中の基板の変形率は、約１０ｐｐｍ以下であり、位置合わせ時の変形を許容するための設計マージンは、たとえば約１０μｍ以下の精度で設計されている。ここで、パネルサイズが列方向（Ｒ方向）で約８ｃｍ、行方向（Ｃ方向）で約６ｃｍとなる対角約４インチのパネルを想定した場合、プロセス中の樹脂基板の変形率をたとえば３００ｐｐｍと仮定すれば、基板の寸法変形は、列方向で変形率３００ｐｐｍに列方向寸法８×１０-2ｍを乗じた値２４μｍ、行方向で変形率３００ｐｐｍに行方向寸法６×１０-2ｍを乗じた値１８μｍとなる。
【０００６】
ここで、位置合わせマージンを確保するために必要な領域を少なくすることができる技術が開示されている（たとえば、特許文献４参照）。前記製造方法では、下部電極配線と反射性画素電極とを反射性の金属膜で形成し、これに上部電極を組合わせて、都合二回の露光工程で薄膜二端子素子を形成するようになっている。
【０００７】
【特許文献１】
特開平６−２１４２２０号公報
【特許文献２】
特開平８−２７１９３２号公報
【特許文献３】
特開平８−２８６１９８号公報
【特許文献４】
特開平３−４６６３２号公報
【０００８】
【発明が解決しようとする課題】
基板にプラスチックまたは樹脂フィルムを適用した従来技術では、以下のような問題がある。すなわち、液晶表示装置を構成する絶縁性基板となるプラスチックまたは樹脂フィルム基板は、ガラス基板に比べて耐熱温度が低いうえ、温度および湿度の変化に起因して基板の伸びまたは収縮などの寸法変化つまり変形が発生しやすい。また、基板上に成膜される各種薄膜から付与される応力によって、基板の反りおよび変形が発生するという問題がある。たとえば、電子技術２０００．７月号第６〜８頁によれば、液晶表示装置に用いられる樹脂フィルム基板の線膨張係数は、ガラス基板の線膨張係数に対して約１０倍となっている。それ故、たとえば温度が１℃変化することによって、基板は約１０倍の寸法変化つまり変形を生じる。したがって、薄膜二端子素子のような高精度な位置合わせ工程が必要な能動素子の製造工程においては、十分な基板寸法精度を得ることは困難である。基板の変形を見込んで位置合わせマージンを大きく設定した場合には、基板に対する各種薄膜の位置合わせは可能になる反面、液晶表示装置の開口率すなわち表示画面面積に対する実能動画面面積の割合が、低下する。それ故、表示品位が低下するだけでなく、高精細表示のための微小な画素設計において、マージンの確保が不十分となる。
【０００９】
図６に示すように、反射型液晶表示装置に樹脂基板１を用いた場合には、第１導電体層２と第３導電体層４との関係の列方向の位置合わせマージンαと、第１導電体層２と第２導電体層３との関係の行方向の位置合わせマージンγとについては、それぞれ２４μｍに設定する必要があり、第１導電体層２と第３導電体層４との関係の行方向の位置合わせマージンβと、第２導電体層３と第３導電体層４との関係の行方向の位置合わせマージンδとについては、それぞれ１８μｍに設定する必要がある。このことから反射型液晶表示装置の開口率が低下し、表示品位が低下する。しかもパネルサイズが大きくなるほど、行方向および列方向の位置合わせマージンが大きくなるので、必要なマージンを確保できる程度に画素サイズを大きくする必要があり、それ故、高精細な表示ができなくなる。
【００１０】
前記特許文献４の前記製造方法によれば、位置合わせを必要とする露光工程は一回となるので、位置合わせマージンを確保するために必要な領域を少なくすることが可能となる。しかし、薄膜二端子素子を形成する電極と反射画素電極とを形成する金属膜としては、タンタルＴａまたはアルミニウムＡｌのような材料が考えられるが、タンタルＴａに関しては、タンタルＴａの陽極酸化膜を用いた薄膜二端子素子の素子特性は十分であるものの、反射画素電極としてみた場合には、通常用いられるアルミニウムＡｌの約半分の反射率しかなく、十分な特性を得ることができない。アルミニウムＡｌを用いた場合には、反射画素電極としての性能は得られるものの、アルミニウムＡｌの陽極酸化膜を用いた薄膜二端子素子は、必要十分な素子特性が得られない。それ故、薄膜二端子素子および反射電極それぞれに必要とされる特性を同時に得ることは不可能であり、いずれか一方の特性を犠牲にしなければならない。
【００１１】
図１６は、特開平６−２３５９４０号公報に記載の従来の反射型液晶表示装置５の要部を破断した斜視図である。この反射型液晶表示装置５においては、第１の導電体６、非線形抵抗体７および第２の導電体８から成るＭＩＭ素子の第１の導電体６が信号配線とされ、第２の導電体８が画素電極および反射板とされ、第１の導電体６上に非線形抵抗体７と第２の導電体８とが形成されるので、信号配線のみのための場所と薄膜二端子素子のみのための場所とが不用となる。したがって画素間隔を狭くすることができるので、画素間隔が狭く、かつ、画素面積を大きくすることができ、開口率を高くすることが可能となる。しかし、非線形抵抗体７は、第２の導電体８の領域と同じ領域に同じ面積で設置されるため、第１の導電体６、非線形抵抗体７、第２の導電体８を畳重して形成するうえで、位置合わせマージンを確保することが困難であるという問題がある。
【００１２】
以上の説明は、基板にプラスチックまたは樹脂フィルムを用いた場合の課題としたが、より高精細の表示装置の開発が望まれることになれば、ガラス基板においても同じく製造時の位置合わせマージンと開口率とが問題となる。
【００１３】
したがって本発明の目的は、製造工程時における基板の変形に対し、必要十分な位置合わせマージンを確保し、高開口率、高精細表示を実現することができる液晶表示装置を提供することである。
【００１４】
【課題を解決するための手段】
本発明は、所定間隔をあけて対向して配設される一方側基板および他方側基板と、
これら一方側基板と他方側基板との間に介在される液晶層と、
一方側基板と他方側基板のいずれか一方の基板のうち、他方の基板側となる表面部に短冊状に形成される第１の導電体層と、
前記一方の基板に設けられる第２の導電体層と、
第１の導電体層の貫通部分の側面部に形成される非線形抵抗体層とを備え、
前記非線形抵抗体層を介して第２の導電体層の少なくとも一部分が積層されて少なくとも１つ以上の薄膜二端子素子を成し、薄膜二端子素子となる領域を除く第１の導電体層と第２の導電体層との間に、絶縁体層を備え、
一方側基板と薄膜二端子素子との間に絶縁体層を設け、
非線形抵抗体層を形成している部分と配線および電極分離をしている部分とを除き、表示領域内の第１の導電体層および第２の導電体層の全面が絶縁体層を挟んで配置され、
画素電極となる第２の導電体層であって、前記第２の導電体層は、一画素に対して複数の画素電極から成ることを特徴とする液晶表示装置である。
【００１５】
本発明に従えば、一方側基板と他方側基板のいずれか一方の基板の他方の基板側となる表面部に、第１の導電体層が短冊状に形成される。この第１の導電体層に、非線形抵抗体層が形成される。少なくとも１つ以上の薄膜二端子素子は、これら第１の導電体層に、非線形抵抗体層を介して第２の導電体層の少なくとも一部分が積層されて成る。この薄膜二端子素子となる領域を除く第１の導電体層と第２の導電体層との間には、絶縁体層が配設される。薄膜二端子素子の作製時において、位置合わせが必要な工程としては、たとえば非線形抵抗体層を形成する領域を定めるための工程と、第２の導電体層の形状を定める工程とがあるが、各工程における基板の熱変形に対し、必要十分な位置合わせマージンを確保することが可能となる。それ故、第１の導電体層および非線形抵抗体層に対する第２の導電体層の相対位置の許容範囲が前記従来技術と比べて格段に大きくなり、製造工程時における基板の変形に対し、必要十分な位置合わせマージンを確保することが可能となり、薄膜二端子素子の作製を簡単化することができる。また、信号配線のみのための場所と薄膜二端子素子のみのための場所とが不用となるので、画素間隔を狭くすることができる。それ故、開口率を高くすることが可能となる。
【００１６】
また、第１の導電体層の貫通部分の側面部に非線形抵抗体層を設ける。さらに、一方側基板と薄膜二端子素子との間に絶縁体層を設け、画素電極となる第２の導電体層であって、前記第２の導電体層は、一画素に対して複数の画素電極から成る。
【００１７】
第１の導電体層の貫通部分の側面部に非線形抵抗体層を設けるので、薄膜二端子素子の電極面積を決める要素の一つが、第１の導電体層の膜厚となり、微小電極面積の薄膜二端子素子が作製しやすくなる。さらに、一方側基板と薄膜二端子素子との間に絶縁体層を設けるので、前記絶縁体層によって一方の基板を保護することができるうえ、この基板から不純物が放出するのを防止することができる。
また、画素電極となる第２の導電体層は、一画素に対して複数の画素電極から成る。一画素を複数の画素電極によって分割することとなるため、画素電極のパターン間隔が短くなる。このため、画素電極のパターンずれを見かけ上、小さくすることが可能となる。また、画素電極のパターン間隔をより短くし、一画素に対する画素電極の数をより多くすることで、画素電極のパターンずれを見かけ上より小さくすることが可能であると同時に、数による平均化の効果が発現するため、画素電極の形状および面積のばらつきを許容することが可能となる。このため、一画素中の画素電極の数としてある平均値を有する条件のもとで、画素電極の形状および大きさに分布を持たせることが可能となる。つまり画素電極をランダムな形状および大きさとすることが可能となる。このことによって、画素電極のパターンずれは見かけ上無くすことが可能となる。
また本発明は、所定間隔をあけて対向して配設される一方側基板および他方側基板と、
これら一方側基板と他方側基板との間に介在される液晶層と、
一方側基板と他方側基板のいずれか一方の基板のうち、他方の基板側となる表面部に短冊状に形成される第１の導電体層と、
前記一方の基板に設けられる第２の導電体層と、
第１の導電体層の貫通部分の側面部に形成される非線形抵抗体層とを備え、
前記非線形抵抗体層を介して第２の導電体層の少なくとも一部分が積層されて少なくとも１つ以上の薄膜二端子素子を成し、薄膜二端子素子となる領域を除く第１の導電体層と第２の導電体層との間に、絶縁体層を備え、
一方側基板と薄膜二端子素子との間に絶縁体層を設け、
非線形抵抗体層を形成している部分と配線および電極分離をしている部分とを除き、表示領域内の第１の導電体層および第２の導電体層の全面が絶縁体層を挟んで配置され、
第２の導電体層で形成する一画素電極に対して、複数の薄膜二端子素子が形成されて成ることを特徴とする液晶表示装置である。
本発明に従えば、第２の導電体層で形成する一画素電極に対して、複数の薄膜二端子素子が形成されて成るので、薄膜二端子素子を形成するためのパターン間隔が短くなる。このため、薄膜二端子素子を形成するためのパターンずれを見かけ上、小さくすることが可能となる。また、薄膜二端子素子を形成するためのパターン間隔をより短くし、一画素電極に対する薄膜二端子素子の数をより多くすることで、薄膜二端子素子を形成するためのパターンずれを見かけ上より小さくすることが可能であると同時に、数による平均化の効果が再現するため、薄膜二端子素子の形状および面積のばらつきを許容することが可能となる。このため一画素電極中の薄膜二端子素子の数としてある平均値を有する条件のもとで、形状および大きさに分布を持たせることが可能となる。つまり、薄膜二端子素子をランダムな形状および大きさとすることが可能となる。このことによって、薄膜二端子素子を形成するためのパターンずれを、見かけ上無くすことが可能となる。
【００１８】
また本発明は、前記第２の導電体層で形成する画素電極と薄膜二端子素子を形成するための第１の導電体層、非線形抵抗体層、および絶縁体層が、設計上の表示領域の周辺領域にも形成されていることを特徴とする。
【００１９】
本発明に従えば、表示画素を決める要素の一つが、第１の導電体層と対向基板の透明導電体層とが液晶層を挟んで対向し交差する領域となるので、第１の導電体層、非線形抵抗体層、および絶縁体層が、設計上の表示領域の周辺領域にも形成されていることで、位置合わせマージンをより大きく確保することが可能となる。
【００２０】
また本発明は、第２の導電体層は光学反射機能を有することを特徴とする。
本発明に従えば、第２の導電体層自体で、光学反射させることが可能となるため、薄膜二端子素子の上部電極、液晶層に電圧を印加するための画素電極、および光学反射板の３つの機能を兼ね備えることが可能となる。
【００２１】
また本発明は、非線形抵抗体層は、第１の導電体層の陽極酸化膜であることを特徴とする。
【００２２】
本発明に従えば、第１の導電体層を形成した後、第１の導電体層の表面部を部分的に陽極酸化処理して非線形抵抗体層を形成することができる。
【００２３】
また本発明は、一方の基板は、樹脂材料からなることを特徴とする。
本発明に従えば、ガラス基板と比べて、基板自体を薄肉化できるうえ必要に応じて弾性変形することが可能になる。それ故、樹脂材料からなる基板を種々の反射型液晶表示装置に適用することができ、汎用性を高くすることができる。
【００３０】
【発明の実施の形態】
以下に本発明の実施形態として、反射型液晶表示装置の製造例を示す。
【００３１】
［形態１］
図１は、反射型液晶表示装置１０の構成を示す断面図であり、図２は、反射型液晶表示装置１０の要部を破断した斜視図であり、図３は素子側基板１１の平面図である。本実施形態においては、たとえばオフィスオートメーション機器などに、本発明の反射型液晶表示装置を適用する場合の一例を示す。なお、図１には、反射形液晶表示装置１０の厚み方向一方が上方に、厚み方向他方が下方に示され、主走査方向および副走査方向の一方である画素の並び方向一方が左方に、並び方向他方が右方に示される。反射型液晶表示装置１０は、一方側基板としての素子側基板１１と、薄膜二端子素子１２と、他方側基板としての対向基板１３と、液晶層１４とを有する。
【００３２】
素子側基板１１は、たとえばポリカーボネート（ＰＣ：Polycarbonate）またはポリエーテルスルホン（ＰＥＳ：Polyethersulfone）などの高分子樹脂材料から成り、厚さ約５０μｍ以上７００μｍ以下（本実施形態においては約４００μｍ）で平板状に形成されている。この素子側基板１１の上面部１１ａ（表面部）には、たとえば酸化アルミニウムＡｌＯｘなどの絶縁体層１５を介して複数の第１の導電体層１６が前後方向に沿って帯状に、かつ、左右方向に沿って微小間隔おきに形成されている。第１の導電体層１６は配線および下部電極となる金属層であり、この第１の導電体層１６は、たとえばタンタルＴａで膜厚約５０ｎｍ以上３５０ｎｍ以下、好ましくは１５０ｎｍ以下に形成されている。
【００３３】
これら第１の導電体層１６の上面部には、この第１の導電体層１６の大部分および隣接する第１の導電体層１６間を覆う絶縁体層１７が形成されている。絶縁体層１７は、たとえば酸化シリコンＳｉＯｘで膜厚約３００ｎｍ以上１５００ｎｍ以下、好ましくは１０００ｎｍ以上に形成されている。ただし、絶縁体層１７において、各第１の導電体層１６の左右方向略中間部分に対応する位置には、前後方向に沿って一定間隔おきに上下方向に挿通する略矩形状の挿通部１７ａが形成されている。第１の導電体層１６の上面部であって挿通部１７ａに臨む上面部を含み、前記上面部よりもやや表面積の大きい上面部分には、非線形抵抗体層１８が形成されている。この非線形抵抗体層１８は、第１の導電体層１６の陽極酸化膜であり、第１の導電体層１６が上述したタンタルＴａの場合、酸化タンタルＴａＯｘで膜厚約２０ｎｍ以上１００ｎｍ以下、好ましくは６０ｎｍ以上に形成されるとともに、第１の導電体層１６の上面に略面一状となるように形成されている。
【００３４】
非線形抵抗体層１８に挿通部１７ａを通じて一部分１９ａが当接した状態で、挿通部１７ａに連続して絶縁体層１７の大部分を覆う複数の第２の導電体層１９が形成されている。各第２の導電体層１９は、可視域で高い光反射性を有するたとえばアルミニウムなどの金属で、膜厚約１００ｎｍ以上５００ｎｍ以下、好ましくは３００ｎｍ以上の平面視略矩形状に形成されている。これら第２の導電体層１９は、帯状の各第１の導電体層１６の上方において、前後方向に所定間隔おきに配設されている。各第２の導電体層１９において、その下面部の中央付近部には、下方向きに所定小距離延びる前記一部分（突出部という場合がある）１９ａが一体形成され、この突出部１９ａが挿通部１７ａにタイトに挿入された状態で、突出部１９ａ先端が非線形抵抗体層１８に当接する状態に配置されている。また突出部１９ａは、第２の導電体層１９の上方に臨む中空状に形成されている。薄膜二端子素子１２は、第１の導電体層１６に、非線形抵抗体層１８を介して第２の導電体層１９の突出部１９ａが積層されて成り、したがって、薄膜二端子素子１２となる領域を除く第１の導電体層１６と第２の導電体層１９との間には、絶縁体層１７が配設される。薄膜二端子素子１２が形成された素子側基板１１上には、液晶配向膜２０が形成されている。この液晶配向膜２０は、平滑性を向上させる機能を有し、第２の導電体層１９および絶縁体層１７の上面部にポリイミドを塗布した後、焼成することによって形成される。液晶配向膜２０の形成後、この液晶配向膜２０にラビング処理を施している。
【００３５】
対向基板１３は、たとえばガラスなどの透光性材料で形成され、第２の導電体層１９側に臨みかつ素子側基板１１に所定間隔をあけて対向して配設されている。後述する液晶層１４側に臨む対向基板１３の下面部には、複数の透明導電体層２１を介して液晶配向膜２２が形成されている。配線および対向側画素電極となる複数の透明導電体層２１は、左右方向に沿って帯状に、かつ、前後方向に沿って微小間隔おきに形成されている。各透明導電体層２１は、たとえばインジウム錫酸化物（ＩＴＯ：Indium Tin Oxide）を用いて膜厚約５０ｎｍ以上３５０ｎｍ以下、好ましくは１５０ｎｍに形成されている。液晶配向膜２２は、平滑性を向上させる機能を有し、透明導電体層２１の下面部にポリイミドを塗布した後、焼成することによって形成される。液晶配向膜２２の形成後、この液晶配向膜２２にラビング処理を施している。液晶層１４の反対側である対向基板１３の上面部には、偏光板２３を介して光散乱透過板２４が貼付けられている。
【００３６】
素子側基板１１と対向基板１３との間には、液晶層１４が介在されている。すなわち、素子側基板１１と対向基板１３とは、図示外のスペーサを介して接着剤などによって接着され、接着された素子側基板１１、対向基板１３をそれぞれ真空脱気した後、徐々に常圧に戻すことによって内部に液晶が注入される。
【００３７】
図４および図５は、薄膜二端子素子１２の形成手順を段階的に示す断面図である。薄膜二端子素子１２を作製する際には、図４（ａ）に示すように、素子側基板１１の上面部１１ａに絶縁体層１５すなわち酸化アルミニウム層をたとえば膜厚約１００ｎｍ分形成し、次に図４（ｂ）に示すように、第１の導電体層１６つまりタンタル膜をたとえば膜厚約９０ｎｍ分形成する。これら酸化アルミニウム層およびタンタル膜の膜形成方法としては、スパッタ法を用いて連続して形成する。膜形成時の素子側基板１１の温度はたとえば１５０℃とする。次に図４（ｃ）に示すように、フォトリソグラフィ工程によってレジストパターンを形成し、フレオンガスつまりＣＦ4ガスを用いたドライエッチングによって第１の導電体層１６であるタンタル膜のエッチングを行う。これによって、微小間隔ｇが所定間隔おきに形成されて、複数の第１の導電体層１６が帯状にされることになる。微小間隔ｇを成す凹溝１６ａは、下方に向かう程幅狭となるテーパ状に形成され、それ故、後述する絶縁体層１７および第２の導電体層１９を所望の断面形状に容易に形成することができる。その後図４（ｄ）に示すように、スパッタ法を用いて酸化シリコン膜をたとえば膜厚約１０００ｎｍ分形成する。
【００３８】
次に図５（ａ）に示すように、フォトリソグラフィ工程によってレジストパターンを形成し、フッ酸フッ化アンモニウム水溶液つまりＢＨＦ液を用いたウエットエッチングによって、絶縁体層１７つまり酸化シリコン膜のエッチングを行う。次に図５（ｂ）に示すように、非線形抵抗体層１８である陽極酸化膜を形成するための陽極酸化工程を実施する。この陽極酸化工程は、化成液中に陽極酸化される金属膜が形成された基板１１と対向電極とを配置し、基板１１側を正電位として電圧を印加することによって金属膜上に酸化皮膜を形成する工程である。化成液として酒石酸アンモニウム１％溶液を用い、化成電圧３６Ｖ、化成電流０．２ｍＡ／ｃｍ2として、膜厚約７０ｎｍの非線形抵抗体層１８を形成する。次に図５（ｃ）に示すように、液晶に電圧印加する電極かつ光学反射膜および上部電極となる第２の導電体層１９として、アルミニウム膜を膜厚５００ｎｍ分形成する。その後、図５（ｄ）に示すように、フォトリソグラフィ工程によってレジストパターンを形成し、リン酸を用いたウエットエッチングによってアルミニウム膜のエッチングを行う。ここで、絶縁体層１７において、第１の導電体層１６の凹溝１６ａの略上方に対応する部分には、凹溝１６ａの断面形状と略同一の断面形状の凹溝１７ｂが形成されている。この凹溝１７ｂは下方に向かう程幅狭となるテーパ状に形成され、それ故、エッチングによって除去するアルミニウム膜部分の膜厚を均一に薄膜化でき、エッチングを簡単化できる。なお、第２の導電体層１９の矩形パターンは、図で示す位置からずれることを想定しており、それ故、設計上においては、図中凹溝１７ｂの部分でエッチングされるが、前記ずれが生じた場合には、エッチングされる部分は、必ずしも図中凹溝１７ｂの部分に限定されるものではなく、第１の導電体層１６の上方に入り込む場合も考えられる。
【００３９】
以上説明した反射型液晶表示装置１０の第１の導電体層１６に電流を供給すると、第２の導電体層１９に電流が流れる。透明導電体層２１と画素電極である第２の導電体層１９との間が、選択状態にある場合には、これら両者間に電圧が印加され、液晶分子は素子側基板１１、対向基板１３の表面に対して略垂直に配列する。それ故、対向基板１３側から入射した光は液晶層１４を通過して第２の導電体層１９で反射し液晶層１４を再び通過して出射する。
【００４０】
以上説明した反射型液晶表示装置１０によれば、薄膜二端子素子１２は、第１の導電体層１６に非線形抵抗体層１８を介して第２の導電体層１９の突出部１９ａが積層されて成り、この薄膜二端子素子１２となる領域を除く第１の導電体層１６と第２の導電体層１９との間には、絶縁体層１７が配設されるので、薄膜二端子素子１２の作製時において、位置合わせが必要な工程としては、非線形抵抗体層１８を形成する領域を定めるための工程と、第２の導電体層１９の形状を定める工程とがあるが、各工程における素子側基板１１の変形に対し、必要十分な位置合わせマージンを確保することが可能となる。図６は、非線形抵抗体層１８を形成する領域を定める工程により定まる薄膜二端子素子の位置および形状を決めるパターンずれの許容を説明するための素子側基板の平面を示す説明概念図である。絶縁体層１７に形成される挿通部１７ａについて設計上挿通部１７ｃが図６記載の形状に設けられるように設計されている。図６では設計上設けられた場合の上部電極となる第２の導電体層１９ｂを合わせて示しているが、この図から挿通部１７ａは図６中破線矢印で示される様な範囲のいずれの位置でも可能であることがわかる。このため、実際に設けられる挿通部１７ａを仮に図６のような形状で設けたとしても特に問題はなく、本発明の構造では、薄膜二端子素子の位置および形状を決めるパターンのずれに対して許容範囲、つまりマージンを有することが説明される。第２の導電体層１９の形状を定める工程についても、挿通部１７ａの位置を基準に考えるとずれの許容範囲を有することが同様に説明される。以上の２つの工程でそれぞれの工程でのずれが合わさって生じた場合を説明する表示部分の一部を示す図を、図７と図８に示している。図７は、薄膜二端子素子の位置および形状を決めるパターンずれの例を示す素子側基板の平面図である。図８は、図７を元に画素電極のパターンずれが合わさった場合の例を示す素子側基板の平面図である。これらの図から、二つの工程で異なったずれがそれぞれ生じたとしても素子側基板１１として特に問題がないことが説明される。以上の説明では、各工程でのずれが面内一様な場合についての説明および図示であるが、基板やマスクパターンの伸縮などで生じるパターンのピッチ変化に対しても同様に説明できるものである。それ故、第１の導電体層１６および非線形抵抗体層１８に対する第２の導電体層１９の相対位置の許容範囲が前記従来技術と比べて格段に大きくなり、製造工程時における素子側基板１１の変形に対し、必要十分な位置合わせマージンを確保することが可能となり、薄膜二端子素子１２の作製を簡単化することができる。また、信号配線のみのための場所と薄膜二端子素子１２のみのための場所とが不用となるので、画素間隔を狭くすることができ、それ故、開口率を高くすることが可能となり、表示品位の低下を防止することができる。しかも、高精細表示を実現することができる。
【００４１】
形態１の薄膜二端子素子による液晶表示装置の場合、画素として表示機能を発する部分は、素子側基板１１の第１の導電体層１６と対向基板１３の透明導電体層２１とが、液晶配向膜２０および液晶配向膜２２を介し液晶層１４を挟んで対向し、かつ互いに直交するように帯状に形成された交差部分となる。このため、表示領域周辺の空き領域を有効に利用し、絶縁体層１７に形成される挿通部１７ａと第２の導電体層１９の略矩形状電極を表示に影響しないように余分に形成することが可能である。こうした余分の画素電極となるパターンを設計上設けることによって、レジストパターン形成に一画素分の間隔以上のずれが生じた場合においても、周辺に設けた余分なパターンが表示領域に移動し、補われる。このため、位置合わせマージンをより大きく確保することが可能となる。
【００４２】
また、薄膜二端子素子１２は、先に記載の第１の導電体層１６、非線形抵抗体層１８、第２の導電体層１９、突出部１９ａの配設関係を満たす範囲で、位置および個数を自由に設定することができる。また、第１の導電体層１６を形成した後、第１の導電体層１６の上面部を部分的に陽極酸化処理して非線形抵抗体層１８を形成することができるので、製造工程を一層簡単化することができる。また、素子側基板１１は高分子樹脂材料からなることから、ガラス基板と比べて、基板自体を薄肉化できるうえ必要に応じて弾性変形することが可能になる。それ故、樹脂材料からなる基板を種々の反射型液晶表示装置に適用することができ、汎用性を高くすることができる。さらに素子側基板１１と薄膜二端子素子１２との間に絶縁体層１５を設けるので、この絶縁体層１５によって素子側基板１１を保護することができるうえ、素子側基板１１から不純物が放出するのを防止することができる。しかも、この絶縁体層１５によってエッチング工程を簡単化することができる。
【００４３】
以上、形態１として、反射型液晶表示装置の製造例を示した。以上の形態１で、非線形抵抗体層１８の形成方法として、スパッタ法または化学気相成長法（略称ＣＶＤ法、ＣＶＤ：Chemical Vapor Deposition）による堆積形成も可能である。
【００４４】
また、絶縁体層１７と非線形抵抗体層１８の形成の順を代えることも可能である。また、第１の導電体層１６と第２の導電体層１９とは、導電性材料であれば例示の材料以外の材料を適用することも可能である。ただし、第２の導電体層１９は、反射型表示装置の場合、光反射性を有する材料であることが望ましい。また、薄膜二端子素子１２および配線間での光透過を利用して、半透過型もしくは透過型表示とすることも可能である。また、第１の導電体層１６と第２の導電体層１９を光透過性の材料として、透過型表示とすることも可能である。また、挿通部１７ａの平面形状を略矩形状としたが、第２の導電体層１９の突出部１９ａの形成が可能で、薄膜二端子素子１２の素子面積が設計上ねらいとする面積にすることが可能であればどのような形状にすることも可能である。
【００４５】
他の形態として、オフィスオートメーション機器以外のたとえば、パーソナルコンピュータ、携帯情報端末、携帯電話などに反射型液晶表示装置を適用してもよい。たとえば、ホワイトテーラ表示モードなどの液晶表示モードにおいても反射型液晶表示装置を適用可能である。この場合には偏光板２３などを省略する。第２の導電体層を、光を散乱反射するように凹凸形状に形成した場合には、光散乱透過板２４を省略する。形態１においては、白黒表示の例を示したが、赤、緑、青のカラーフィルタを含む構成にすることによって、カラー表示することも可能である。また、液晶層１４で発色させる液晶表示モードを用いることによってカラー表示することも可能である。その他、前記形態１に、特許請求の範囲を逸脱しない範囲において種々の部分的変更を行う場合もある。
【００４６】
以上、一画素に対し一つの第２の導電体層１９が略矩形状に形成されている場合についての形態を示した。形態１においては、以下のような問題がある。第一に、素子側基板１１の矩形状に形成された導電体層１９と対向基板１３の帯状に形成された透明導電体層２１との関係による素子側基板１１と対向基板１３との位置合わせが問題となる。先にも示したとおり、選択状態である第２の導電体層１９と透明導電体層２１との間の液晶層１４の液晶分子の配向によって、画像を表示していることから、第２の導電体層１９と透明導電体層２１との位置合わせが必要となる。
【００４７】
また、形態１では、設計上、第１の導電体層１６の帯状配線に、その配線により選択もしくはデータの信号パルスを印加しようとする第２の導電体層１９の略矩形状の画素電極が重なるように配置設計している。しかし仮に、先に示したパターン形成のずれがあると、第２の導電体層１９の略矩形状の画素電極が隣接する第１の導電体層１６の帯状配線に重なる部分が生じることとなる。こうした重なり部分は、電気的には直接接続されてはいないが、絶縁体層１７を介して電気容量を生じることとなる。こうした電気容量の発生は、選択もしくはデータ信号の遅延を招き、表示速度または表示コントラストの低下の原因となる。
【００４８】
［形態２］
図９は、一画素に複数の画素電極を設けた例を示す素子側基板の平面図である。以上、二つの問題に対応した形態２を以下に示す。形態２では、形態１での第２の導電体層１９が一画素に対し２つ以上複数の島状に形成される。前記各島状の第２の導電体層１９に対して絶縁体層１７に形成される挿通部１７ａを通じ、非線形抵抗体層１８を介して第１の導電体層１６と接続された構造である。その他の液晶表示装置の構成および素子側基板の素子構造については、形態１と同じである。
【００４９】
図９は、形態２を説明するための概念図で、形態１を説明した図３の素子側基板１１の平面図を基に、第２の導電体層１９が一画素に一つ矩形状に形成されている形状から複数に分割した形状へと代えたものを示している。この例では、図中縦方向および横方向それぞれ２分割の矩形状に分割している。つまり形態１の第２の導電体層１９の略矩形状のたとえば約２倍のピッチ間隔で略矩形状を形成している。形態２において、「略矩形状」は「矩形状」を含む。また、挿通部１７ａの略矩形状の面積は、分割による導電体層１９の略矩形状の面積比の変化に対応して、小さくなるように設計されている。
【００５０】
図５（ａ）で、各画素電極の分割に応じて挿通部１７ａを形成させること、および図５（ｄ）で、同じく各画素電極の分割に応じて第２の導電体層１９の略矩形状を形成させること以外、図４および図５で示される薄膜二端子素子の形成手順は同じである。
【００５１】
以上説明した構造および作製手順の反射型液晶表示装置１０によれば、一画素に複数の第２の導電体層１９が略矩形状に形成されている。この構造で、絶縁体層１７に形成される挿通部１７ａおよび第２の導電体層１９の略矩形状のレジストパターン形成のずれを考えると、一画素中の複数の絶縁体層１７に形成される挿通部１７ａまたは第２の導電体層１９の略矩形状のパターンの間隔分以上、つまり実施形態２では、一画素分の２分の１以上のずれが生じた場合、そのずれが生じた方向の反対側の方から隣接するパターンが移動してくることとなる。このため、設計上本来のパターンは、一画素の領域から外れる一方、隣接するパターンが一画素領域内に入ってくることから、見かけ上、本来のずれよりも小さくなる効果が生じる。
【００５２】
また、この場合、第１の導電体層１６の帯状配線と第２の導電体層１９の略矩形状の画素電極との重なりにおいて、隣接する第１の導電体層１６の帯状配線と第２の導電体層１９の略矩形状の画素電極との重なりにおいて、隣接する第１の導電体層１６の帯状配線と第２の導電体層１９の略矩形状の画素電極との重なり部分の最大面積は、分割していない場合と比べ、小さくなる効果も生じる。
【００５３】
こうした隣接する配線への重なり部分の緩和の効果は、対向基板１３の帯状に形成された透明導電体層２１との重なりにおいても同様の効果を生じることとなる。この場合、対向基板の位置合わせにおいてもずれが生じたとしても、画素電極の分割を行わない場合と比較して、画素の有効動作部分の低下は少なくなる。
【００５４】
また、形態１でも記載したのと同じく、表示領域周辺の空き領域を利用し、絶縁体層１７に形成される挿通部１７ａおよび第２の導電体層１９の略矩形状の余分なパターンを設計しておけば、上記の２つの効果は、全ての画素において生じることとなる。以上、一画素中の画素電極を図中縦方向および横方向それぞれ２分割にした場合について説明したが、さらに分割の程度を増加させ、３分割、４分割とすると、上記の効果は、より大きくなる。
【００５５】
しかし、形態１および形態２では、以下のことが問題となる。仮に、薄膜二端子素子を形成するための絶縁体層１７に形成される挿通部１７ａが、第１の導電体層１６の帯状配線と隣接する帯状配線との間にパターン形成された場合、その薄膜二端子素子の下部電極が存在しないことになり素子形成ができない。その挿通部１７ａに重なるように形成される第２の導電体層１９の略矩形状のパターンによる画素電極は、第１の導電体層１６の帯状配線と薄膜二端子素子を介して電気的に接続されなくなる。
【００５６】
このような画素電極の部分では、液晶層に十分な電圧が印加されないため、表示ができない部分、つまり、表示欠陥となる。また、画素電極となる第２の導電体層１９をパターン形成する際、第２の導電体層１９の略矩形状と隣接する略矩形状との間に絶縁体層１７に形成される挿通部１７ａのパターンがあるように第２の導電体層１９がパターン形成された場合も、同様のことが生じる。
【００５７】
［形態３］
以上の問題に対応した形態３を以下に示す。
形態３では、島状の第２の導電体層１９に対して、設計上、絶縁体層１７に形成される複数の挿通部１７ａが形成される。前記挿通部１７ａを通じ、第２の導電体層１９が非線形抵抗体層１８を介して第１の導電体層１６と接続された構造である。その他の液晶表示装置の構成および素子側基板の素子構造については、形態１および形態２と同じである。
【００５８】
図１０は、一画素電極に複数の薄膜二端子素子を設けた例を示す素子側基板の平面図である。図１１は、図１０の素子側基板に対して、一画素電極中の薄膜二端子素子の数を増やした例を示す素子側基板の平面図である。すなわち図１０および図１１は、形態３を説明するための概念図で、形態２を説明した図３の素子側基板１１の平面図を基に、絶縁体層１７に形成される挿通部１７ａが第２の導電体層１９の一つの略矩形状に対して２つ以上形成されるよう複数に分割した形状へと代えたものを示している。
【００５９】
この例では、図中縦方向および横方向それぞれ２分割のピッチに分割している。つまり実施形態２の絶縁体層１７に形成される挿通部１７ａの約２倍のピッチ間隔で挿通部１７ａの略矩形状を形成している。また、挿通部１７ａの略矩形状の面積は、導電体層１９の略矩形状の面積比の変化に対応して、小さくなるように設計されている。
【００６０】
形態２の場合と同様に、図５（ａ）で、各画素電極の分割に応じて挿通部１７ａを形成させることに、変更すること以外、図４および図５で示される薄膜二端子素子の形成手順は同じである。
【００６１】
以上説明した構造および作製手順の反射型液晶表示装置１０によれば、設計上、一つの画素電極に薄膜二端子素子部分となる絶縁体層１７に形成される複数の挿通部１７ａが形成されている。この構造で、絶縁体層１７に形成される挿通部１７ａおよび第２の導電体層１９の略矩形状のレジストパターン形成のずれを考えると、絶縁体層１７に形成される挿通部１７ａが、第１の導電体層１６の帯状配線と隣接する帯状配線との間にパターン形成された場合、または、第２の導電体層１９の略矩形状と隣接する略矩形状との間に絶縁体層１７に形成される挿通部１７ａのパターンがあるように第２の導電体層１９がパターン形成された場合においても、必ず第２の導電体層１９の略矩形状内には挿通部１７ａのパターンが存在することになる。このため、電気的に接続されていない画素電極は生じない。
【００６２】
また、薄膜二端子素子による液晶表示装置の駆動では、液晶層に印加される電圧は、液晶層と薄膜二端子素子の電気容量の比で決められる。そして、薄膜二端子素子のＯＮおよびＯＦＦの駆動電圧の特性とこの電気容量の比の関係から、画素に印加する選択またはデータの（パルス）信号の電圧が決められる。このため、第２の導電体層１９の略矩形状内に形成される挿通部１７ａの数が異なった場合、液晶層に印加される電圧が変化するため、各画素電極で表示に差が生じることなる。しかし、挿通部１７ａの分割数をさらに増やすことによって、配線および画素電極のパターンの間に挿通部１７ａが存在することとなった場合でも、先の容量比の変化を小さくすることが可能となる。
【００６３】
しかし、形態２および形態３の画素電極、薄膜二端子素子を分割していく場合の問題として絶縁体層１７に形成される挿通部１７ａの加工方法、つまり、薄膜二端子素子の大きさを決める加工方法が問題となる。以上の形態では、薄膜二端子素子１２の素子の大きさは、絶縁体層１７に形成する挿通部１７ａの面積となる。薄膜二端子素子による液晶表示装置の駆動では、液晶層に印加される電圧は、液晶層と薄膜二端子素子の電気容量の比で決められる。
【００６４】
そして、薄膜二端子素子のＯＮおよびＯＦＦの駆動電圧の特性とこの電気容量の比の関係から、画素に印加する選択またはデータの（パルス）信号の電圧が決められる。通常、タンタルの陽極酸化膜を非線形材料とする薄膜二端子素子の場合、先の電気容量比は、薄膜二端子素子：液晶層の比で、たとえば１：１０以上が必要である。そして、液晶層の厚さおよび液晶材料の誘電率、薄膜二端子素子の非線形材料の厚さおよび誘電率によって変化するが、液晶層の電極面積：薄膜二端子の電極面積の比で、たとえば約１：１００の比で素子設計する必要がある。
【００６５】
先にも示したとおり、これまでの形態では、絶縁体層１７に形成する挿通部１７ａの面積で薄膜二端子素子の電極面積が決められているが、画素電極の分割数を多くし、導電体層１９の略矩形状の一つあたりの画素電極の面積を小さくした場合、絶縁体層１７に形成する挿通部１７ａの面積も小さくなるよう、挿通部１７ａの加工の大きさを小さくする必要がある。しかし、挿通部１７ａをパターン形成するためのフォトリソグラフィのパターン形成およびエッチング加工の精度の問題から加工の大きさを小さくするのには限界がある。
【００６６】
［実施形態４］
図１２は、本発明の実施形態４に係り、第１の導電体層膜の側面部に非線形抵抗体層を設けた薄膜二端子素子を説明するための素子側基板の要部を破断した斜視図である。薄膜二端子素子の大きさの問題の対応する素子構造を説明する実施形態４を示す。実施形態４では、反射型液晶表示装置１０の構造は実施形態１と同じであるため、薄膜二端子素子１０の構造をより詳しく示した薄膜二端子素子側基板を示す図１２の斜視図を用いて説明する。
【００６７】
実施形態４では、第１の導電体層１６を形成するまでは、形態１と同一構造である。挿通部１７ａは、第１の導電体層１６を貫通しており、非線形抵抗体層１８は第１の導電体層１６の貫通部分の側面部に形成されている。そして、非線形抵抗体層１８に挿通部１７ａを通じて第２の導電体層１９の突出部１９ａの一部分が当接した状態で、挿通部１７ａに連続して絶縁体層１７の大部分を覆う複数の第２の導電体層１９が形成されている。それ以外の構造としては、形態１と同じ構造である。
【００６８】
図１３および図１４は、第１の導電体層膜の側面部に非線形抵抗体層を設けた薄膜二端子素子の形成手順を段階的に示す断面図である。図１３の（ａ），（ｂ），（ｃ），（ｄ）は、形態１と同じ工程で作製されている。次に、図１４（ａ）に示すように、フォトリソグラフィ工程によってレジストパターンを形成し、フッ酸フッ化アンモニウム水溶液を用いたウエットエッチングによって、絶縁体層１７である酸化シリコン膜のエッチングを行う。続けて、フレオンガスを用いたドライエッチングによって第１の導電体層１６であるタンタル膜のエッチングを行う。
【００６９】
次に図１４（ｂ）に示すように、非線形抵抗体層１８である陽極酸化膜を形成するための陽極酸化工程を実施する。この陽極酸化工程は、形態１の記載と同じであり、第１の導電体層１６の側面部に対し、垂直方向にたとえば約７０ｎｍの厚さで非線形抵抗体層１８を形成する。また、図１４（ｂ）では、絶縁体層１７および第１の導電体層１６に形成された挿通部１７ａの側面が直線に描かれているが、陽極酸化によって、酸化部分の体積が増加することもあり、非線形抵抗体層１８の表面が挿通部１７ａの側面よりも突出する場合も生じる。
【００７０】
次に図１４（ｃ）に示すように、第２の導電体層１９として、アルミニウム膜をたとえば膜厚約５００ｎｍ分形成する。このとき、第２の導電体層１９は、絶縁体層１７および第１の導電体層１６に形成された挿通部１７ａ側面を覆うように連続して形成されている。以下、形態１と同じ工程で、第２の導電体層１９がパターン形成される。
【００７１】
実施形態４の薄膜二端子素子では、素子面積は、挿通部１７ａの第１の導電体層１６の貫通部分の外周の長さと、第１の導電体層１６の膜厚との積と求められる。本実施形態では、導電体層１６の膜厚は、たとえば約５０ｎｍ以上３５０ｎｍ以下であるが、ホトリソグラフィのパターン形成またはエッチング加工の精度と比べると小さな値となる。このため、形態１と同じ方法で、挿通部１７ａを形成した場合でも、素子面積の小さい薄膜二端子素子を形成することが可能となる。このため、本実施形態の構造の薄膜二端子素子とすることで、形態２および形態３で示した画素電極および薄膜二端子素子の分割をより多くすることが可能となる。
【００７２】
【発明の効果】
以上のように本発明によれば、少なくとも１つ以上の薄膜二端子素子は、短冊状に形成される第１の導電体層に非線形抵抗体層を介して第２の導電体層の少なくとも一部分が積層されて成り、この薄膜二端子素子となる領域を除く第１の導電体層と第２の導電体層との間には、絶縁体層が配設されるので、薄膜二端子素子の作製時において、位置合わせが必要な工程としては、たとえば非線形抵抗体層を形成する領域を定めるための工程と、第２の導電体層の形状を定める工程とがあるが、各工程における基板の熱変形に対し、必要十分な位置合わせマージンを確保することが可能となる。それ故、第１の導電体層および非線形抵抗体層に対する第２の導電体層の相対位置の許容範囲が前記従来技術と比べて格段に大きくなり、製造工程時における基板の変形に対し、必要十分な位置合わせマージンを確保することが可能となり、薄膜二端子素子の作製を簡単化することができる。また、信号配線のみのための場所と薄膜二端子素子のみのための場所とが不用となるので、画素間隔を狭くすることができる。それ故、開口率を高くすることが可能となり、表示品位の低下を防止することができる。しかも、高精細表示を実現することができる。
【００７３】
また、薄膜二端子素子の電極面積を決める要素の一つが、第１の導電体層の膜厚となるので、微小電極面積の薄膜二端子素子が作製しやすくなる。また、絶縁体層によって一方の基板を保護することができるうえ、この基板から不純物が放出するのを防止することができる。また、一画素を複数の画素電極によって分割することとなるため、画素電極のパターン間隔が短くなる。このため、画素電極のパターンずれを見かけ上、小さくすることが可能となる。また、画素電極のパターン間隔をより短くし、一画素に対する画素電極の数をより多くすることで、画素電極のパターンずれを見かけ上より小さくすることが可能であると同時に、数による平均化の効果が発現するため、画素電極の形状および面積のばらつきを許容することが可能となる。このため、一画素中の画素電極の数としてある平均値を有する条件のもとで、画素電極の形状および大きさに分布を持たせることが可能となる。つまり画素電極をランダムな形状および大きさとすることが可能となる。このことによって、画素電極のパターンずれは見かけ上無くすことが可能となる。
また本発明によれば、薄膜二端子素子を形成するためのパターン間隔が短くなるので、薄膜二端子素子を形成するためのパターンずれを見かけ上、小さくすることが可能となる。また、薄膜二端子素子を形成するためのパターン間隔をより短くし、一画素電極に対する薄膜二端子素子の数をより多くすることで、薄膜二端子素子を形成するためのパターンずれを見かけ上より小さくすることが可能であると同時に、数による平均化の効果が再現するため、薄膜二端子素子の形状および面積のばらつきを許容することが可能となる。このため一画素電極中の薄膜二端子素子の数としてある平均値を有する条件のもとで、形状および大きさに分布を持たせることが可能となる。つまり、薄膜二端子素子をランダムな形状および大きさとすることが可能となる。このことによって、薄膜二端子素子を形成するためのパターンずれを、見かけ上無くすことが可能となる。
【００７４】
また本発明によれば、表示画素を決める要素の一つが、第１の導電体層と対向基板の透明導電体層とが液晶層を挟んで対向し交差する領域となるので、第１の導電体層、非線形抵抗体層、および絶縁体層が、設計上の表示領域の周辺領域にも形成されていることで、位置合わせマージンをより大きく確保することが可能となる。
【００７５】
また本発明によれば、第２の導電体層自体で、光学反射させることが可能となるため、薄膜二端子素子の上部電極、液晶層に電圧を印加するための画素電極、および光学反射板の３つの機能を兼ね備えることが可能となる。
【００７６】
また本発明によれば、第１の導電体層を形成した後、第１の導電体層の表面部を部分的に陽極酸化処理して非線形抵抗体層を形成することができる。それ故、製造工程を一層簡単化することができる。
【００７７】
また本発明によれば、一方の基板は樹脂材料からなることから、ガラス基板と比べて、基板自体を薄肉化できるうえ必要に応じて弾性変形することが可能になる。それ故、樹脂材料からなる基板を種々の反射型液晶表示装置に適用することができ、汎用性を高くすることができる。
【００８０】
また本発明によれば、薄膜二端子素子を形成するためのパターン間隔が短くなるので、薄膜二端子素子を形成するためのパターンずれを見かけ上、小さくすることが可能となる。また、薄膜二端子素子を形成するためのパターン間隔をより短くし、一画素電極に対する薄膜二端子素子の数をより多くすることで、薄膜二端子素子を形成するためのパターンずれを見かけ上より小さくすることが可能であると同時に、数による平均化の効果が再現するため、薄膜二端子素子の形状および面積のばらつきを許容することが可能となる。このため一画素電極中の薄膜二端子素子の数としてある平均値を有する条件のもとで、形状および大きさに分布を持たせることが可能となる。つまり、薄膜二端子素子をランダムな形状および大きさとすることが可能となる。このことによって、薄膜二端子素子を形成するためのパターンずれを、見かけ上無くすことが可能となる。
【図面の簡単な説明】
【図１】 反射型液晶表示装置１０の構成を示す断面図である。
【図２】 反射型液晶表示装置の要部を破断した斜視図である。
【図３】 素子側基板の平面図である。
【図４】 薄膜二端子素子の形成手順を段階的に示す断面図である。
【図５】 薄膜二端子素子の形成手順を段階的に示す断面図である。
【図６】 薄膜二端子素子の位置および形状を決めるパターンずれの許容を説明するための素子側基板の平面図である。
【図７】 薄膜二端子素子の位置および形状を決めるパターンずれの例を示す素子側基板の平面図である。
【図８】 画素電極のパターンずれの例を示す素子側基板の平面図である。
【図９】 一画素に複数の画素電極を設けた例を示す素子側基板の平面図である。
【図１０】 一画素電極に複数の薄膜二端子素子を設けた例を示す素子側基板の平面図である。
【図１１】 図１０の素子側基板に対して、一画素電極中の薄膜二端子素子の数を増やした例を示す素子側基板の平面図である。
【図１２】 本発明の実施形態４に係り、第１の導電体層膜の側面部に非線形抵抗体層を設けた薄膜二端子素子を説明するための素子側基板の要部を破断した斜視図である。
【図１３】 第１の導電体層膜の側面部に非線形抵抗体層を設けた薄膜二端子素子の形成手順を段階的に示す断面図である。
【図１４】 第１の導電体層膜の側面部に非線形抵抗体層を設けた薄膜二端子素子の形成手順を段階的に示す断面図である。
【図１５】 従来の薄膜二端子素子が形成された反射型液晶表示装置の一画素を示す平面図である。
【図１６】 従来の反射型液晶表示装置の要部を破断した斜視図である。
【符号の説明】
１０ 反射型液晶表示装置
１１ 素子側基板
１２ 薄膜二端子素子
１３ 対向基板
１４ 液晶層
１５ 絶縁体層
１６ 第１の導電体層
１７ 絶縁体層
１８ 非線形抵抗体層
１９ 第２の導電体層
１９ａ 突出部
Claims (6)
- 所定間隔をあけて対向して配設される一方側基板および他方側基板と、
これら一方側基板と他方側基板との間に介在される液晶層と、
一方側基板と他方側基板のいずれか一方の基板のうち、他方の基板側となる表面部に短冊状に形成される第１の導電体層と、
前記一方の基板に設けられる第２の導電体層と、
第１の導電体層の貫通部分の側面部に形成される非線形抵抗体層とを備え、
前記非線形抵抗体層を介して第２の導電体層の少なくとも一部分が積層されて少なくとも１つ以上の薄膜二端子素子を成し、薄膜二端子素子となる領域を除く第１の導電体層と第２の導電体層との間に、絶縁体層を備え、
一方側基板と薄膜二端子素子との間に絶縁体層を設け、
非線形抵抗体層を形成している部分と配線および電極分離をしている部分とを除き、表示領域内の第１の導電体層および第２の導電体層の全面が絶縁体層を挟んで配置され、
画素電極となる第２の導電体層であって、前記第２の導電体層は、一画素に対して複数の画素電極から成ることを特徴とする液晶表示装置。 - 所定間隔をあけて対向して配設される一方側基板および他方側基板と、
これら一方側基板と他方側基板との間に介在される液晶層と、
一方側基板と他方側基板のいずれか一方の基板のうち、他方の基板側となる表面部に短冊状に形成される第１の導電体層と、
前記一方の基板に設けられる第２の導電体層と、
第１の導電体層の貫通部分の側面部に形成される非線形抵抗体層とを備え、
前記非線形抵抗体層を介して第２の導電体層の少なくとも一部分が積層されて少なくとも１つ以上の薄膜二端子素子を成し、薄膜二端子素子となる領域を除く第１の導電体層と第２の導電体層との間に、絶縁体層を備え、
一方側基板と薄膜二端子素子との間に絶縁体層を設け、
非線形抵抗体層を形成している部分と配線および電極分離をしている部分とを除き、表示領域内の第１の導電体層および第２の導電体層の全面が絶縁体層を挟んで配置され、
第２の導電体層で形成する一画素電極に対して、複数の薄膜二端子素子が形成されて成ることを特徴とする液晶表示装置。 - 前記第２の導電体層で形成する画素電極と薄膜二端子素子を形成するための第１の導電体層、非線形抵抗体層、および絶縁体層が、設計上の表示領域の周辺領域にも形成されていることを特徴とする請求項１または２に記載の液晶表示装置。
- 第２の導電体層は光学反射機能を有することを特徴とする請求項１または２に記載の液晶表示装置。
- 非線形抵抗体層は、第１の導電体層の陽極酸化膜であることを特徴とする請求項１または２に記載の液晶表示装置。
- 一方の基板は、樹脂材料からなることを特徴とする請求項１または２に記載の液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003056288A JP4248897B2 (ja) | 2002-03-29 | 2003-03-03 | 液晶表示装置 |
| US10/400,461 US6876407B2 (en) | 2002-03-29 | 2003-03-28 | Liquid crystal display apparatus |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002096873 | 2002-03-29 | ||
| JP2003056288A JP4248897B2 (ja) | 2002-03-29 | 2003-03-03 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004004585A JP2004004585A (ja) | 2004-01-08 |
| JP4248897B2 true JP4248897B2 (ja) | 2009-04-02 |
Family
ID=29714259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003056288A Expired - Fee Related JP4248897B2 (ja) | 2002-03-29 | 2003-03-03 | 液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6876407B2 (ja) |
| JP (1) | JP4248897B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010269227A (ja) * | 2009-05-20 | 2010-12-02 | Seiko Epson Corp | 液滴吐出装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2812720B2 (ja) | 1989-07-14 | 1998-10-22 | シチズン時計株式会社 | 反射型ｍｉｍアクティブマトリクス基板の製造方法 |
| JP3238223B2 (ja) | 1993-01-20 | 2001-12-10 | 株式会社東芝 | 液晶表示装置および表示装置 |
| JP3012421B2 (ja) | 1993-02-08 | 2000-02-21 | シャープ株式会社 | 反射型液晶表示装置 |
| US5734452A (en) * | 1994-09-26 | 1998-03-31 | Sharp Kabushiki Kaisha | Two-terminal non-linear resistive device and a method for producing the same in which nickel or iron is an impurity in the zinc sulfide layer |
| JPH08271932A (ja) | 1995-03-30 | 1996-10-18 | Toshiba Corp | 液晶表示装置 |
| JPH08286198A (ja) | 1995-04-13 | 1996-11-01 | Toshiba Corp | 液晶表示装置およびその製造方法 |
| JPH0922030A (ja) | 1995-07-07 | 1997-01-21 | Sharp Corp | 液晶表示装置 |
| JPH1022546A (ja) * | 1996-07-08 | 1998-01-23 | Sharp Corp | 非線形素子 |
-
2003
- 2003-03-03 JP JP2003056288A patent/JP4248897B2/ja not_active Expired - Fee Related
- 2003-03-28 US US10/400,461 patent/US6876407B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6876407B2 (en) | 2005-04-05 |
| JP2004004585A (ja) | 2004-01-08 |
| US20030227587A1 (en) | 2003-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190049775A1 (en) | Manufacturing method for liquid crystal display device | |
| US6262783B1 (en) | Liquid crystal display device with reflective electrodes and method for fabricating the same | |
| JP4712060B2 (ja) | カラーフィルタ基板およびその製造方法ならびにそれを備えた表示装置 | |
| JP4134106B2 (ja) | カラーフィルタ基板およびその製造方法ならびにそれを備えた表示装置 | |
| JP4744156B2 (ja) | 液晶表示装置 | |
| JP4679067B2 (ja) | 液晶表示装置 | |
| TWI506350B (zh) | 陣列基板以及包含該陣列基板之液晶顯示裝置 | |
| JPH11242238A (ja) | 反射型液晶表示装置とその製造方法、ならびに回路基板の製造方法 | |
| KR101262439B1 (ko) | 향상된 절환 속도를 갖는 액정 표시 장치 | |
| JP2009139853A (ja) | 液晶表示装置 | |
| JP4248897B2 (ja) | 液晶表示装置 | |
| JP4488001B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP5172023B2 (ja) | 液晶表示装置の製造方法 | |
| CN114545690A (zh) | 液晶显示面板和显示装置 | |
| JP2007133084A (ja) | 液晶表示装置 | |
| JP4517624B2 (ja) | 液晶表示装置、液晶表示装置の製造方法、電子機器 | |
| JP2005115275A (ja) | 液晶表示装置および電子機器 | |
| JP4824289B2 (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置 | |
| JP4449336B2 (ja) | 電気光学装置用基板、電気光学装置及び電子機器並びに電気光学装置の製造方法 | |
| JP4511248B2 (ja) | 液晶表示装置 | |
| JP4874420B2 (ja) | 液晶表示装置 | |
| JP2012234187A (ja) | 表示装置 | |
| JPH08129186A (ja) | 液晶表示装置 | |
| JP2009251003A (ja) | 液晶装置、液晶装置の製造方法、液晶装置用基板 | |
| JP4370804B2 (ja) | 電気光学装置用基板、電気光学装置、電気光学装置の製造方法及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081001 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |