JP4245848B2 - インクジェット印字ヘッド・アセンブリ用発射抵抗器への電力送出の集中制御 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、一般に、インクジェット印字ヘッドに関し、より詳細には、インクジェット印字ヘッド内の発射抵抗器への電力送出の制御に関する。
【０００２】
【従来の技術】
従来のインクジェット印刷システムは、印字ヘッドと、印字ヘッドに液体インクを供給するインク供給部と、印字ヘッドを制御する電子制御部とを含む。印字ヘッドは、インク滴を複数のオリフィスまたはノズルから用紙などの印刷媒体の方に放出して、印刷媒体上に印刷する。一般に、オリフィスは、１つまたは複数のアレイで配列され、それにより印字ヘッドと印刷媒体が互いに対して移動するときオリフィスから適切な順序で放出されたインクが印刷媒体上に文字や他の画像が印刷される。
【０００３】
一般に、印字ヘッドは、薄膜抵抗器などの小さい電気ヒータで気化チャンバ内にある少量のインクを急速に加熱することによってノズルからインク滴を放出する。インクを加熱すると、インクは蒸発してノズルから放出される。一般に、１つのインク・ドットごとに、一般にプリンタの演算処理電子回路の一部分として配置された離れた場所にある印字ヘッド・コントローラが、印字ヘッドの外部の電源からの電流の活動化を制御する。電流が、選択した薄膜抵抗器に流され、それに対応する選択した気化チャンバ内のインクを加熱する。薄膜抵抗器は、本明細書では発射抵抗器と呼ぶ。
【０００４】
単一の印字ヘッド・ダイの多数の発射抵抗器が同時に通電される場合は、一般に、発射抵抗器に電流を供給する電源に高い電流負荷がかかる。印字ヘッド・ダイまでの導体の寄生抵抗に大きい電流が流れると、印字ヘッド・ダイの瞬時性電圧低下（サグ、ｓａｇ）が生じる。そのような印字ヘッド・ダイの瞬時性電圧低下の結果として、発射抵抗器に送られるエネルギーが減少する。
【０００５】
従来のひとつのインクジェット印刷システムでは、この瞬時性電圧低下を小さくするために、印字ヘッドの近くに大きいバイパス・コンデンサが配置されていた。しかしながら、この従来のインクジェット印刷システムにおいて、大きいバイパス・コンデンサと印字ヘッドの間の抵抗は補償されていない。さらに、この従来のインクジェット印刷システムでは、連続負荷の下で発射抵抗器に電流を供給する電源の直流電圧の瞬時性低下も補償されない。
【０００６】
従来のひとつのインクジェット印刷システムでは、発射抵抗器に供給されて電力の継続時間は、印字ヘッドにおける電源電圧の変化に応じて変調される。この従来のインクジェット印刷システムでは、各発射抵抗器に一定のエネルギーが送られる。しかしながら、発射抵抗器は、少しの数の発射抵抗器しか通電されないときにより多くの瞬時電力を受け取る。発射抵抗器に送られる瞬時電力の量を減少させることによって、発射抵抗器の寿命を長くすることができる。したがって、発射抵抗器に一定電力が加えられ、かつ発射抵抗器に一定電力が加えられる継続時間が一定であることが望ましい。
【０００７】
【発明が解決しようとする課題】
以上の理由および本明細書の発明の実施の形態の節でより詳細に示す他の理由により、発射抵抗器に送られる瞬時電力を最小にしそれによりインクジェット印字ヘッドの寿命を延ばすインクジェット印字ヘッドが必要である。
【０００８】
【課題を解決するための手段】
本発明の１つの態様は、内部電力供給パス、内部電力供給パス電圧からのオフセット電圧を提供する電源レギュレータ、および複数の基本要素（ｐｒｉｍｉｔｉｖｅ）を含むインクジェット印字ヘッドを提供する。各基本要素は１群のノズルと、それに対応する一群の発射抵抗器と、対応する一群のスイッチとを含む。スイッチは、内部電力供給パスとオフセット電圧の間に一群の発射抵抗器のうちの選択した発射抵抗器を結合し、それにより、選択した発射抵抗器に電流を流し、それに対応する選択したノズルを発射させるように制御可能である。
【０００９】
１つの実施形態において、電源レギュレータは、線形電源レギュレータである。１つの実施形態において、電源レギュレータは、内部電力供給パスに結合された電流モードのディジタル−アナログ変換器（ＤＡＣ）などのＤＡＣを含む。ＤＡＣは、所望のオフセット電圧を表すディジタル・オフセット・コマンドを受け取り、内部電力供給パス電圧からアナログ・オフセット電圧を提供する。１つの実施形態において、電源レギュレータは、アナログ・オフセット電圧を受け取りかつバッファ・オフセット電圧を提供するバッファ増幅器を含む。１つの実施形態において、電源レギュレータは、複数の基本要素に対応する複数の帰還増幅器を含む。各帰還増幅器は、バッファ・オフセット電圧を受け取りかつ対応する基本要素にオフセット電圧を提供する。
【００１０】
１つの実施形態において、各スイッチは、電界効果トランジスタ（ＦＥＴ）を含む。
【００１１】
１つの実施形態において、印字ヘッドは、内部電力アースを含む。各帰還増幅器は、バッファ・オフセット電圧に結合された第１の入力と、オフセット電圧に結合された第２の入力と、出力とを含む。電源レギュレータは、さらに、複数トランジスタを含む。各トランジスタは、内部電力アースとオフセット電圧の間に結合され、そのゲートが対応する帰還増幅器の出力に結合されている。１つの実施形態において、各トランジスタは、ＦＥＴである。
【００１２】
１つの実施形態において、印字ヘッドは、内部電力アースを含む。各帰還増幅器は、バッファ・オフセット電圧に結合された第１の入力と、オフセット電圧に結合された第２の入力と、出力とを含む。基本要素内の各発射抵抗器は、内部電力供給パスに結合された第１の端子と、第２の端子と含む。各基本要素内の一群のグループは、サブグループのスイッチを含む。スイッチの各サブグループは、発射抵抗器に対応し、電力用トランジスタと第１のスイッチと第２のスイッチとを含む。電力用トランジスタは、発射抵抗器の第２の端子と内部電力アースとの間に結合されており、制御ゲートを有する。第１のスイッチは、駆動線と電力用トランジスタの制御ゲートとの間に結合される。第２のスイッチは、フィードバック線と発射抵抗器の第２の端子との間に結合される。１つの実施形態において、電力用トランジスタは、ＦＥＴである。
【００１３】
本発明の１つの態様は、少なくとも１つの印字ヘッドを含むインクジェット印字ヘッド・アセンブリを提供する。各印字ヘッドは、内部電力供給パスと、内部電力供給パス電圧からのオフセット電圧を提供する電源レギュレータと、複数の基本要素とを含む。各基本要素は、一群のノズルと、対応する一群の発射抵抗器と、対応する一群のスイッチとを含む。スイッチは、内部電源経路とオフセット電圧との間に一群の発射抵抗器のうちの選択した発射抵抗器を結合し、それにより選択した発射抵抗器に電流を流し、それに対応する選択したノズルを発射させるように制御可能である。
【００１４】
１つの実施形態において、印字ヘッド・アセンブリは、複数の印字ヘッドを含む。
【００１５】
本発明の１つの態様は、第１の電源と少なくとも１つの印字ヘッドを含むインクジェット印刷システムを提供する。各印字ヘッドは、第１の電源に結合された内部電力供給パスと、内部電力供給パス電圧からのオフセット電圧を提供する電源レギュレータと、複数の基本要素とを含む。各基本要素は、１群のノズルと、それに対応する発射抵抗器のグループと、それに対応するスイッチのグループとを含む。スイッチは、内部電力供給パスとオフセット電圧の間に一群の発射抵抗器のうちの選択した発射抵抗器を結合し、それにより選択した発射抵抗器に電流を流し、それに対応する選択したノズルを発射させるように制御可能である。
【００１６】
１つの実施形態において、印字ヘッドは、ディジタル・オフセット・コマンドを供給するプロセッサを含む。もう１つの実施形態において、インクジェット印刷システムは、印字ヘッドにディジタル・オフセット・コマンドを供給する電子制御部を含む。
【００１７】
本発明の１つの態様は、インクジェット印字ヘッドにおいてインクジェット印刷する方法を提供する。この方法は、内部電力供給パスを提供し、内部電力供給パス電圧からのオフセット電圧を提供する。この方法は、内部電力供給パスとオフセット電圧の間に一群の発射抵抗器のうちの選択した発射抵抗器を結合し、選択した発射抵抗器に電流を流し、それに対応する選択したノズルを発射させる。
【００１８】
１つの実施形態において、この方法は、所望のオフセット電圧を表すディジタル・オフセット・コマンドを、内部電力供給パス電圧からアナログ・オフセット電圧に変換することを含む。１つの実施形態において、この方法は、アナログ・オフセット電圧をバッファに入れることを含む。１つの実施形態において、この方法は、帰還増幅器でバッファ・アナログ・オフセット電圧を受け取り、オフセット電圧を帰還増幅器に提供することを含む。１つの実施形態において、この方法は、ディジタル・オフセット・コマンドを供給することを含む。
【００１９】
本発明によるインクジェット印字ヘッドにおける発射抵抗器への電力送出の集中制御により、通電された発射抵抗器への印加電力が一定になり、通電された発射抵抗器に印加電力を印加する継続時間が一定になる。所与の時間にわずかな数の発射抵抗器だけしか通電されないときでも、本発明による発射抵抗器への電力送出の集中制御により、発射抵抗器に送られる電力の量が実質的に一定に維持される。電力変動の減少により、発射抵抗器の寿命が延び、それにより本発明による印字ヘッドの寿命が長くなる。
【００２０】
【発明の実施の形態】
好ましい実施形態の以下の説明において、その好ましい実施形態の一部であり、発明を実施することができる実施形態固有の図で示す添付図面を参照する。この点に関して、「上」、「下」、「前」、「後ろ」、「先」、「後」などの方向を表す用語は、説明する図の向きに関して使用される。本発明のインクジェット印字ヘッド・アセンブリおよびそれに関連する構成要素は、多くの異なる向きに位置決めすることができる。したがって、方向のある用語は、例示のために使用され、決して制限ではない。他の実施形態を利用することができ、本発明の範囲から逸脱することなく構造的または論理的な変更を行うことができることを理解されたい。したがって、以下の説明は、制限の意味に解釈されるべきでなく、本発明の範囲は、併記の特許請求の範囲によって定義される。
【００２１】
図１は、インクジェット印刷システム１０の１つの実施形態を示す。インクジェット印刷システム１０は、インクジェット印字ヘッド・アセンブリ１２、インク供給アセンブリ１４、取付けアセンブリ１６、媒体搬送アセンブリ１８および電子制御部２０を含む。少なくとも１つの電源２２が、インクジェット印刷システム１０の様々な電気構成要素に電力を提供する。インクジェット印字ヘッド・アセンブリ１２は、複数のオリフィスまたはノズル１３から印刷媒体１９の方にインク滴を放出して印刷媒体１９に印刷する少なくとも１つの印字ヘッドまたは印字ヘッド・ダイ４０を含む。印刷媒体１９は、紙、カード用紙、透過原稿、マイラーなどの任意のタイプの適切なシート材料である。一般に、ノズル１３は、１つまたは複数の列またはアレイで配列され、それにより、インクジェット印字ヘッド・アセンブリ１２と印刷媒体１９が互いに移動するときにノズル１３から適切な順序のインクを放出することにより、印刷媒体１９に文字、記号および／または他の図形または画像が印刷される。
【００２２】
インク供給アセンブリ１４は、印字ヘッド・アセンブリ１２にインクを供給しかつインクを蓄えるためのリザーバ１５を含む。それにより、インクが、リザーバ１５からインクジェット印字ヘッド・アセンブリ１２に流れる。インク供給アセンブリ１４とインクジェット印字ヘッド・アセンブリ１２は、一方向インク送出システムまたは再循環インク送出システムのどちらを構成することもできる。一方向インク送出システムでは、印刷中にインクジェット印字ヘッド・アセンブリ１２に供給される実質的に全てインクが消費される。しかしながら、再循環インク送出しシステムでは、印刷中に印字ヘッド・アセンブリ１２に供給されたインクの部分だけが消費される。したがって、印刷中に消費されないインクは、インク供給アセンブリ１４に戻される。
【００２３】
１つの実施形態において、インクジェット印字ヘッド・アセンブリ１２とインク供給アセンブリ１４は、インクジェット・カートリッジまたはペン内に一緒に収容される。もう１つの実施形態において、インク供給アセンブリ１４は、インクジェット印字ヘッド・アセンブリ１２と分かれており、供給管などのインタフェース接続によってインクジェット印字ヘッド・アセンブリ１２に接続される。いずれの実施形態においても、インク供給アセンブリ１４のリザーバ１５を取り外、交換かつ、または補充することができる。１つの実施形態において、インクジェット印字ヘッド・アセンブリ１２とインク供給アセンブリ１４が、インクジェット・カートリッジに一緒に収容されている場合、リザーバ１５は、カートリッジ内に配置されたローカル・リザーバとカートリッジと別に配置された大きいリザーバと含む。これにより、離れた大きいリザーバが、ローカル・リザーバを補充するはたらきをする。したがって、離れた大きい方のリザーバおよび／またはローカル・リザーバを、除去、交換かつ／または補充することができる。
【００２４】
取付けアセンブリ１６は、インクジェット印字ヘッド・アセンブリ１２を媒体搬送アセンブリ１８に対して位置決めし、媒体搬送アセンブリ１８は、媒体１９をインクジェット印字ヘッド・アセンブリ１２に対して位置決めする。これにより、インクジェット印字ヘッド・アセンブリ１２と印刷媒体１９の間の領域のノズル１３の近くに印刷ゾーン１７が定義される。１つの実施形態において、インクジェット印字ヘッド・アセンブリ１２は、走査型印字ヘッド・アセンブリである。したがって、取付けアセンブリ１６は、印刷媒体１９を走査するためにインクジェット印字ヘッド・アセンブリ１２を媒体搬送アセンブリ１８に対して移動させるキャリッジを含む。もう１つの実施形態において、インクジェット印字ヘッド・アセンブリ１２は、非走査型印字ヘッド・アセンブリである。したがって、取付けアセンブリ１６は、インクジェット印字ヘッド・アセンブリ１２を媒体搬送アセンブリ１８に対する規定位置に固定する。これにより、媒体搬送アセンブリ１８は、インクジェット印字ヘッド・アセンブリ１２に対する媒体１９を位置決めする。
【００２５】
電子制御部またはプリンタ制御部２０は、一般に、インクジェット印字ヘッド・アセンブリ１２と取り付けアセンブリ１６と媒体搬送アセンブリ１８と通信しそれらを制御するためのプロセッサ、ファームウェアおよび他のプリンタ電子回路を含む。電子制御部２０は、コンピュータなどのホスト・システムからデータ２１を受け取り、データ２１を一時的に記憶するメモリを含む。データ２１は、一般に、電子経路、赤外線経路、光学経路または他の情報移送経路に沿ってインクジェット印刷システム１０に送られる。データ２１は、例えば、印刷する文書および／またはファイルを表す。したがって、データ２１は、インクジェット印刷システム１０の印刷ジョブを構成し、１つまたは複数の印刷ジョブ・コマンドおよび／またはコマンド・パラメータを含む。
【００２６】
１つの実施形態において、電子制御部２０は、インクジェット印字ヘッド・アセンブリ１２のノズル１３からのインク滴の放出を制御する。それにより、電子制御部２０は、文字、記号および／または他の図形または画像を構成する放出インク滴のパターンすなわち印刷媒体１９上の画像を定義する。放出インク滴のパターンは、印刷ジョブ・コマンドおよび／またはコマンド・パラメータによって決定される。
【００２７】
１つの実施形態において、インクジェット印字ヘッド・アセンブリ１２は、１つの印字ヘッド４０を含む。もう１つの実施形態において、インクジェット印字ヘッド・アセンブリ１２は、ワイド・アレイまたはマルチヘッドの印字ヘッド・アセンブリである。１つのワイド・アレイの実施形態において、インクジェット印字ヘッド・アセンブリ１２は、印字ヘッド・ダイ４０を搬送するキャリヤを提供し、印字ヘッド・ダイ４０と電子制御部２０の間の電気通信を提供し、印字ヘッド・ダイ４０とインク供給アセンブリ１４の間の流体連通を提供する。
【００２８】
図２に、印字ヘッド・ダイ４０の１つの実施形態の一部分を概略的に示す。印字ヘッド・ダイ４０は、印刷要素または滴放出要素４２のアレイを含む。印刷要素４２は、インク供給スロット４４１が形成された基板４４上に形成されている。したがって、インク供給スロット４４１は、印刷素子４２に液体インクを供給する。各印刷素子４２は、薄膜構造４６、オリフィス層４７および発射抵抗器４８を含む。薄膜構造４６には、基板４４のインク供給スロット４４１と連通するインク供給チャネル４６１が形成されている。オリフィス層４７は、前面４７１と、前面４７１に形成されたノズル口４７２とを有する。また、オリフィス層４７には、ノズル口４７２および薄膜構造４６のインク供給チャネル４６１と連通するノズル・チャンバ４７３が形成されている。発射抵抗器４８は、ノズル・チャンバ４７３内に位置決めされ、発射抵抗器４８を駆動信号とアースに電気的に結合するリード４８１を含む。
【００２９】
印刷中に、インクは、インク供給チャネル４６１を介してインク供給スロット４４１からノズル・チャンバ４７３に流れる。ノズル口４７２は、発射抵抗器４８と動作可能に関連付けられ、それにより、発射抵抗器４８が通電されたときに、ノズル・チャンバ４７３内のインクの液滴が、ノズル口４７２を通って（例えば、発射抵抗器４８の平面と垂直に）印刷媒体の方に放出される。
【００３０】
印字ヘッド・ダイ４０の実施例には、サーマル印字ヘッド、圧電印字ヘッド、曲げ張力（ｆｌｅｘ−ｔｅｎｓｉｏｎａｌ）印字ヘッド、または当技術分野において既知の他のタイプのインクジェット放出装置がある。１つの実施形態において、印字ヘッド・ダイ４０は、完全に一体化されたサーマル・インクジェット印字ヘッドである。したがって、基板４４は、例えばシリコン、ガラスまたは安定した重合体からなり、薄膜構造４６は、二酸化ケイ素、炭化ケイ素、窒化ケイ素、タンタル、ポリシリコン・ガラス、または他の適切な材料のうちの１つまたは複数のパッシベーション層または絶縁層からなる。また、薄膜構造４６は、発射抵抗器４８とリード４８１を定義する導電体層を含む。導電体層は、例えば、アルミニウム、金、タンタル、タンタル・アルミニウム、他の金属または合金からなる。
【００３１】
印字ヘッド・アセンブリ１２が、任意の適切な数（Ｎ）の印字ヘッド４０を含むことができる（Ｎは少なくとも１である）。印刷動作を行う前に、データを印字ヘッド４０に送られなければならない。データには、例えば、印字ヘッド４０用の印刷データと非印刷データがある。印刷データには、例えば、ビットマップ印刷データなどの画素情報を含むノズル・データがある。非印刷データには、例えば、コマンド／状況（ＣＳ）データ、クロック・データおよび／または同期データがある。ＣＳデータの状況データには、例えば、印字ヘッドの温度または位置、印字ヘッド解像度および／またはエラー通知がある。
【００３２】
印字ヘッド４０の１つの実施形態を、図３にブロック図の形で概略的に示す。印字ヘッド４０は、基本要素５０にグループ分けされた複数の発射抵抗器４８を含む。図３に示したように、印字ヘッド４０は、Ｎ個の基本要素５０を含む。所与の基本要素にグループ分けされた発射抵抗器４８の数は、基本要素ごとに異なってもよく、印字ヘッド４０内の各基本要素が同じでもよい。それぞれの発射抵抗器４８は、電界効果トランジスタ（ＦＥＴ）などの関連したスイッチ素子５２を有する 。１本の電力線が、各基本要素５０内の各抵抗器の各ＦＥＴ５２のソースまたはドレインに電力を提供する。基本要素５０内の各ＦＥＴ５２は、ＦＥＴ５２のゲートに結合された独立に通電可能なアドレス・リードにより制御される。各アドレス・リードは、複数の基本要素５０によって共用される。後で詳しく説明するように、アドレス・リードは、所与の時間に１つのＦＥＴ５２だけをオンにし、それにより所与の時間に１つの発射抵抗器４８だけに電流を流してそれに対応する選択された気化チャンバ内のインクを加熱するように制御される。
【００３３】
図３に示した実施形態において、基本要素５０は、印字ヘッド４０内に、１列にＮ／２個の基本要素が２列に配列される。しかしながら、印字ヘッド４０は、他の多くの適切な実施形態で配列された基本要素を有する。
【００３４】
図４に、基本要素５０のノズル駆動ロジックおよび回路６０の１つの実施形態の一部分をブロック回路図の形で概略的に示す。図４に示した部分は、ノズル駆動ロジックおよび回路６０のノズル発射動作を実施するための主ロジックおよび回路を表す。しかしながら、ノズル駆動ロジックおよび回路６０の実際の実施態様は、図４に示していない様々な他の複雑なロジックおよび回路を含むことができる。
【００３５】
ノズル駆動ロジックおよび回路６０は、パス６４にノズル・データを受け取り、パス６６にノズル・アドレスを受け取り、パス６８に発射パルスを受け取る。ノズル駆動ロジックおよび回路６０は、また、電力線７０に基本電力を受け取り、アース線７２に基本要素アースを受け取る。ノズル駆動ロジックおよび回路６０は、パス６４のノズル・データ、パス６６のノズル・アドレス、およびパス６８の発射パルスを組み合わせて、基本電力線７０から発射抵抗器４８を通ってアース線７２まで流れる電流を連続的に切り換える。パス６４のノズル・データは、印刷する文字、記号および／または他の図形または画像を表す。パス６６のノズル・アドレスは、所定の時間においてノズルを発射させる順序（すなわち、ノズル発射順序）を制御する。パス６６のノズル・アドレスは、所与の時間に基本要素５０内の１つの発射抵抗器４８だけを動作するがすべてのノズルを発射することができるように繰り返される。パス６８の発射パルスは、電源２２（図１に示す）などの印字ヘッドの外部の電源からの電流の活動化のタイミングを制御する。
【００３６】
図４に示したノズル駆動ロジックおよび回路６０の実施形態において、パス６６に提供されるノズル・アドレスは、符号化されたアドレスである。したがって、パス６６のノズル・アドレスは、Ｎ個のアドレス・デコーダ８２ａ，８２ｂ，．．．，８２ｎに提供される。この実施形態において、パス６６のノズル・アドレスは、基本要素５０内のＮ個のノズルのうちの１つを表すＮ個のアドレスのうちの１つを表すことができる。したがって、アドレス・デコーダ８２はそれぞれ、パス６６のノズル・アドレスが所与のアドレス・デコーダと関連付けられたノズルを表す場合にアクティブ出力信号を提供する。
【００３７】
ノズル駆動ロジックおよび回路６０は、アドレス・デコーダ８２ａ〜８２ｎからＮ個の出力を受け取るＡＮＤゲート８４ａ，８４ｂ，．．．，８４ｎを含む。また、ＡＮＤゲート８４ａ〜８４ｎは、それぞれ、パス６４からＮ個のノズル・データ・ビットのうちの対応するものを受け取る。また、ＡＮＤゲート８４ａ〜８４ｎはそれぞれ、パス６８に提供される発射パルスを受け取る。ＡＮＤゲート８４ａ〜８４ｎの出力は、それぞれ、ＦＥＴ５２ａ〜５２ｎのうちの対応する制御ゲートに結合される。したがって、各ＡＮＤゲート８４について、パス６４からのノズル・データ入力ビットに基づいて対応するノズル１３がデータを受け取るように選択された場合、線６８の発射パルスがアクティブになり、線６６のノズル・アドレスが、対応するノズルのアドレスと一致し、ＡＮＤゲート８４が、対応するＦＥＴ５２の制御ゲートに結合された出力をアクティブにする。
【００３８】
それぞれのＦＥＴ５２は、そのソースが１基本アース線７２に結合され、そのドレインが、対応する発射抵抗器４８に結合されている。発射抵抗器４８ａ〜４８ｎはそれぞれ、基本電力線７０と対応するＦＥＴ５２ａ〜５２ｎのドレインとの間に結合される。
【００３９】
したがって、ノズル・データ・ビット、復号アドレス・ビットおよび発射パルスの組み合わせが、所与のＡＮＤゲート８４に３つのアクティブ入力を提供するとき、所与のＡＮＤゲート８４は、対応するＦＥＴ５２の制御ゲートにアクティブ・パルスを提供し、それにより対応するＦＥＴ５２がオンになり、それに応じて基本電力線７０から発射抵抗器４８を通って基本アース線７２に電流が流れる。選択した発射抵抗器４８に流れる電流は、対応する選択した気化チャンバ内のインクを加熱し、インクを蒸発させ対応するノズル１３から放出させる。
【００４０】
図５に、本発明による線形電源レギュレータ１００を有する印字ヘッド４０の１つの実施形態を、ブロック回路図の形で概略的に示す。印字ヘッド４０は、線形電源レギュレータ１００を使用して、印字ヘッド４０への入力における電源電圧（Ｖｐｐ）の瞬時性低下を引き起こすオフ印字ヘッド・ダイ寄生抵抗（ｏｆｆ−ｐｒｉｎｔｈｅａｄ ｄｉｅ ｐａｒａｓｉｔｉｃ ｒｅｓｉｓｔａｎｃｅ）を補償する。印字ヘッド４０は、電源２２からＶｐｐ入力ピン９０でＶｐｐ電力を受け取り、入力ピン９４で対応する電源アースを受け取る。内部Ｖｐｐ電力供給パス９２は、Ｖｐｐ電力ピン９０に結合され、印字ヘッド４０内の発射抵抗器４８に内部からＶｐｐ電力を供給する。内部電力アース９６は、電力アース・ピン９４に結合され、印字ヘッド４０内の発射抵抗器４８に対応する電力アースを内部から供給する。
【００４１】
基本要素５０ａ〜５０ｎはそれぞれ、内部Ｖｐｐ電力供給パス９２に直接結合された基本電力線７０ａ〜７０ｎのうちの対応するものを含む。基本要素５０ａ〜５０ｎはそれぞれ、内部電力アース９６に直接結合されていない基本アース線７２ａ〜７２ｎのうちの対応するものを含む。さらに正確に言うと、基本アース線７２ａ〜７２ｎは、本発明による線形電源レギュレータ１００によって制御される。
【００４２】
線形電源レギュレータ１００は、電流モードのディジタル−アナログ変換器（ＤＡＣ）１０２、バッファ増幅器１０４、および一連の帰還増幅器１０６ａ，１０６ｂ，．．．，１０６ｎを含む。帰還増幅器１０６ａ〜１０６ｎはそれぞれ、基本要素５０ａ〜５０ｎの対応するものに対応し、各基本要素５０は、所与の時間に１つの発射抵抗器４８だけに電力を供給することができる。
【００４３】
ＤＡＣ１０２は、線１０８にディジタル・オフセット・コマンドを受け取る。内部Ｖｐｐ電力供給パス９２は、ＤＡＣ１０２に結合され、ＤＡＣ１０２に基準電圧を提供する。ＤＡＣ１０２は、線１０８のディジタル・オフセット・コマンドによって、内部Ｖｐｐ電力供給パス９２の電圧からアナログ・オフセット電圧を生成し、それにより印字ヘッド４０のＶｐｐ入力ピン９０でのＶｐｐ電源の動きを追跡するようにプログラムされる。線１０８上のディジタル・オフセット・コマンドは、Ｖｐｐ電源電圧が印字ヘッド４０への入力における瞬時性電圧低下を引き起こすオフ印字ヘッド・ダイ寄生抵抗を補償するために必要なオフセット電圧の大きさを表す。
【００４４】
１つの実施形態において、印字ヘッド４０は、線１０８にディジタル・オフセット・コマンドを提供するプロセッサ９８を含む。もう１つの実施形態において、ディジタル・オフセット・コマンドは、電子制御部２０によって印字ヘッド４０に提供される。さらにもう１つの実施形態において、線１０８のディジタル・オフセット・コマンドは、印字ヘッド４０の外部にあるが印字ヘッド・アセンブリ１２に含まれるプロセッサによって提供される。これらの実施形態のいずれかにおいて、ディジタル・オフセット・コマンドは、一般に、印字ヘッド４０の内部バスを介してプロセッサ９８などのプロセッサによって読み書きされるレジスタに記憶される。
【００４５】
ＤＡＣ１０２は、線１０８上のディジタル・オフセット・コマンドを、内部Ｖｐｐ電力供給パス電圧からアナログ・オフセット電圧に変換し、線１１０にアナログ・オフセット電圧を提供する。線１１０に提供されるアナログ・オフセット電圧は、バッファ増幅器１０４の正の入力に結合される。バッファ増幅器１０４は、単位利得を有し、バッファ・オフセット電圧を低いインピーダンス出力特性を有する線１１４に提供し、それにより線１１４のオフセット電圧を印字ヘッド・ダイ４０の全体に分散させることができる。線１１４上のオフセット電圧は、バッファ増幅器１０４の負の入力にフィードバックされる。
【００４６】
線１１４上のオフセット電圧は、各帰還増幅器１０６ａ〜１０６ｎの負の入力端子に提供される。各帰還増幅器１０６ａ〜１０６ｎの正の入力はそれぞれ、基本アース線７２ａ〜７２ｎの対応するものに結合される。各帰還増幅器１０６ａ〜１０６ｎの出力はそれぞれ、対応するＦＥＴ１１６ａ，１１６ｂ，．．．，１１６ｎのゲートに結合される。
【００４７】
各ＦＥＴ１１６ａ〜１１６ｎのソースは、内部電力アース９６に結合される。各ＦＥＴ１１６ａ〜１１６ｎのドレインはそれぞれ、基本アース線７２ａ〜７２ｎの対応するものに結合される。各ＦＥＴ１１６と帰還増幅器１０６の間のフィードバック構成により、線１１４上のバッファ・オフセット電圧が基本アース７２線に強制的に送られる。
【００４８】
所与の時間に各基本要素５０内の１つの抵抗器４８だけを通電することができる。所与の基本要素５０内の通電された発射抵抗器４８は、オフセット電圧が内部電源アース９６ではなく発射抵抗器４８の低い側に結合され、内部Ｖｐｐ電力供給パス９２が発射抵抗器４８の高い側に結合されている。通電された発射抵抗器４８の高い側が、内部Ｖｐｐ電力供給パス９２に結合されているので、通電された発射抵抗器４８の両端の電圧は一定であり、その電圧は、Ｖｐｐ電圧の瞬時性低下が生じる場合でもＶｐｐ電圧とプログラムされたオフセット電圧の差に等しい。このＶｐｐ電圧の動きの追跡により、印字ヘッド４０内の通電された発射抵抗器４８に実質的に一定の電力が送られる。
【００４９】
図６に、本発明による線形電源レギュレータ２００を有する印字ヘッド２４０の代替の実施形態を示す。印字ヘッド２４０は、線形電源レギュレータ２００を使用して、印字ヘッド２４０への入力で電源電圧（Ｖｐｐ）の瞬時性低下を引き起こすオフ印字ヘッド・ダイ寄生抵抗を補償する。印字ヘッド２４０は、Ｖｐｐ入力ピン２９０に電源２２からのＶｐｐ電力を受け取り、入力ピン２９４に対応する電力アースを受け取る。内部Ｖｐｐ電力供給パス２９２が、Ｖｐｐ電力ピン２９０に結合され、内部印字ヘッド２４０内の発射抵抗器２４８（図７に示した）に内部からＶｐｐ電力が供給される。内部電力アース２９６は、電力アース・ピン２９４に結合され、対応する電力アースが印字ヘッド２４０内の発射抵抗器２４８に内部から供給される。
【００５０】
Ｎ個の基本要素２５０ａ，２５０ｂ，．．．，２５０ｎはそれぞれ、内部Ｖｐｐ電力供給パス２９２に直接結合された基本電力線２７０ａ，２７０ｂ，．．．，２７０ｎのうちの対応するものを含む。基本要素２５０ａ〜２５０ｎはそれぞれ、内部電力アース２９６に直接結合された基本アース線２７２ａ，２７２ｂ，．．．，２７２ｎのうちの対応するものを含む。
【００５１】
線形電源レギュレータ２００は、電流モードのディジタル・アナログ変換器（ＤＡＣ）２０２、バッファ増幅器２０４、および一連の帰還増幅器２０６ａ，２０６ｂ，．．．，２０６ｎを含む。帰還増幅器２０６ａ〜２０６ｎはそれぞれ、基本要素２５０ａ〜２５０ｎの対応するものに対応し、基本要素２５０はそれぞれ、所与の時間に１つの発射抵抗器２４８だけを通電することができる。
【００５２】
ＤＡＣ２０２は、線２０８上にディジタル・オフセット・コマンドを受け取る。内部Ｖｐｐ電力供給パス２９２が、ＤＡＣ２０２に結合され、ＤＡＣ２０２の基準を提供する。ＤＡＣ２０２は、線２０８のディジタル・オフセット・コマンドによって、内部Ｖｐｐ電力供給パス２９２電圧からアナログ・オフセット電圧を生成し、それにより印字ヘッド２４０のＶｐｐ入力ピン２９０におけるＶｐｐ電源の動きを追跡するようにプログラムされる。線２０８上のディジタル・オフセット・コマンドは、印字ヘッド２４０への入力におけるＶｐｐ電源電圧の瞬時性低下を引き起こすオフ印字ヘッド・ダイの寄生抵抗を補償するために必要なオフセット電圧の大きさを表す。
【００５３】
１つの実施形態において、印字ヘッド２４０は、線２０８にディジタル・オフセット・コマンドを提供するプロセッサ２９８を含む。もう１つの実施形態において、ディジタル・オフセット・コマンドは、電子制御部２０によって印字ヘッド２４０に提供される。さらにもう１つの実施形態において、線２０８上のディジタル・オフセット・コマンドは、印字ヘッド２４０の外部にあるが印字ヘッド・アセンブリ１２に含まれているプロセッサによって提供される。これらのいずれの実施形態においても、ディジタル・オフセット・コマンドは、一般に、印字ヘッド２４０の内部バスを介してプロセッサ２９８などのプロセッサによって読み書きされるレジスタに記憶される。
【００５４】
ＤＡＣ２０２は、線２０８上のディジタル・オフセット・コマンドを内部Ｖｐｐ電力供給パス電圧からアナログ・オフセット電圧に変換し、線２１０上にアナログ・オフセット電圧を提供する。線２１０上のアナログ・オフセット電圧は、バッファ増幅器２０４の正の入力に結合される。バッファ増幅器２０４は、単位利得を有し、低インピーダンス出力特性を有する線２１４上のバッファ・オフセット電圧を提供し、それにより線２１４上のオフセット電圧を印字ヘッド・ダイ２４０全体に分散させることができる。線２１４上のオフセット電圧は、バッファ増幅器２０４の負の入力にフィード・バックされる。
【００５５】
線２１４上のオフセット電圧は、各帰還増幅器２０６ａ〜２０６ｎの負の入力端子に提供される。各帰還増幅器２０６ａ〜２０６ｎの正の入力はそれぞれ、基本要素２５０ａ〜２５０ｎのフィードバック線２１８ａ，２１８ｂ，．．．，２１８ｎの対応する線に結合される。各帰還増幅器２０６ａ〜２０６ｎの出力はそれぞれ、基本要素２５０ａ〜２５０ｎのＦＥＴ駆動線２１６ａ，２１６ｂ，．．．，２１８ｎの対応するものに結合される。
【００５６】
印字ヘッド２４０の基本要素２５０の１つの実施形態の一部分を、図７にブロック回路図の形で概略的に示す。基本要素２５０は、Ｎ個の発射抵抗器２４８ａ，２４８ｂ，．．．，２４８ｎを含む。各発射抵抗器２４８は、基本電力線２７０に結合された第１の端子を有する。基本要素２５０は、Ｎ個の電力ＦＥＴ２５２ａ，２５２ｂ，．．．，２５２ｎを含む。各電力ＦＥＴ２５２は、そのソースが基本アース２７２線に結合され、そのドレインが、対応する発射抵抗器２４８の第２の端子に結合されている。
【００５７】
ディジタル・ノズル発射制御部２２０は、Ｎ対のアナログ・スイッチ（２２３ａ，２２４ａ）（２２３ｂ，２２４ｂ），．．．，（２２３ｎ，２２４ｎ）を制御するＮ個の出力を有する。さらに、ノズル発射制御部２２０は、オフ出力を有し、このオフ出力が活動化されたときに、基本要素２５０内のすべての発射抵抗器２４８をディスエーブルするようにスイッチ２２２が制御される。ノズル発射制御部２２０のＮ個の他の出力は、ディジタル状態機械や他の適切な論理機構によって操作され、それにより、所与の時間にＮ個の出力のうち最大１つだけがアクティブになり、それにより所与の時間に最大１対のスイッチ（２２３，２２４）だけが切り換えられる。スイッチ２２２、２２３および２２４は、低インピーダンスの非電力ＦＥＴによって実施することができる。
【００５８】
各スイッチ２２３は、帰還増幅器２０６の出力として提供される対応する電力ＦＥＴ２５２の制御ゲートとＦＥＴ駆動線２１６との間に結合される。各スイッチ２２４は、対応する発射抵抗器２４８の第２の端子と、帰還増幅器２０６の正の入力に提供されるフィードバック２１８線との間に結合される。
【００５９】
したがって、動作において、ノズル発射制御部２２０が、スイッチ対（２２３，２２４）をオンにするように選択したとき、ＦＥＴ駆動線２１６が、それに対応する選択した電力ＦＥＴ２５２の制御ゲートに結合され、フィードバック２１８線が、それに対応する選択した発射抵抗器２４８の第２の端子と選択した電力ＦＥＴ２５２のドレインに結合される。選択した電力ＦＥＴ２５２と帰還増幅器２０６の間のこのフィードバック構成により、選択した発射抵抗器２４８の第２の端子へのフィードバック２１８線にオフセット電圧２１４が提供される。また、選択した発射抵抗器２４８が、第１の入力に結合された基本電力線を有するので、選択した発射抵抗器が通電され、発射抵抗器に電流が流され、それに対応する選択した気化チャンバ内のインクが加熱される。
【００６０】
所与の時間に各基本要素２５０の内部の１つの抵抗器２４８だけを通電することができる。所与の基本要素２５０内の通電された発射抵抗器２４８は、オフセット電圧が、内部電力アース２９６ではなく低い側に結合され、内部Ｖｐｐ電力供給パス２９２が、その高い側に結合される。通電された発射抵抗器２４８の高い側は、内部Ｖｐｐ電力供給パス２９２に結合されているため、Ｖｐｐ電圧の瞬時性低下がある場合でも、通電された発射抵抗器２４８の両端は、Ｖｐｐ電圧とプログラムされたオフセット電圧の差と等しい一定電圧である。Ｖｐｐ電圧の動きのこの追跡により、印字ヘッド２４０の通電された発射抵抗器２４８に実質的に一定の電力が送られる。
【００６１】
本発明による印字ヘッド４０、２４０の線形電源レギュレータ１００、２００は、通電された発射抵抗器４８、２４８に対する電力印加を一定にし、通電された発射抵抗器４８、２４８に一定電力を印加する継続時間を一定にすることができる。このように、所与の時間に少数の発射抵抗器しか通電されないときでも、発射抵抗器に送られる電力の量が実質的に一定レベルに維持される。電力変動が小さいと発射抵抗器の寿命が延び、それにより、本発明による印字ヘッド４０、２４０の寿命が長くなる。
【００６２】
本発明は以下に要約される。
【００６３】
１． インクジェット印字ヘッド（４０、２４０）において、内部電力供給パス（９２、２９２）と、前記内部電力供給パスの電圧からオフセット電圧（１１４、２１４）を提供する電源レギュレータ（１００、２００）と、複数の基本要素（５０、２５０）とを備え、それぞれの前記基本要素は、一群のノズル（１３）と、前記一群のノズルに対応する一群の発射抵抗器（４８、２４８）と、前記内部電力供給パスと前記オフセット電圧の間に前記一群の発射抵抗器のうちの選択した発射抵抗器を結合し、それにより前記選択した発射抵抗器に電流を流して、それに対応する選択したノズルを発射させるように制御可能な対応する一群のスイッチ（５２、２２３、２２４、２５２）と、を備えることを特徴とするインクジェット印字ヘッド。
【００６４】
２． 前記電源レギュレータは、ディジタル−アナログ変換器（１０２、２０２）、
前記ディジタル−アナログ変換器は、前記内部電力供給パスに結合され、所望の前記オフセット電圧を表すディジタル・オフセット・コマンド（１０８、２０８）を受け取り、かつ、前記内部電力供給パス電圧からアナログ・オフセット電圧（１１０、２１０）を提供するように構成される、
を備えることを特徴とする第1項に記載のインクジェット印字ヘッド。
【００６５】
３． 前記電源レギュレータは、バッファ増幅器（１０４、２０４）、
前記バッファ増幅器は、前記アナログ・オフセット電圧を受け取り、かつ、バッファ・オフセット電圧（１１４、２１４）を提供するように構成される、
をさらに備えることを特徴とする第2項に記載のインクジェット印字ヘッド。
【００６６】
４． 前記電源レギュレータは、前記複数の基本要素に対応する複数の帰還増幅器（１０６、２０６）を備え、
それぞれの前記帰還増幅器は、前記バッファ・オフセット電圧を受け取り、かつ、前記オフセット電圧を前記各帰還増幅器が対応する基本要素に提供する、
ことを特徴とする第３項に記載のインクジェット印字ヘッド。
【００６７】
５． 前記印字ヘッドは、さらに、
内部電力アース（９６）を備え、
前記各帰還増幅器は、前記バッファ・オフセット電圧に結合された第１の入力と、前記各増幅器に対応する基本要素に提供される前記オフセット電圧に結合された第２の入力と、出力とを含み、
前記電源レギュレータは、複数のトランジスタ（１１６）を備え、
前記それぞれの複数のトランジスタは、前記内部電力アースと前記対応する基本要素に提供される前記オフセット電圧との間に結合され、前記対応する帰還増幅器の前記出力に結合されたゲートを有する、
ことを特徴とする第4項に記載のインクジェット印字ヘッド。
【００６８】
６． 前記印字ヘッドが、さらに、内部電力アース（２９６）を備え、前記各帰還増幅器は、前記バッファ・オフセット電圧に結合された前記第１の入力と、フィードバック線（２１８）に結合された前記第２の入力と、駆動線（２１６）に結合された前記出力とを含み、前記基本要素内の各発射抵抗器は、前記内部電力供給パスに結合された第１の端子と、第２の端子とを含み、前記各基本要素内の前記一群のスイッチはサブグループのスイッチを含み、かつ、前記各サブグループのスイッチは前記発射抵抗器に対応し、前記各サブグループのスイッチは、全記発射抵抗器の前記第２の端子と前記内部電力アースの間に結合され、制御ゲートを有する電力用トランジスタ（２５２）と、前記駆動線と前記電力用トランジスタの前記制御ゲートの間に結合された第１のスイッチ（２２３）と、前記フィードバック線と前記発射抵抗器の前記第２の端子の間に結合された第２のスイッチ（２２４）とを含む、ことを特徴とする第4項に記載のインクジェット印字ヘッド。
【００６９】
７． インクジェット印字ヘッド（４０、２４０）のインクジェット印刷の方法において、内部電力供給パス（９２、２９２）を提供する段階と、前記内部電力供給パス電圧からオフセット電圧（１１４、２１４）を提供する段階と、前記内部電力供給パスと前記オフセット電圧の間に一群の発射抵抗器のうちの選択した発射抵抗器（４８、２４８）を結合して、前記選択した発射抵抗器に電流を流し、それに対応する選択したノズルを発射させる段階と、を備えることを特徴とする方法。
【００７０】
８． 前記オフセット電圧を提供する段階は、
所望のオフセット電圧を表すディジタル・オフセット・コマンドを、前記内部電力供給パス電圧からアナログ・オフセット電圧に変換する段階を備えることを特徴とする第7項に記載の方法。
【００７１】
９． 前記オフセット電圧を提供する段階は、
前記アナログ・オフセット電圧をバッファに入れる段階をさらに備えることを特徴とする第８項に記載の方法。
【００７２】
１０． 前記オフセット電圧を提供する段階は、帰還増幅器にバッファ・アナログ・オフセット電圧を受け取る段階と、前記帰還増幅器が前記オフセット電圧を提供する段階と、をさらに備えることを特徴とする第９項に記載の方法。
【００７３】
好ましい実施形態の説明の目的のために、本明細書で特定の実施形態を示し説明したが、当事者には、本発明の範囲を逸脱することになく、示し説明した特定の実施形態に関して、同じ目的を達成するように計算された様々な代替および／または等価な実施形態を代用することができることを理解されよう。化学、機械、電気機械、電気、およびコンピュータ技術の分野の熟練者は、本発明を様々な実施形態で実施できることを容易に理解されよう。本願は、本明細書で考察した好ましい実施形態の任意の適応または変形を対象とするように意図されている。したがって、本発明は、特許請求の範囲とその等価物によってのみ制限されるように意図されることは明らかである。
【図面の簡単な説明】
【図１】インクジェット印刷システムの１つの実施形態を示すブロック図である。
【図２】図１の印刷システムの印字ヘッド・ダイの１つの実施形態の一部分を示す拡大概略断面図である。
【図３】基本要素内にグループ分けされた発射抵抗器を有するインクジェット印字ヘッドの１つの実施形態の一部分を示すブロック図である。
【図４】インクジェット印字ヘッドの基本要素内のノズル駆動ロジックおよび回路の１つの実施形態の一部分を示すブロック回路図である。
【図５】発射抵抗器への電力送出の集中制御を有する本発明によるインクジェット印字ヘッドの１つの実施形態の一部分を示すブロック回路図である。
【図６】発射抵抗器への電力送出の集中制御を有する本発明によるインクジェット印字ヘッドのもう１つの実施形態の一部分を示すブロック回路図である。
【図７】図６のインクジェット印字ヘッドの基本要素の１つの実施形態の部分を示すブロック回路図である。
【符号の説明】
１３ ノズル
４０、２４０ インクジェット印字ヘッド
４８、２４８ 発射抵抗器
５０、２５０ 基本要素
５２、２２３、２２４、２５２ スイッチ
９２、２９２ 内部電力供給パス
９６ 内部電力アース
１００、２００ 電源レギュレータ
１０２、２０２ ディジタル−アナログ変換器（ＤＡＣ）
１０４、２０４ バッファ増幅器
１０６、２０６ 帰還増幅器
１０８、２０８ ディジタル・オフセット・コマンド
１１０、２１０ アナログ・オフセット電圧
１１４、２１４ オフセット電圧
１１６ トランジスタ
２１６ 駆動線
２１８ フィードバック線
２９６ 内部電力アース

Claims (10)

1. インクジェット印字ヘッドにおいて、
   内部電力供給パスと、
   前記内部電力供給パスの電圧からオフセット電圧を提供する電源レギュレータと、
   複数の基本要素とを備え、
   それぞれの前記基本要素は、
   一群のノズルと、
   前記一群のノズルに対応する一群の発射抵抗器と、
   前記内部電力供給パスの電圧と前記オフセット電圧の間に前記一群の発射抵抗器のうちの選択した発射抵抗器を結合し、それにより前記選択した発射抵抗器に電流を流して、該選択した発射抵抗器に対応する前記ノズルを発射させるように制御可能な前記一群のノズルに対応する一群のスイッチと、
   を備え、
   前記選択した発射抵抗器は前記一群の発射抵抗器のいずれかであり所定の一定の継続時間に当該選択した発射抵抗器のみが前記内部電力供給パスの電圧と前記オフセット電圧の間に結合され、当該継続時間に該選択した発射抵抗器に印加される電力が一定となるように前記オフセット電圧が前記内部電力供給パスの電圧を追跡することを特徴とするインクジェット印字ヘッド。
2. 前記電源レギュレータは、ディジタル−アナログ変換器を備え、
   前記ディジタル−アナログ変換器は、前記内部電力供給パスに結合されるとともに、所望の前記オフセット電圧を表すディジタル・オフセット・コマンドを受け取り、かつ、前記内部電力供給パス電圧からアナログ・オフセット電圧を提供するように構成された、請求項1に記載のインクジェット印字ヘッド。
3. 前記電源レギュレータは、さらにバッファ増幅器を備え、
   前記バッファ増幅器は、前記アナログ・オフセット電圧を受け取り、かつ、バッファ・オフセット電圧を提供するように構成される、ことを特徴とする請求項2に記載のインクジェット印字ヘッド。
4. 前記電源レギュレータは、前記複数の基本要素に対応する複数の帰還増幅器を備え、
   それぞれの前記帰還増幅器は、前記バッファ・オフセット電圧を受け取り、かつ、前記オフセット電圧を前記各帰還増幅器が対応する基本要素に提供する、ことを特徴とする請求項３に記載のインクジェット印字ヘッド。
5. 前記印字ヘッドは、さらに、内部電力アースを備え、
   前記各帰還増幅器は、前記バッファ・オフセット電圧に結合された第１の入力と、前記各増幅器に対応する基本要素に提供される前記オフセット電圧に結合された第２の入力と、出力とを含み、
   前記電源レギュレータは、複数のトランジスタを備え、前記それぞれの複数のトランジスタは、前記内部電力アースと前記対応する基本要素に提供される前記オフセット電圧との間に結合され、前記対応する帰還増幅器の前記出力に結合されたゲートを有する、
   ことを特徴とする請求項4に記載のインクジェット印字ヘッド。
6. 前記印字ヘッドが、さらに、内部電力アースを備え、
   前記各帰還増幅器は、前記バッファ・オフセット電圧に結合された前記第１の入力と、フィードバック線に結合された前記第２の入力と、駆動線に結合された前記出力とを含み、
   前記基本要素内の各発射抵抗器は、前記内部電力供給パスに結合された第１の端子と、第２の端子とを含み、前記各基本要素内の前記一群のスイッチはサブグループのスイッチを含み、かつ、
   前記各サブグループのスイッチは前記発射抵抗器に対応し、前記各サブグループのスイッチは、
   全記発射抵抗器の前記第２の端子と前記内部電力アースの間に結合され、制御ゲートを有する電力用トランジスタと、
   前記駆動線と前記電力用トランジスタの前記制御ゲートの間に結合された第１のスイッチと、
   前記フィードバック線と前記発射抵抗器の前記第２の端子の間に結合された第２のスイッチとを含む、
   ことを特徴とする請求項4に記載のインクジェット印字ヘッド。
7. インクジェット印字ヘッドのインクジェット印刷の方法において、
   内部電力供給パスを提供する段階と、
   前記内部電力供給パスの電圧からオフセット電圧を提供する段階と、
   前記内部電力供給パスの電圧と前記オフセット電圧の間に一群の発射抵抗器のうちの選択した発射抵抗器を結合して、前記選択した発射抵抗器に電流を流し、該選択した発射抵抗器に対応する選択したノズルを発射させる段階と、
   を備え、
   前記選択した発射抵抗器は前記一群の発射抵抗器のいずれかであり所定の一定の継続時間に当該選択した発射抵抗器のみが前記内部電力供給パスの電圧と前記オフセット電圧の間に結合され、当該継続時間に該選択した発射抵抗器に印加される電力が一定となるように前記オフセット電圧が前記内部電力供給パスの電圧を追跡することを特徴とする方法。
8. 前記オフセット電圧を提供する段階は、所望のオフセット電圧を表すディジタル・オフセット・コマンドを、前記内部電力供給パスの電圧からアナログ・オフセット電圧に変換する段階を備えることを特徴とする請求項7に記載の方法。
9. 前記オフセット電圧を提供する段階は、前記アナログ・オフセット電圧をバッファに入れる段階をさらに備えることを特徴とする請求項８に記載の方法。
10. 前記オフセット電圧を提供する段階は、帰還増幅器にバッファ・アナログ・オフセット電圧を受け取る段階と、前記帰還増幅器が前記オフセット電圧を提供する段階と、をさらに備えることを特徴とする請求項９に記載の方法。

Images