JP4243046B2 - 光起電力素子 - Google Patents
光起電力素子 Download PDFInfo
- Publication number
- JP4243046B2 JP4243046B2 JP2001236913A JP2001236913A JP4243046B2 JP 4243046 B2 JP4243046 B2 JP 4243046B2 JP 2001236913 A JP2001236913 A JP 2001236913A JP 2001236913 A JP2001236913 A JP 2001236913A JP 4243046 B2 JP4243046 B2 JP 4243046B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- photoelectric conversion
- semiconductor layer
- photovoltaic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/545—Microcrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Photovoltaic Devices (AREA)
Description
【発明の属する技術分野】
本発明は、光起電力素子に関し、特に、光電変換層として微結晶半導体層を用いた微結晶系の光起電力素子に関する。
【0002】
【従来の技術】
近年、地球環境問題への関心の高まりに伴って、クリーンなエネルギを得る太陽光発電が脚光を浴びている。太陽光発電を行う光起電力素子の材料としては、従来から、安価で容易に大面積の半導体素子を形成できる非晶質シリコン(以下、a−Si:H),非晶質シリコンゲルマニウム(以下、a−SiGe:H)等の薄膜非晶質半導体が用いられている。そして、これらの非晶質半導体を用いた光起電力素子の一つに、a−Si:H,a−SiGe:H等の非晶質半導体層を光電変換層に用いたものがある。この種の光起電力素子では、膜厚が薄くても十分な光吸収が可能であるという非晶質半導体の特徴を生かし、材料費を抑えて製造コストを低減できるという利点がある。
【0003】
しかしながら、非晶質半導体を光電変換層に使用した光起電力素子では、長時間の光照射によって光電変換特性が低下する現象、所謂光劣化が生じることが知られている。この光劣化は、長期的に見た場合、太陽光発電によって得られるエネルギが低減していくことを意味しており、光電変換層に使用する他の半導体材料の開発が望まれている。そこで、微結晶シリコン(以下、μc−Si:H),微結晶シリコンゲルマニウム(以下、μc−SiGe:H)等の薄膜微結晶半導体を光電変換層に用いた光起電力素子の研究が進んでいる。
【0004】
図11は、μc−Si:Hを光電変換層に用いた光起電力素子の従来の一例の構成図である。図11において、101はガラス板上に電極を形成してなる電極付きの基板であり、この基板101上に、n型μc−Si:H層102、光電変換層としてのi型μc−Si:H層103、p型μc−Si:H層104、及び、ITO(Indium Tin Oxide)からなる表面側の透明電極105がこの順に積層形成されている。
【0005】
図12は、μc−Si:Hを光電変換層に用いた光起電力素子の従来の他の例の構成図である。図12において図11と同一部分には同一番号を付してそれらの説明は省略する。図12に示す構成の光起電力素子では、i型μc−Si:H層103とp型μc−Si:H層104との間に、アロイ系の半導体層であるi型μc−SiC:H層(微結晶シリコンカーバイド層)106をバッファ層として設けている。
【0006】
【発明が解決しようとする課題】
しかしながら、微結晶半導体を光電変更層に用いた光起電力素子の研究を続けていく中で、このような光起電力素子にあっても、その形成条件によっては、非晶質半導体を光電変換層に用いた光起電力素子と同様に、自然劣化,光劣化等の劣化現象が生じることが判明した。
【0007】
微結晶半導体を光電変換層に用いた光起電力素子では、特に高い変換効率が得られるような形成条件にて製造した場合に、この劣化現象は顕著となることが多いことが判明した。形成条件を異ならせて、図12に示す構成を有する2種の光起電力素子(従来例1:変換効率の初期値が比較的低い光起電力素子,従来例2:変換効率の初期値が比較的高い光起電力素子)を製造し、それらの光起電力素子に光劣化実験(実験条件が25℃,500mW/cm2 ,160分である加速劣化試験)を行った。その結果を下記表1に示す。なお、表中での劣化率(%)は、劣化実験前後における変換効率の減少の劣化実験前における変換効率に対する百分率を表しており、具体的に、劣化率(%)={(劣化実験前の変換効率−劣化実験後の変換効率)÷劣化実験前の変換効率}×100で求められたものである。
【0008】
【表1】
【0009】
初期の変換効率が比較的低い起電力素子(従来例1)では光劣化は少ない。これに対して、初期の変換効率が比較的高い起電力素子(従来例2)では顕著な光劣化の発生が見られている。
【0010】
このように、微結晶半導体を光電変換層に用いた従来の光起電力素子では、変換効率の初期値を高くしておいても劣化の発生によって経時的に変換効率が低減して、非晶質半導体を光電変換層に用いた光起電力素子に比べてより高い変換効率の達成が行えなかった。そこで、微結晶半導体を光電変換層に用いた光起電力素子におけるこのような劣化現象に対する対策が望まれている。
【0011】
本発明は斯かる事情に鑑みてなされたものであり、劣化現象を抑制して高い変換効率を達成できる、微結晶半導体を光電変換層に用いた光起電力素子を提供することを目的とする。
【0012】
【課題を解決するための手段】
微結晶半導体を光電変換層に用いた光起電力素子にあって、このような劣化現象が起こる原因として、光電変換層として機能する微結晶半導体層の結晶粒界にC,O,N等の不純物が混入することが考えられる。このような不純物は、その光起電力素子を製造する工程中にセルが大気に暴露されて大気中から微結晶半導体層(光電変換層)中に混入するか、または、微結晶半導体層(光電変換層)上に積層形成する透明電極(ITO)及び/またはμc−SiC:H層等のバッファ層の材料から微結晶半導体層(光電変換層)中に混入する。そこで、本発明では、このような不純物の混入を抑制するための非晶質半導体層を、微結晶半導体層(光電変換層)の基板とは反対側であって透明電極との間に備えるようにする。この非晶質半導体層は、これらの不純物のバリアとして機能し、これらの不純物が微結晶半導体層(光電変換層)中に混入することを防止する。この結果、不純物の微結晶半導体層(光電変換層)への混入は低減され、光起電力素子の劣化現象は抑制されて高い変換効率を実現できる。
【0013】
本発明に係る光起電力素子は、基板上に、n型の半導体層と、実質的に真性な微結晶半導体層と、p型の微結晶半導体層と、透明電極とをこの順に備えた光起電力素子において、前記p型の微結晶半導体層の前記基板とは反対側であって前記透明電極との間に、膜厚 が50Å〜200Åの非晶質半導体層を備えていることを特徴とする。
【0014】
本発明にあっては、n型の半導体層,微結晶半導体層(光電変換層)、p型の微結晶半導体層および透明電極を基板側からこの順に積層した構成を有する光起電力素子において、p型の微結晶半導体層の基板とは反対側であって透明電極との間に、例えばp型の微結晶半導体層上に非晶質半導体層を備えており、不純物の微結晶半導体層(光電変換層)への混入を防止する。
【0015】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面を参照して具体的に説明する。
(第1実施の形態)
図1は、請求項1に対応する第1実施の形態による光起電力素子の構成図である。図1において、1はガラス板上に光反射性の電極を形成してなる電極付きの基板であり、この基板1上に、第1導電型の半導体層としてのn型μc−Si:H層2、光電変換層となる真性な微結晶半導体層としてのi型μc−Si:H層3、第2導電型の微結晶半導体層としてのp型μc−Si:H層4、非晶質半導体層としてのp型a−Si:H層5、及び、ITOからなる表面側の透明電極6がこの順に積層形成されている。
【0016】
この第1実施の形態におけるn型μc−Si:H層2,i型μc−Si:H層3,p型μc−Si:H層4及びp型a−Si:H層5は、公知のプラズマCVD法にて形成する。各半導体層における形成条件の一例を下記表2に示す。
【0017】
【表2】
【0018】
第1実施の形態では、p型μc−Si:H層4上にp型a−Si:H層5を設けているため、C,H,O等の不純物のi型μc−Si:H層3(光電変換層)への混入がp型a−Si:H層5にて抑制されるので、従来例に比べて、i型μc−Si:H層3(光電変換層)の不純物は低減されて変換効率を向上できる。
(第1参考の形態)
図2は、第1参考の形態による光起電力素子の構成図である。図2において、11はガラス板上に光反射性の電極を形成してなる電極付きの基板であり、この基板11上に、第1導電型の半導体層としてのn型μc−Si:H層12、光電変換層となる真性な微結晶半導体層としてのi型μc−Si:H層13、非晶質半導体層としてのi型a−Si:H層14、第2導電型の微結晶半導体層としてのp型μc−Si:H層15、及び、ITOからなる表面側の透明電極16がこの順に積層形成されている。
【0019】
この第1参考の形態におけるn型μc−Si:H層12,i型μc−Si:H層13,i型a−Si:H層14及びp型μc−Si:H層15は、公知のプラズマCVD法にて形成する。各半導体層における形成条件の一例を下記表3に示す。
【0020】
【表3】
【0021】
第1参考の形態では、i型μc−Si:H層13(光電変換層)とp型μc−Si:H層15との間にi型a−Si:H層14を設けているため、C,H,O等の不純物のi型μc−Si:H層13(光電変換層)への混入がi型a−Si:H層14にて抑制されるので、従来例に比べて、i型μc−Si:H層13(光電変換層)の不純物は低減されて変換効率を向上できる。なお、不純物の混入を防止するa−Si:H層14はp型であっても良い。
(第2参考の形態)
図3は、第2参考の形態による光起電力素子の構成図である。図3において、21はガラス板上に光反射性の電極を形成してなる電極付きの基板であり、この基板21上に、第1導電型の半導体層としてのn型μc−Si:H層22、光電変換層となる真性な微結晶半導体層としてのi型μc−Si:H層23、非晶質半導体層としてのi型a−Si:H層24、バッファ層として機能する真性なアロイ系の半導体層としてのi型μc−SiC:H層25、第2導電型の微結晶半導体層としてのp型μc−Si:H層26、及び、ITOからなる表面側の透明電極27がこの順に積層形成されている。
【0022】
この第2参考の形態におけるn型μc−Si:H層22,i型μc−Si:H層23,i型a−Si:H層24,i型μc−SiC:H層25及びp型μc−Si:H層26は、公知のプラズマCVD法にて形成する。各半導体層における形成条件の一例をを下記表4に示す。
【0023】
【表4】
【0024】
第2参考の形態では、i型μc−Si:H層23(光電変換層)とi型μc−SiC:H層25との間にi型a−Si:H層24を設けているため、C,H,O等の不純物のi型μc−Si:H層23(光電変換層)への混入がi型a−Si:H層24にて抑制されるので、従来例に比べて、i型μc−Si:H層23(光電変換層)の不純物は低減されて変換効率を向上できる。
【0025】
光電変換層への不純物の混入を抑制するためのa−Si:H層を設けた上述の第1実施の形態、第1〜第2参考の形態の光起電力素子と、このようなa−Si:H層を設けていない前述した従来例2の光起電力素子とに対して、自然劣化実験(実験条件は大気中に1週間放置)を行った。その結果を下記表5に示す。
【0026】
【表5】
【0027】
劣化率が2.85%を呈した従来例2と比べて、本発明の光起電力そしでは第1実施の形態、第1〜第2参考の形態の何れにあっても劣化率を1%未満に低減できた。
【0028】
また、第1実施の形態、第1〜第2参考の光起電力素子と、従来例2の光起電力素子とに対して、光劣化実験(実験条件が25℃,500mW/cm2 ,160分である加速劣化試験)を行った。その結果を下記表6に示す。
【0029】
【表6】
【0030】
劣化率が7.84%に達した従来例2と比べて、本発明の光起電力素子では第1実施の形態、第1〜第2参考の形態の何れにあっても劣化率を3%未満に低減できた。
【0031】
本発明の更に他の実施の形態について、以下に説明する。
(第2実施の形態)
図4は、第2実施の形態による光起電力素子の構成図である。図4において、31はガラス板上に光反射性の電極を形成してなる電極付きの基板であり、この基板31上に、第1導電型の半導体層としてのn型μc−Si:H層32、光電変換層となる真性な微結晶半導体層としてのi型μc−Si:H層33、バッファ層として機能する真性なアロイ系の半導体層としてのi型μc−SiC:H層34、第2導電型の微結晶半導体層としてのp型μc−Si:H層35、非晶質半導体層としてのp型a−Si:H層36、及び、ITOからなる表面側の透明電極37がこの順に積層形成されている。
【0032】
第2実施の形態では、p型μc−Si:H層35上にp型a−Si:H層36を設けているため、C,H,O等の不純物のi型μc−Si:H層33(光電変換層)への混入がp型a−Si:H層36にて抑制されるので、従来例に比べて、i型μc−Si:H層33(光電変換層)の不純物は低減されて変換効率を向上できる。
(第3参考の形態)
図5は、第3参考の形態による光起電力素子の構成図である。図5において、41はガラス板上に光反射性の電極を形成してなる電極付きの基板であり、この基板41上に、第1導電型の半導体層としてのn型μc−Si:H層42、光電変換層となる真性な微結晶半導体層としてのi型μc−Si:H層43、バッファ層として機能する真性なアロイ系の半導体層としてのi型μc−SiC:H層44、非晶質半導体層としてのi型a−Si:H層45、第2導電型の微結晶半導体層としてのp型μc−Si:H層46、及び、ITOからなる表面側の透明電極47がこの順に積層形成されている。
【0033】
第3参考の形態では、i型μc−SiC:H層44とp型μc−Si:H層46との間にi型a−Si:H層45を設けているため、C,H,O等の不純物のi型μc−Si:H層43(光電変換層)への混入がi型a−Si:H層45にて抑制されるので、従来例に比べて、i型μc−Si:H層43(光電変換層)の不純物は低減されて変換効率を向上できる。なお、不純物の混入を防止するa−Si:H層45はp型であっても良い。
(第4参考の形態)
図6は、第4参考の形態による光起電力素子の構成図である。図6において、51はガラス板上に光反射性の電極を形成してなる電極付きの基板であり、この基板51上に、n型μc−Si:H層52、i型μc−SiC:H層53、光電変換層となるi型μc−Si:H層54、i型μc−Si:H層54(光電変換層)への不純物の混入を防止するi型a−Si:H層55、p型μc−Si:H層56、及び、表面側の透明電極57(ITO)がこの順に積層形成されている。なお、光電変換層への不純物の混入を防止するa−Si:H層55はp型であっても良い。
(第3実施の形態)
図7は、第3実施の形態による光起電力素子の構成図である。図7において、61はガラス板上に光反射性の電極を形成してなる電極付きの基板であり、この基板61上に、n型μc−Si:H層62、i型μc−SiC:H層63、光電変換層となるi型μc−Si:H層64、p型μc−Si:H層65、i型μc−Si:H層64(光電変換層)への不純物の混入を防止するp型a−Si:H層66、及び、表面側の透明電極67(ITO)がこの順に積層形成されている。
(第5参考の形態)
図8は、第5参考の形態による光起電力素子の構成図である。図8において、71はガラス板上に光反射性の電極を形成してなる電極付きの基板であり、この基板71上に、n型μc−Si:H層72、i型μc−SiC:H層73、光電変換層となるi型μc−Si:H層74、i型μc−Si:H層74(光電変換層)への不純物の混入を防止するi型a−Si:H層75、i型μc−SiC:H層76、p型μc−Si:H層77、及び、表面側の透明電極78(ITO)がこの順に積層形成されている。
【0034】
次に、上述した各実施の形態において光電変換層への不純物の混入を防止するために設けるp型またはi型のa−Si:H層の膜厚の最適値について説明する。図9は、このa−Si:H層の膜厚と劣化率との関係を示すグラフである。図9の結果から、劣化率を低減させるためにはa−Si:H層の膜厚を50Å以上にする必要があることが分かる。
【0035】
図10は、このa−Si:H層の膜厚と変換効率との関係を示すグラフである。図10の結果から、a−Si:H層の膜厚が厚くなりすぎると変換効率が低下するので、その膜厚は200Å以下にする必要があることが分かる。以上のことから、光電変換層への不純物の混入を防止するために設けるp型またはi型のa−Si:H層の膜厚は、50Å〜200Åにすることが好ましい。
【0036】
なお、上述した実施の形態では、光電変換層としてμc−Si:H層を用いる場合について説明したが、μc−SiGe:H層を光電変換層に用いる構成の光起電力素子についても、非晶質半導体層を設けることによって光電変換層への不純物の混入を抑制できることは勿論である。
【0037】
また、本発明の特徴部分である非晶質半導体層としてa−Si:H層を用いる場合について説明したが、a−SiGe:H層を用いるようにしても同様の効果を奏する。また、非晶質半導体層は、プラズマCVD法にて形成することとしたが、スパッタリング法,ECR法,熱CVD法,光CVD法等の他の方法によって形成しても同様の効果を奏する。
【0038】
更に、光電変換層が1層である1つの発電ユニットのみを有するシングルタイプの光起電力素子を例にして説明したが、光電変換層が複数となるように複数の発電ユニットを有するタンデムタイプの光起電力素子の少なくとも1つの発電ユニットの構成に関して、本発明を適用できることは勿論である。
【0039】
【発明の効果】
以上のように本発明では、微結晶半導体からなる光電変換層の基板とは反対側であって前記透明電極との間に、C,O,N等の不純物の光電変換層への混入を防止するための膜厚が50Å〜200Åの非晶質半導体層を設けるようにしたので、不純物が光電変換層へ混入されることを抑制できて、光電変換層に微結晶半導体を用いる光起電力素子における自然劣化,光劣化等の劣化現象を低減でき、低い劣化率と高い変換効率とを併せて実現した微結晶系の光起電力素子を提供することができる。
【図面の簡単な説明】
【図1】 第1実施の形態による光起電力素子の構成図である。
【図2】 第1参考の形態による光起電力素子の構成図である。
【図3】 第2参考の形態による光起電力素子の構成図である。
【図4】 第2実施の形態による光起電力素子の構成図である。
【図5】 第3参考の形態による光起電力素子の構成図である。
【図6】 第4参考の形態による光起電力素子の構成図である。
【図7】 第3実施の形態による光起電力素子の構成図である。
【図8】 第5参考の形態による光起電力素子の構成図である。
【図9】 a−Si:H層の膜厚と劣化率との関係を示すグラフである。
【図10】 a−Si:H層の膜厚と変換効率との関係を示すグラフである。
【図11】 従来の光起電力素子の一例の構成図である。
【図12】 従来の光起電力素子の他の例の構成図である。
【符号の説明】
1,11,21,31,41,51,61,71 基板
2,12,22,32,42,52,62,72 n型μc−Si:H層
3,13,23,33,43,54,64,74 i型μc−Si:H層(光電変換層)
4,15,26,35,46,56,65,77 p型μc−Si:H層
5,36,66 p型a−Si:H層
14,24,45,55,75 i型a−Si:H層
25,34,44,53,63,73,76 i型μc−SiC:H層
6,16,27,37,47,57,67,78 透明電極
Claims (1)
- 基板上に、n型の半導体層と、実質的に真性な微結晶半導体層と、p型の微結晶半導体層と、透明電極とをこの順に備えた光起電力素子において、前記p型の微結晶半導体層の前記基板とは反対側であって前記透明電極との間に、膜厚が50Å〜200Åの非晶質半導体層を備えていることを特徴とする光起電力素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001236913A JP4243046B2 (ja) | 2001-08-03 | 2001-08-03 | 光起電力素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001236913A JP4243046B2 (ja) | 2001-08-03 | 2001-08-03 | 光起電力素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003051604A JP2003051604A (ja) | 2003-02-21 |
JP4243046B2 true JP4243046B2 (ja) | 2009-03-25 |
Family
ID=19068091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001236913A Expired - Fee Related JP4243046B2 (ja) | 2001-08-03 | 2001-08-03 | 光起電力素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4243046B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007214283A (ja) * | 2006-02-08 | 2007-08-23 | Sanyo Electric Co Ltd | 光起電力素子 |
US7582515B2 (en) * | 2007-01-18 | 2009-09-01 | Applied Materials, Inc. | Multi-junction solar cells and methods and apparatuses for forming the same |
JP5291633B2 (ja) * | 2007-11-30 | 2013-09-18 | 株式会社カネカ | シリコン系薄膜光電変換装置およびその製造方法 |
WO2010146846A1 (ja) * | 2009-06-18 | 2010-12-23 | 株式会社アルバック | 光電変換装置及び光電変換装置の製造方法 |
JP2013050469A (ja) * | 2009-12-24 | 2013-03-14 | Sharp Corp | 液晶表示装置、照明装置ユニットおよび太陽電池 |
JP4775869B1 (ja) * | 2010-05-27 | 2011-09-21 | シャープ株式会社 | 光電変換装置 |
TW201230372A (en) * | 2010-10-28 | 2012-07-16 | Ulvac Inc | Photoelectric conversion device |
-
2001
- 2001-08-03 JP JP2001236913A patent/JP4243046B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003051604A (ja) | 2003-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2740284B2 (ja) | 光起電力素子 | |
JP3490964B2 (ja) | 光起電力装置 | |
EP2439780B1 (en) | Photovoltaic cell | |
JP5461028B2 (ja) | 太陽電池 | |
WO2010098446A1 (ja) | 太陽電池の製造方法 | |
US20130157404A1 (en) | Double-sided heterojunction solar cell based on thin epitaxial silicon | |
JP2008085374A (ja) | 光起電力素子 | |
US20150380581A1 (en) | Passivation of light-receiving surfaces of solar cells with crystalline silicon | |
JP2015531992A (ja) | 光起電力デバイスの形成方法 | |
JPH0795603B2 (ja) | 光起電力装置 | |
JP4243046B2 (ja) | 光起電力素子 | |
JPS62234379A (ja) | 半導体装置 | |
JP2010533384A (ja) | 太陽電池及びその製造方法 | |
JP4215697B2 (ja) | 光電変換装置およびその製造方法 | |
JP4441377B2 (ja) | 光電変換装置およびその製造方法 | |
JPH07105513B2 (ja) | 光起電力装置 | |
JP2001308362A (ja) | 集積型ハイブリッド薄膜太陽電池の製造方法 | |
JPS62209871A (ja) | 光起電力装置の製造方法 | |
JPH05275725A (ja) | 光起電力装置及びその製造方法 | |
JP2003188401A (ja) | タンデム型シリコン系薄膜光電変換装置 | |
JP3197674B2 (ja) | 光起電力装置 | |
JP2958491B2 (ja) | 光電変換装置の製造方法 | |
JPS6152992B2 (ja) | ||
JPH0282655A (ja) | 光起電力装置の製造方法 | |
JP3358164B2 (ja) | 光起電力装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081226 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |