JP4235621B2 - 半導体実装基板、半導体実装用基板、その外観検査方法及び外観検査装置 - Google Patents
半導体実装基板、半導体実装用基板、その外観検査方法及び外観検査装置 Download PDFInfo
- Publication number
- JP4235621B2 JP4235621B2 JP2005101850A JP2005101850A JP4235621B2 JP 4235621 B2 JP4235621 B2 JP 4235621B2 JP 2005101850 A JP2005101850 A JP 2005101850A JP 2005101850 A JP2005101850 A JP 2005101850A JP 4235621 B2 JP4235621 B2 JP 4235621B2
- Authority
- JP
- Japan
- Prior art keywords
- underfill
- substrate
- semiconductor chip
- inspection
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 148
- 238000007689 inspection Methods 0.000 title claims abstract description 133
- 239000000758 substrate Substances 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 238000012360 testing method Methods 0.000 claims description 13
- 238000011179 visual inspection Methods 0.000 abstract description 10
- 239000011342 resin composition Substances 0.000 description 33
- 239000007788 liquid Substances 0.000 description 32
- 229910000679 solder Inorganic materials 0.000 description 17
- 229920005989 resin Polymers 0.000 description 14
- 239000011347 resin Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 229920001187 thermosetting polymer Polymers 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000003086 colorant Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000010309 melting process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
本発明は、半導体実装基板、半導体実装用基板、その外観検査方法及び外観検査装置に関する。詳しくは、フェイス面に接続用電極部（バンプ）を形成した半導体チップをフェイスダウンで取り付けるインタポーザ等の半導体実装回路用基板に係り、特に、半導体チップの取り付けに際し、その半導体チップと基板との間にエポキシ樹脂等を主成分とする熱硬化性樹脂組成物を充填して封止する構造の半導体実装基板、半導体実装用基板、その外観検査方法及び外観検査装置に関する。
近年、各種電子機器用回路基板に対する高密度実装及び低背化要求のさらなる高まりに伴い、パッケージングされていない半導体チップ（ベアチップ）によるダイレクトチップアタッチ方式が注目されている。たとえば、当該方式の代表であるフリップチップ実装では、半導体チップ側に高融点半田バンプを形成して、セラミック回路基板側の半田との金属間接合を行う、いわゆる「Ｃ４技術」が著名である。
ところで、セラミック回路基板の代わりにガラスエポキシ樹脂等の樹脂系回路基板を用いた場合には、半導体チップと樹脂系回路基板との熱膨張係数の違いに起因して半田バンプの接合部に破壊が生じることがあり、この対策として、半導体チップと樹脂系回路基板との間を熱硬化性の液状樹脂組成物で封止し、熱応力を分散させて接続の信頼性を向上するという技術、いわゆるアンダーフィルが行われている。
図７は、アンダーフィルの概念図である。この図において、まず、（ａ）に示すように、フェイス面に多数のバンプ１ａを形成した半導体チップ１のフェイス面を下向きに（フェイスダウン）した状態でインタポーザ２の所定位置に載置し、半田溶融工程で、半導体チップ１のバンプ１ａとインタポーザ２の半田２ａとの金属間接合を行った後、（ｂ）に示すように、半導体チップ１とインタポーザ２の間の空隙に毛細管現象を利用して熱硬化性の液状樹脂組成物３を充填し、（ｃ）に示すように、熱を加えて硬化させることにより液状樹脂組成物３の固化物（以下、アンダーフィル４という）を形成する。
適切に形成されたアンダーフィル４は、（ｄ）に示すように、半導体チップ１の４側面からのはみ出し（フィレット）がそれぞれほぼ均等であり、しかも、半導体チップ１の各側面を過不足なく覆っているが、不適切に形成されたアンダーフィル４は、たとえば、（ｅ）に示すように、半導体チップ１の一つまたは複数の側面のアンダーフィル４のフィレットが不足（ア部参照）したり、または、（ｆ）に示すように、大きなフィレット（イ部参照）になったり、あるいは、半導体チップ１の表面の全部または一部を覆って（ウ部参照）しまったりする。ア部の発生原因は液状樹脂組成物３の充填量不足であり、イ部及びウ部の発生原因は液状樹脂組成物３の充填量過剰である。
液状樹脂組成物３の充填量不足は、アンダーフィルの本来の目的、すなわち、半導体チップ１とインタポーザ２（特に樹脂系回路基板）との間を熱硬化性の液状樹脂組成物で封止し、熱応力を分散させて電気的接続の信頼性を向上することを阻害するおそれがあるため、検査工程で確実に見つけ出さなければならない。また、液状樹脂組成物３の充填量過剰は、アンダーフィルの本来の目的を阻害しないが、たとえば、大きなフィレット（イ部）は見た目が悪く、商品価値を損なうため、これも、検査工程で確実に見つけ出す必要がある。半導体チップ１の表面の全部や一部を覆っている（ウ部参照）場合も同様である。
一般的に液状樹脂組成物３の塗布は、生産性を上げるために自動塗布機を用いて行われることが多い。しかしながら、小型化が要求される回路製品の場合は必然的にアンダーフィル４も微小化し、このため、自動機を用いて非常に微小なエリアに液状樹脂組成物３を塗布しなければならず、高精度な自動塗布機をもってしても、アンダーフィル４の不良（前記のア部、イ部、ウ部など）を絶無化することはきわめて難しい。
こうした背景から、通常は、液状樹脂組成物３の塗布後や硬化形成後に、アンダーフィル４のフィレット良否を判断するための外観検査を行っている。
外観検査の方法の一つは検査員による目視検査である。しかしながら、目視検査は人的コストがかさむ上、小型化された回路製品のアンダーフィル形成部分は非常に微細で見にくいため、検査のバラツキも大きく、安定した検査精度を維持できない。一方、画像認識等による自動化された外観検査も可能ではあるが、この場合には、アンダーフィル４のフィレットの有無やフィレット形状を判定するための高精度なカメラや画像処理装置が必要であり、設備コストが嵩むという不都合がある。
このように、従来のアンダーフィルの外観検査は、信頼性の点やコストの点で課題があり、精度よく、しかも、低コストで簡単に検査できる手法が望まれていた。
特許文献１には、回路基板へ実装されたベアチップ単体の電気的特性検査を容易に行うための技術が記載されている。この技術では、ベアチップ外周にバンプ接続部から電気的に配線された検査用パッドを形成し、測定機器からの配線をその検査用パッドに接続することにより、ベアチップ単体の特性検査を可能としている。この技術によれば、アンダーフィルで封止されたバンプ接合部を破壊することなく、回路製品の不良要因を特定することが可能であり、製造コストの低減を期待できるとされている。
しかしながら、特許文献１に記載された技術にあっては、回路基板上に形成されたパターンはあくまで特性検査用のパッドにすぎず、アンダーフィル外観検査の効率化を意図して設計されたものではない。したがって、精度よく、しかも、低コストで簡単にアンダーフィルの外観検査を行うための課題解決に利用できない。
請求項１記載の発明は、半導体チップがフェイスダウン実装された基板と、前記半導体チップと前記基板の間に充填されたアンダーフィルとを含み、前記基板上の半導体チップ実装領域に対応させて、前記基板表面及び前記アンダーフィルに対して識別可能な検査パターンが形成されたものであって、前記検査パターンは、前記アンダーフィルのフィレットが適正な長さの場合に、その検査パターンのすべてが当該アンダーフィルによって隠されてしまう位置及び形状であることを特徴とする半導体実装基板である。
請求項２記載の発明は、前記検査パターンは、前記基板表面及び前記アンダーフィルとのコントラスト差により画像識別可能であることを特徴とする請求項１記載の半導体実装基板である。
請求項３記載の発明は、半導体チップをフェイスダウン実装し、前記半導体チップとの間にアンダーフィルが形成される半導体実装用基板において、前記基板上の半導体チップ実装領域に対応して、前記基板表面及び前記アンダーフィルに対して識別可能な検査パターンが形成されたものであって、前記検査パターンは、前記アンダーフィルのフィレットが適正な長さの場合に、その検査パターンのすべてが当該アンダーフィルによって隠されてしまう位置及び形状であることを特徴とする半導体実装用基板である。
請求項４記載の発明は、前記検査パターンは、前記基板表面及び前記アンダーフィルとのコントラスト差により画像識別可能であることを特徴とする請求項３記載の半導体実装用基板である。
請求項５記載の発明は、半導体チップがフェイスダウン実装され、前記半導体チップとの間にアンダーフィルが形成されている基板の外観検査方法であって、前記基板上の半導体チップ実装領域に対応して、前記基板表面及び前記アンダーフィルに対し、前記アンダーフィルのフィレットが適正な長さの場合に、そのすべてが当該アンダーフィルによって隠されてしまう位置及び形状に設定された検査パターンを識別することにより、前記アンダーフィル形成の良否を判定することを特徴とする外観検査方法である。
請求項６記載の発明は、半導体チップがフェイスダウン実装され、前記半導体チップとの間にアンダーフィルを形成した後の基板の画像を撮影する撮影手段と、前記撮影手段によって撮影された画像を二値化画像に変換する二値化画像変換手段と、前記二値化画像中に、前記基板上の半導体チップ実装領域に対応して、前記基板表面及び前記アンダーフィルに対し、所定の検査パターンが含まれているか否かを判定する判定手段と、前記判定手段の判定結果を報知する報知手段とを備え、前記所定の検査パターンは、前記アンダーフィルのフィレットが適正な長さの場合に、その検査パターンのすべてが当該アンダーフィルによって隠されてしまう位置及び形状であることを特徴とする外観検査装置である。
請求項２記載の発明は、前記検査パターンは、前記基板表面及び前記アンダーフィルとのコントラスト差により画像識別可能であることを特徴とする請求項１記載の半導体実装基板である。
請求項３記載の発明は、半導体チップをフェイスダウン実装し、前記半導体チップとの間にアンダーフィルが形成される半導体実装用基板において、前記基板上の半導体チップ実装領域に対応して、前記基板表面及び前記アンダーフィルに対して識別可能な検査パターンが形成されたものであって、前記検査パターンは、前記アンダーフィルのフィレットが適正な長さの場合に、その検査パターンのすべてが当該アンダーフィルによって隠されてしまう位置及び形状であることを特徴とする半導体実装用基板である。
請求項４記載の発明は、前記検査パターンは、前記基板表面及び前記アンダーフィルとのコントラスト差により画像識別可能であることを特徴とする請求項３記載の半導体実装用基板である。
請求項５記載の発明は、半導体チップがフェイスダウン実装され、前記半導体チップとの間にアンダーフィルが形成されている基板の外観検査方法であって、前記基板上の半導体チップ実装領域に対応して、前記基板表面及び前記アンダーフィルに対し、前記アンダーフィルのフィレットが適正な長さの場合に、そのすべてが当該アンダーフィルによって隠されてしまう位置及び形状に設定された検査パターンを識別することにより、前記アンダーフィル形成の良否を判定することを特徴とする外観検査方法である。
請求項６記載の発明は、半導体チップがフェイスダウン実装され、前記半導体チップとの間にアンダーフィルを形成した後の基板の画像を撮影する撮影手段と、前記撮影手段によって撮影された画像を二値化画像に変換する二値化画像変換手段と、前記二値化画像中に、前記基板上の半導体チップ実装領域に対応して、前記基板表面及び前記アンダーフィルに対し、所定の検査パターンが含まれているか否かを判定する判定手段と、前記判定手段の判定結果を報知する報知手段とを備え、前記所定の検査パターンは、前記アンダーフィルのフィレットが適正な長さの場合に、その検査パターンのすべてが当該アンダーフィルによって隠されてしまう位置及び形状であることを特徴とする外観検査装置である。
請求項１記載の発明は、半導体チップがフェイスダウン実装された基板と、前記半導体チップと前記基板の間に充填されたアンダーフィルとを含み、前記基板上の半導体チップ実装領域に対応させて、前記基板表面及び前記アンダーフィルに対して識別可能な検査パターンが形成されたことを特徴とする半導体実装基板である。
請求項２記載の発明は、前記検査パターンは、前記基板表面及び前記アンダーフィルとのコントラスト差により画像識別可能であることを特徴とする請求項１記載の半導体実装基板である。
請求項３記載の発明は、前記検査パターンは、前記アンダーフィルのフィレットが適正な長さの場合に、その検査パターンのすべてが当該アンダーフィルによって隠されてしまう位置及び形状であることを特徴とする請求項１記載の半導体実装基板である。
請求項４記載の発明は、半導体チップをフェイスダウン実装し、前記半導体チップとの間にアンダーフィルが形成される半導体実装用基板において、前記基板上の半導体チップ実装領域に対応して、前記基板表面及び前記アンダーフィルに対して識別可能な検査パターンが形成されていることを特徴とする半導体実装用基板である。
請求項５記載の発明は、前記検査パターンは、前記基板表面及び前記アンダーフィルとのコントラスト差により画像識別可能であることを特徴とする請求項４記載の半導体実装用基板である。
請求項６記載の発明は、前記検査パターンは、前記アンダーフィルのフィレットが適正な長さの場合に、その検査パターンのすべてが当該アンダーフィルによって隠されてしまう位置及び形状であることを特徴とする請求項４記載の半導体実装用基板である。
請求項７記載の発明は、半導体チップがフェイスダウン実装され、前記半導体チップとの間にアンダーフィルが形成されている基板の外観検査方法であって、前記基板上の半導体チップ実装領域に対応して、前記基板表面及び前記アンダーフィルに対し、検査パターンを識別することにより、前記アンダーフィル形成の良否を判定することを特徴とする外観検査方法である。
請求項８記載の発明は、半導体チップがフェイスダウン実装され、前記半導体チップとの間にアンダーフィルを形成した後の基板の画像を撮影する撮影手段と、前記撮影手段によって撮影された画像を二値化画像に変換する二値化画像変換手段と、前記二値化画像中に、前記基板上の半導体チップ実装領域に対応して、前記基板表面及び前記アンダーフィルに対し、検査パターンが含まれているか否かを判定する判定手段と、前記判定手段の判定結果を報知する報知手段とを備えたことを特徴とする外観検査装置である。
請求項２記載の発明は、前記検査パターンは、前記基板表面及び前記アンダーフィルとのコントラスト差により画像識別可能であることを特徴とする請求項１記載の半導体実装基板である。
請求項３記載の発明は、前記検査パターンは、前記アンダーフィルのフィレットが適正な長さの場合に、その検査パターンのすべてが当該アンダーフィルによって隠されてしまう位置及び形状であることを特徴とする請求項１記載の半導体実装基板である。
請求項４記載の発明は、半導体チップをフェイスダウン実装し、前記半導体チップとの間にアンダーフィルが形成される半導体実装用基板において、前記基板上の半導体チップ実装領域に対応して、前記基板表面及び前記アンダーフィルに対して識別可能な検査パターンが形成されていることを特徴とする半導体実装用基板である。
請求項５記載の発明は、前記検査パターンは、前記基板表面及び前記アンダーフィルとのコントラスト差により画像識別可能であることを特徴とする請求項４記載の半導体実装用基板である。
請求項６記載の発明は、前記検査パターンは、前記アンダーフィルのフィレットが適正な長さの場合に、その検査パターンのすべてが当該アンダーフィルによって隠されてしまう位置及び形状であることを特徴とする請求項４記載の半導体実装用基板である。
請求項７記載の発明は、半導体チップがフェイスダウン実装され、前記半導体チップとの間にアンダーフィルが形成されている基板の外観検査方法であって、前記基板上の半導体チップ実装領域に対応して、前記基板表面及び前記アンダーフィルに対し、検査パターンを識別することにより、前記アンダーフィル形成の良否を判定することを特徴とする外観検査方法である。
請求項８記載の発明は、半導体チップがフェイスダウン実装され、前記半導体チップとの間にアンダーフィルを形成した後の基板の画像を撮影する撮影手段と、前記撮影手段によって撮影された画像を二値化画像に変換する二値化画像変換手段と、前記二値化画像中に、前記基板上の半導体チップ実装領域に対応して、前記基板表面及び前記アンダーフィルに対し、検査パターンが含まれているか否かを判定する判定手段と、前記判定手段の判定結果を報知する報知手段とを備えたことを特徴とする外観検査装置である。
本発明によれば、基板上に形成された検査パターンの見え方により、アンダーフィル形成の良否を判定できる。すなわち、アンダーフィルを形成するための液状樹脂組成物の充填量が不十分であれば、検査パターンの全部または一部が露出し、一方、液状樹脂組成物の充填量が必要充分であれば、検査パターンのすべてがアンダーフィルで覆われるが、検査パターンと基板及びアンダーフィルが識別可能になっているため、検査パターンの露出の有無を容易に識別できる。したがって、目視検査の精度を高めることができる。また、汎用のカメラ等を組み合わせて簡単な自動化システムを構築することもでき、大幅なコストアップを招くこともない。
以下、本発明の実施形態を、フリップチップを例にして、図面を参照しながら説明する。なお、以下の説明における様々な細部の特定ないし実例および数値や文字列その他の記号の例示は、本発明の思想を明瞭にするための、あくまでも参考であって、それらのすべてまたは一部によって本発明の思想が限定されないことは明らかである。また、周知の手法、周知の手順、周知のアーキテクチャおよび周知の回路構成等（以下「周知事項」）についてはその細部にわたる説明を避けるが、これも説明を簡潔にするためであって、これら周知事項のすべてまたは一部を意図的に排除するものではない。かかる周知事項は本発明の出願時点で当業者の知り得るところであるので、以下の説明に当然含まれている。
図１は、本実施形態における半導体実装回路用基板１０（基板、半導体実装基板、半導体実装用基板）の外観図である。この図において、半導体実装回路用基板１０は、特にそれに限定されないが、ここでは、不図示の半導体チップ（図７の半導体チップ１参照）と、これも不図示の回路基板との間の電気的接続を中継するためのインタポーザであるものとする。半導体実装回路用基板１０の一方面１０ａ（半導体チップの実装面）には、半導体チップを実装するための半導体チップ実装領域１１が設けられており、この半導体チップ実装領域１１には、半導体チップのフェイス面に形成されたバンプ（図７のバンプ１ａ参照）と金属間接合する多数の半田１１ａが設けられている。
さて、半導体実装回路用基板１０は、ガラスエポキシ樹脂等の樹脂系回路基板であり、冒頭で説明したとおり、この樹脂系回路基板は、半導体チップとの熱膨張係数の違いに起因して半田バンプの接合部に破壊が生じることがあり、この対策として、半導体チップと樹脂系回路基板（半導体実装回路用基板１０）との間を熱硬化性の液状樹脂組成物で封止し、熱応力を分散させて接続の信頼性を向上するという技術、いわゆるアンダーフィルが行われる。
本実施形態の主題は、アンダーフィルの良否判定を、精度よく、しかも、低コストで簡単に行うことにある。そのための特徴的事項として、本実施形態では、半導体実装回路用基板１０の一方面１０ａの所定位置に所定形状の検査マーク１２ａ〜１２ｄを形成している。
検査マーク１２ａ〜１２ｄの位置及び形状は、適正なアンダーフィルが行われたときに、そのアンダーフィルの下に検査マーク１２ａ〜１２ｄのすべてが隠れてしまう位置及び形状であればよく、たとえば、図示のように、半導体チップ実装領域１１の外形線（破線）上であって、且つ、その外形線から外側に若干はみ出す位置及び形状としてもよい。具体的な“はみ出し量”については後述するが、検査マーク１２ａ〜１２ｄの形状は、たとえば、図示のように、長手方向を半導体チップ実装領域１１の外形線方向に合わせた長方形としてもよい。
アンダーフィルは、冒頭で説明したように、熱硬化性の液状樹脂組成物の固化物であり、固化状態のアンダーフィルの色はほぼ“黒色または灰色”（以下、黒色とする）である。また、半導体実装回路用基板１０の一方面１０ａは、半導体チップ実装領域１１内の半田１１ａと検査マーク１２ａ〜１２ｄを除きソルダレジストで覆われており、このソルダレジストの色は多くの場合ほぼ“緑色”である。
本実施形態の特徴的事項である検査マーク１２ａ〜１２ｄは、これらの色（黒色や緑色）に対して、目視識別または画像識別可能であること、つまり、コントラスト差が大きい色を有していることがポイントである。たとえば、検査マーク１２ａ〜１２ｄを、Ｃｕ、Ａｇ、Ｎｉ、Ｓｎまたは半田などの金属パターンで形成した場合、その金属パターンの表面は光をよく反射するため、高コントラストの高輝度色となる。あるいは、金属パターンでなく、レジンやシルクなどの樹脂材を用いて検査マーク１２ａ〜１２ｄを形成してもよい。同様に、それらの樹脂表面は光をよく反射するので、高コントラストの高輝度色となる。
図２は、本実施形態におけるアンダーフィル外観検査の概念図であり、（ａ）は外観検査の結果が“良”（ＯＫ）の場合、（ｂ）は外観検査の結果が“否”（ＮＧ）の場合である。まず、半導体実装回路用基板１０の一方面１０ａに半導体チップ１を載置し、半田溶融工程で、半導体チップ１のバンプと半導体実装回路用基板１０の半田との金属間接合を行った後、半導体チップ１と半導体実装回路用基板１０の間の空隙に毛細管現象を利用して熱硬化性の液状樹脂組成物を充填し、熱を加えて硬化させることによりアンダーフィル４を形成する。このアンダーフィル４が適量である場合、（ａ）に示すように、４つの検査マーク１２ａ〜１２ｄはアンダーフィル４の下に隠れて見えなくなる。
これに対して、たとえば、液状樹脂組成物を充填量が不足していた場合は、アンダーフィル４のフィレットの一部が小さくなり、その部分の検査マーク（図では左側の検査マーク１２ｂ）が露出する。
ここで、検査マーク１２ａ〜１２ｄの色は、アンダーフィル４の色（黒色）や半導体実装回路用基板１０の一方面１０ａの色（緑色）よりもコントラスト差が大きい色であるため、たとえ目視であったとしても、上記の検査マークの“露出”状態、つまり、不適切なアンダーフィル４を確実に見つけ出すことができる。
しかも、かかる検査は、アンダーフィル４の色（黒色）や半導体実装回路用基板１０の一方面１０ａの色（緑色）と検査マーク１２ａ〜１２ｄの色とのコントラストの違いに基づいて行っているため、大がかりなシステムを用いることなく、簡易な仕組みで自動化も可能である。
図３は、本実施形態におけるアンダーフィル外観検査の自動化の概念図である。この図において、カメラ１３（撮影手段）は、光源１４、１５からの光で照明された被検査物（ここでは、半導体チップ１を実装しアンダーフィル４を形成した半導体実装回路用基板１０）表面の多階調カラー画像または多階調モノクロ画像（以下、単に画像１６という。）を撮影する。この画像は二値化処理部１７（二値化画像変換手段）に送られ、二値化処理部１７で所定の閾値ＳＬを用いて二値化画像１８に変換された後、良否判定部１９（判定手段）でアンダーフィルの外観良否が判定され、その判定結果が、たとえば、ＯＫランプ２０やＮＧランプ２１からなる報知手段２２で報知される。
二値化画像１８とは、閾値ＳＬよりも低い画素信号を黒レベル、閾値ＳＬを越える画素信号を白レベルにした画像である。今、閾値ＳＬを、アンダーフィル４の色（黒色）や半導体実装回路用基板１０の一方面１０ａの色（緑色）を黒レベルとすることができ、且つ、検査マーク１２ａ〜１２ｄの色を白レベルとすることができる適切な値に設定すれば、たとえば、図２（ａ）のような場合には、二値化画像１８のすべての画素信号が閾値ＳＬ以下になり、一方、図２（ｂ）のような場合には、二値化画像１８の一部（アンダーフィル４からはみ出している検査マーク１２ｂ）の画素信号が閾値ＳＬを越える。
したがって、二値化画像１８の閾値ＳＬを超える部分の有無を良否判定部１９で判断することにより、図２（ａ）のような場合には、ＯＫランプ２０を点灯してアンダーフィル４の“良”を報知し、または、図２（ｂ）のような場合には、ＮＧランプ２１を点灯してアンダーフィル４の“否”を報知することができ、アンダーフィルの外観検査の自動化を図ることができる。
図４は、検査マーク１２ａ〜１２ｄの具体的な位置を示す概念図であり、とりわけ半導体チップ実装領域１１の外形線からの適切な“はみ出し量”を示す図である。この図において、Ｃは、半導体実装回路用基板１０の一方面１０ａから半導体チップ１の上面までの高さ（以下、フリップチップ実装高さ）である。また、Ｂは、半導体実装回路用基板１０と半導体チップ１の間の空隙（以下、フリップチップ接合部ギャップ）であり、さらに、Ａは、半導体チップ１の半導体チップ実装領域１１からの検査マーク１２ａ〜１２ｄの“はみ出し量”（以下、検査マーク外形位置）である。
検査マーク外形位置Ａの適切な値は、（ａ）に示すように、アンダーフィル４のフィレットが小さい場合（液状樹脂組成物３の充填量が不足している場合）に検査マーク１２ａ〜１２ｄの一部が露出し、且つ、（ｂ）に示すように、アンダーフィル４のフィレットが大きい場合（液状樹脂組成物３の充填量が適量の場合）に検査マーク１２ａ〜１２ｄのすべてがアンダーフィル４の下に隠れる値に設定する。
さて、フリップチップ接合部ギャップＢに液状樹脂組成物３を充填した場合、その液状樹脂組成物３は毛細管現象によってフリップチップ接合部ギャップＢに入り込むとともに、そのフリップチップ接合部ギャップＢの外側にフィレットが形成される。フィレットの長さ（裾野の広がり）は、そのときの液状樹脂組成物３の充填量に依存し、たとえば、（ａ）のように、フリップチップ接合部ギャップＢの大きさ程度であれば、ほぼフリップチップ接合部ギャップＢに相当する大きさのフィレットになる。このときのフィレットの高さをＤmin、フィレットの長さをＥminとすると、Ｄmin≒Ｅmin≒Ｂ、したがって、「Ｅmin≒Ｂ≦Ａ」の関係にしておけば、上記一の条件、すなわち、「アンダーフィル４のフィレットが小さい場合（液状樹脂組成物３の充填量が不足している場合）に検査マーク１２ａ〜１２ｄの一部を露出させる」を満たすことができる。
一方、（ｂ）のように、液状樹脂組成物３の充填量が適量で、フィレットの高さがフリップチップ実装高さＣに相当する程度になった場合には、フィレットの長さが増加する。このときのフィレットの高さをＤmax、フィレットの長さをＥmaxとすると、Ｄmax≦Ｅmaxになる。このとき、Ｃ≦Ｅmaxであるから、「Ａ≦Ｃ≦Ｅmax」の関係にしておけば、上記二の条件、すなわち、「アンダーフィル４のフィレットが大きい場合（液状樹脂組成物３の充填量が適量の場合）に検査マーク１２ａ〜１２ｄのすべてをアンダーフィル４の下に隠す」を満たすことができる。
したがって、上記の二つの関係（「Ｅmin≒Ｂ≦Ａ」と「Ａ≦Ｃ≦Ｅmax」）を合わせて、「フリップチップ接合部ギャップ（Ｂ）≦検査マーク外形位置（Ａ）≦フリップチップ実装高さ（Ｃ）」の関係にしておけば、上記一及び二の条件、すなわち、「アンダーフィル４のフィレットが小さい場合（液状樹脂組成物３の充填量が不足している場合）に検査マーク１２ａ〜１２ｄの一部を露出させる」と、「アンダーフィル４のフィレットが大きい場合（液状樹脂組成物３の充填量が適量の場合）に検査マーク１２ａ〜１２ｄのすべてをアンダーフィル４の下に隠す」とを共に満たすことができ、液状樹脂組成物３の充填量不足と適量とを正しく区別することができる。
以上説明したとおり、本実施形態においては、半導体実装回路用基板１０の一方面１０ａ（半導体チップ実装面）に、この半導体実装回路用基板１０の表面のソルダレジストの色（緑色）、並びに、当該半導体実装回路用基板１０の一方面１０ａの半導体チップ実装領域１１に実装される半導体チップと当該半導体実装回路用基板１０の一方面１０ａとの間の空隙に充填して固化されるアンダーフィル４の色（黒色）と明らかにコントラストが異なる検査パターン１２ａ〜１２ｄを形成するとともに、その検査パターン１２ａ〜１２ｄの位置及び形状を、適切な適切なアンダーフィル４が形成された場合にそのアンダーフィル４のフィレットの影に隠れるように設定したので、仮に目視検査する場合であっても、単に検査パターン１２ａ〜１２ｄが外から見えるか否かだけを調べればよく、検査員毎のバラツキを無くして精度のよい検査を行うことができる。また、人的コストを抑えて、自動化する場合であっても、ＣＣＤやＣＭＯＳ等の汎用のカメラ１３に加え、光源１４、１５や二値化処理部１７及び良否判定部１９並びに報知手段２２などの簡単な回路の組み合わせで自動化検査システムを構築することができ、設備投資を抑制することもできる。
なお、以上の実施形態では、半導体実装回路用基板１０の一方面１０ａの半導体チップ実装領域１１の４辺のそれぞれに検査パターン１２ａ〜１２ｄを形成しているが、これに限定されない。
図５は、検査パターンの他の例を示す図である。まず、（ａ）の例では、半導体実装回路用基板１０の一方面１０ａの半導体チップ実装領域１１の４辺のそれぞれに検査パターン１２ａ′〜１２ｄ′を形成している点で上記の実施形態（図１参照）と一致し、各々の検査パターン１２ａ′〜１２ｄ′を半導体チップ実装領域１１の４辺から若干量αだけ離隔している点で相違する。なお、この検査パターン１２ａ′〜１２ｄ′についても、前記の重要な関係、すなわち、「フリップチップ接合部ギャップ（Ｂ）≦検査マーク外形位置（Ａ）≦フリップチップ実装高さ（Ｃ）」を適用する。
このような検査パターン１２ａ′〜１２ｄ′にすると、パターン形成の無駄を省くことができる。すなわち、上記の離隔距離αはほとんどの場合、アンダーフィル４に隠れてしまう部分であり、この部分にパターンを形成する必要はなく、むしろ、パターンを形成しないことによって、検査パターン１２ａ′〜１２ｄ′の材料、たとえば、Ｃｕ、Ａｇ、Ａｕ、Ｎｉ、Ｓｎ、半田などの金属材料、または、レジンやシルクなどの樹脂材料の所要量を削減して無駄を省くことができるからである。
さらに、パターン形成の無駄を省く観点からは、（ｂ）や（ｃ）のようにしてもよい。すなわち、半導体チップ実装領域１１の４辺のそれぞれに細分化した検査パターン１２ａ″〜１２ｄ″を形成してもよい。各々の辺に形成する検査パターンの数は、図示のように各辺毎に３個であってもよいし、１個または２個ないしは３個以上であってもよい。（ｂ）や（ｃ）の違いは、半導体チップ実装領域１１の４辺から適量α離隔して検査パターン１２ａ″〜１２ｄ″を形成するか否かの点にある。このようにしても、検査パターン１２ａ″〜１２ｄ″を細分化した分だけパターン材料を少なくすることができ、特に、半導体チップ実装領域１１の４辺から適量α離隔して検査パターン１２ａ″〜１２ｄ″を形成した場合には、そのパターン材料の所要量を最小限にすることができる。
図６は、検査パターンの更に他の例を示す図である。この図において、白抜き矢印は、アンダーフィル４を形成する際の液状樹脂組成物の充填方向である。今、液状樹脂組成物の半導体実装用回路基板１０への濡れ性が充分に良好な場合は、半導体チップ実装領域１１の上辺（充填方向の下流側に位置する辺）のみに検査マーク１２ａ（または検査マーク１２ａ′若しくはそれらを細分化した検査マーク１２ａ″）を形成することができる。充填された液状樹脂組成物は白抜き矢印の方向に流入し、その流入先に位置する検査マーク１２ａ（または検査マーク１２ａ′若しくはそれらを細分化した検査マーク１２ａ″）の上にフィレットが形成されるからであり、当該フィレットの長さが液状樹脂組成物の充填量に対応するからである。このようにすると、検査マーク１２ａ（または検査マーク１２ａ′若しくはそれらを細分化した検査マーク１２ａ″）の数を少なくすることができ、パターン材料の所要量を更に抑制することができる。
本発明は、以上の実施形態に限定されることなく、その技術思想の範囲内で様々な発展例や変形例を包含する。たとえば、フリップチップに限らず、アンダーフィルを形成する各種の半導体チップに適用できる。たとえば、回路基板にＢＧＡ（Ball Grid Array）接合されたＣＳＰ（Chip Size Package）であってもよい。また、半導体実装回路用基板１０は樹脂系基板のみならず、半導体チップとの熱膨張係数の違いに起因する半田接合の破壊等のおそれがある他の材質、たとえば、金属基板やフィルム基板などであってもよい。また、検査パターンについても、パターン印刷などのように基板上へ検査マークを堆積させる製法のみならず、たとえば、エッチングなどの化学的手法でマーク部分を除去する方法であってもよい。たとえば、樹脂系基板の場合、表層のソルダレジストをエッチングして下層の金属パターンを露出させ、これを検査マークとしてもよい。また、半導体実装回路用基板１０はインタポーザである必然性はない。パッケージングされていない半導体チップをフェイスダウンで実装する基板であればよく、通常のプリント回路基板であってもよい。
１ 半導体チップ
４ アンダーフィル
１０ 半導体実装回路用基板（基板、半導体実装基板、半導体実装用基板）
１１ 半導体チップ実装領域
１２ａ 検査パターン
１２ｂ 検査パターン
１２ｃ 検査パターン
１２ｄ 検査パターン
１２ａ′ 検査パターン
１２ｂ′ 検査パターン
１２ｃ′ 検査パターン
１２ｄ′ 検査パターン
１２ａ″ 検査パターン
１２ｂ″ 検査パターン
１２ｃ″ 検査パターン
１２ｄ″ 検査パターン
１３ カメラ（撮影手段）
１７ 二値化処理部（二値化画像変換手段）
１９ 良否判定部（判定手段）
２２ 報知手段
４ アンダーフィル
１０ 半導体実装回路用基板（基板、半導体実装基板、半導体実装用基板）
１１ 半導体チップ実装領域
１２ａ 検査パターン
１２ｂ 検査パターン
１２ｃ 検査パターン
１２ｄ 検査パターン
１２ａ′ 検査パターン
１２ｂ′ 検査パターン
１２ｃ′ 検査パターン
１２ｄ′ 検査パターン
１２ａ″ 検査パターン
１２ｂ″ 検査パターン
１２ｃ″ 検査パターン
１２ｄ″ 検査パターン
１３ カメラ（撮影手段）
１７ 二値化処理部（二値化画像変換手段）
１９ 良否判定部（判定手段）
２２ 報知手段
Claims (6)
- 半導体チップがフェイスダウン実装された基板と、前記半導体チップと前記基板の間に充填されたアンダーフィルとを含み、
前記基板上の半導体チップ実装領域に対応させて、前記基板表面及び前記アンダーフィルに対して識別可能な検査パターンが形成されたものであって、前記検査パターンは、前記アンダーフィルのフィレットが適正な長さの場合に、その検査パターンのすべてが当該アンダーフィルによって隠されてしまう位置及び形状であることを特徴とする半導体実装基板。 - 前記検査パターンは、前記基板表面及び前記アンダーフィルとのコントラスト差により画像識別可能であることを特徴とする請求項１記載の半導体実装基板。
- 半導体チップをフェイスダウン実装し、前記半導体チップとの間にアンダーフィルが形成される半導体実装用基板において、
前記基板上の半導体チップ実装領域に対応して、前記基板表面及び前記アンダーフィルに対して識別可能な検査パターンが形成されたものであって、前記検査パターンは、前記アンダーフィルのフィレットが適正な長さの場合に、その検査パターンのすべてが当該アンダーフィルによって隠されてしまう位置及び形状であることを特徴とする半導体実装用基板。 - 前記検査パターンは、前記基板表面及び前記アンダーフィルとのコントラスト差により画像識別可能であることを特徴とする請求項３記載の半導体実装用基板。
- 半導体チップがフェイスダウン実装され、前記半導体チップとの間にアンダーフィルが形成されている基板の外観検査方法であって、
前記基板上の半導体チップ実装領域に対応して、前記基板表面及び前記アンダーフィルに対し、前記アンダーフィルのフィレットが適正な長さの場合に、そのすべてが当該アンダーフィルによって隠されてしまう位置及び形状に設定された検査パターンを識別することにより、前記アンダーフィル形成の良否を判定することを特徴とする外観検査方法。 - 半導体チップがフェイスダウン実装され、前記半導体チップとの間にアンダーフィルを形成した後の基板の画像を撮影する撮影手段と、
前記撮影手段によって撮影された画像を二値化画像に変換する二値化画像変換手段と、
前記二値化画像中に、前記基板上の半導体チップ実装領域に対応して、前記基板表面及び前記アンダーフィルに対し、所定の検査パターンが含まれているか否かを判定する判定手段と、
前記判定手段の判定結果を報知する報知手段と
を備え、
前記所定の検査パターンは、前記アンダーフィルのフィレットが適正な長さの場合に、その検査パターンのすべてが当該アンダーフィルによって隠されてしまう位置及び形状であることを特徴とする外観検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005101850A JP4235621B2 (ja) | 2005-03-31 | 2005-03-31 | 半導体実装基板、半導体実装用基板、その外観検査方法及び外観検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005101850A JP4235621B2 (ja) | 2005-03-31 | 2005-03-31 | 半導体実装基板、半導体実装用基板、その外観検査方法及び外観検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006286744A JP2006286744A (ja) | 2006-10-19 |
| JP4235621B2 true JP4235621B2 (ja) | 2009-03-11 |
Family
ID=37408347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005101850A Active JP4235621B2 (ja) | 2005-03-31 | 2005-03-31 | 半導体実装基板、半導体実装用基板、その外観検査方法及び外観検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4235621B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7622311B1 (en) * | 2005-11-30 | 2009-11-24 | Advanced Micro Devices, Inc. | Inspection of underfill in integrated circuit package |
| JP5089966B2 (ja) * | 2006-11-29 | 2012-12-05 | 武蔵エンジニアリング株式会社 | 液体材料の充填方法および装置 |
| JP4941186B2 (ja) * | 2007-09-03 | 2012-05-30 | 日本電気株式会社 | 電子部品のフィレット幅検査装置 |
| CN108198766A (zh) * | 2017-12-29 | 2018-06-22 | 英特尔产品（成都）有限公司 | 芯片封装缺陷自动识别和处理方法、系统及存储设备 |
| JP7446156B2 (ja) | 2020-05-21 | 2024-03-08 | 三菱電機株式会社 | 半導体装置、電力変換装置、半導体装置の検査方法、半導体装置の製造方法、学習装置および推論装置 |
| JP7003184B2 (ja) | 2020-06-22 | 2022-01-20 | Ｔｏｗａ株式会社 | 樹脂成形装置、及び、樹脂成形品の製造方法 |
-
2005
- 2005-03-31 JP JP2005101850A patent/JP4235621B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006286744A (ja) | 2006-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4746841B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP4235621B2 (ja) | 半導体実装基板、半導体実装用基板、その外観検査方法及び外観検査装置 | |
| KR101438157B1 (ko) | 기판 검사방법 | |
| JP4493421B2 (ja) | プリント回路基板検査装置とプリント回路基板組み立て検査ラインシステムおよびプログラム | |
| KR101501914B1 (ko) | 솔더 조인트 검사방법 | |
| JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
| US7911019B2 (en) | Reflowable camera module with improved reliability of solder connections | |
| JP2006147915A (ja) | 光学デバイス | |
| WO2012124260A1 (ja) | はんだ高さ検出方法およびはんだ高さ検出装置 | |
| JP4734650B2 (ja) | クリームはんだ印刷の不良検出方法および装置 | |
| JP2698213B2 (ja) | 回路基板および回路基板の位置認識方式 | |
| JP2022173486A (ja) | プリント回路板及び電子機器 | |
| JP3657242B2 (ja) | Ｘ線透過検査装置 | |
| JP6202739B2 (ja) | 基板の飛散半田ボール検査方法 | |
| JP3601714B2 (ja) | 半導体装置及び配線基板 | |
| JP4892602B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3326665B2 (ja) | 半田ボール搭載の検査方法、半田ボール搭載の検査装置、及び半田ボール搭載装置 | |
| JP2007266501A (ja) | 半導体装置の実装方法及び実装基板 | |
| JP5250304B2 (ja) | 実装基板の外観検査方法 | |
| JPH1074802A (ja) | ボールグリッドアレイパッケージの接続構造及びその接続検査方法 | |
| JP2008249611A (ja) | 半導体装置の製造方法 | |
| JP2003303841A (ja) | 半導体装置の製造方法 | |
| JP7140930B1 (ja) | 基板検査装置及び基板検査方法 | |
| JPH04348583A (ja) | プリント配線板と表面実装用電子部品の実装方法 | |
| JP2007067141A (ja) | チップ部品およびチップ部品の識別方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4235621 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |