JP4232699B2

JP4232699B2 - 電子装置

Info

Publication number: JP4232699B2
Application number: JP2004193558A
Authority: JP
Inventors: 浩二沼崎; 展正植田; 宏一粕谷
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2004-06-30
Filing date: 2004-06-30
Publication date: 2009-03-04
Anticipated expiration: 2024-06-30
Also published as: JP2006019871A

Description

本発明は、マイコン等の半導体素子に供給するクロック信号を生成するクロック生成回路を備えた電子装置に関する。

従来、マイコン等の半導体素子に供給するクロック信号を生成するクロック生成回路としては、水晶発振子やセラミック発振子を用いたものや、コンデンサや抵抗によるＣＲ発振回路を用いたものがある（例えば、特許文献１参照）。
特開２０００−３５７９４７号公報

上記した水晶発振子やセラミック発振子を用いたクロック生成回路は、発振精度の高いクロック信号を生成することができるため広く利用されている。

しかし、水晶発振子やセラミック発振子は集積化が難しいため、水晶発振子やセラミック発振子を複数のチップが同一基板に搭載されるマルチチップパッケージや混成集積回路等の電子装置に内蔵するのは困難である。

一方、ＣＲ発振回路を用いたクロック生成回路は集積化が可能なため、ＣＲ発振回路を用いたクロック生成回路をマルチチップパッケージや混成集積回路等の電子装置内に内蔵することは可能である。

このため、ＣＲ発振回路を用いることで電子装置内に内蔵したいが、ＣＲ発振回路を用いたクロック生成回路は、製造時に生じるコンデンサの容量や抵抗の抵抗値のばらつきがクロック信号の発振精度に影響してしまう。したがって、発振精度の高いクロック信号を生成するのは困難である。

本発明は上記問題に鑑みたもので、発振精度の高いクロック信号を生成するＣＲ発振回路を内蔵した電子装置を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、基板に複数の集積素子が搭載された電子装置であって、クロック端子と、このクロック端子から入力される所定の動作周波数のクロック信号を逓倍した逓倍クロック信号を生成する逓倍回路とを有し、当該逓倍回路によって逓倍された逓倍クロック信号に基づいて動作する第１の集積素子と、コンデンサおよび抵抗の時定数に基づく発振周波数の信号を生成するとともに生成した信号をクロック端子へ入力するＣＲ発振回路が形成された第２の集積素子と、を備え、ＣＲ発振回路の抵抗は、ＣＲ発振回路によって生成される信号の発振周波数が所定の動作周波数となるようにレーザトリミングがなされていることを特徴としている。

このように、ＣＲ発振回路の抵抗は、ＣＲ発振回路によって生成される信号の発振周波数が所定の動作周波数となるようにレーザトリミングがなされているので、ＣＲ発振回路は発振精度の高い信号を生成することができる。したがって、発振精度の高いクロック信号を生成するＣＲ発振回路を電子装置に内蔵することができる。また、逓倍回路によりＣＲ発振回路によって生成される信号の発振周波数を低くできるため、発振周波数の合わせ込み精度を向上することができる。

また、請求項２に記載の発明では、更に、ＣＲ発振回路のコンデンサおよび抵抗の時定数を調整する時定数調整手段を備え、ＣＲ発振回路は、時定数調整手段によって調整された時定数に基づく発振周波数の信号を生成することを特徴としている。

このように、ＣＲ発振回路は、時定数調整手段によって調整された時定数に基づく発振周波数の信号を生成するので、ＣＲ発振回路は発振精度の高い信号を生成することができる。

また、請求項３に記載の発明では、基板に複数の集積素子が搭載された電子装置であって、クロック端子と、このクロック端子から入力される所定の動作周波数のクロック信号を逓倍した逓倍クロック信号を生成する逓倍回路とを有し、当該逓倍回路によって逓倍された逓倍クロック信号に基づいて動作する第１の集積素子と、コンデンサおよび抵抗の時定数に基づく発振周波数の信号を生成するとともに生成した信号をクロック端子から供給するＣＲ発振回路が形成された第２の集積素子と、ＣＲ発振回路のコンデンサおよび抵抗の時定数を調整する時定数調整手段と、を備え、ＣＲ発振回路は、時定数調整手段によって調整された時定数に基づく発振周波数の信号を生成することを特徴としている。

このように、ＣＲ発振回路は、時定数調整手段によって調整された時定数に基づく発振周波数の信号を生成するので、ＣＲ発振回路は発振精度の高い信号を生成することができる。したがって、発振精度の高いクロック信号を生成するＣＲ発振回路を電子装置に内蔵することができる。また、逓倍回路によりＣＲ発振回路によって生成される信号の発振周波数を低くできるため、発振周波数の合わせ込み精度を向上することができる。

また、請求項４に記載の発明のように、時定数調整手段は、ＣＲ発振回路によって生成される信号の発振周波数を補正する補正値を記憶する記憶手段と、記憶手段に記憶された補正値に基づいてコンデンサと抵抗の時定数を調整する調整回路を備えたので、記憶手段に記憶された補正値を変更することによって、コンデンサと抵抗の時定数を調整することができる。

また、請求項５に記載の発明のように、調整回路は、ＣＲ発振回路のコンデンサと並列に接続された複数の補正用コンデンサと、補正用コンデンサのそれぞれと直列に接続され、記憶手段に記憶された補正値に基づいて補正用コンデンサに流れる電流をスイッチングする複数のトランジスタを備えているので、記憶手段に記憶された補正値に応じてＣＲ発振回路のコンデンサと並列に接続された複数の補正用コンデンサの合成容量を変化させて、コンデンサと抵抗の時定数を調整することができる。

また、請求項６に記載の発明のように、調整回路は、ＣＲ発振回路の抵抗と並列に接続された複数の補正用抵抗と、補正用抵抗のそれぞれと直列に接続され、記憶手段に記憶された補正値に基づいて補正用抵抗に流れる電流をスイッチングする複数のトランジスタを備えているので、記憶手段に記憶された補正値に応じてＣＲ発振回路の抵抗と並列に接続された複数の補正用抵抗の合成容量を変化させて、コンデンサと抵抗の時定数を調整することができる。

また、請求項７に記載の発明のように、調整回路は、第２の集積素子内に形成されるので小型化が可能である。

また、請求項８に記載の発明のように、電子装置のほぼ全体をモールド成型することによって、電子装置に搭載された集積素子を塵埃や水分等から保護することができる。

（第１実施形態）
本発明の第１実施形態に係る電子装置のブロック構成を図１に示す。本実施形態における電子装置は、第１の集積素子としてのマイコン２および第２の集積素子としての複合ＩＣ３を備えた混成集積回路１として構成されている。

マイコン２と複合ＩＣ３は別々のチップとして形成され、それぞれ混成集積回路１の基板１０に搭載されている。また、混成集積回路１は、ほぼ全体がモールド成型されており、モジュールとしてパッケージ内に搭載される。

マイコン２は、クロック端子２ａを有し、このクロック端子２ａから入力される所定の動作周波数のクロック信号（図中では、マシンクロックと記す）に基づいて各種演算処理を行う。このクロック信号は、複合ＩＣ３のＣＲ発振回路６０から供給される。

複合ＩＣ３は、電源回路４０、バッファ５０およびクロック生成回路としてのＣＲ発振回路６０を備えている。

電源回路４０は、外部から供給されるバッテリ電圧から定電圧（例えば、５Ｖ）を生成し、生成した定電圧を複合ＩＣ３の内部回路およびマイコン２へ供給する。

バッファ５０は、外部からの入力信号の入力とともに外部へ出力する出力信号の出力を行う。

ＣＲ発振回路６０は、コンデンサおよび抵抗を有し、これらのコンデンサと抵抗の時定数に基づく発振周波数の信号を生成するとともに、生成した信号を複合ＩＣ３のクロック端子３ａから出力する。

複合ＩＣ３のクロック端子３ａとマイコン２のクロック端子２ａは基板１０に形成されたパターン配線によって接続されており、ＣＲ発振回路６０から出力された信号は、マイコン２のクロック端子２ａに入力される。

なお、本実施形態においてＣＲ発振回路６０によって生成される信号の発振周波数は、数ＭＨｚ〜数十ＭＨｚとなっている。

図２に、ＣＲ発振回路６０の回路構成を示す。ＣＲ発振回路６０は、コンデンサ６１、抵抗６２および制御部６３を備えている。制御部６３は、コンパレータ６４、反転回路６５ａ〜６５ｃ、抵抗６６ａ〜６６ｃ、スイッチ６７ａ、６７ｂを備えている。

抵抗６６ａ〜６６ｃは、直列に接続され、電源電圧ＶＣＣを分圧している。

コンパレータ６４の非反転入力端子＋には、スイッチ６７ａがオンになると抵抗６６ａと抵抗６６ｂの接続点Ａの電位が印加され、スイッチ６７ｂがオンになると抵抗６６ｂと抵抗６６ｃの接続点Ｂの電位が印加されるようになっている。また、コンパレータ６４の反転入力端子−には、コンデンサ６１と抵抗６２の接続点Ｃの電位が印加されるようになっている。

そして、コンパレータ６４は、非反転入力端子＋の電位が反転入力端子−の電位よりも高い場合ハイレベルを出力し、非反転入力端子＋の電位が反転入力端子−の電位よりも低い場合ローレベルを出力する。

スイッチ６７ａは、接続点Ａとコンパレータ６４の非反転入力端子＋の間に設けられ、コンパレータ６４の出力端子の電位がハイレベルになるとオンし、コンパレータ６４の出力端子の電位がローレベルになるとオフする。

スイッチ６７ｂは、接続点Ｂとコンパレータ６４の非反転入力端子＋の間に設けられ、反転回路６５ａの出力端子の電位がハイレベルになるとオンし、反転回路６５ａの出力端子の電位がローレベルになるとオフする。

図２に示す構成において、スイッチ６７ａがオンすると、コンパレータ６４の非反転入力端子＋には、接続点Ａの電位が印加される。

ここで、接続点Ａの電位が接続点Ｃの電位よりも高い場合、コンパレータ６４の出力端子の電位はハイレベルとなる。これにより、反転回路６５ｂの入力端子の電位はローレベル、反転回路６５ｂの出力端子の電位はハイレベルとなる。

このように反転回路６５ｂの出力端子の電位がローレベルからハイレベルに変化すると、反転回路６５ｂの出力端子から抵抗６２に電流が流れ、コンデンサ６１は充電を開始する。そして、コンデンサ６１と抵抗６２の接続点Ｃの電位は徐々に上昇する。

そして、この接続点Ｃの電位が接続点Ａの電位よりも高くなると、コンパレータ６４の出力端子の電位はハイレベルからローレベルに反転する。また、反転回路６５ａの出力端子の電位はローレベルからハイレベルに反転する。

これにより、スイッチ６７ａはオフ、スイッチ６７ｂはオンとなり、コンパレータ６４の非反転入力端子＋には、接続点Ｂの電位が印加される。

このとき、反転回路６５ｂの出力端子の電位はハイレベルからローレベルとなり、コンデンサ６１に充電された電荷は放電される。このため、コンデンサ６１と抵抗６２の接続点Ｃの電位は徐々に低下する。

そして、この接続点Ｃの電位が接続点Ｂの電位よりも低くなると、コンパレータ６４の出力端子の電位はローレベルからハイレベルに反転する。また、反転回路６５ａの出力端子の電位はハイレベルからローレベルに反転する。

これにより、スイッチ６７ａはオン、スイッチ６７ｂはオフとなり、コンパレータ６４の非反転入力端子＋には、接続点Ａの電位が印加される。

また、反転回路６５ｂの出力端子の電位はローレベルからハイレベルとなるため、反転回路６５ｂの出力端子から抵抗６２に電流が流れ、コンデンサ６１は充電される。そして、再度、コンデンサ６１と抵抗６２の接続点Ｃの電位は徐々に上昇する。

このように、コンデンサ６１は充電、放電を繰り返し、接続点Ｃの電位は、ハイレベルとローレベルの反転動作を繰り返す。

そして、ＣＲ発振回路６０は、この接続点Ｃの電位を図示しない波形成形回路によって波形成形し、所定周波数の信号として出力する。

なお、ＣＲ発振回路６０によって生成される信号の発振周波数は、コンデンサ６１と抵抗６２の時定数によって決まる。コンデンサ６１の容量をＣ１、抵抗６２の抵抗値をＲ１とすると、時定数τは、τ＝Ｃ１・Ｒ１で表される。なお、時定数τが大きいほどＣＲ発振回路６０によって生成される信号の発振周波数は低くなり、時定数τが小さいほどＣＲ発振回路６０によって生成される信号の発振周波数は高くなる。

本実施形態では、コンデンサ６１および抵抗６２を複合ＩＣ３のウェハ上に形成した後、ウェハの状態で抵抗６２に対してレーザトリミングを行う。

次に、図３を参照して、レーザトリミングについて説明する。ウェハ上に複数のチップが形成され、これらのチップには、図１に示した複合ＩＣ３を構成する電源回路４０、ＣＲ発振回路６０およびバッファ５０（図３では図示せず）がそれぞれ形成されている。

ＣＲ発振回路６０には、出力する信号の発振周波数を調整するためにレーザトリミングによる抵抗値の調整を要する抵抗６２としての抵抗体Ｄが形成されている。

電源回路４０には、出力電圧を調整するためにレーザトリミングによる抵抗値の調整を要する抵抗体Ｅが形成されている。

これらの抵抗体Ｄや抵抗体Ｅは、同一の工程でウェハ上に形成される。

また、各チップには、電源を供給するための電源供給用パッドＰ１、接地用の接地用パッドＰ２、電源回路４０の出力電圧をモニターするための電圧計測用パッドＰ３、ＣＲ発振回路６０から出力されるクロック周波数を計測するための周波数計測用パッドＰ４等が予め形成されている。

レーザトリミングは、以下のようにして行われる。

まず、電圧計測用パッドＰ３と電圧計を接続するとともに周波数計測用パッドＰ４と周波数計測器を接続する。また、電源供給用パッドＰ１と電源の正極端子を接続し、接地用パッドＰ２と電源の負極端子を接続する。これらの各パッドＰ１〜Ｐ４と電源や各計測器との接続には、プローブが用いられる。

次に、電圧計の表示部に表示される電圧をモニターしながら、電圧計の表示部に表示される電圧が所望の電圧となるように、レーザ装置から電源回路４０の抵抗体Ｅにレーザビームを照射し、その熱により抵抗体Ｅの一部を溶解・気化させて抵抗体Ｅを削る。

次に、周波数計測器の表示部に表示される周波数をモニターしながら、周波数計測器の表示が所望の周波数となるように、レーザ装置からＣＲ発振回路６０の抵抗体Ｄにレーザビームを照射して抵抗体Ｄの一部を削る。

このようなレーザトリミングを全てのチップに対して順次行う。

このように、電源回路４０の出力電圧の調整とＣＲ発振回路６０によって生成される信号の発振周波数の調整をウェハ上で一括して行う。

上記したように、ＣＲ発振回路６０の抵抗６２は、ＣＲ発振回路６０によって生成される信号の発振周波数がマイコン２のクロック信号の動作周波数となるようにレーザトリミングがなされているので、ＣＲ発振回路６０は、発振精度の高い信号を生成することができる。したがって、発振精度の高いクロック信号を生成するＣＲ発振回路を電子装置に内蔵することができる。

また、周波数計測器の表示部に表示される周波数を実際にモニターしながら、ＣＲ発振回路６０の抵抗６２をレーザトリミングするので、より高精度に発振周波数を調整することができる。

また、混成集積回路１のほぼ全体がモールド成型されているので、混成集積回路１に搭載された複数の集積素子を塵埃や水分等から保護することができる。

（第２実施形態）
図４に、第２の実施形態に係るクロック生成回路を備えた混成集積回路の全体構成を示す。また、図５に、本実施形態に係るＣＲ発振回路の構成を示す。以下、上記した実施形態と同一部分には、同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。

本実施形態に係る混成集積回路は、第１実施形態において示した混成集積回路と比較して、ＣＲ発振回路６０の時定数を補正する補正値を記憶するＥＥＰＲＯＭ９０と、この補正値に基づいてＣＲ発振回路６０の時定数を調整する調整回路７０を備えた点が異なる。なお、ＥＥＰＲＯＭ９０と調整回路７０が時定数調整手段に相当する。

混成集積回路１は、図４に示すように、マイコン２、複合ＩＣ３、ＥＥＰＲＯＭ９０を備えている。

ＥＥＰＲＯＭ９０には、ＣＲ発振回路６０の時定数を補正する補正値が記憶される。

図５に示すように、ＣＲ発振回路６０は、ＥＥＰＲＯＭ９０に記憶された補正値に基づいて、コンデンサ６１と抵抗６２の時定数を調整する調整回路７０を備えている。

調整回路７０は、補正用コンデンサ７１〜７ｎおよびＭＯＳトランジスタＴ７１〜Ｔ７ｎを備えている。なお、ＣＲ発振回路６０の発振精度の調整に必要とされる最大容量値をＣ２とすると、補正用コンデンサ７１の容量はＣ２／２^１、補正用コンデンサ７２の容量はＣ２／２^２、…、補正用コンデンサ７ｎの容量はＣ２／２^ｎで表される。このように、補正用コンデンサ７１〜７ｎの容量は重み付けされている。

補正用コンデンサ７１とＭＯＳトランジスタＴ７１は直列接続され、コンデンサ６１と並列に設けられている。同様に、補正用コンデンサ７２とＭＯＳトランジスタＴ７２は直列接続され、コンデンサ６１と並列に設けられている。

このように、直列接続された補正用コンデンサとＭＯＳトランジスタがコンデンサ６１と並列にｎ個設けられている。

また、ＭＯＳトランジスタＴ７１〜Ｔ７ｎの各ゲート端子は、ＥＥＰＲＯＭ９０のｎビットの出力端子とそれぞれ接続されている。これらのＭＯＳトランジスタＴ７１〜Ｔ７ｎは、それぞれＥＥＰＲＯＭ９０の各出力端子からハイレベルの信号が出力されるとオンし、ローレベルの信号が出力されるとオフする。

なお、補正用コンデンサ７１〜７ｎの各容量は重み付けされているため、ＭＯＳトランジスタＴ７１がオン、オフした場合の補正容量値の変化は大きく、ＭＯＳトランジスタＴ７ｎがオン、オフした場合の補正容量値の変化は小さくなる。

また、ＭＯＳトランジスタのＴ７１〜Ｔ７ｎが全てオンした場合、補正容量値はＣ２となり、ＭＯＳトランジスタのＴ７１〜Ｔ７ｎが全てオフした場合、補正容量値は０となる。

したがって、ＭＯＳトランジスタのＴ７１〜Ｔ７ｎが全てオンした場合、ＣＲ発振回路６０の時定数τは、τ＝Ｒ１（Ｃ１＋Ｃ２）で表され、ＭＯＳトランジスタのＴ７１〜Ｔ７ｎが全てオフした場合、ＣＲ発振回路６０の時定数τは、τ＝Ｒ１・Ｃ１で表される。

このように、ＭＯＳトランジスタのＴ７１〜Ｔ７ｎのオン、オフの状態によって補正容量値が変化し、ＣＲ発振回路６０によって生成される信号の発振周波数が変化する。

このＭＯＳトランジスタのＴ７１〜Ｔ７ｎのオン、オフの状態は補正値としてＥＥＰＲＯＭ９０に記憶される。そして、ＥＥＰＲＯＭ９０に補正値が記憶されると、この補正値に応じた発振周波数の信号がＣＲ発振回路６０から出力される。

また、ＥＥＰＲＯＭ９０に記憶された補正値を書き換えることによってＣＲ発振回路６０の時定数を変更し、ＣＲ発振回路６０によって生成される信号の発振周波数を補正できるようになっている。

なお、このＥＥＰＲＯＭ９０への補正値の書き込みは、混成集積回路１がモールド成形された後に実施される検査工程において、ＣＲ発振回路６０によって生成される信号の発振周波数をモニターしながら行われる。

上記したように、ＣＲ発振回路６０は、コンデンサ６１および抵抗６２の時定数を調整するための調整回路７０とＥＥＰＲＯＭ９０を備えているので、発振精度の高い信号を生成することができる。したがって、発振精度の高いクロック信号を生成するＣＲ発振回路を電子装置に内蔵することができる。

また、調整回路７０は、ＣＲ発振回路６０のコンデンサ６１と並列に接続された複数の補正用コンデンサ７１〜７ｎと、補正用コンデンサ７１〜７ｎのそれぞれと直列に接続され、ＥＥＰＲＯＭ９０に記憶された補正値に基づいて補正用コンデンサ７１〜７ｎに流れる電流をスイッチングする複数のＭＯＳトランジスタＴ７１〜Ｔ７ｎを備えているので、ＥＥＰＲＯＭ９０に記憶された補正値に応じてＣＲ発振回路６０のコンデンサ６１と並列に接続された複数の補正用コンデンサ７１〜７ｎの合成容量を変化させて、ＣＲ発振回路６０のコンデンサと抵抗の時定数を調整することができる。

（第３実施形態）
次に、第３実施形態に係るＣＲ発振回路の構成について説明する。図６に、ＣＲ発振回路の構成を示す。本実施形態に係るＣＲ発振回路は、第２実施形態において図５に示したＣＲ発振回路の構成と比較して、調整回路の構成が異なる。なお、ＥＥＰＲＯＭ９０と調整回路８０が時定数調整手段に相当する。

図６に示すように、ＣＲ発振回路６０は、コンデンサ６１と抵抗６２の時定数を調整する調整回路８０を備えている。

調整回路８０は、補正用抵抗８１〜８ｎおよびＭＯＳトランジスタＴ８１〜Ｔ８ｎを備えている。なお、ＣＲ発振回路６０の発振精度の調整に必要とされる基準抵抗値をＲ２とすると、補正用抵抗８１の抵抗値はＲ２／２^０、補正用抵抗８２の抵抗値はＲ２／２^１、…、補正用抵抗８ｎの抵抗値はＲ２／２^{（ｎ−１）}で表される。このように、補正用抵抗８１〜８ｎの抵抗値は重み付けされている。

補正用抵抗８１とＭＯＳトランジスタＴ８１は直列接続され、抵抗６２と並列に設けられている。同様に、補正用抵抗８２とＭＯＳトランジスタＴ８２は直列接続され、抵抗６２と並列に設けられている。

このように、直列接続された補正用抵抗とＭＯＳトランジスタが抵抗６２と並列にｎ個設けられている。

また、ＭＯＳトランジスタＴ８１〜Ｔ８ｎの各ゲート端子は、ＥＥＰＲＯＭ９０のｎビットの出力端子とそれぞれ接続されている。これらのＭＯＳトランジスタＴ８１〜Ｔ８ｎは、それぞれＥＥＰＲＯＭ９０の各出力端子からハイレベルの信号が出力されるとオンし、ローレベルの信号が出力されるとオフする。

なお、補正用抵抗８１〜８ｎの各抵抗値は重み付けされているため、ＭＯＳトランジスタＴ８１がオン、オフした場合の合成抵抗値の変化は大きく、ＭＯＳトランジスタＴ８ｎがオン、オフした場合の合成抵抗値の変化は小さくなる。

また、ＭＯＳトランジスタのＴ８１〜Ｔ８ｎが全てオンした場合、抵抗６２と補正用抵抗８１〜８ｎの合成抵抗値Ｒは、数式１のように表される。

このように、ＭＯＳトランジスタのＴ８１〜Ｔ８ｎのオン、オフの状態によって合成抵抗値が変化し、ＣＲ発振回路６０によって生成される信号の発振周波数が変化する。

このＭＯＳトランジスタのＴ８１〜Ｔ８ｎのオン、オフの状態は、補正値としてＥＥＰＲＯＭ９０に記憶される。そして、ＥＥＰＲＯＭ９０に補正値が記憶されると、この補正値に応じた発振周波数の信号がＣＲ発振回路６０から出力される。

上記したように、ＣＲ発振回路６０は、コンデンサ６１および抵抗６２の時定数を調整するための調整回路８０とＥＥＰＲＯＭ９０を備えているので、発振精度の高い信号を生成することができる。したがって、発振精度の高いクロック信号を生成するＣＲ発振回路を電子装置に内蔵することができる。

また、調整回路８０は、ＣＲ発振回路６０の抵抗６２と並列に接続された複数の補正用抵抗８１〜８ｎと、補正用抵抗８１〜８ｎのそれぞれと直列に接続され、ＥＥＰＲＯＭ９０に記憶された補正値に基づいて補正用抵抗８１〜８ｎに流れる電流をスイッチングする複数のＭＯＳトランジスタＴ８１〜Ｔ８ｎを備えているので、ＥＥＰＲＯＭ９０に記憶された補正値に応じてＣＲ発振回路６０の抵抗６２と並列に接続された複数の補正用抵抗８１〜８ｎの合成抵抗を変化させて、ＣＲ発振回路６０のコンデンサと抵抗の時定数を調整することができる。

（第４実施形態）
本発明の第４実施形態に係るクロック生成回路を備えた混成集積回路の全体構成を図７に示す。本実施形態に係る混成集積回路は、第１実施形態で示した混成集積回路と比較して、マイコン２の構成と、ＣＲ発振回路６０によって生成される信号の発振周波数が低くなっている点が異なる。

マイコン２は、ＣＲ発振回路６０によって生成される信号を逓倍して逓倍クロックを生成する逓倍回路２０を備え、この逓倍回路２０によって生成された逓倍クロックに同期して各種演算処理を行う。

ＣＲ発振回路６０は、コンデンサおよび抵抗の時定数に基づく発振周波数の信号を生成しており、例えば、その信号の発振周波数は、数十〜数百ｋＨｚ程度となっている。本実施形態では、このＣＲ発振回路６０が生成した発振周波数帯の信号を逓倍回路２０によって逓倍して、数ＭＨｚ〜数十ＭＨｚ程度の逓倍クロックを生成する。

レーザトリミングによって発振周波数を調整する場合、高い周波数帯よりも低い周波数帯で所望の周波数に合わせ込む方が、精度良く発振周波数の補正を行うことができる。

このため、ＣＲ発振回路６０によって生成される信号の発振周波数は、マイコン２のマシンクロックの周波数よりも低く設定されている。これにより、ＣＲ発振回路６０によって生成される信号の発振精度を精度良く補正することが可能となっている。

（他の実施形態）
本発明は上記実施形態に限定されるものではなく、本発明の趣旨に基づいて種々なる形態で実施することができる。

例えば、第２実施形態において、補正用コンデンサ７１〜７ｎの容量に重み付けを行った例を示したが、同じ容量のコンデンサを用いるようにしてもよい。この場合、調整回路７０の補正用コンデンサ７１〜７ｎの合成容量に相当する補正容量値は、図８に示すように、ＭＯＳトランジスタＴ７１〜Ｔ７ｎのオンした数に比例して増加する。

また、第３実施形態において、補正用抵抗８１〜８ｎの抵抗値に重み付けを行った例を示したが、同じ抵抗値の抵抗を用いるようにしてもよい。この場合、抵抗６２と補正用抵抗８１〜８ｎの合成抵抗値Ｒは、数式２のように、ＭＯＳトランジスタＴ８１〜Ｔ８ｎのオンした数ｎ_ＯＮで表される。

また、第４実施形態におけるマイコン２は、クロック生成回路６０によって生成された信号を逓倍した逓倍クロック信号を生成する逓倍回路２０を備え、逓倍回路２０によって生成された逓倍クロック信号に基づいて動作する例を示したが、第２、第３実施形態に適用することもできる。

また、上記実施形態における電子装置は、基板に複合ＩＣ３とマイコン２が搭載された混成集積回路として構成された例について示したが、リードフレームに複合ＩＣ３とマイコン２が搭載されたマルチチップパッケージとして構成してもよい。

また、図６に示した調整回路８０の補正用抵抗８１〜８ｎに対して、第１実施形態と同様に、レーザトリミングを行うようにしてもよい。

また、図６に示した調整回路８０の補正用抵抗８１〜８ｎと抵抗６２の両方にレーザトリミングを行うようにしてもよい。

また、ＣＲ発振回路６０は、第２実施形態で示した調整回路７０と第３実施形態で示した調整回路８０の両方を備えた構成としてもよい。

また、上記実施形態では、補正値を記憶する不揮発性メモリ（記憶手段）としてＥＥＰＲＯＭを例に示したが、ＥＥＰＲＯＭに限定されるものではなく、例えば、ＥＰＲＯＭ、フラッシュＲＯＭ等によって構成してもよい。

また、補正値を記憶するＥＥＰＲＯＭ、ＥＰＲＯＭ等の不揮発性メモリへの補正値の書き込みは、マイコン２から行うようにしてもよく、また、複合ＩＣ３から行うようにしてもよい。また、補正値を記憶するＥＥＰＲＯＭ、ＥＰＲＯＭ等の不揮発性メモリは、複合ＩＣ３内に構成してもよく、ウェハの状態で補正を行い、ＥＥＰＲＯＭ等の不揮発性メモリへ補正値を書き込みしてもよい。

本発明の第１実施形態に係るクロック生成回路を備えた混成集積回路の全体構成を示す図である。本発明の第１実施形態に係るＣＲ発振回路の回路構成を示す図である。レーザトリミングについて説明図である。第２の実施形態に係るクロック生成回路を備えた混成集積回路の全体構成を示す図である。本発明の第２実施形態に係るＣＲ発振回路の構成を示す図である。本発明の第３実施形態に係るＣＲ発振回路の構成を示す図である。本発明の第４実施形態に係るクロック生成回路を備えた混成集積回路の全体構成を示す図である。他の実施形態に係るＣＲ発振回路の合成抵抗値を示す図である。

符号の説明

１…混成集積回路、２…マイコン、３…複合ＩＣ、１０…基板、２０…逓倍回路、
４０…電源回路、５０…バッファ、６０…ＣＲ発振回路、６３…制御部、
７０、８０…調整回路、９０…ＥＥＰＲＯＭ。

Claims

基板に複数の集積素子が搭載された電子装置であって、
クロック端子と、このクロック端子から入力される所定の動作周波数のクロック信号を逓倍した逓倍クロック信号を生成する逓倍回路とを有し、当該逓倍回路によって逓倍された逓倍クロック信号に基づいて動作する第１の集積素子と、
コンデンサおよび抵抗の時定数に基づく発振周波数の信号を生成するとともに生成した前記信号を前記クロック端子へ入力するＣＲ発振回路が形成された第２の集積素子と、を備え、
前記ＣＲ発振回路の前記抵抗は、前記ＣＲ発振回路によって生成される前記信号の発振周波数が前記所定の動作周波数となるようにレーザトリミングがなされていることを特徴とする電子装置。
前記ＣＲ発振回路の前記コンデンサおよび抵抗の時定数を調整する時定数調整手段を備え、
前記ＣＲ発振回路は、前記時定数調整手段によって調整された時定数に基づく発振周波数の信号を生成することを特徴とする請求項１に記載の電子装置。
基板に複数の集積素子が搭載された電子装置であって、
クロック端子と、このクロック端子から入力される所定の動作周波数のクロック信号を逓倍した逓倍クロック信号を生成する逓倍回路とを有し、当該逓倍回路によって逓倍された逓倍クロック信号に基づいて動作する第１の集積素子と、
コンデンサおよび抵抗の時定数に基づく発振周波数の信号を生成するとともに生成した前記信号を前記クロック端子へ入力するＣＲ発振回路が形成された第２の集積素子と、
前記ＣＲ発振回路の前記コンデンサおよび抵抗の時定数を調整する時定数調整手段と、を備え、
前記ＣＲ発振回路は、前記時定数調整手段によって調整された時定数に基づく発振周波数の信号を生成することを特徴とする電子装置。
前記時定数調整手段は、前記ＣＲ発振回路によって生成される前記信号の発振周波数を補正する補正値を記憶する記憶手段と、
前記記憶手段に記憶された補正値に基づいて前記コンデンサと抵抗の時定数を調整する調整回路と、を備えたことを特徴とする請求項２または３に記載の電子装置。
前記調整回路は、前記ＣＲ発振回路の前記コンデンサと並列に接続された複数の補正用コンデンサと、
前記補正用コンデンサのそれぞれと直列に接続され、前記記憶手段に記憶された前記補正値に基づいて前記補正用コンデンサに流れる電流をスイッチングする複数のトランジスタと、を備え、
前記記憶手段は、前記複数のトランジスタのオン、オフの状態を前記補正値として記憶することを特徴とする請求項４に記載の電子装置。
前記調整回路は、前記ＣＲ発振回路の前記抵抗と並列に接続された複数の補正用抵抗と、
前記補正用抵抗のそれぞれと直列に接続され、前記記憶手段に記憶された前記補正値に基づいて前記補正用抵抗に流れる電流をスイッチングする複数のトランジスタと、を備え、
前記記憶手段は、前記複数のトランジスタのオン、オフの状態を前記補正値として記憶することを特徴とする請求項４に記載の電子装置。
前記調整回路は、前記第２の集積素子内に形成されていることを特徴とする請求項４ないし６にいずれか１つに記載の電子装置。
前記電子装置のほぼ全体がモールド成型されたものであることを特徴とする請求項１ないし７のいずれか１つに記載の電子装置。