JP4211642B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4211642B2 JP4211642B2 JP2004065972A JP2004065972A JP4211642B2 JP 4211642 B2 JP4211642 B2 JP 4211642B2 JP 2004065972 A JP2004065972 A JP 2004065972A JP 2004065972 A JP2004065972 A JP 2004065972A JP 4211642 B2 JP4211642 B2 JP 4211642B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- polycrystalline silicon
- impurity concentration
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 76
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 112
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 39
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 39
- 239000012535 impurity Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 37
- 230000005684 electric field Effects 0.000 claims description 19
- 239000000969 carrier Substances 0.000 claims description 11
- 125000005842 heteroatom Chemical group 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 description 23
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000000463 material Substances 0.000 description 22
- 239000002772 conduction electron Substances 0.000 description 17
- 230000004888 barrier function Effects 0.000 description 13
- 230000000694 effects Effects 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 229910000078 germane Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明は半導体装置に関する。 The present invention relates to a semiconductor device.
本発明の背景となる従来技術として、本出願人が出願した特開2003−318413号公報がある。
上記の従来技術は、N+型の炭化珪素基板領域上にN−型のエピタキシャル領域が形成された半導体基体の一主面にN型の多結晶シリコン領域が接するように形成されており、エピタキシャル領域とN型の多結晶シリコン領域とはヘテロ接合をしている。また、N+型炭化珪素基板領域の裏面には裏面電極が形成されている。
上記のような構成の従来技術は、裏面電極をカソード、多結晶シリコン領域をアノードとして両方の間に電圧を印加すると、多結晶シリコン領域とエピタキシャル領域の接合界面において整流作用が生じ、ダイオード特性が得られる。
例えば、カソードを接地してアノードに正電位を印加した場合は、ダイオードの順方向特性に相当する導通特性が得られ、アノードに負電位を印加した場合は、ダイオードの逆方向特性に相当する阻止特性が得られ、順方向特性および逆方向特性ともに金属電極と半導体材料から構成されるショットキー接合のごとき特性を示す。
従来技術においては、多結晶シリコン領域の不純物濃度や導電型を変えることで、例えば所定の逆方向特性(それに応じた順方向特性)を有するダイオードを任意に調整できるため、ショットキー接合によるダイオードに比べて、必要に応じて最適な耐圧系に調整できるという利点を持つ。
As a prior art which is the background of the present invention, there is JP-A-2003-318413 filed by the present applicant.
The above prior art is formed so that an N-type polycrystalline silicon region is in contact with one main surface of a semiconductor substrate in which an N − -type epitaxial region is formed on an N + -type silicon carbide substrate region. The region and the N-type polycrystalline silicon region are in a heterojunction. A back electrode is formed on the back surface of the N + type silicon carbide substrate region.
In the conventional technology configured as described above, when a voltage is applied between the back electrode as a cathode and the polycrystalline silicon region as an anode, a rectifying action occurs at the junction interface between the polycrystalline silicon region and the epitaxial region, and the diode characteristics are reduced. can get.
For example, when a positive potential is applied to the anode with the cathode grounded, a conduction characteristic corresponding to the forward characteristic of the diode is obtained, and when a negative potential is applied to the anode, a blocking characteristic corresponding to the reverse characteristic of the diode is obtained. Characteristics are obtained, and both forward characteristics and reverse characteristics are characteristics such as a Schottky junction composed of a metal electrode and a semiconductor material.
In the prior art, by changing the impurity concentration and conductivity type of the polycrystalline silicon region, for example, a diode having a predetermined reverse characteristic (forward characteristic corresponding thereto) can be arbitrarily adjusted. In comparison, it has the advantage that it can be adjusted to the optimum pressure resistance system as required.
しかし、従来構造においては、単に多結晶シリコンを用いてヘテロ接合を形成するだけなので、逆方向特性の漏れ電流特性がショットキー接合ダイオードと同様の傾向を示し、ショットキー接合とは異なる高い遮断性能や温度特性を引き出すことができなかった。
本発明は、上記のような従来技術の問題を解決するためになされたものであり、ショットキー接合ダイオードとは異なる高い遮断性能と高温に強い特性を引き出すことが可能な半導体装置を提供することを目的とする。
However, in the conventional structure, since the heterojunction is simply formed using polycrystalline silicon, the leakage current characteristic of the reverse direction characteristic tends to be the same as that of the Schottky junction diode, and the high cutoff performance is different from that of the Schottky junction. And temperature characteristics could not be extracted.
The present invention has been made in order to solve the above-described problems of the prior art, and provides a semiconductor device capable of extracting a high cut-off performance different from a Schottky junction diode and a characteristic resistant to high temperatures. With the goal.
上記の問題を解決するため、本発明においては、第一導電型の第一の半導体領域(例えば図1の炭化珪素半導体基体100に相当)と、前記第一の半導体領域とはバンドギャップが異なり、かつ前記第一の半導体領域とヘテロダイオードを形成する第二の半導体領域(例えば図1の多結晶シリコン層101に相当)とを有し、少なくとも前記第二の半導体領域の所定領域が第二導電型からなり、前記ヘテロダイオードに逆バイアスを印加したときに、前記所定領域の一部は空乏化しないように不純物濃度や前記所定領域の厚み等を構成している。
In order to solve the above problem, in the present invention, the first conductivity type first semiconductor region (e.g., corresponding to the silicon
第一の半導体領域を第一導電型とした場合に、第二の半導体領域の所定領域を第二導電型とし、さらに、第二の半導体領域の一部は空乏化しないように、不純物濃度および第二の半導体領域の厚み等を構成することで、順方向特性はショットキー接合ダイオードのごとく、逆方向特性はPN接合ダイオードのごとく動作する。つまり、順方向特性は第一の半導体領域および第二の半導体領域に広がるそれぞれの内蔵電位から決まる電圧降下の和で電流を流すことができるため、従来構造(例えばショットキー接合ダイオード)と同等の特性を得ることができる。
また、逆方向特性となる遮断時においては、第二の半導体領域側からの伝導電子の供給元を抑えることができるため、ヘテロ接合界面のヘテロ障壁を介して生じる漏れ電流を大幅に低減することができる。つまり、従来構造で得られたショットキー接合と同様な漏れ電流特性とはならずに、本発明の構成では、PN接合ダイオードに見られるような所定の電界下で発生するキャリアによる漏れ電流特性を観測できるほど、低い漏れ電流特性を得られる。これは数値計算によって確認している。
さらに、第二の半導体領域側の空乏化していない部分の厚みが第二の半導体領域における電子の拡散長よりも大きくなるようにすることで、さらに漏れ電流が低減される。このことから、より高い温度での動作が可能となる。
When the first semiconductor region is the first conductivity type, the predetermined region of the second semiconductor region is the second conductivity type, and further, the impurity concentration and the second semiconductor region are not depleted. By configuring the thickness of the second semiconductor region and the like, the forward characteristics operate like a Schottky junction diode and the reverse characteristics operate like a PN junction diode. In other words, since the forward characteristic can flow a current with the sum of the voltage drops determined from the respective built-in potentials extending in the first semiconductor region and the second semiconductor region, it is equivalent to the conventional structure (for example, a Schottky junction diode). Characteristics can be obtained.
In addition, at the time of shut-off with reverse characteristics, the supply source of conduction electrons from the second semiconductor region side can be suppressed, so that leakage current generated through the hetero barrier at the heterojunction interface can be greatly reduced. Can do. That is, the leakage current characteristic similar to that of the Schottky junction obtained in the conventional structure is not obtained, but the structure of the present invention has a leakage current characteristic due to carriers generated under a predetermined electric field as seen in a PN junction diode. The lower the leakage current characteristics, the more observable. This is confirmed by numerical calculation.
Furthermore, the leakage current is further reduced by making the thickness of the non-depleted portion on the second semiconductor region side larger than the electron diffusion length in the second semiconductor region. This allows operation at higher temperatures.
(実施例1)
図1は本発明による半導体装置の実施例1の断面図である。本実施例においては、炭化珪素を基板材料とした半導体装置を一例として説明する。
例えば炭化珪素のポリタイプが4HタイプのN+型である炭化珪素基板1上にN−型のエピタキシャル領域2が形成された炭化珪素半導体基体100を用いている。炭化珪素基板1としては、例えば抵抗率が数mΩcmから数10mΩcm、厚さが200〜400μm程度のものを用いることができる。エピタキシャル領域2としては、例えばN型の不純物濃度が1015〜1018cm−3、厚みが数μm〜数10μmのものを用いることができるが、本実施例では不純物濃度が1016cm−3、厚みが10μmのものを用いた場合で説明する。なお、本実施例1では、一例として炭化珪素基板1上にエピタキシャル領域2を形成した炭化珪素半導体基体100で説明するが、抵抗率の大きさに関わらず炭化珪素基板1のみで形成された基板を使用してもかまわない。
Example 1
FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention. In this embodiment, a semiconductor device using silicon carbide as a substrate material will be described as an example.
For example, a silicon
エピタキシャル領域2の炭化珪素基板1との接合面に対向する主面(図1においてエピタキシャル領域2の上面)に接するように、第二の半導体領域の一例として炭化珪素よりもバンドギャップの小さい第一の多結晶シリコン領域3(多結晶シリコン層101)が堆積されている。第一の多結晶シリコン領域3には不純物が導入されており、ここではP型高濃度にドープされている。また、本実施例では、一例として第一の多結晶シリコン領域3の不純物濃度が1018cm−3、厚みが0.5μmとした場合で説明する。
As an example of the second semiconductor region, the first having a band gap smaller than that of silicon carbide so as to be in contact with the main surface (upper surface of
エピタキシャル領域2と第一の多結晶シリコン領域3の接合部は、炭化珪素と多結晶シリコンのバンドギャップが異なる材料によるヘテロ接合からなっており、その接合界面には、図11のエネルギーバンド図に示すようなエネルギー障壁が存在している。また、本実施例においては炭化珪素基板1の裏面側には裏面金属電極4が形成されている。裏面金属電極4は炭化珪素基板1とオーミック接続されており、金属材料としては、例えばTi(チタン)厚さ5000Åとその上にNi(ニッケル)厚さ3000Åを堆積したもの等を用いることができる。
The junction between
上記のように、本実施例1では多結晶シリコン層101をアノード、裏面金属電極4をカソードとした縦型のダイオードを構成する場合について説明する。本実施例においては、説明を判りやすくするために多結晶シリコン層101をアノードとして簡単な構成としているが、図2に示すように、例えば多結晶シリコン層101の端部への電界集中を防止するための電界緩和領域5を形成したり、多結晶シリコン層101の表面に表面金属電極6を形成していても良い。
As described above, in the first embodiment, a case in which a vertical diode having the
次に、本実施例の動作について説明する。
裏面金属電極4をカソード、第一の多結晶シリコン領域3をアノードとして両方の間に電圧を印加すると、第一の多結晶シリコン領域3と炭化珪素のエピタキシャル領域2の接合界面において整流作用が生じ、ダイオード特性が得られる。
まず、アノードを接地電位としカソードに負電位を印加すると、ヘテロ接合界面のエネルキーバンド図は、図12の破線から実線のように推移する。図12に示すように、カソード側から供給される電子にとってはヘテロ接合界面に形成されるエネルギー障壁が減少するため、電子はカソード側からアノード側へと流れるのに対し、アノード側から供給される正孔にとっては、ヘテロ接合界面に形成されているエネルギー障壁が残るため、アノード側からカソード側には供給されない。よって、アノード側においては、カソード側から供給された電子がアノード側で供給される正孔と対消滅することで順方向電流が流れる。このように、順方向特性は、本実施の形態においては、アノード側の電流主成分が正孔であり、カソード側の電流主成分が電子であるという、ショットキーダイオードとは異なる性質を有するものの、外見的にはカソード側に正孔が注入されない多数キャリアデバイスとして従来構造並びにショットキー接合ダイオードのごとく動作する。つまり、順方向特性はヘテロ接合部からエピタキシャル領域2および第一の多結晶シリコン領域3にそれぞれ広がる内蔵電位の和から決まる電圧降下で電流を流すことができる。例えば本実施例においては、ヘテロ接合部からエピタキシャル領域2および第一の多結晶シリコン領域3にそれぞれ広がる内蔵電位の和が約1.3Vであり、それに応じた電圧降下で順方向電流が流れる。
Next, the operation of this embodiment will be described.
When a voltage is applied between the
First, when the anode is grounded and a negative potential is applied to the cathode, the energy band diagram of the heterojunction interface changes from a broken line to a solid line in FIG. As shown in FIG. 12, for electrons supplied from the cathode side, the energy barrier formed at the heterojunction interface decreases, so that electrons flow from the cathode side to the anode side, whereas they are supplied from the anode side. For holes, the energy barrier formed at the heterojunction interface remains, so that it is not supplied from the anode side to the cathode side. Therefore, on the anode side, a forward current flows as electrons supplied from the cathode side annihilate with holes supplied on the anode side. Thus, in this embodiment, the forward characteristic is different from a Schottky diode in that the current main component on the anode side is holes and the current main component on the cathode side is electrons. Apparently, it operates like a conventional structure and a Schottky junction diode as a majority carrier device in which holes are not injected into the cathode side. In other words, the forward characteristic allows a current to flow with a voltage drop determined by the sum of the built-in potentials extending from the heterojunction portion to the
次に、アノードを接地電位としてカソードに正電位を印加すると、ヘテロ接合界面のエネルキーバンド図は、図13の破線の熱平衡状態から実線のように推移し、いわゆる逆バイアス状態となる。図13に示すように、アノード側のヘテロ接合界面には、第一の多結晶シリコン領域3がP型の高不純物濃度で形成されているため、電子が欠乏状態となっているために、ヘテロ接合界面に形成されるエネルギー障壁を介して流れる電子電流が発生しにくい。また、カソード側のヘテロ接合界面においては、エピタキシャル領域2がN型でワイドギャップな炭化珪素で形成されているため、正孔が欠乏状態となっているために、アノード側に流れる正孔電流が発生しにくい。このように、本実施の形態の逆方向特性は、図7に示すように、PN接合ダイオードのごとく動作する。
これは従来構造がショットキー接合ダイオードのような漏れ電流特性を示すのとは大きく異なる。本発明の構成では、後述するように、PN接合ダイオードに見られるような所定の電界下で発生するキャリアによる漏れ電流特性が優勢になるぐらいに、ヘテロ接合界面のヘテロ障壁を介して生じる漏れ電流を大幅に低減することが可能となる。この本実施の形態で示したヘテロ接合が上述した動作メカニズムを取ることを発見し、数値計算によって明らかにしたのは我々が最初である。
Next, when a positive potential is applied to the cathode with the anode as the ground potential, the energy band diagram of the heterojunction interface changes from the thermal equilibrium state indicated by the broken line in FIG. 13 to a solid line, which is a so-called reverse bias state. As shown in FIG. 13, since the first
This is significantly different from the conventional structure that exhibits leakage current characteristics like a Schottky junction diode. In the configuration of the present invention, as will be described later, the leakage current generated through the hetero barrier at the heterojunction interface is such that leakage current characteristics due to carriers generated under a predetermined electric field as seen in a PN junction diode become dominant. Can be greatly reduced. We first discovered that the heterojunction shown in this embodiment adopts the above-mentioned operation mechanism and made it clear by numerical calculation.
以下、逆方向特性について詳細に説明する。
ショットキー接合ダイオードの逆方向特性は、半導体材料の電子親和力とショットキー金属の仕事関数の差によって形成されるショットキー障壁の高さでほぼ一義的に決まる。しかし、従来構造や本実施例におけるヘテロ接合ダイオードは、大きく分けて下記3つの要素で逆方向特性が決まる。
第1は、ショットキー接合と同様に、それぞれの半導体材料の電子親和力の差によって形成されたヘテロ障壁の高さによって決定される多数キャリア(ここでは電子)の逆阻止能力である。
第2は、漏れ電流の起源となる多数キャリアの発生源によって決まる漏れ電流供給能力である。
第3は、ヘテロ接合ダイオードに印加された電圧が、各々の半導体材料の誘電率や不純物濃度によって双方の半導体材料への電位分配が決まる耐圧保持能力である。本実施例においては、互いに関連する上記第2と第3の要件に特徴を有する。
Hereinafter, the reverse characteristics will be described in detail.
The reverse characteristics of the Schottky junction diode are determined almost uniquely by the height of the Schottky barrier formed by the difference between the electron affinity of the semiconductor material and the work function of the Schottky metal. However, the conventional structure and the heterojunction diode in this embodiment can be roughly divided into the following three elements to determine the reverse characteristics.
The first is the reverse blocking ability of majority carriers (here, electrons) determined by the height of the heterobarrier formed by the difference in electron affinity of each semiconductor material, similar to the Schottky junction.
The second is the leakage current supply capability determined by the generation source of majority carriers that is the source of the leakage current.
The third is a withstand voltage holding capability in which the voltage applied to the heterojunction diode determines the potential distribution to both semiconductor materials depending on the dielectric constant and impurity concentration of each semiconductor material. This embodiment is characterized by the second and third requirements related to each other.
第1の逆阻止能力は、本実施例の場合、炭化珪素からなるエピタキシャル領域2および第一の多結晶シリコン領域3の各々の半導体材料によってほぼ決まるため、従来構造と同等の性能を有する。
In the case of the present embodiment, the first reverse blocking capability is almost determined by the respective semiconductor materials of the
次に、第2の漏れ電流供給能力は、本実施例の場合、従来構造に比べて格段に小さくなっている。つまり、N型のエピタキシャル領域2にとって多数キャリアとなる伝導電子が第一の多結晶シリコン領域3で発生しにくいように、伝導電子の発生起源を抑える構成となっている。すなわち、第一の多結晶シリコン領域3をP型で形成し、かつ、第一の多結晶シリコン領域3の一部は空乏化しないような不純物濃度や厚みなどで構成されている。前者に関しては、第一の多結晶シリコン領域3自体が伝導電子の供給源にならないことに寄与しており、後者に関しては、第一の多結晶シリコン領域3が全域空乏化して例えば図2などに示すような表面金属電極6からの伝導電子の供給が行われないように、少なくともアノード側の伝導電子供給源と分断することに寄与している。さらに、第一の多結晶シリコン領域の空乏化せずに残っている領域の厚みが、第一の多結晶シリコン領域における電子の拡散長より大きい場合は、より一層、電子の供給源から分断できる。
Next, in the case of the present embodiment, the second leakage current supply capability is much smaller than that of the conventional structure. That is, the generation of conduction electrons is suppressed so that conduction electrons that become majority carriers in the N
さらに、第3の耐圧保持能力という観点では、バンドギャップが狭い半導体材料側(ここでは第一の多結晶シリコン領域3側)での所定の電界下で発生するキャリアを抑制する効果を有しており、例えば第一の多結晶シリコン領域3にてアバランシェ降伏が起こりにくい構造となっている。ヘテロ接合を形成するそれぞれの半導体領域に電位分配される割合は、耐圧保持能力に大きく影響し、半導体材料の誘電率や不純物濃度で概ね決まる。例えば誘電率が同等であれば、同程度の不純物濃度の場合概ね半分ずつ印加される。すなわち、バンドギャップが大きく所定の電界下で発生するキャリアが小さいエピタキシャル領域2の特性を生かすためには、少なくともカソード/アノード間に印加される電位差の半分以上をエピタキシャル領域2にて保持する必要が有り、第一の多結晶シリコン領域3の不純物濃度をエピタキシャル領域2の不純物濃度に比べて同等以上にすることで効果を得ることができる。
Furthermore, from the viewpoint of the third breakdown voltage holding capability, it has the effect of suppressing carriers generated under a predetermined electric field on the semiconductor material side (here, the first
さらに、エピタキシャル領域2の耐圧保持力をさらに生かすためには、電位分配される割合が、各材料の臨界電界強度の比率以上にエピタキシャル領域2に電位が分配されることでさらに効果を得ることができる。
このことから、本実施例においては、例えばエピタキシャル領域2の不純物濃度が1016cm−3、厚みが10μmとしているのに対して、第一の多結晶シリコン領域3の不純物濃度が1018cm−3、厚みが0.5μmとしている。このとき、本実施例においてカソード/アノード間に1000Vの電圧を印加した場合を数値計算すると、第一の多結晶シリコン領域3に拡がる電位差は高々10V以下となり、電界の広がりも0.2μm程度となる。つまり、990Vはエピタキシャル領域2にて電圧を保持していることになる。ここでは、第一の多結晶シリコン領域3の不純物濃度が1018cm−3の場合を一例として示しているが、第一の多結晶シリコン領域3の不純物濃度が高いほど、上記本実施の形態における3つの要件とも、より高い遮断性を実現する方向に作用するため、遮断性を向上するには、第一の多結晶シリコン領域3の不純物濃度は高いほうが良い。
Furthermore, in order to further utilize the withstand voltage holding force of the
Therefore, in this embodiment, an impurity concentration of 10 16 cm -3 in the
上記のように、ショットキー接合ダイオードのごとく耐圧保持をエピタキシャル領域2にて行い、かつ、第一の多結晶シリコン領域3側における伝導電子の発生を抑えることで漏れ電流特性を劇的に改善している。そのため、本実施例を数値計算した結果をみてみると、図7に示したように、逆方向特性がPN接合のように、所定の電界下で発生するキャリアによって漏れ電流が決まるような波形が得られている。このことから、本実施例においては、常温での漏れ電流を抑えることができるため、より高い温度での動作も可能となる。
As described above, withstand voltage is maintained in the
以上、説明したように、本実施例においては、エピタキシャル領域2がN型の場合には、第一の多結晶シリコン領域3をP型に限定し、かつ、一部が空乏化しない構成とすることで漏れ電流を低減している。また、漏れ電流の発生する割合が小さいエピタキシャル領域2の特性を最低限生かすために、第一の多結晶シリコン領域3の不純物濃度をエピタキシャル領域2の不純物濃度と同等以上とし、さらに、エピタキシャル領域2の耐圧保持力をさらに生かすためには、エピタキシャル領域2と第一の多結晶シリコン領域3の臨界電界強度の比率以上にエピタキシャル領域2に電位が分配される構成としている。また、第一の多結晶シリコン領域の空乏化せずに残っている領域の厚みが、第一の多結晶シリコン領域における電子の拡散長より大きくなるようにしている。
As described above, in this embodiment, when the
このように構成することで、ヘテロ接合ダイオードのアノード/カソード間に逆バイアスを印加した場合に、第一の多結晶シリコン領域3からの電子の供給が劇的に減り、少なくとも逆方向漏れ電流特性がPN接合のごとく、所定電界により発生するキャリアが主因の漏れ電流特性が得られる構成となるため、漏れ電流が大きく減少する。
With this configuration, when a reverse bias is applied between the anode / cathode of the heterojunction diode, the supply of electrons from the first
つまり、本実施の形態は外見的な順方向特性はショットキーダイオードと同等でありながら、逆方向特性はPN接合と同様の漏れ電流メカニズムもつため、ショットキーダイオードに比べて漏れ電流が小さいという特徴を有する。 That is, this embodiment has the characteristic that the forward characteristic is the same as that of the Schottky diode, but the reverse characteristic has the same leakage current mechanism as that of the PN junction, and therefore the leakage current is smaller than that of the Schottky diode. Have
なお、図1および図2においては、多結晶シリコン層101が第一の多結晶シリコン領域3単一の導電型および不純物濃度にて説明してきたが、例えば図8や図3のように多結晶シリコン領域3とは導電型もしくは不純物濃度が異なる第二の多結晶シリコン領域7を有していても良い。つまり、第一の多結晶シリコン領域3と第二の多結晶シリコン領域7とで多結晶シリコン層101を構成している場合である。上記第二の多結晶シリコン領域7はP型もしくはN型のどちらでもあって良いし、不純物濃度も第一の多結晶シリコン領域3よりも大きくても小さくても良い。いずれにしても、ヘテロ接合ダイオードの構成の中に、少なくとも一部でも本実施例で説明した構成が含まれていれば、効果をもたらすことが可能である。
In FIGS. 1 and 2, the
なお、図3は、図2の構成において、第一の多結晶シリコン領域3の一部を第二の多結晶シリコン領域7にした構造であるが、図1の構成において、図3のように第一の多結晶シリコン領域3の一部を第二の多結晶シリコン領域7にした構造も勿論可能である。
また、図8に示すように、第一の多結晶シリコン領域3と表面金属電極6との間に第二の多結晶シリコン領域7を設けた構造のように、積層する形状で導電型および不純物濃度が異なっていても良い。また、図8とは逆に、第一の多結晶シリコン領域3を表面金属電極6とで挟みこむように、第二の多結晶シリコン領域7を第一の多結晶シリコン領域3の下に形成していても良い。上記第二の多結晶シリコン領域7はP型もしくはN型のどちらでもあって良いし、不純物濃度も第一の多結晶シリコン領域3よりも大きくても小さくても良い。いずれにしても、本発明で発見した動作特性を発揮する構成が含まれていれば、同様の効果をもたらすことが可能である。
3 shows a structure in which a part of the first
Further, as shown in FIG. 8, the conductive type and impurity are formed in a stacked shape as in the structure in which the second
(実施例2)
図4は本発明による半導体装置の実施例2の断面図であり、実施例1の図2に対応した図である。本実施例においては、図2と同様の動作をする部分の説明は省略し、異なる特徴ついて詳しく説明する。
図4では図2で示したヘテロ接合ダイオードのヘテロ接合界面の一部に、ゲート絶縁膜9を介してゲート電極8を形成し、所謂トランジスタを構成している。図4に示すように、本実施例においてはエピタキシャル領域2に溝を形成した構成としているが、溝を形成しないいわゆるプレーナ型の構成でもかまわない。
(Example 2)
4 is a cross-sectional view of a semiconductor device according to a second embodiment of the present invention, corresponding to FIG. 2 of the first embodiment. In the present embodiment, the description of the same operation as in FIG. 2 is omitted, and different features will be described in detail.
In FIG. 4, a
次に動作を説明する。本実施例においては、例えば表面電極6を接地し、裏面金属電極4に正電位を印加して使用する。
まず、ゲート電極8を例えば接地電位もしくは負電位とした場合は、遮断状態を保持する。すなわち、第一の多結晶シリコン領域3とエピタキシャル領域2とのヘテロ接合界面には、それぞれ伝導電子に対するエネルギー障壁が形成されているためである。このとき、本実施例においては、実施例1で説明したように、漏れ電流特性が所定の電界下で発生するキャリアが主因となる程小さくなるように構成をしているため、より高い遮断性を保持できると共に、漏れ電流の温度特性が非常に小さいという効果を有している。
Next, the operation will be described. In this embodiment, for example, the
First, when the
次に、遮断状態から導通状態へと転じるべくゲート電極8に正電位を印加した場合は、ゲート絶縁膜9を介して第一の多結晶シリコン領域3とエピタキシャル領域2が接するヘテロ接合界面までゲート電界が及ぶため、ゲート電極8近傍の第一の多結晶シリコン領域3およびエピタキシャル領域2には伝導電子の反転層が形成される。すなわち、ゲート電極8近傍の第一の多結晶シリコン領域3とエピタキシャル領域2との接合界面における第一の多結晶シリコン領域3側のポテンシャルが押し下げられ、かつ、エピタキシャル領域2側のエネルギー障壁が急峻になることからエネルギー障壁中を伝導電子が導通することが可能となる。
Next, when a positive potential is applied to the
図4においては、一例として表面金属電極6とエピタキシャル領域2とを第一の多結晶シリコン領域3を介して、ゲート電極8(絶縁膜9を介して)でつなぐ構造を示しているが、図5に示すように、表面金属電極6と第一の多結晶シリコン領域3との間に、第二の多結晶シリコン領域7を介していても良い。つまり第一の多結晶シリコン領域3と第二の多結晶シリコン領域7とで多結晶シリコン層101を構成している場合である。上記の第二の多結晶シリコン領域7の導電型および不純物濃度はいずれでも良いが、例えばN型の高不純物濃度とすれば、伝導電子の供給が行いやすい。
FIG. 4 shows a structure in which the
また、図6に示すように、ゲート電極8にゲート絶縁膜9を介して接する多結晶シリコン領域を第三の多結晶シリコン領域10で形成してもよい。この場合には第一の多結晶シリコン領域3と第二の多結晶シリコン領域7と第三の多結晶シリコン領域10とで多結晶シリコン層101を構成している。上記の第三の多結晶シリコン領域10の導電型および不純物濃度はいずれでも良いが、例えばP型で第一の多結晶シリコン領域よりも低不純物濃度で形成すれば、電流が導通するチャネル部がより反転しやすくなり、さらに駆動力が向上する。
Further, as shown in FIG. 6, a polycrystalline silicon region that is in contact with the
次に導通状態から遮断状態に移行すべく、再びゲート電極8を接地電位にすると、第一の多結晶シリコン領域3およびエピタキシャル領域2のヘテロ接合界面に形成されていた伝導電子の反転状態が解除され、エネルギー障壁中のトンネリングが止まる。そして、第一の多結晶シリコン領域3からエピタキシャル領域2への伝導電子の流れが止まり、さらにエピタキシャル領域2中にあった伝導電子は炭化珪素基板1に流れ枯渇すると、エピタキシャル領域2側にはヘテロ接合部から空乏層が広がり遮断状態となる。
Next, when the
また、本実施例においては、従来構造と同様に、例えば表面金属電極6を接地し、裏面金属電極4に負電位が印加された逆方向導通(還流動作)も可能である。
例えば表面金属電極6およびゲート電極8を接地電位とし、裏面金属電極4に所定の正電位が印加されると、伝導電子に対するエネルギー障壁は消滅し、エピタキシャル領域2側から第一の多結晶シリコン領域3側に伝導電子が流れ、逆導通状態となる。このとき、正孔の注入はなく伝導電子のみで導通するため、逆導通状態から遮断状態に移行する際の逆回復電流による損失も小さい。
なお、上述したゲート電極8を接地にせずに制御電極として使用する場合も可能である。
Further, in this embodiment, as in the conventional structure, for example, reverse conduction (reflux operation) in which the front
For example, when the front
It is also possible to use the
このように、本実施例においては一例としてヘテロ接合部をゲート駆動するスイッチ素子(トランジスタ)の一部に実施例1で説明した漏れ電流低減機構を使用した場合を説明してきたが、図9または図10のようなスイッチ素子の一部に内蔵された還流ダイオードとして使用しても良い。
図9は炭化珪素からなるMOSFETにヘテロダイオードが内蔵された構成をしており、第一導電型の炭化珪素基板11およびエピタキシャル領域12からなる半導体基体に、第二導電型のベース領域13と第一導電型のソース領域14が形成されており、エピタキシャル領域12とベース領域13とソース領域14の上面に接するようにゲート絶縁膜15を介してゲート電極16が形成されている。また、ベース領域13とソース領域14はソース電極17に接続されており、炭化珪素基板11はドレイン電極18に接続されている。さらに、エピタキシャル領域12とはバンドギャップが異なり、例えば多結晶シリコンからなる第一の多結晶シリコン領域19がエピタキシャル領域12とヘテロ接合を形成するように配置されている。この第一の多結晶シリコン領域19はソース電極17に接続されている。このように、MOSFETの内蔵還流ダイオードとして用いられた場合においても、前述の通り、遮断状態におけるヘテロ接合部での漏れ電流を大幅に低減することができるため、遮断性が高く、高温動作に強い半導体装置を提供することができる。
As described above, in the present embodiment, as an example, the case where the leakage current reducing mechanism described in the first embodiment is used for a part of the switch element (transistor) that drives the heterojunction is described. You may use as a free-wheeling diode incorporated in a part of switch elements like FIG.
FIG. 9 shows a structure in which a hetero diode is built in a MOSFET made of silicon carbide, and a second conductive
図10においても同様であり、炭化珪素からなるJFET(ソース領域24と第一の多結晶シリコン領域29は奥行き方向に交互に形成されている)にヘテロダイオードが内蔵された構成で還流ダイオードとして用いられた場合、遮断状態におけるヘテロ接合部での漏れ電流を大幅に低減することができるため、遮断性が高く、高温動作に強い半導体装置を提供することができる。なお、図10において、21は炭化珪素基板、22はエピタキシャル領域、23はベース領域、24はソース領域、25は絶縁膜、26はゲート電極、27はソース電極、28はドレイン電極、29は第一の多結晶シリコン領域である。
以上のように、いずれにしても、トランジスタを構成する各部において、少なくとも一部でも本実施例で説明した第一の多結晶シリコン領域が含まれていれば、漏れ電流低減の効果をもたらすことが可能である。
The same applies to FIG. 10, which is used as a free-wheeling diode in a configuration in which a heterodiode is incorporated in a JFET made of silicon carbide (the
As described above, in any case, if at least a part of the respective parts constituting the transistor includes the first polycrystalline silicon region described in this embodiment, the effect of reducing the leakage current can be brought about. Is possible.
以上、実施例1および実施例2においては、炭化珪素を基板材料とした半導体装置を一例として説明したが、基板材料はシリコン、シリコンゲルマン、窒化ガリウム、ダイヤモンドなどその他の半導体材料でもかまわない。
また、全ての実施例において、炭化珪素のポリタイプとして4Hタイプを用いて説明したが、6H、3C等その他のポリタイプでも構わない。
In the first and second embodiments, the semiconductor device using silicon carbide as the substrate material has been described as an example. However, the substrate material may be other semiconductor materials such as silicon, silicon germane, gallium nitride, and diamond.
In all the examples, the 4H type was used as the polytype of silicon carbide, but other polytypes such as 6H and 3C may be used.
また、全ての実施例において、裏面金属電極4と表面金属電極6とをエピタキシャル領域2を挟んで対向するように配置し、両者間の電流を縦方向に流す所謂縦型構造で説明してきたが、例えば裏面金属電極4と表面金属電極6とを同一主面上に配置し、両者間の電流を横方向に流す所謂横型構造であってもかまわない。
In all the embodiments, the
また、第一の多結晶シリコン領域3、第二の多結晶シリコン領域7、第三の多結晶シリコン領域10に用いる材料として多結晶シリコンを用いた例で説明したが、炭化珪素とヘテロ接合を形成する半導体材料であれば各々別々の材料でも、どの材料でもかまわない。例えば単結晶シリコンやアモルファスシリコンなど他のシリコン材料でもかまわないし、ゲルマニウムやシリコンゲルマンなどの他の半導体材料でもよい。つまり、半導体材料が異なると、順方向動作時の内蔵電位と逆方向動作時の漏れ電流の大きさがそれぞれ異なって得られるが、いずれにしてもショットキー接合ダイオードとは異なる逆方向特性が得られるようなヘテロ接合が形成さえできれば、同様の効果が得られる。このように一般的な半導体材料で容易に実現することができるとともに、一般的な製造工程で作製することができる。
Moreover, although the example using a polycrystalline silicon as a material used for the 1st polycrystalline silicon area |
また、一例として、エピタキシャル領域2としてN型の炭化珪素を、第一の多結晶シリコン領域3としてP型の多結晶シリコンを用いて説明しているが、P型の炭化珪素とN型の多結晶シリコンの組み合わせでもよい。
In addition, as an example, description has been given using N-type silicon carbide as the
また、多結晶シリコン層101の不純物濃度が炭化珪素半導体基体100の不純物濃度に比べて、少なくとも多結晶シリコン層101の臨界電界強度に対する炭化珪素半導体基体100の臨界電界強度の比率以上に高くなるように構成すれば、遮断時において、炭化珪素半導体基体100と多結晶シリコン層101間に印加されている電位差を、臨界電界の高い炭化珪素半導体基体100側でもたせることにより、より高い遮断性能を実現することができる。
さらに本発明の主旨を逸脱しない範囲での変形を含むことは言うまでもない。
Further, the impurity concentration of
Further, it goes without saying that modifications are included within the scope not departing from the gist of the present invention.
1…炭化珪素基板 2…エピタキシャル領域
3…第一の多結晶シリコン領域 4…裏面金属電極
5…電界緩和領域 6…表面金属電極
7…第二の多結晶シリコン領域 8…ゲート電極
9…ゲート絶縁膜 10…第三の多結晶シリコン領域
11…炭化珪素基板 12…エピタキシャル領域
13…ベース領域 14…ソース領域
15…ゲート絶縁膜 16…ゲート電極
17…ソース電極 18…ドレイン電極
19…第一の多結晶シリコン領域 21…炭化珪素基板
22…エピタキシャル領域 23…ベース領域
24…ソース領域 25…絶縁膜
26…ゲート電極 27…ソース電極
28…ドレイン電極 29…第一の多結晶シリコン領域
100…炭化珪素半導体基体 101…多結晶シリコン層
DESCRIPTION OF
Claims (7)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004065972A JP4211642B2 (en) | 2004-03-09 | 2004-03-09 | Semiconductor device |
US10/898,224 US7138668B2 (en) | 2003-07-30 | 2004-07-26 | Heterojunction diode with reduced leakage current |
EP04017889.9A EP1503425B1 (en) | 2003-07-30 | 2004-07-28 | Heterojunction semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004065972A JP4211642B2 (en) | 2004-03-09 | 2004-03-09 | Semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007170089A Division JP2007251213A (en) | 2007-06-28 | 2007-06-28 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005259797A JP2005259797A (en) | 2005-09-22 |
JP4211642B2 true JP4211642B2 (en) | 2009-01-21 |
Family
ID=35085263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004065972A Expired - Lifetime JP4211642B2 (en) | 2003-07-30 | 2004-03-09 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4211642B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012144271A1 (en) | 2011-04-19 | 2012-10-26 | 日産自動車株式会社 | Semiconductor device and method for producing same |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5114865B2 (en) * | 2006-04-26 | 2013-01-09 | 日産自動車株式会社 | Semiconductor device |
US8164116B2 (en) | 2005-09-12 | 2012-04-24 | Nissan Motor Co., Ltd. | Semiconductor device with hetero semiconductor region and method of manufacturing the same |
JP5211472B2 (en) * | 2006-02-09 | 2013-06-12 | 日産自動車株式会社 | Semiconductor device and manufacturing method thereof |
JP5225549B2 (en) * | 2006-03-15 | 2013-07-03 | 日本碍子株式会社 | Semiconductor element |
JP5560519B2 (en) * | 2006-04-11 | 2014-07-30 | 日産自動車株式会社 | Semiconductor device and manufacturing method thereof |
KR100765024B1 (en) | 2006-06-21 | 2007-10-09 | 닛산 지도우샤 가부시키가이샤 | Method of manufacturing semiconductor device |
JP4997913B2 (en) * | 2006-10-17 | 2012-08-15 | 日産自動車株式会社 | Semiconductor device and manufacturing method of semiconductor device |
JP5476743B2 (en) * | 2009-03-04 | 2014-04-23 | 日産自動車株式会社 | Semiconductor device |
JP6148070B2 (en) * | 2013-05-27 | 2017-06-14 | ルネサスエレクトロニクス株式会社 | Vertical channel junction SiC power FET and method of manufacturing the same |
JP6305751B2 (en) * | 2013-12-16 | 2018-04-04 | 新日本無線株式会社 | Schottky diode and manufacturing method thereof |
-
2004
- 2004-03-09 JP JP2004065972A patent/JP4211642B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012144271A1 (en) | 2011-04-19 | 2012-10-26 | 日産自動車株式会社 | Semiconductor device and method for producing same |
US9252261B2 (en) | 2011-04-19 | 2016-02-02 | Nissan Motor Co., Ltd. | Semiconductor device and manufacturing method of the same |
Also Published As
Publication number | Publication date |
---|---|
JP2005259797A (en) | 2005-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5560519B2 (en) | Semiconductor device and manufacturing method thereof | |
EP1935028B1 (en) | Semiconductor device and method of manufacturing the same | |
JP4066946B2 (en) | Semiconductor device | |
KR101668215B1 (en) | Power semiconductor rectifier with controllable on-state voltage | |
JP2005303027A (en) | Semiconductor device | |
WO2011033550A1 (en) | Semiconductor device | |
JP4039376B2 (en) | Semiconductor device | |
JP4211642B2 (en) | Semiconductor device | |
JP4742539B2 (en) | Semiconductor device | |
JP5216183B2 (en) | Semiconductor device | |
JP5621198B2 (en) | Semiconductor device | |
JP4033150B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2007214355A (en) | Semiconductor device | |
JP4736386B2 (en) | Manufacturing method of semiconductor device | |
JP5044885B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2006100365A (en) | Semiconductor device | |
JP2007251213A (en) | Semiconductor device | |
JP2006086397A (en) | Semiconductor device and its manufacturing method | |
JP5114865B2 (en) | Semiconductor device | |
JP5211479B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP5494848B2 (en) | Semiconductor device | |
JP2007288030A (en) | Semiconductor device | |
JP2012182508A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070501 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081020 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4211642 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term |