JP4210594B2 - 差動出力スイッチング増幅器においてヌルスペクトルを生成するための回路及びその方法 - Google Patents

差動出力スイッチング増幅器においてヌルスペクトルを生成するための回路及びその方法 Download PDF

Info

Publication number
JP4210594B2
JP4210594B2 JP2003525986A JP2003525986A JP4210594B2 JP 4210594 B2 JP4210594 B2 JP 4210594B2 JP 2003525986 A JP2003525986 A JP 2003525986A JP 2003525986 A JP2003525986 A JP 2003525986A JP 4210594 B2 JP4210594 B2 JP 4210594B2
Authority
JP
Japan
Prior art keywords
signal
switching
circuit
input
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003525986A
Other languages
English (en)
Other versions
JP2005509338A5 (ja
JP2005509338A (ja
Inventor
ミドヤ、パラブ
レックナー、ウィリアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2005509338A publication Critical patent/JP2005509338A/ja
Publication of JP2005509338A5 publication Critical patent/JP2005509338A5/ja
Application granted granted Critical
Publication of JP4210594B2 publication Critical patent/JP4210594B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • H03F3/2173Class D power amplifiers; Switching amplifiers of the bridge type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • H03F3/2171Class D power amplifiers; Switching amplifiers with field-effect devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/342Pulse code modulation being used in an amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/345Pulse density modulation being used in an amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/351Pulse width modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

本発明は、一般的に集積回路に関し、特に、音声信号を処理するためのスイッチング増幅器に関する。
音声スイッチング電力増幅器は、よく知られており、また、広く用いられている。このような増幅器には、パルス変調デジタル信号等、変調された音声信号が入力される。ほとんどの高効率のデジタル音声スイッチング電力増幅器は、パルス幅変調(PWM)に基づく。PWMは、デジタル音声増幅器やモータ制御装置を含む制御用途等、様々な用途に広く用いられる。これらの用途の多くは、高効率及び高精度を得るために、サンプリングしたデジタル信号をデジタルパルス幅変調信号に変換する。PWM信号は、スイッチング増幅器に供給され、スイッチング増幅器は、レベルシフト機能を実行して、デジタルPWM入力信号を、電圧レベルがかなり大きいデジタルPWM信号に変換する。高圧電源を用いて、電力増幅を実現する。
クラスADとして知られる或るクラスのスイッチング増幅器がある。クラスADは、変調形式であり、この場合、例えば、1及び−1等、2つの離散的なレベルのみを用いる。
クラスADの変調増幅器では、+電源電圧、又は−電源電圧の何れかを負荷に印加する。
スイッチング増幅器の雑音源は、増幅時の出力信号の切換え周波数に関係する。雑音成分は、スイッチング周波数及びその高調波に存在する。スイッチング周波数及びその高調波の周波数スペクトルの雑音は、通常、通過帯域外であるが、それにもかかわらず、このような雑音は、循環電流のため待機電力損失を生じ、これによって効率が低下する。これらの好ましくない周波数成分を除去するために、通常、フィルタを用いて、スイッチング又は搬送波周波数を除去する必要がある。通常のシステムの場合、スイッチング周波数を充分に抑制するには、4極L−Cフィルタが必要である。その大きさや要求される誘導素子のため、フィルタは、集積化に不向きなシステムの一部である。更に、このようなフィルタのコストは、非常に大きく、このため、通常、安価な大量用途からこのようなスイッチング増幅器は省略される。
本発明は、限定のためではなく、一例として、添付の図に例示するが、図においては、同様な参照符号は、同様な構成要素を示す。
当業者は理解されるように、図中の要素は、説明を簡単にまた簡潔にするために示しており、必ずしも縮尺通りに描いていない。例えば、図の幾つかの要素は、他の要素と比べ寸法を誇張して、本発明による実施形態の理解の一助にする場合がある。
図1は、本発明に基づくヌル(零)スペクトルを有するスイッチング増幅器10を示す
。説明のために、音声信号を用いて、一例を示す。本発明は、音声信号以外にも、ヌルスペクトルを生成することが望ましい任意のタイプの信号に適用可能であることをよく理解されたい。音声源12は、信号処理ユニット14の入力部に信号を供給する。音声源12は、音声信号の供給に用いる任意のタイプの音声源であってよい。例えば、音声源12は、コンパクトディスク(CD)プレーヤ音声源、受信無線信号、受信テレビ音声信号、インターネット音声信号、又は他の任意のタイプの音声信号であってよい。音声源12は、デジタル又はアナログのいずれでもよい。信号処理ユニット14の出力部は、P−チャネルトランジスタ16及びN−チャネルトランジスタ18の形態の第1半ブリッジスイッチ
ング増幅器に接続する。例示の形態では、P−チャネルトランジスタ16は、VDDと表記した正の電源端子に接続するソースを有する。トランジスタ16のゲートは、N−チャネルトランジスタ18のゲートと、信号処理ユニット14の出力部との両方に接続する。トランジスタ16のドレインは、N−チャネルトランジスタ18のドレインに接続する。N−チャネルトランジスタ18のソースは、接地基準端子即ち電圧基準端子に接続する。トランジスタ16及び18のドレインは、インダクタンス20の第1端子に接続する。インダクタンス20の第2端子は、スピーカ22の第1端子と、コンデンサ24の第1電極とに接続する。スピーカ22の第2端子は、コンデンサ24の第2電極に接続する。また、信号処理ユニット14の出力部は、反転遅延ユニット26の入力部に接続する。反転遅延ユニット26の出力部は、P−チャネルトランジスタ28及びN−チャネルトランジスタ30によって形成された第2半ブリッジスイッチング増幅器に接続する。反転遅延ユニット26の出力部は、トランジスタ28及び30の各ゲートに接続する。トランジスタ28は、VDDと表記した電源端子に接続するソース電極を有する。トランジスタ28のドレインは、トランジスタ30のドレインと、インダクタンス32の第1端子とに接続する。トランジスタ30のソースは、接地基準端子即ち電圧基準端子に接続する。インダクタンス32の第2端子は、スピーカ22の第2端子と、コンデンサ24の第2電極とに接続する。スイッチング増幅器10の様々な要素は、設計の選択に依存して、単一の集積回路に組み込み得ることを理解されたい。例えば、トランジスタ16、18、28及び30が形成する全ブリッジ増幅器は、特定用途の所要駆動電力に依存して、信号処理ユニット14と反転遅延26とを有する集積回路上に組み込み得る。非常に大きいワット数の出力の場合、トランジスタ16、18、28及び30は、大出力電力を供給し得る個別の電力ユニットとして実装することが望ましいことがある。トランジスタ16、18、28及び30が形成する全ブリッジ増幅器は、例示した装置以外の他の回路や他の回路技術によって実現し得ることをよく理解されたい。選択した全ブリッジ増幅器のタイプは、用いる電圧範囲及び製品用途のタイプに依存する。
動作中、音声源12は、信号処理ユニット14に音声信号を供給する。信号処理ユニット14については、図8を参照して詳述する。音声源12が供給する音声信号は、パルス密度変調(PDM)、パルス幅変調(PWM)、又はパルス符号変調(PCM)等、任意の変調技術に基づく変調形態である。変調のタイプは、信号タイプとも呼ぶ。信号処理ユニット14は、音声信号を受け取り、変調変換を行ない、音声信号をデジタルパルス幅変調信号に変換する機能を果たす。音声信号がPWM信号として信号処理ユニット14に供給される場合、変調変換技術は不要である。更に、信号処理ユニット14は、図8を参照して後述するように、音声信号のサンプリングレートを修正してフィルタ処理を行ない得る。入力サンプリングレートは、通常小さいため、信号をアップサンプリングして、所望のサンプリング周波数に上げる。高入力サンプリングレートの用途では、信号をダウンサンプリングして、所望のサンプリング周波数に下げる。所望のサンプリング周波数は、通常、両側PWMに必要なスイッチング周波数の2倍である。両側PWMは、変調対象のPWM信号の立ち上がり及び立ち下がり端の両方によって特徴付けられる。所望のサンプリング周波数は、通常、片側PWMのスイッチング周波数に等しい。
信号処理ユニット14は、対応する周期時間Tsを有する所定のクロックレートで単一PWM信号を供給するが、この単一PWM信号は、スイッチング信号として機能する。PWMスイッチング信号は、トランジスタ16及び18が形成する半ブリッジに直接接続する。従って、第1スイッチング信号は、トランジスタ16及び18のゲート電極が形成する第1入力部に接続する。この結果、論理1又は論理0の値のいずれかが、インダクタン
ス20に接続する。信号内容は、VDD又は接地の値のいずれかがインダクタンス20に結合する時間の長さの関数である。同時に、トランジスタ28及び30が形成する半ブリッジは、第2スイッチング信号を受信するが、この信号は、信号処理ユニット14が供給する第1スイッチング信号(PWM出力信号)を遅延・反転した信号である。反転遅延ユ
ニット26は、第2スイッチング信号を生成するが、この信号は、反転され、また、第1スイッチング信号と比べて、或る遅延量だけ遅延されている。第2スイッチング信号は、トランジスタ28及び30のゲート電極が形成する第2入力部に接続する。1つの形態では、遅延量は、少なくともスイッチング周波数のおよそ4分の1周期である。他の形態では、遅延量は、周期時間のほぼ半分の倍数である。従って、第2スイッチング信号の各パルスは、第1スイッチング信号の対応するパルスと同じパルス幅を有する。このブリッジの他方の半分は、このブリッジの一方の半分におけるPWM信号を遅延・反転した信号を用いるため、信号処理ユニット14は、このブリッジの他方の半分に対しては、更に演算を必要としない。通常、全ブリッジ用途の場合、このような演算には、2個のスイッチング信号に対するアップサンプリング及びPWMデューティ比への変換が含まれる。演算コストは、スイッチング増幅器システムのコストの重要な部分であるため、このような演算を無くすと、安価で大量の音声製品に対して、この解決策が利用可能になる。
他の形態では、第2スイッチング信号は、スイッチング周波数の奇数個の半周期によって遅延される。本明細書に用いる用語“スイッチング周波数”は、“搬送波周波数”又は“搬送波”と同じであることを理解されたい。2つのデジタルPWM信号は、トランジスタ16、18、28及び30が形成する全ブリッジ電力段に入力される。全ブリッジ電力段は、PWM信号を増幅する。PWM電力信号は、インダクタ20及び32並びにコンデンサ24が形成する低域通過フィルタに入力される。低域通過フィルタは、従来の受動LC回路網である。奇数個の半周期による遅延によって、搬送波及びその奇数高調波は、同じ信号が全ブリッジ出力部の両側に存在するため、ほぼ抑制される。これら2個の同じ信号が全ブリッジ動作によって減算されると、搬送波及び奇数高調波が、相殺される。低域通過フィルタの出力は、スピーカ22である負荷を駆動する。
図2は、全ブリッジスイッチング増幅器の出力部におけるPWM信号の周波数スペクトルを示すグラフである。大量のスイッチング雑音が、搬送波即ちスイッチング周波数f及び全ての整数高調波に存在することに留意されたい。通過帯域内の雑音は、雑音整形によって最小限に抑えられている。スイッチング周波数及びその高調波は、通過帯域内には無く、従って、スピーカ内では聞こえないが、電力損失を招いたり、音声システム内の他の回路(図示せず)と干渉したりする場合がある。電力損失は、通常、システムにとって好ましくない過剰な熱となって顕在化する。用語“通過帯域”を用いるが、本発明の用途には、用語“基底帯域”の方が適切な用途もある。
図3は、搬送波抑圧がある場合と、無い場合におけるスイッチング増幅器の波形振幅を示すグラフである。搬送波抑圧がない場合、ブリッジの左半分及び右半分上のPWM信号は、大きさが等しく、符号が反対である。結果的に生じる全ブリッジの差分信号は、大きさが、全ブリッジの片側での信号のほぼ2倍である。搬送波抑圧がある場合、ブリッジの左半分及び右半分上のPWM信号もまた、大きさが等しく、符号が反対である。しかしながら、ブリッジの右側は、奇数個の半周期だけ、左側から遅延されている。結果的に生じる全ブリッジ出力信号は、搬送波周波数を有さない。Nが奇数の整数である場合、N半周期の遅延によって、搬送波周波数をNで分周した周波数、及びその全ての奇数高調波にヌルが生成される。
図4は、抑圧された搬送波の周波数スペクトルを示し、この場合、反転遅延ユニット26で半周期遅延を用いる。この結果、スイッチング周波数の1周期の逆数であるスイッチング周波数fにヌルスペクトルが存在する。更に、第1ヌルの全奇数高調波にヌルが存在する。
図5は、抑圧された搬送波の周波数スペクトルを示し、この場合、反転遅延ユニット26で3半周期遅延を用いる。この結果、スイッチング周波数の3周期逆数である第3のス
イッチング周波数f/3にヌルスペクトルが存在する。更に、第1ヌルの全ての奇数高調波(3f/3、5f/3、7f/3、9f/3等)にヌルが存在する。
本発明は、他のスイッチング変調技術に同様に適用可能であることをよく理解されたい。例えば、図6は、パルス密度変調(PDM)信号の周波数スペクトルを示す。通過帯域内の雑音は小さく、通過帯域を超える全周波数に量子化雑音が存在することに留意されたい。
図7は、ヌルスペクトルが生成されたPDM信号の周波数スペクトルを示す。図7では、周波数fnullを有するものとして、周波数ヌル示す。周波数fnullは、反転遅延ユニット26において、遅延を変更することによって調整し得ることに留意されたい。従って、本明細書中で教示したヌルスペクトル法は、ほとんどのスイッチング変調技術に適用可能であることをよく理解されたい。
図8は、図1の信号処理ユニット14のブロック図を示す。音声信号を再び用いるが、これは、単に一例としてであって、限定するものではない。音声信号は、入力信号として供給され、また、サンプリングレート変換器50の入力部に接続される。サンプリングレート変換器50の出力部は、補償フィルタ52の入力部に接続する。補償フィルタ52の出力部は、変調変換ユニット54の入力部に接続する。変調変換ユニット54の出力部は、トランジスタ16及び18のゲート並びに反転遅延ユニット26の入力部に接続するスイッチング信号を供給する。
動作中、サンプリングレート変換器50は、音声信号のサンプリング周波数を修正する機能を果たす。例えば、音声信号がCDプレーヤから受信される場合、音声信号は、毎秒44.1Kサンプルから毎秒705.6Kサンプルまでアップサンプリングし得る。補償フィルタ52を用いて、ヌルスペクトルの挿入によって生成した信号ドループの通過帯域における周波数応答を補償する。本明細書中で教示した方法の遅延及び反転は、DCで歪みがないが、通過帯域内の高い音声周波数では、小さな振幅ドループがある。DVDオーディオを含む高級な音声システムの場合、このドループを許容できない場合がある。従って、補償フィルタ52を用いて、その後生成される通過帯域内のドループを補正する。1つの形態では、補償フィルタ52は、有限インパルス応答フィルタ(FIR)である。
以上、差動出力スイッチング増幅器において、ヌルスペクトル周波数を生成するための回路及びその方法を提供したことを理解されたと考える。単一変調信号を処理して、反転及び奇数半周期遅延を介して、2個の信号を形成することによって、通過帯域周波数又は基底周波数外のヌルの奇数スイッチング高調波を実現し得る。この結果、所要のフィルタ処理が減少し、従って、システムのコストが下がる。反転・遅延ユニットを加えるという追加をしても、システム用の全回路の観点からは、無視でき、また複雑な回路を伴わない。また2個のスイッチング信号を互いに遅延すると、ある程度、例えば1から2dBだけ、バンド内信号対雑音比(SNR)が改善され、バンド外雑音は、更に、例えば10dBまで、低減されることを留意されたい。
本発明を組み込む装置は、ほとんど、当業者には公知の電子部品及び回路で構成されるため、本発明の基本概念を理解し解釈するために、また、本発明の教示内容が不明瞭になったり教示内容から逸脱したりしないように、回路の詳細については、上述したように、必要と考えられる範囲を超える説明は行なわない。
前述の明細書では、本発明について、具体的な実施形態を参照して説明してきた。しかしながら、前述の請求項において述べた本発明の範囲から逸脱することなく、様々な修正や変更を成し得ることを当業者は理解されるであろう。例えば、反転遅延回路を、クロッ
ク制御レジスタ、1つ又は複数のインバータ段、又はバッファ段等の任意のタイプの遅延回路もしくは他の回路によって実現して、奇数個の半周期による反転・遅延機能を実現し得る。また、反転遅延機能は、ソフトウェアで制御したり、ユーザプログラミング可能にしたりして、様々なプロダクト用途に柔軟に対応してもよい。トランジスタ16、18、28及び30の形態で実装するスイッチング増幅器回路は、差動スイッチング機能を実行する他の様々な回路形態によって実現し得る。従って、本明細書及び図は、限定的な意味よりむしろ説明的であると見なすべきであるため、全てのこのような修正は、本発明の範囲に含まれるものとする。
恩恵、他の利点及び問題の解決策について、具体的な実施形態で上述した。しかしながら、恩恵、利点、問題の解決策、及び何らかの恩恵、利点、又は解決策を生じ得る又はより明白にし得るあらゆる要素を、全ての請求項における重要な、必要な、又は本質的な特徴又は要素として解釈してはならない。本発明書に用いた用語“含む”、“含んでいる”、又はそのあらゆる他の変形語も、非排他的な包含を網羅するものとし、従って、一覧の要素を含むプロセス、方法、項目、又は装置は、これらの要素だけを含むのではなく、特に一覧してない他の要素や、このようなプロセス、方法、項目又は装置に固有な他の要素も含み得る。
本発明に基づくスイッチング増幅器を示すブロック図。 スイッチング増幅器の出力信号の周波数スペクトルを示すグラフ。 搬送波抑圧がある場合と、無い場合におけるスイッチング増幅器の差動出力の左、右、及び全ブリッジ信号に関係する波形を示す図。 1半周期遅延を用いる図1に示すスイッチング増幅器の出力信号の周波数スペクトルを示すグラフ。 3半周期遅延を用いる図1に示すスイッチング増幅器の出力信号の周波数スペクトルを示すグラフ。 搬送波抑圧が無い場合のスイッチング増幅器処理パルス密度変調信号の周波数スペクトルを示すグラフ。 搬送波抑圧がある場合のスイッチング増幅器処理パルス密度変調信号の周波数スペクトルを示すグラフ。 図1の信号処理装置を示すブロック図。

Claims (4)

  1. 差動出力スイッチング増幅器において少なくとも1つのヌルスペクトルを生成するための回路であって、
    入力信号を受信する入力部と、
    前記入力部に接続して、前記入力信号から第1スイッチング信号を生成するための変調変換回路であって、前記第1スイッチング信号は、所定のスイッチング周波数を有する前記変調変換回路と、
    前記変調変換回路に接続して、前記第1スイッチング信号から第2スイッチング信号を生成するための反転遅延回路であって、前記第2スイッチング信号は、反転され、また前記第1スイッチング信号と比べて、スイッチング周波数の半周期の奇数倍だけ遅延され、前記遅延によって前記少なくとも1つのヌルスペクトルを生成させる、前記反転遅延回路と、
    が含まれる回路。
  2. 請求項1に記載の回路であって、更に、
    前記第1スイッチング信号を前記差動出力スイッチング増幅器の第1入力部に供給するための第1出力部と、
    前記第2スイッチング信号を前記差動出力スイッチング増幅器の第2入力部に供給するための第2出力部と、
    が含まれる回路。
  3. 請求項1に記載の回路であって、更に、
    前記入力信号を受信し、フィルタ処理するために接続され、また、前記フィルタ処理された入力信号を前記変調変換回路に供給するために接続された補償フィルタ回路が含まれ、
    前記第1スイッチング信号は、前記フィルタ処理された入力信号から生成される、回路。
  4. 差動出力スイッチング増幅器において少なくとも1つのヌルスペクトルを生成するための方法であって、
    入力信号を受信する段階と、
    前記差動出力スイッチング増幅器の第1入力部に対する第1スイッチング信号を前記入力信号から生成する段階であって、前記第1スイッチング信号は、所定のスイッチング周波数を有する前記段階と、
    前記差動出力スイッチング増幅器の第2入力部に対する第2スイッチング信号を前記第1スイッチング信号から生成する段階であって、前記第2スイッチング信号は、反転され、また、前記第1スイッチング信号と比べて、スイッチング周波数の半周期の奇数倍だけ遅延され、前記遅延によって、前記少なくとも1つのヌルスペクトルを生成させる、前記段階と、
    が含まれる方法。
JP2003525986A 2001-08-30 2002-08-13 差動出力スイッチング増幅器においてヌルスペクトルを生成するための回路及びその方法 Expired - Fee Related JP4210594B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/943,177 US6605991B2 (en) 2001-08-30 2001-08-30 Circuitry for creating a spectral null in a differential output switching amplifier and method therefor
PCT/US2002/025905 WO2003021770A1 (en) 2001-08-30 2002-08-13 Circuitry for creating a spectral null in a differential output switching amplifier and method therefor

Publications (3)

Publication Number Publication Date
JP2005509338A JP2005509338A (ja) 2005-04-07
JP2005509338A5 JP2005509338A5 (ja) 2005-12-22
JP4210594B2 true JP4210594B2 (ja) 2009-01-21

Family

ID=25479210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003525986A Expired - Fee Related JP4210594B2 (ja) 2001-08-30 2002-08-13 差動出力スイッチング増幅器においてヌルスペクトルを生成するための回路及びその方法

Country Status (6)

Country Link
US (1) US6605991B2 (ja)
EP (1) EP1423912A1 (ja)
JP (1) JP4210594B2 (ja)
KR (1) KR100939447B1 (ja)
TW (1) TWI240484B (ja)
WO (1) WO2003021770A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI326967B (en) * 2002-03-11 2010-07-01 California Inst Of Techn Differential amplifier
EP1361656B1 (en) * 2002-05-10 2008-02-13 Texas Instruments Incorporated Method and device to prevent power-on audio output noise in a wireless telephone handset
DE60203483T2 (de) * 2002-06-14 2006-03-23 Nokia Corp. Elektronische Schaltung für geschalteten Leistungsverstärker und Verfahren zum Schalten der Ausgangsstufe eines geschalteten Verstärkers
DE60304213T2 (de) * 2002-08-14 2007-03-29 Dspfactory S.A. Klasse-d verstärker
JP4136580B2 (ja) * 2002-10-02 2008-08-20 アルプス電気株式会社 送信器用増幅回路
US7729790B1 (en) * 2003-03-21 2010-06-01 D2Audio Corporation Phase alignment of audio output data in a multi-channel configuration
US7929718B1 (en) 2003-05-12 2011-04-19 D2Audio Corporation Systems and methods for switching and mixing signals in a multi-channel amplifier
US6922100B2 (en) 2003-07-29 2005-07-26 Freescale Semiconductor, Inc. Method and apparatus for switching amplification having variable sample point and variable order correction
US7515072B2 (en) 2003-09-25 2009-04-07 International Rectifier Corporation Method and apparatus for converting PCM to PWM
US7308027B1 (en) * 2004-04-21 2007-12-11 Cirrus Logic, Inc. Circuits and methods for reducing distortion and noise in pulse width modulation systems utilizing full-bridge drivers
US7130346B2 (en) * 2004-05-14 2006-10-31 Freescale Semiconductor, Inc. Method and apparatus having a digital PWM signal generator with integral noise shaping
US7161423B2 (en) * 2004-06-30 2007-01-09 Silicon Laboratories Inc. Parallel power amplifier and associated methods
JP4622423B2 (ja) * 2004-09-29 2011-02-02 日本テキサス・インスツルメンツ株式会社 パルス幅変調信号発生回路
GB2449591B (en) * 2005-01-17 2009-03-18 Wolfson Microelectronics Plc Pulse width modulator quantisation circuit
DE102005006858A1 (de) * 2005-02-15 2006-09-07 Siemens Audiologische Technik Gmbh Hörhilfegerät mit einem Ausgangsverstärker, der einen Sigma-Delta-Modulator umfasst
US7403066B2 (en) 2005-11-10 2008-07-22 Motorola, Inc. Method and system for creating a spectral null in a switching amplifier
JP4587222B2 (ja) * 2005-11-29 2010-11-24 ローム株式会社 D級アンプ及びこれを備えた音響機器
JP5096710B2 (ja) * 2006-08-29 2012-12-12 パナソニック株式会社 デジタルアンプ装置
DE102007018121B4 (de) * 2007-04-16 2012-12-06 Siemens Medical Instruments Pte. Ltd. Hörvorrichtung mit störarmer Höreransteuerung und entsprechendes Verfahren sowie Hörsystem
US8520881B2 (en) * 2007-04-16 2013-08-27 Siemens Medical Instruments Pte. Ltd. Hearing apparatus with low-interference receiver control and corresponding method
JP4905234B2 (ja) * 2007-04-17 2012-03-28 ヤマハ株式会社 D級アンプ
KR101169912B1 (ko) 2011-03-15 2012-08-06 주식회사 동부하이텍 대칭 신호 출력 장치 및 증폭기 회로 장치
US8310305B1 (en) * 2011-04-14 2012-11-13 Rockwell Collins, Inc. Tapered-impedance distributed switching power amplifiers
EP2573938A1 (en) * 2011-09-22 2013-03-27 Alcatel Lucent A method for signal amplification based on pulse width modulation
CN102684701B (zh) * 2012-04-27 2014-07-09 苏州上声电子有限公司 基于编码转换的数字扬声器驱动方法和装置
JP6249204B2 (ja) * 2013-04-22 2017-12-20 国立大学法人 名古屋工業大学 パルス幅変調信号生成器およびフルデジタルアンプおよびデジタル−アナログ変換器
US8988049B2 (en) 2013-06-19 2015-03-24 Futurewei Technologies, Inc. Multiple switch power stage control tracking PCM signal input
US9014300B2 (en) 2013-09-12 2015-04-21 Qualcomm Incorporated Switched-mode high-linearity transmitter using pulse width modulation

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4164714A (en) 1977-09-26 1979-08-14 Harris Corporation Polyphase PDM amplifier
US4272713A (en) * 1979-10-30 1981-06-09 Pritchard Eric K Switching transconductance amplifier for inductive loads
JPH02177605A (ja) 1988-12-28 1990-07-10 Pioneer Electron Corp パルス幅変調増幅回路
US5077539A (en) 1990-12-26 1991-12-31 Apogee Technology, Inc. Switching amplifier
KR960002004B1 (ko) * 1991-02-19 1996-02-09 가부시키가이샤 도시바 기록검증 제어회로를 갖춘 전기적으로 소거 및 프로그램가능한 독출전용 기억장치
US5398003A (en) 1994-03-30 1995-03-14 Apple Computer, Inc. Pulse width modulation speaker amplifier
US5617058A (en) * 1995-11-13 1997-04-01 Apogee Technology, Inc. Digital signal processing for linearization of small input signals to a tri-state power switch
US5818260A (en) * 1996-04-24 1998-10-06 National Semiconductor Corporation Transmission line driver having controllable rise and fall times with variable output low and minimal on/off delay
US5973368A (en) * 1996-06-05 1999-10-26 Pearce; Lawrence G. Monolithic class D amplifier
JP3878320B2 (ja) * 1998-03-25 2007-02-07 株式会社ルネサステクノロジ 出力回路、パルス幅変調回路および半導体集積回路
US6111431A (en) * 1998-05-14 2000-08-29 National Semiconductor Corporation LVDS driver for backplane applications
JP2000031810A (ja) * 1998-07-10 2000-01-28 Fujitsu Ltd ドライバ回路
ATE328390T1 (de) 1998-07-24 2006-06-15 Texas Instr Denmark As Verfahren zur reduzierung von nulldurchgangsverzerrungen und rauschen in einem verstärker, verstärker sowie anwendung dieses verfahrens und verstärkers
US6262616B1 (en) * 1999-10-08 2001-07-17 Cirrus Logic, Inc. Open loop supply independent digital/logic delay circuit

Also Published As

Publication number Publication date
KR20040039310A (ko) 2004-05-10
US6605991B2 (en) 2003-08-12
KR100939447B1 (ko) 2010-01-29
JP2005509338A (ja) 2005-04-07
WO2003021770A1 (en) 2003-03-13
EP1423912A1 (en) 2004-06-02
US20030042976A1 (en) 2003-03-06
TWI240484B (en) 2005-09-21

Similar Documents

Publication Publication Date Title
JP4210594B2 (ja) 差動出力スイッチング増幅器においてヌルスペクトルを生成するための回路及びその方法
US7492217B2 (en) On-the-fly introduction of inter-channel delay in a pulse-width-modulation amplifier
US8847682B2 (en) Attenuating noise and cross-talk in an audio system by offsetting outputs in phase
US7750731B2 (en) PWM loop filter with minimum aliasing error
EP1985013A2 (en) Systems and methods for improving performance in a digital amplifier by adding an ultrasonic signal to an input audio signal
JP2003218647A (ja) パワーアンプ
EP1441447A1 (en) D/a converter and output amplifying circuit
KR100952384B1 (ko) 파워 앰프
JP2003023328A (ja) オーディオアンプ
JP2009147552A (ja) D級アンプ
EP1596625A1 (en) Circuit for the control of a loudspeaker
US7492218B2 (en) Digital amplifier apparatus and method of resetting a digital amplifier apparatus
JP2005223667A (ja) オーディオ信号増幅方法および装置
JP2006211523A (ja) デジタルスイッチング回路
JP2004088430A (ja) D級増幅器
US11683015B2 (en) Class-D amplifier with deadtime distortion compensation
JP3896894B2 (ja) 電力増幅装置
US8362833B2 (en) Amplifier circuitry, integrated circuit and communication unit
KR100453708B1 (ko) 고효율 스위칭 증폭기
WO2007148879A1 (en) Headphone driver and method for driving the same
JP2003174331A (ja) 音声出力装置
JP2007060510A (ja) デジタルアンプ
JP2004135016A (ja) オーディオ機器の出力ミュート回路
Harris et al. Intelligent Class D Amplifier Controller Integrated Circuit as an Ingredient Technology for Multi-Channel Amplifier Modules of Greater than 50Watts/Channel
JP2006191168A (ja) スイッチング増幅回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050121

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20050222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081027

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees