JP4207603B2 - 液晶表示素子 - Google Patents
液晶表示素子 Download PDFInfo
- Publication number
- JP4207603B2 JP4207603B2 JP2003054834A JP2003054834A JP4207603B2 JP 4207603 B2 JP4207603 B2 JP 4207603B2 JP 2003054834 A JP2003054834 A JP 2003054834A JP 2003054834 A JP2003054834 A JP 2003054834A JP 4207603 B2 JP4207603 B2 JP 4207603B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- film
- electrode
- crystal layer
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、薄膜トランジスタ（以下、ＴＦＴと記す）をアクティブ素子とするアクティブマトリックス型の液晶表示素子に関する。
【０００２】
【従来の技術】
ＴＦＴをアクティブ素子とするアクティブマトリックス型の液晶表示素子は、枠状のシール材を介して接合され、前記シール材によるシール部で囲まれた領域に設けられた液晶層を挟んで対向する一対の基板の互いに向き合う内面のうち、一方の基板の内面の前記シール部で囲まれた領域に、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、これらのＴＦＴにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線を設け、他方の基板の内面に、前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極を設けた構成となっている。
【０００３】
このアクティブマトリックス型液晶表示素子では、ＴＦＴとゲート配線及びデータ配線が設けられた一方の基板に他方の基板の外方に張出す端子配列部を形成し、その端子配列部に前記ゲート配線及びデータ配線の端子部と対向電極用端子を設けるとともに、この一方の基板の内面に前記シール部に対応させて、前記対向電極用端子に接続されたクロス電極を設け、他方の基板の内面に設けられた対向電極と前記クロス電極とを、前記シール部内において、樹脂粒子を金属膜で被覆したクロス材を介して電気的に接続している。
【０００４】
この種の液晶表示素子には、一方の基板の内面に設けられた複数のデータ配線の表面を陽極酸化させてそのＴＦＴ上の部分に前記ＴＦＴよりも表面高さが高いスペーサを形成し、これらのスペーサを他方の基板の内面に当接させて画素の液晶層厚を規定したもの（特許文献１参照）と、前記一方の基板の内面に設けられた複数のＴＦＴの上にそれぞれ柱状スペーサを設け、これらのスペーサを他方の基板の内面に当接させて画素の液晶層厚を規定したもの（特許文献２参照）とがある。
【０００５】
【特許文献１】
特開平７―２７０８２６号公報
【０００６】
【特許文献２】
特開平８―２３４２１２号公報
【０００７】
【発明が解決しようとする課題】
ところで、液晶表示素子の画素の液晶層厚は、従来、４μｍ〜５μｍに設定されていたが、フィールドシーケンシャル液晶表示装置に用いる液晶表示素子は、画素の液晶層厚を例えば１．５μｍ程度に小さくして応答速度を速くすることが望まれている。
【０００８】
前記フィールドシーケンシャル液晶表示装置には、カラーフィルタを備えないアクティブマトリックス型液晶表示素子が利用されている。
【０００９】
しかし、アクティブマトリックス型液晶表示素子は、上述したように、ＴＦＴとゲート配線及びデータ配線が設けられた一方の基板に対向電極用端子とクロス電極を設け、他方の基板の内面に設けられた対向電極を、枠状のシール材によるシール部内においてクロス材を介して前記クロス電極に電気的に接続しているため、前記シール部の基板間ギャップが、前記クロス材の粒径により制約される。
【００１０】
すなわち、この液晶表示素子の画素部の基板間ギャップは、一方の内面に設けられた画素電極と他方の基板の内面に設けられた対向電極との間の間隔であるが、前記シール部のクロス電極に対応する部分の基板間ギャップは、クロス材の粒径より小さくすることができず、現在の量産できる程度に入手可能なクロス材の最小粒径は数μｍであるため、前記画素部の基板間ギャップは数μｍ以上になる。
【００１１】
そのため、従来のカラーフィルタを備えないアクティブマトリックス型液晶表示素子は、画素の液晶層厚を充分に小さくして応答速度を速くすることが難しい。
【００１２】
この発明は、カラーフィルタを備えないアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができる液晶表示素子を提供することを目的としたものである。
【００１３】
【課題を解決するための手段】
この発明の液晶表示素子は、枠状のシール材を介して接合され、前記シール材によるシール部で囲まれた領域に設けられた液晶層を挟んで対向する一対の基板の互いに向き合う内面のうち、一方の基板の内面の前記シール部で囲まれた領域に、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、これらのＴＦＴにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線が設けられ、他方の基板の内面の前記シール部で囲まれた領域に、少なくとも前記複数の画素電極及びＴＦＴに対応させて、前記ＴＦＴの頂部がめり込まされる有機物質からなる液晶層厚調整膜が設けられ、この液晶層厚調整膜の上に前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極が設けられ、前記複数のＴＦＴの前記画素電極の電極面よりも突出する部分の高さは、前記ＴＦＴの頂部を前記液晶層厚調整膜に当接させたときの前記画素の対向する電極間の間隔が予め定めた画素の液晶層厚よりも大きくなる値に形成され、前記複数のＴＦＴは、その頂部が前記電極間の間隔と前記液晶層厚との差分だけ前記液晶層厚調整膜にめり込んでいることを特徴とする。
【００１４】
この液晶表示素子は、一方の基板の内面に設けられた複数のＴＦＴの画素電極の電極面よりも突出する部分の高さを、前記ＴＦＴの頂部を前記液晶層厚調整膜に当接させたときの前記画素の対向する電極間の間隔が予め定めた画素の液晶層厚よりも大きくなる値に形成し、対向電極を、他方の基板の内面のシール部で囲まれた領域に少なくとも前記複数の画素電極及びＴＦＴに対応させて設けられた有機物質からなる液晶層厚調整膜の上に形成し、前記複数のＴＦＴの頂部を前記液晶層厚調整膜に前記電極間の間隔と前記液晶層厚との差分だけめり込ませることにより前記画素の液晶層厚を前記予め定めた値に規定しているため、前記対向電極の複数の画素に対応する部分を、この対向電極の前記シール部に対応する部分よりも高くし、前記画素の液晶層厚を、前記一方の基板に設けられたクロス電極と前記対向電極とを接続するクロス材の粒径により制約される前記シール部の基板間ギャップよりも小さくすることができる。
【００１５】
したがって、この液晶表示素子によれば、カラーフィルタを備えないアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができる。
【００１６】
このように、この発明の液晶表示素子は、枠状のシール材を介して接合され、前記シール材によるシール部で囲まれた領域に設けられた液晶層を挟んで対向する一対の基板の互いに向き合う内面のうち、一方の基板の内面の前記シール部で囲まれた領域に、複数の画素電極とＴＦＴとゲート配線及びデータ配線を設け、他方の基板の内面の前記シール部で囲まれた領域に、少なくとも前記複数の画素電極及びＴＦＴに対応させて、前記ＴＦＴの頂部がめり込まされる有機物質からなる液晶層厚調整膜を設け、この液晶層厚調整膜の上に前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極を設けるとともに、前記複数のＴＦＴの前記画素電極の電極面よりも突出する部分の高さを、前記ＴＦＴの頂部を前記液晶層厚調整膜に当接させたときの前記画素の対向する電極間の間隔が予め定めた画素の液晶層厚よりも大きくなる値に形成し、前記複数のＴＦＴの頂部を前記電極間の間隔と前記液晶層厚との差分だけ前記液晶層厚調整膜にめり込ませて前記画素の液晶層厚を前記予め定めた値に規定することにより、カラーフィルタを備えないアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができるようにしたものである。
【００１７】
この発明の液晶表示素子においては、前記ＴＦＴを構成するゲート電極と、ゲート絶縁膜と、半導体膜と、ソース，ドレイン電極と、オーバーコート絶縁膜とのうち、前記ゲート電極とソース，ドレイン電極のいずれかと前記オーバーコート絶縁膜の少なくとも一方の膜厚を調整することにより、このＴＦＴの前記画素電極の電極面よりも突出する部分の高さを所定の値に形成するのが望ましい。
【００１８】
【発明の実施の形態】
図１〜図４はこの発明の一実施例を示しており、図１は液晶表示素子の一部分の平面図、図２は前記液晶表示素子のＴＦＴ部の拡大断面図、図３は前記液晶表示素子のシール部のゲート配線が交差する部分の拡大断面図、図４は前記液晶表示素子のシール部のクロス電極に対応する部分の拡大断面図である。
【００１９】
この液晶表示素子は、フィールドシーケンシャル液晶表示装置に用いられるものであり、カラーフィルタは備えていない。
【００２０】
この液晶表示素子は、ＴＦＴをアクティブ素子とするアクティブマトリックス型液晶表示素子であり、基本的には、枠状のシール材２４を介して接合され、前記シール材２４によるシール部で囲まれた領域に設けられた液晶層２６を挟んで対向する一対の透明なガラス基板１，２の互いに向き合う内面のうち、一方の基板、例えば表示の観察側とは反対側である後側の基板（以下、後基板と言う）１の内面の前記シール部で囲まれた領域に、行方向及び列方向にマトリックス状に配列する複数の透明な画素電極３と、前記複数の画素電極３にそれぞれ接続された複数のＴＦＴ４と、これらのＴＦＴ４にゲート信号及びデータ信号を供給する複数のゲート配線１３及びデータ配線１４が設けられ、他方の基板、つまり表示の観察側である前側の基板（以下、前基板と言う）２の内面に、前記複数の画素電極３とそれぞれ対向する領域により複数の画素を形成する一枚膜状の透明な対向電極２０が液晶層厚調整膜２１を介して設けられた構成となっている。
【００２１】
前記後基板１の内面に設けられた複数のＴＦＴ４は、図１及び図２に示したように、後基板１の基板面に形成されたゲート電極５と、このゲート電極５を覆って基板面の略全域に形成された透明なゲート絶縁膜６と、前記ゲート絶縁膜６の上にゲート電極５と対向させて形成されたｉ型半導体膜７と、このｉ型半導体膜７のチャンネル領域の上に形成されたブロッキング絶縁膜８と、前記ｉ型半導体膜７の両側部の上にｎ型半導体膜９を介して形成されたソース電極１０及びドレイン電極１１と、前記ｉ型半導体膜７及びソース，ドレイン電極１０，１１を覆うオーバーコート絶縁膜１２とにより構成されている。
【００２２】
なお、図２では前記ＴＦＴ４のソース電極１０とドレイン電極１１を単層膜のように示しているが、このソース電極１０とドレイン電極１１は、ｎ型半導体膜９とのコンタクト層であるクロム膜と、その上に形成されたアルミニウム系合金膜とからなっており、前記ゲート絶縁膜６とブロッキング絶縁膜８とオーバーコート絶縁膜１２はＳｉＮ（窒化シリコン）からなっている。
【００２３】
また、前記複数の画素電極３は、ＩＴＯ等の透明導電膜からなっており、前記ゲート絶縁膜６の上に形成され、その一端側の縁部においてその画素電極３に対応するＴＦＴ４のソース電極１０に接続されている。
【００２４】
そして、前記複数のＴＦＴ４の前記画素電極３の電極面よりも突出する部分の高さは、このＴＦＴ４の頂部を前記液晶層厚調整膜２１に当接させたときの前記画素の対向する電極３，２０間の間隔が予め定めた画素の液晶層厚ｄ１よりも大きい値になるように形成されている。
【００２５】
この実施例では、前記ＴＦＴ４を構成するゲート電極５と、ゲート絶縁膜６と、ｉ型半導体膜７と、ブロッキング絶縁膜８と、ｎ型半導体膜９と、ソース，ドレイン電極１０，１１及びオーバーコート絶縁膜１２とのうち、前記ソース，ドレイン電極１０，１１とオーバーコート絶縁膜１２の膜厚を調整することにより、このＴＦＴ４の前記画素電極３の電極面よりも突出する部分の高さを所定の値に形成している。
【００２６】
また、前記複数のゲート配線１３は、後基板１の基板面に、各画素電極行の一側にそれぞれ沿わせて形成されており、前記ＴＦＴ４のゲート電極５は、前記ゲート配線１３に一体に形成されている。
【００２７】
なお、この実施例では、図１に示したように、ゲート配線１３の各画素電極３に対応する部分をＴＦＴ４のゲート電極５とするとともに、前記ｉ型半導体膜７とｎ型半導体膜９およびソース，ドレイン電極１０，１１をゲート配線１３の長さ方向に沿わせて横長に形成することにより、チャンネル幅の大きいＴＦＴ４を形成している。
【００２８】
前記ゲート電極５及びゲート配線１３は、基板面との段差を小さくするために、低抵抗のアルミニウム系合金膜により極く薄い膜厚に形成されており、その表面は、ゲート配線１３の端子部１３ａ（図３参照）を除いて陽極酸化処理されている。
【００２９】
一方、前記複数のデータ配線１４は、前記ゲート絶縁膜６の上に、各画素電極列の一側にそれぞれ沿わせて形成されており、各列のＴＦＴ４のドレイン電極１１にそれぞれつながっている。
【００３０】
このデータ配線１４は、前記ＴＦＴ４のソース，ドレイン電極１０，１１と同じ金属膜（クロム膜とその上に形成されたアルミニウム系合金膜との積層膜）により、前記ドレイン電極１１と一体に形成されている。
【００３１】
なお、前記ＴＦＴ４のソース，ドレイン電極１０，１１と前記データ配線１４は、その電気抵抗をできるだけ小さくするために、ゲート配線１３よりも充分に厚い膜厚に形成されている。
【００３２】
また、前記ＴＦＴ４のｉ型半導体膜７とｎ型半導体膜９は、図１に示したように、ＴＦＴ部分からデータ配線１４のドレイン電極１１とのつながり部にわたって形成されている。
【００３３】
さらに、前記後基板１の内面には、前記ゲート絶縁膜６を介して各行の画素電極３の縁部にそれぞれ対向し、画素電極３との間に補償容量を形成する複数の補償容量電極１５が設けられている。
【００３４】
この補償容量電極１５は、前記ゲート配線１３と平行に形成されて各行の画素電極３のＴＦＴ接続側とは反対側の端縁部に対向する配線部と、この配線部からその一側に延長されて前記画素電極３の両側縁部に対向する延長部とからなっており、補償容量は、各画素電極３のＴＦＴ接続側とは反対側の端縁部及び両側縁部に沿わせて形成されている。
【００３５】
また、前記複数の補償容量電極１５の一端（配線部の一端）はそれぞれ、前記複数の画素がマトリックス状に配列している表示エリアと枠状のシール材２４によるシール部との間の領域に延長されており、その延長端において、前記ゲート絶縁膜６の上にデータ配線１４と平行に設けられた図示しない１本の容量接続配線に共通接続されている。
【００３６】
なお、前記補償容量電極１５は、後基板１の基板面に、ＴＦＴ４のゲート電極５及びゲート配線１３と同じ金属膜（アルミニウム系合金膜）により形成されており、この補償容量電極１５の表面も、前記容量接続配線に接続される延長端を除いて陽極酸化処理されている。
【００３７】
また、前記容量接続配線は、データ配線１４と同じ金属膜により形成されており、ゲート絶縁膜６に穿設されたコンタクト孔において複数の補償容量電極１５の延長端に接続されている。
【００３８】
さらに、前記ＴＦＴ４のオーバーコート絶縁膜１２は、複数の画素電極３にそれぞれ対応する部分を除いて、後基板１の略全域に形成されており、データ配線１４及び容量接続配線と、各画素電極３のＴＦＴ接続部及び補償容量形成部は、前記オーバーコート絶縁膜１２により覆われている。
【００３９】
また、前記後基板１の行方向の一端と列方向の一側にはそれぞれ前基板２の外方に張出す端子配列部が形成されており、前記複数のゲート配線１３の一端は図３に示したように行方向の端子配列部１ａに導出され、その導出端に、図示しないゲート側駆動回路に接続される端子部１３ａが形成されている。
【００４０】
一方、前記複数のデータ配線１４と容量接続配線の一端は、図示しない列方向の端子配列部に導出されており、前記複数のデータ配線１４の導出端には、図示しないデータ側駆動回路に接続される端子部が形成され、前記容量接続配線の導出端には、前記データ側駆動回路の基準電位に接続される端子部が形成されている。
【００４１】
また、この実施例では、後基板１のシール部の内面レベルを前記シール部の全周にわたって均一にするため、複数のゲート配線１３とデータ配線１４及び容量接続配線のシール部と交差する部分をそれぞれ同じ積層構造にするとともに、この後基板１の端子配列部の無い縁部の内面にも、前記シール部に対応させて同じ積層構造の複数の疑似配線部を、ゲート配線１３及びデータ配線１４のピッチと同程度のピッチで設けている。
【００４２】
前記複数のゲート配線１３のシール部と交差する部分は、図３に示したように、ゲート絶縁膜６のゲート配線１３上の部分に、データ配線１４と同じ金属膜からなる疑似配線１４ａを形成した構造とされており、複数のデータ配線１４及び容量接続配線の前記シール部と交差する部分は、図示しないが、基板面のデータ配線１４及び容量接続配線下の部分に、前記ゲート配線１３と同じ金属膜からなる疑似配線を形成した構造とされている。
【００４３】
また、後基板１の端子配列部の無い縁部の内面に前記シール部に対応させて設けられた疑似配線部は、図示しないが、基板面に前記ゲート配線１３と同じ金属膜からなる下層疑似配線を形成し、ゲート絶縁膜６の前記下層疑似配線上の部分に、前記データ配線１４と同じ金属膜からなる上層疑似配線を形成した構造とされている。
【００４４】
すなわち、前記複数のゲート配線１３とデータ配線１４及び容量接続配線の前記シール部と交差する部分と、端子配列部の無い縁部の内面に設けられた疑似配線部は、いずれも、ゲート配線１３またはそれと同じ膜厚の疑似配線と、ゲート絶縁膜６と、データ配線１４またはそれと同じ膜厚の疑似配線と、オーバーコート絶縁膜１２とを積層した構造とされている。
【００４５】
なお、前記ゲート配線１３のシール部と交差する部分の疑似配線１４ａは、図３のように、ゲート配線１３の端子配列部１ａに導出された部分まで延長されており、前記ゲート絶縁膜６に前記ゲート配線１３の導出部を露出させる開口を設けることにより、前記ゲート配線１３の導出部の上に直接積層されている。
【００４６】
また、前記データ配線１４及び容量接続配線のシール部と交差する部分の疑似配線は、データ配線１４及び容量接続配線の端子配列部に導出された部分まで延長されており、前記ゲート絶縁膜６に前記疑似配線の延長部を露出させる開口を設けることにより、前記データ配線１４及び容量接続配線の導出部の下に直接積層されている。
【００４７】
そして、前記ゲート配線１３の前記疑似配線１４ａが積層された端子部１３ａと、前記データ配線１４及び容量接続配線の前記疑似配線が積層された端子部はそれぞれ、前記オーバーコート絶縁膜１２に開口を設けることにより露出されている。
【００４８】
さらに、前記後基板１の内面には、図４に示したように、前記行方向の端子配列部１ａと列方向の端子配列部のいずれかまたは両方に対向電極用端子１６が設けられるとともに、前記シール部の１つまたは複数のコーナー部分に対応させて、前記対向電極用端子１６にリード配線１８を介して接続されたクロス電極１７が設けられている。
【００４９】
この対向電極用端子１６とクロス電極１７及びリード配線１８は、前記ゲート配線１３と同じ下層金属膜１３ｂと、前記データ配線１４と同じ上層金属膜１４ｂとの積層膜からなっている。
【００５０】
なお、前記下層金属膜１３ｂと上層金属膜１４ｂは、下層金属膜１３ｂの上のゲート絶縁膜６を除去することにより直接積層されており、前記対向電極用端子１６とクロス電極１７は、オーバーコート絶縁膜１２に開口を設けることにより露出されている。
【００５１】
また、前記後基板１の内面には、前記シール部よりも内側の領域の略全域に、前記複数の画素電極３及びオーバーコート絶縁膜１２を覆って配向膜１９が設けられている。
【００５２】
一方、前記前基板２の内面に設けられた対向電極２０は、ＩＴＯ等の透明導電膜からなっており、その外周縁が前記シール部の外周よりも僅かに内側に位置する外形に形成されるとともに、その１つまたは複数のコーナー部に、後基板１に設けられたクロス電極１７と対向するクロス電極接続部が形成されている。
【００５３】
また、この前基板２の内面には、前記シール部で囲まれた領域の略全域にわたって、有機物質からなる透明な液晶層厚調整膜２１が設けられており、この液晶層厚調整膜２１の上に前記対向電極２０が形成されている。
【００５４】
さらに、この前基板２の内面の前記シール部で囲まれた領域には、複数の画素以外の領域に対応する遮光膜２２が設けられており、この遮光膜２２を覆って前記液晶層厚調整膜２１が形成されている。
【００５５】
なお、前記遮光膜２２は、前基板２の基板面に黒色の顔料を添加した感光性樹脂を塗布し、その樹脂膜をパターニングすることにより形成された樹脂遮光膜であり、充分な遮光性をもたせるために、１μｍ程度の膜厚に形成されている。
【００５６】
また、前記液晶層厚調整膜２１は、前記遮光膜２２が形成された前基板２の内面上に、アクリル系樹脂等の透明度の高い感光性樹脂を塗布し、その樹脂膜を前記シール部で囲まれた領域の略全域に対応する形状にパターニングすることにより形成されている。
【００５７】
この液晶層厚調整膜２１は、基板上に塗布された感光性樹脂の自然流動（遮光膜２２上の高い部分からその周囲の低い部分への流動）によりある程度平坦化した膜であり、その遮光膜２２上を除く部分の膜厚は、前記遮光膜２２上の部分の膜厚よりもある程度厚くなっている。なお、この液晶層厚調整膜２１の遮光膜２２上を除く部分と前記遮光膜２２上の部分との膜厚の差は、前記遮光膜２２の膜厚よりも小さい。
【００５８】
さらに、この前基板２の内面には、前記シール部よりも内側の領域の略全域に、対向電極２０を覆って配向膜２３が設けられている。
【００５９】
そして、前記後基板１と前基板２は、そのいずれかの内面に熱硬化性樹脂からなる枠状のシール材２４を印刷し、両基板１，２を重ね合わせて加圧することにより、後基板１の内面に設けられた複数のＴＦＴ４の頂部を、前基板２の内面に設けられた遮光膜２２と液晶層厚調整膜２１と対向電極２０との積層膜からなるＴＦＴ当接部に、両基板１，２の内面の配向膜１９，２３を介して当接させ、さらに前記ＴＦＴ４の頂部を前記液晶層厚調整膜２１に図２のようにめり込ませることにより複数の画素の液晶層厚ｄ１を予め定めた値に規定し、その状態で前記シール材２４を硬化させることにより接合されている。
【００６０】
すなわち、前記ＴＦＴ４のゲート電極５及びソース，ドレイン電極１０，１１は金属膜、ｉ型及びｎ型半導体膜７，９はＳｉ（シリコン）膜、ゲート絶縁膜６とブロッキング絶縁膜８とオーバーコート絶縁膜１２はＳｉＮ膜であり、このＴＦＴ４の構成膜は全て無機物質からなっている。
【００６１】
それに対して、前基板２の内面に設けられた液晶層厚調整膜２１は、アクリル系樹脂等の有機物質により形成されており、この液晶層厚調整膜２１の硬度は前記ＴＦＴ４に比べて低いため、前記後基板１と前基板２を重ね合わせて加圧すると、前記ＴＦＴ４の頂部が、前基板２の内面の配向膜２３及び対向電極２０を前基板２の凹入変形させて前記液晶層厚調整膜２１にめり込む。
【００６２】
したがって、両基板１，２を接合する際の加圧力を制御し、画素部の基板間ギャップ（ゲート絶縁膜６上に設けられた画素電極３と液晶層厚調整膜２１上に設けられた対向電極２０とが対向する領域の配向膜１９，２３間の間隔）が予め定めた値になるまで前記ＴＦＴ４の頂部を前記液晶層厚調整膜２１にめり込ませることにより、画素の液晶層厚ｄ１を前記予め定めた値に規定することができる。
【００６３】
また、前記後基板１の内面に設けられたクロス電極１７と前基板２の内面に設けられた対向電極２０のクロス電極接続部は、図４に示したように、前記シール材２４の前記クロス電極１７に対応する部分に予め混入されたクロス材２５を介して電気的に接続されている。
【００６４】
なお、図４では前記クロス材２５を一体物のように示しているが、このクロス材２５は、球状の樹脂粒子を導電性金属膜で被覆した粒体であり、前記クロス電極１７と対向電極２０のクロス電極接続部との間に僅かに圧縮されて挟持され、前記クロス電極１７と対向電極２０とを導通性良く接続する。
【００６５】
また、液晶層２６は、前記シール材２４を介して接合された両基板１，２間のシール部で囲まれた領域に、前記シール材２４を部分的に欠落させて形成しておいた液晶注入口から真空注入法により液晶を充填することにより形成されており、前記液晶注入口は、液晶の充填後に封止されている。
【００６６】
なお、この液晶表示素子は、例えばＴＮ（ツイステッドネマティック）型のものであり、前記液晶層２６の液晶分子は、後基板１及び前基板２の近傍における配向方向を前記配向膜１９，２３により規定され両基板１，２間において実質的に９０度のツイスト角でツイスト配向している。
【００６７】
この液晶表示素子は、後基板１の内面に設けられた複数のＴＦＴ４の画素電極３の電極面よりも突出する部分の高さを、このＴＦＴ４の頂部を前記液晶層厚調整膜２１に当接させたときの前記画素の対向する電極３，２０間の間隔が予め定めた画素の液晶層厚ｄ１よりも大きくなる値にに形成し、対向電極２０を、前基板２の内面のシール部で囲まれた領域に設けられた有機物質からなる液晶層厚調整膜２１の上に形成し、前記複数のＴＦＴ４の頂部を前記液晶層厚調整膜２１と対向電極２０との積層膜に当接させて前記液晶層厚調整膜２１に前記電極３，２０間の間隔と前記液晶層厚ｄ１との差分だけめり込ませることにより前記画素の液晶層厚ｄ１を予め定めた値に規定しているため、前記対向電極２０の複数の画素に対応する部分を、この対向電極２０の前記シール部に対応する部分よりも高く（一方の基板に近く）し、前記画素の液晶層厚ｄ１を、前記後基板１に設けられたクロス電極１７と前記対向電極２０とを接続するクロス材２５の粒径により制約される前記シール部の基板間ギャップよりも小さくすることができる。
【００６８】
この実施例では、前基板２の内面に、複数の画素以外の領域に対応する遮光膜２２を設けているため、後基板１の内面に設けられた前記ＴＦＴ４の頂部を前記液晶層厚調整膜２１にめり込ませたときの両基板１，２の基板面間の間隔ｄ０は、前記ＴＦＴ４の厚さと前記遮光膜２２と液晶層厚調整膜２１と対向電極２０及び配向膜１９，２３の膜厚との合計値から前記液晶層厚調整膜２１へのＴＦＴ４のめり込み深さを差し引いた値になる。
【００６９】
そして、前記遮光膜２２は画素部には無いため、画素の液晶層厚ｄ１、つまり画素部の基板間ギャップは、前記両基板１，２の基板面間の間隔ｄ０から、ゲート絶縁膜６と画素電極３と液晶層厚調整膜２１と対向電極２０及び配向膜１９，２３の膜厚の合計値を差し引いた値になる。
【００７０】
それに対して、前記シール部の基板間ギャップは、ゲート配線１３及びデータ配線１４と容量接続配線の交差部と、クロス電極１７に対応する部分と、配線及びクロス電極１７の無い部分とで異なる。
【００７１】
すなわち、この実施例では、前基板の内面に設けられた遮光膜２２と液晶層厚調整膜２１と対向電極２０のうち、対向電極２０の外周縁部だけが前記シール部内に対向しており、また両基板１，２の内面の配向膜１９，２３も前記シール部で囲まれた領域内に設けられているため、前記シール部のゲート配線１３及びデータ配線１４と容量接続配線が交差している部分の基板間ギャップｄ２（図３参照）は、前記両基板１，２の基板面間の間隔ｄ０から、ゲート配線１３またはそれと同じ金属膜からなる疑似配線と、ゲート絶縁膜６と、データ配線１４またはそれと同じ金属膜からなる疑似配線１４ａと、オーバーコート絶縁膜１２と、対向電極２０の膜厚の合計値を差し引いた値である。
【００７２】
また、前記シール部のクロス電極１７に対応する部分の基板間ギャップｄ３（図４参照）は、前記両基板１，２の基板面間の間隔ｄ０から、前記クロス電極１７を形成する２層の金属膜（ゲート配線１３及びデータ配線１４と同じ金属膜）１３ｂ，１４ｂと対向電極２０の膜厚の合計値を差し引いた値である。
【００７３】
さらに、前記シール部の配線及びクロス電極１７の無い部分の基板間ギャップは、前記両基板１，２の基板面間の間隔ｄ０から、ゲート絶縁膜６とオーバーコート絶縁膜１２と遮光膜２２及び対向電極２０の膜厚の合計値を差し引いた値である。
【００７４】
この実施例では、前記ＴＦＴ４を、そのゲート絶縁膜６の上に設けられた前記画素電極３の電極面よりも突出する部分の高さが予め定めた画素の液晶層厚ｄ１よりも大きくなるように、例えば１．６３μｍの厚さに形成している。
【００７５】
なお、前記ＴＦＴ４を構成する積層膜のうち、ゲート電極５の膜厚は０．２３μｍ、ゲート絶縁膜６の膜厚は０．２５μｍ、ｉ型半導体膜７の膜厚は０．０２５μｍ、ブロッキング絶縁膜８の膜厚は０．１μｍ、ｎ型半導体膜７の膜厚は０．０２５μｍであり、これらの膜厚は通常のＴＦＴと実質的に同じである。
【００７６】
また、通常のＴＦＴのソース，ドレイン電極の膜厚は０．４２５μｍ程度、オーバーコート絶縁膜の膜厚は０．２μｍ程度であるが、この実施例では、前記ＴＦＴ４のソース，ドレイン電極１０，１１の膜厚を０．６μｍ、とオーバーコート絶縁膜１２の膜厚を０．４μｍと通常のＴＦＴよりも厚くし、このＴＦＴ４を前記１．６３μｍの厚さに形成している。
【００７７】
すなわち、この実施例は、ＴＦＴ４を構成する積層膜のうち、ソース，ドレイン電極１０，１１とオーバーコート絶縁膜１２の膜厚を調整することにより、前記ＴＦＴ４の画素電極３の電極面よりも突出する部分の高さを所定の値（ＴＦＴ４の頂部を液晶層厚調整膜２１に当接させたときの画素の対向する電極３，２０間の間隔が予め定めた画素の液晶層厚ｄ１よりも大きくなる値）に形成したものであり、前記ＴＦＴ４の上層電極であるソース，ドレイン電極１０，１１とオーバーコート絶縁膜１２の膜厚はいずれもＴＦＴ４の特性に影響しないため、前記ＴＦＴ４の画素電極３の電極面よりも突出する部分の高さを、ＴＦＴ４の特性を変化させること無く前記所定の値に形成することができる。
【００７８】
なお、ＴＦＴ４の下層電極であるゲート電極５の膜厚もＴＦＴ４の特性に影響しないが、この実施例では上述したように、ゲート電極５を、基板面との段差を小さくするために、極く薄い膜厚に形成している。
【００７９】
一方、前記画素電極３の膜厚は０．０５μｍであり、この画素電極３は膜厚が０．２５μｍのゲート絶縁膜６の上に形成されているため、前記１．６３μｍの厚さに形成されたＴＦＴ４の画素電極３上に突出する部分の高さは１．３３μｍである。
【００８０】
そして、この実施例では、前基板２の内面に設けられた遮光膜（樹脂遮光膜）２２を１μｍの膜厚に形成し、この遮光膜２２を覆って設けられた液晶層厚調整膜２１を、前記遮光膜２２上の部分の膜厚が３μｍ、他の部分（遮光膜２２が無い部分）の膜厚が３．５μｍになるように形成し、画素電極３上に１．３３μｍの高さに突出している複数のＴＦＴ４の頂部を前記液晶層厚調整膜２１に０．３３μｍの深さにめり込ませることにより、画素部の基板間ギャップ（ゲート絶縁膜６上に設けられた画素電極３と、液晶層厚調整膜２１上に設けられた対向電極２０とが対向する領域の配向膜１９，２３間の間隔）、つまり画素の液晶層厚ｄ１を１．５μｍにしている。
【００８１】
なお、前記液晶層厚調整膜２１は、上述したように、感光性樹脂を塗布し、その樹脂膜をパターニングすることにより形成するが、前記遮光膜２２上の部分の膜厚が３μｍ、他の部分の膜厚が３．５μｍの液晶層厚調整膜２１を形成するための前記感光性樹脂の塗布厚は、容易にコントロールできる範囲内であるため、前記液晶層厚調整膜２１を精度良く前記膜厚に形成することができる。
【００８２】
また、前記対向電極２０の膜厚は０．１４μｍ、配向膜１９，２３の膜厚はそれぞれ０．０５μｍである。
【００８３】
そして、前記画素の液晶層厚ｄ１は、後基板１の内面にゲート絶縁膜６を介して形成された画素電極３と、前基板２の内面に設けられた対向電極２０のうちの前記液晶層厚調整膜２１の遮光膜２１上を除く部分の上に形成された部分とが対向する領域の配向膜１９，２３間の間隔であり、前記液晶層厚調整膜２１の遮光膜２１上を除く部分の膜厚（３．５μｍ）は前記遮光膜２２上の部分の膜厚（３μｍ）よりも０．５μｍだけ厚いため、上記のように画素電極３上に１．３３μｍの高さに突出している複数のＴＦＴ４の頂部を前記液晶層厚調整膜２１に０．３３μｍの深さにめり込ませることにより規定される画素の液晶層厚ｄ１は１．５μｍになる。
【００８４】
このように、ＴＦＴ４の厚さを１．６３μｍ、前記液晶層厚調整膜２１の膜厚を３μｍとし、前記液晶層厚調整膜２１へのＴＦＴ４のめり込み深さを０．３３μｍとして画素の液晶層厚ｄ１を１．５μｍにしたときの両基板１，２の基板面間の間隔ｄ０は、前記ＴＦＴ４の厚さ（１．６３μｍ）と、遮光膜２２と液晶層厚調整膜２１と対向電極２０及び配向膜１９，２３の総厚（１μｍ＋３μｍ＋０．１４μｍ＋０．０５μｍ＋０．０５μｍ＝４．２４μｍ）との合計値から前記液晶層厚調整膜２１へのＴＦＴ４のめり込み深さ（０．３３μｍ）を差し引いた値、つまり５．５４μｍである。
【００８５】
また、前記ゲート配線１３の膜厚は前記ＴＦＴ４のゲート電極５と同じ０．２３μｍ、データ配線１４の膜厚は前記ＴＦＴ４のソース，ドレイン電極１０，１１と同じ０．６μｍである。
【００８６】
したがって、この実施例のように画素の液晶層厚ｄ１を１．５μｍにしたとき、つまり両基板１，２の基板面間の間隔ｄ０を５．５４μｍにしたときの前記シール部のクロス電極１７に対応する部分の基板間ギャップｄ３は、３．９μｍである。
【００８７】
そのため、前記クロス電極１７と対向電極２０とを接続するクロス材２５は、前記シール部のクロス電極１７に対応する部分の基板間ギャップｄ３（３．９μｍ）に、前記クロス電極１７と対向電極２０との間に挟持されることによる０．０５〜０．２５μｍ程度の圧縮変形量を加えた約４．０〜４．２μｍの粒径のものでよく、この程度の粒径のクロス材は、現在の技術で簡単に製造することができる。
【００８８】
したがって、この液晶表示素子によれば、カラーフィルタを備えないアクティブマトリックス型のものでありながら、前記クロス電極１７と対向電極２０とを簡単に製造できるクロス材２５を用いて接続し、しかも画素の液晶層厚ｄ１を例えば１，５μｍに充分に小さくして応答速度を速くすることができる。
【００８９】
また、この液晶表示素子の画素の液晶層厚ｄ１を１．５μｍにしたとき、つまり両基板１，２の基板面間の間隔ｄ０を５．５４μｍにしたときの前記シール部の他の部分の基板間ギャップは、ゲート配線１３及びデータ配線１４と容量接続配線が交差している部分ではｄ２＝４．２５μｍ、配線及びクロス電極１７の無い部分（ゲート絶縁膜６とオーバーコート絶縁膜１２だけの積層膜と対向電極２０とが対向している部分）では５．０８μｍである。
【００９０】
このように、この液晶表示素子は、前基板２の内面のシール部で囲まれた領域に膜厚が３μｍと厚い液晶層厚調整膜２１を設けているため、画素の液晶層厚ｄ１よりもシール部の基板間ギャップがはるかに大きく、したがって、前記シール部のクロス電極１７に対応する部分と、ゲート配線１３及びデータ配線１４と容量接続配線が交差している部分と、配線及びクロス電極１７の無い部分との基板間ギャップ比が、３．９０：４．２５：５．０８と小さい。
【００９１】
すなわち、前記液晶層厚調整膜２１が無く、画素の液晶層厚とシール部の基板間ギャップとの差が小さい場合は、画素の液晶層厚を小さくするほど、つまりシール部の基板間ギャップが小さくなるほど、前記シール部における基板面間の間隔ｄ０に対する配線や絶縁膜の膜厚の割合が大きくなり、前記シール部の各部分の基板間ギャップ比が大きくなるが、前記シール部の基板間ギャップが大きければ、前記シール部における基板面間の間隔ｄ０に対する配線や絶縁膜の膜厚の割合が小さくなり、前記シール部の各部分の基板間ギャップ比が小さくなる。
【００９２】
そして、後基板１と前基板２とを枠状のシール材２４を介して接合する際の前記シール材２４の潰れ量は、前記シール部の基板間ギャップが小さい部分ほど大きいが、前記液晶表示素子は、シール部の各部分の基板間ギャップ比が小さいため、これらの部分でのシール材２４の潰れ量の差が小さく、したがって、前記シール材２４の潰れ広がりをシール部の全周にわたって略均一にし、良好なシール形状を得ることができる。
【００９３】
なお、上記実施例では、ＴＦＴ４を図１及び図２に示した構造としているが、ＴＦＴは、例えば、ゲート電極とゲート絶縁膜とｉ型及びｎ型半導体膜とソース，ドレイン電極とを実施例とは逆の順に積層し、その上をオーバーコート絶縁膜で覆った構造としてもよい。
【００９４】
その場合は、基板面に設けるソース，ドレイン電極を薄い膜厚に形成し、ゲート電極とオーバーコート絶縁膜の膜厚を調整することにより、ＴＦＴの画素電極３の電極面よりも突出する部分の高さを所定の値（ＴＦＴの頂部を液晶層厚調整膜２１に当接させたときの画素の対向する電極間の間隔が予め定めた画素の液晶層厚よりも大きくなる値）に形成するのが望ましく、このようにすることにより、前記ソース，ドレイン電極と基板面との段差を小さくするとともに、前記厚さのＴＦＴを、その特性を変化させること無く形成することができる。
【００９５】
また、前記ＴＦＴは、ゲート電極とソース，ドレイン電極のいずれかとオーバーコート絶縁膜のうち、いずれか一方の膜厚を調整することにより、画素電極よりも突出する部分の高さが予め定めた画素の液晶層厚よりも大きい厚さに形成してもよい。
【００９６】
また、上記実施例では、前記液晶層厚調整膜２１を、シール部で囲まれた領域の略全域にわたって設けているが、この液晶層厚調整膜２１は、複数の画素に対応する部分だけに設けてもよい。つまり、前記液晶層厚調整膜２１は、シール部で囲まれた領域の少なくとも複数の画素に対応させて設ければよい。
【００９７】
さらに、上記実施例では、ＴＦＴ４を、画素電極３上に１．３３μｍの高さに突出する厚さに形成し、液晶層厚調整膜２１を、遮光膜２２上の部分の膜厚が３μｍ、他の部分の膜厚が３．５μｍになるように形成するとともに、前記ＴＦＴ４の頂部を前記液晶層厚調整膜２１に０．３３μｍの深さにめり込ませることにより画素の液晶層厚ｄ１を１．５μｍにしているが、前記画素の液晶層厚ｄ１は、前記ＴＦＴ４の厚さ、つまり画素電極３上に突出する部分の高さと、前記液晶層厚調整膜２１の遮光膜２２上と他の部分の膜厚と、前記液晶層厚調整膜２１へのＴＦＴ４のめり込み深さの少なくとも１つを変えることにより任意に設定することができる。
【００９８】
また、この発明の液晶表示素子は、画素の液晶層厚ｄ１を小さくして応答速度を速くすることができるため、フィールドシーケンシャル液晶表示装置に好適であるが、白黒画像を表示する液晶表示装置に用いることもできる。
【００９９】
さらにまた、この発明は、ＴＮ型の液晶表示素子に限らず、ＳＴＮ（スーパーツイステッドネマティック）型液晶表示素子、液晶分子を一方向に分子長軸を揃えてホモジニアス配向させたホモジニアス配向型液晶表示素子、強誘電性または反強誘電性液晶表示素子等にも適用することができ、また、補償容量電極１５を備えないアクティブマトリックス液晶表示素子にも適用することができる。
【０１００】
【発明の効果】
この発明の液晶表示素子は、枠状のシール材を介して接合され、前記シール材によるシール部で囲まれた領域に設けられた液晶層を挟んで対向する一対の基板の互いに向き合う内面のうち、一方の基板の内面の前記シール部で囲まれた領域に、複数の画素電極とＴＦＴとゲート配線及びデータ配線を設け、他方の基板の内面の前記シール部で囲まれた領域に、少なくとも前記複数の画素電極及びＴＦＴに対応させて、前記ＴＦＴの頂部がめり込まされる有機物質からなる液晶層厚調整膜を設け、この液晶層厚調整膜の上に前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極を設けるとともに、前記複数のＴＦＴの前記画素電極の電極面よりも突出する部分の高さを、前記ＴＦＴの頂部を前記液晶層厚調整膜に当接させたときの前記画素の対向する電極間の間隔が予め定めた画素の液晶層厚よりも大きくなる値に形成し、前記複数のＴＦＴの頂部を前記電極間の間隔と前記液晶層厚との差分だけ前記液晶層厚調整膜にめり込ませるこよにより前記画素の液晶層厚を前記予め定めた値に規定したものであるため、カラーフィルタを備えないアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができる。
【０１０１】
この発明の液晶表示素子においては、前記ＴＦＴを構成するゲート電極と、ゲート絶縁膜と、半導体膜と、ソース，ドレイン電極と、オーバーコート絶縁膜とのうち、前記ゲート電極とソース，ドレイン電極のいずれかと前記オーバーコート絶縁膜の少なくとも一方の膜厚を調整することにより、このＴＦＴの前記画素電極の電極面よりも突出する部分の高さを所定の値に形成するのが望ましく、このようにすることにより、前記ＴＦＴの画素電極の電極面よりも突出する部分の高さを、ＴＦＴの特性を変化させること無く前記所定の値に形成することができる。
【図面の簡単な説明】
【図１】 この発明の一実施例を示す液晶表示素子の一部分の平面図。
【図２】 前記液晶表示素子のＴＦＴ部の拡大断面図。
【図３】 前記液晶表示素子のシール部のゲート配線が交差する部分の拡大断面図。
【図４】 前記液晶表示素子のシール部のクロス電極に対応する部分の拡大断面図。
【符号の説明】
１，２…基板、３…画素電極、４…ＴＦＴ、５…ゲート電極、６…ゲート絶縁膜、７…ｉ型半導体膜、８…ブロッキング絶縁膜、９…ｎ型半導体膜、１０…ソース電極、１１…ドレイン電極、１２…オーバーコート絶縁膜、１３…ゲート配線、１４…データ配線、１５…補償容量電極、１７…クロス電極、１９…配向膜、２０…対向電極、２１…液晶層厚調整膜、２２…遮光膜、２３…配向膜、２４…シール材、２５…クロス材、２６…液晶層。
【発明の属する技術分野】
この発明は、薄膜トランジスタ（以下、ＴＦＴと記す）をアクティブ素子とするアクティブマトリックス型の液晶表示素子に関する。
【０００２】
【従来の技術】
ＴＦＴをアクティブ素子とするアクティブマトリックス型の液晶表示素子は、枠状のシール材を介して接合され、前記シール材によるシール部で囲まれた領域に設けられた液晶層を挟んで対向する一対の基板の互いに向き合う内面のうち、一方の基板の内面の前記シール部で囲まれた領域に、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、これらのＴＦＴにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線を設け、他方の基板の内面に、前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極を設けた構成となっている。
【０００３】
このアクティブマトリックス型液晶表示素子では、ＴＦＴとゲート配線及びデータ配線が設けられた一方の基板に他方の基板の外方に張出す端子配列部を形成し、その端子配列部に前記ゲート配線及びデータ配線の端子部と対向電極用端子を設けるとともに、この一方の基板の内面に前記シール部に対応させて、前記対向電極用端子に接続されたクロス電極を設け、他方の基板の内面に設けられた対向電極と前記クロス電極とを、前記シール部内において、樹脂粒子を金属膜で被覆したクロス材を介して電気的に接続している。
【０００４】
この種の液晶表示素子には、一方の基板の内面に設けられた複数のデータ配線の表面を陽極酸化させてそのＴＦＴ上の部分に前記ＴＦＴよりも表面高さが高いスペーサを形成し、これらのスペーサを他方の基板の内面に当接させて画素の液晶層厚を規定したもの（特許文献１参照）と、前記一方の基板の内面に設けられた複数のＴＦＴの上にそれぞれ柱状スペーサを設け、これらのスペーサを他方の基板の内面に当接させて画素の液晶層厚を規定したもの（特許文献２参照）とがある。
【０００５】
【特許文献１】
特開平７―２７０８２６号公報
【０００６】
【特許文献２】
特開平８―２３４２１２号公報
【０００７】
【発明が解決しようとする課題】
ところで、液晶表示素子の画素の液晶層厚は、従来、４μｍ〜５μｍに設定されていたが、フィールドシーケンシャル液晶表示装置に用いる液晶表示素子は、画素の液晶層厚を例えば１．５μｍ程度に小さくして応答速度を速くすることが望まれている。
【０００８】
前記フィールドシーケンシャル液晶表示装置には、カラーフィルタを備えないアクティブマトリックス型液晶表示素子が利用されている。
【０００９】
しかし、アクティブマトリックス型液晶表示素子は、上述したように、ＴＦＴとゲート配線及びデータ配線が設けられた一方の基板に対向電極用端子とクロス電極を設け、他方の基板の内面に設けられた対向電極を、枠状のシール材によるシール部内においてクロス材を介して前記クロス電極に電気的に接続しているため、前記シール部の基板間ギャップが、前記クロス材の粒径により制約される。
【００１０】
すなわち、この液晶表示素子の画素部の基板間ギャップは、一方の内面に設けられた画素電極と他方の基板の内面に設けられた対向電極との間の間隔であるが、前記シール部のクロス電極に対応する部分の基板間ギャップは、クロス材の粒径より小さくすることができず、現在の量産できる程度に入手可能なクロス材の最小粒径は数μｍであるため、前記画素部の基板間ギャップは数μｍ以上になる。
【００１１】
そのため、従来のカラーフィルタを備えないアクティブマトリックス型液晶表示素子は、画素の液晶層厚を充分に小さくして応答速度を速くすることが難しい。
【００１２】
この発明は、カラーフィルタを備えないアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができる液晶表示素子を提供することを目的としたものである。
【００１３】
【課題を解決するための手段】
この発明の液晶表示素子は、枠状のシール材を介して接合され、前記シール材によるシール部で囲まれた領域に設けられた液晶層を挟んで対向する一対の基板の互いに向き合う内面のうち、一方の基板の内面の前記シール部で囲まれた領域に、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、これらのＴＦＴにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線が設けられ、他方の基板の内面の前記シール部で囲まれた領域に、少なくとも前記複数の画素電極及びＴＦＴに対応させて、前記ＴＦＴの頂部がめり込まされる有機物質からなる液晶層厚調整膜が設けられ、この液晶層厚調整膜の上に前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極が設けられ、前記複数のＴＦＴの前記画素電極の電極面よりも突出する部分の高さは、前記ＴＦＴの頂部を前記液晶層厚調整膜に当接させたときの前記画素の対向する電極間の間隔が予め定めた画素の液晶層厚よりも大きくなる値に形成され、前記複数のＴＦＴは、その頂部が前記電極間の間隔と前記液晶層厚との差分だけ前記液晶層厚調整膜にめり込んでいることを特徴とする。
【００１４】
この液晶表示素子は、一方の基板の内面に設けられた複数のＴＦＴの画素電極の電極面よりも突出する部分の高さを、前記ＴＦＴの頂部を前記液晶層厚調整膜に当接させたときの前記画素の対向する電極間の間隔が予め定めた画素の液晶層厚よりも大きくなる値に形成し、対向電極を、他方の基板の内面のシール部で囲まれた領域に少なくとも前記複数の画素電極及びＴＦＴに対応させて設けられた有機物質からなる液晶層厚調整膜の上に形成し、前記複数のＴＦＴの頂部を前記液晶層厚調整膜に前記電極間の間隔と前記液晶層厚との差分だけめり込ませることにより前記画素の液晶層厚を前記予め定めた値に規定しているため、前記対向電極の複数の画素に対応する部分を、この対向電極の前記シール部に対応する部分よりも高くし、前記画素の液晶層厚を、前記一方の基板に設けられたクロス電極と前記対向電極とを接続するクロス材の粒径により制約される前記シール部の基板間ギャップよりも小さくすることができる。
【００１５】
したがって、この液晶表示素子によれば、カラーフィルタを備えないアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができる。
【００１６】
このように、この発明の液晶表示素子は、枠状のシール材を介して接合され、前記シール材によるシール部で囲まれた領域に設けられた液晶層を挟んで対向する一対の基板の互いに向き合う内面のうち、一方の基板の内面の前記シール部で囲まれた領域に、複数の画素電極とＴＦＴとゲート配線及びデータ配線を設け、他方の基板の内面の前記シール部で囲まれた領域に、少なくとも前記複数の画素電極及びＴＦＴに対応させて、前記ＴＦＴの頂部がめり込まされる有機物質からなる液晶層厚調整膜を設け、この液晶層厚調整膜の上に前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極を設けるとともに、前記複数のＴＦＴの前記画素電極の電極面よりも突出する部分の高さを、前記ＴＦＴの頂部を前記液晶層厚調整膜に当接させたときの前記画素の対向する電極間の間隔が予め定めた画素の液晶層厚よりも大きくなる値に形成し、前記複数のＴＦＴの頂部を前記電極間の間隔と前記液晶層厚との差分だけ前記液晶層厚調整膜にめり込ませて前記画素の液晶層厚を前記予め定めた値に規定することにより、カラーフィルタを備えないアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができるようにしたものである。
【００１７】
この発明の液晶表示素子においては、前記ＴＦＴを構成するゲート電極と、ゲート絶縁膜と、半導体膜と、ソース，ドレイン電極と、オーバーコート絶縁膜とのうち、前記ゲート電極とソース，ドレイン電極のいずれかと前記オーバーコート絶縁膜の少なくとも一方の膜厚を調整することにより、このＴＦＴの前記画素電極の電極面よりも突出する部分の高さを所定の値に形成するのが望ましい。
【００１８】
【発明の実施の形態】
図１〜図４はこの発明の一実施例を示しており、図１は液晶表示素子の一部分の平面図、図２は前記液晶表示素子のＴＦＴ部の拡大断面図、図３は前記液晶表示素子のシール部のゲート配線が交差する部分の拡大断面図、図４は前記液晶表示素子のシール部のクロス電極に対応する部分の拡大断面図である。
【００１９】
この液晶表示素子は、フィールドシーケンシャル液晶表示装置に用いられるものであり、カラーフィルタは備えていない。
【００２０】
この液晶表示素子は、ＴＦＴをアクティブ素子とするアクティブマトリックス型液晶表示素子であり、基本的には、枠状のシール材２４を介して接合され、前記シール材２４によるシール部で囲まれた領域に設けられた液晶層２６を挟んで対向する一対の透明なガラス基板１，２の互いに向き合う内面のうち、一方の基板、例えば表示の観察側とは反対側である後側の基板（以下、後基板と言う）１の内面の前記シール部で囲まれた領域に、行方向及び列方向にマトリックス状に配列する複数の透明な画素電極３と、前記複数の画素電極３にそれぞれ接続された複数のＴＦＴ４と、これらのＴＦＴ４にゲート信号及びデータ信号を供給する複数のゲート配線１３及びデータ配線１４が設けられ、他方の基板、つまり表示の観察側である前側の基板（以下、前基板と言う）２の内面に、前記複数の画素電極３とそれぞれ対向する領域により複数の画素を形成する一枚膜状の透明な対向電極２０が液晶層厚調整膜２１を介して設けられた構成となっている。
【００２１】
前記後基板１の内面に設けられた複数のＴＦＴ４は、図１及び図２に示したように、後基板１の基板面に形成されたゲート電極５と、このゲート電極５を覆って基板面の略全域に形成された透明なゲート絶縁膜６と、前記ゲート絶縁膜６の上にゲート電極５と対向させて形成されたｉ型半導体膜７と、このｉ型半導体膜７のチャンネル領域の上に形成されたブロッキング絶縁膜８と、前記ｉ型半導体膜７の両側部の上にｎ型半導体膜９を介して形成されたソース電極１０及びドレイン電極１１と、前記ｉ型半導体膜７及びソース，ドレイン電極１０，１１を覆うオーバーコート絶縁膜１２とにより構成されている。
【００２２】
なお、図２では前記ＴＦＴ４のソース電極１０とドレイン電極１１を単層膜のように示しているが、このソース電極１０とドレイン電極１１は、ｎ型半導体膜９とのコンタクト層であるクロム膜と、その上に形成されたアルミニウム系合金膜とからなっており、前記ゲート絶縁膜６とブロッキング絶縁膜８とオーバーコート絶縁膜１２はＳｉＮ（窒化シリコン）からなっている。
【００２３】
また、前記複数の画素電極３は、ＩＴＯ等の透明導電膜からなっており、前記ゲート絶縁膜６の上に形成され、その一端側の縁部においてその画素電極３に対応するＴＦＴ４のソース電極１０に接続されている。
【００２４】
そして、前記複数のＴＦＴ４の前記画素電極３の電極面よりも突出する部分の高さは、このＴＦＴ４の頂部を前記液晶層厚調整膜２１に当接させたときの前記画素の対向する電極３，２０間の間隔が予め定めた画素の液晶層厚ｄ１よりも大きい値になるように形成されている。
【００２５】
この実施例では、前記ＴＦＴ４を構成するゲート電極５と、ゲート絶縁膜６と、ｉ型半導体膜７と、ブロッキング絶縁膜８と、ｎ型半導体膜９と、ソース，ドレイン電極１０，１１及びオーバーコート絶縁膜１２とのうち、前記ソース，ドレイン電極１０，１１とオーバーコート絶縁膜１２の膜厚を調整することにより、このＴＦＴ４の前記画素電極３の電極面よりも突出する部分の高さを所定の値に形成している。
【００２６】
また、前記複数のゲート配線１３は、後基板１の基板面に、各画素電極行の一側にそれぞれ沿わせて形成されており、前記ＴＦＴ４のゲート電極５は、前記ゲート配線１３に一体に形成されている。
【００２７】
なお、この実施例では、図１に示したように、ゲート配線１３の各画素電極３に対応する部分をＴＦＴ４のゲート電極５とするとともに、前記ｉ型半導体膜７とｎ型半導体膜９およびソース，ドレイン電極１０，１１をゲート配線１３の長さ方向に沿わせて横長に形成することにより、チャンネル幅の大きいＴＦＴ４を形成している。
【００２８】
前記ゲート電極５及びゲート配線１３は、基板面との段差を小さくするために、低抵抗のアルミニウム系合金膜により極く薄い膜厚に形成されており、その表面は、ゲート配線１３の端子部１３ａ（図３参照）を除いて陽極酸化処理されている。
【００２９】
一方、前記複数のデータ配線１４は、前記ゲート絶縁膜６の上に、各画素電極列の一側にそれぞれ沿わせて形成されており、各列のＴＦＴ４のドレイン電極１１にそれぞれつながっている。
【００３０】
このデータ配線１４は、前記ＴＦＴ４のソース，ドレイン電極１０，１１と同じ金属膜（クロム膜とその上に形成されたアルミニウム系合金膜との積層膜）により、前記ドレイン電極１１と一体に形成されている。
【００３１】
なお、前記ＴＦＴ４のソース，ドレイン電極１０，１１と前記データ配線１４は、その電気抵抗をできるだけ小さくするために、ゲート配線１３よりも充分に厚い膜厚に形成されている。
【００３２】
また、前記ＴＦＴ４のｉ型半導体膜７とｎ型半導体膜９は、図１に示したように、ＴＦＴ部分からデータ配線１４のドレイン電極１１とのつながり部にわたって形成されている。
【００３３】
さらに、前記後基板１の内面には、前記ゲート絶縁膜６を介して各行の画素電極３の縁部にそれぞれ対向し、画素電極３との間に補償容量を形成する複数の補償容量電極１５が設けられている。
【００３４】
この補償容量電極１５は、前記ゲート配線１３と平行に形成されて各行の画素電極３のＴＦＴ接続側とは反対側の端縁部に対向する配線部と、この配線部からその一側に延長されて前記画素電極３の両側縁部に対向する延長部とからなっており、補償容量は、各画素電極３のＴＦＴ接続側とは反対側の端縁部及び両側縁部に沿わせて形成されている。
【００３５】
また、前記複数の補償容量電極１５の一端（配線部の一端）はそれぞれ、前記複数の画素がマトリックス状に配列している表示エリアと枠状のシール材２４によるシール部との間の領域に延長されており、その延長端において、前記ゲート絶縁膜６の上にデータ配線１４と平行に設けられた図示しない１本の容量接続配線に共通接続されている。
【００３６】
なお、前記補償容量電極１５は、後基板１の基板面に、ＴＦＴ４のゲート電極５及びゲート配線１３と同じ金属膜（アルミニウム系合金膜）により形成されており、この補償容量電極１５の表面も、前記容量接続配線に接続される延長端を除いて陽極酸化処理されている。
【００３７】
また、前記容量接続配線は、データ配線１４と同じ金属膜により形成されており、ゲート絶縁膜６に穿設されたコンタクト孔において複数の補償容量電極１５の延長端に接続されている。
【００３８】
さらに、前記ＴＦＴ４のオーバーコート絶縁膜１２は、複数の画素電極３にそれぞれ対応する部分を除いて、後基板１の略全域に形成されており、データ配線１４及び容量接続配線と、各画素電極３のＴＦＴ接続部及び補償容量形成部は、前記オーバーコート絶縁膜１２により覆われている。
【００３９】
また、前記後基板１の行方向の一端と列方向の一側にはそれぞれ前基板２の外方に張出す端子配列部が形成されており、前記複数のゲート配線１３の一端は図３に示したように行方向の端子配列部１ａに導出され、その導出端に、図示しないゲート側駆動回路に接続される端子部１３ａが形成されている。
【００４０】
一方、前記複数のデータ配線１４と容量接続配線の一端は、図示しない列方向の端子配列部に導出されており、前記複数のデータ配線１４の導出端には、図示しないデータ側駆動回路に接続される端子部が形成され、前記容量接続配線の導出端には、前記データ側駆動回路の基準電位に接続される端子部が形成されている。
【００４１】
また、この実施例では、後基板１のシール部の内面レベルを前記シール部の全周にわたって均一にするため、複数のゲート配線１３とデータ配線１４及び容量接続配線のシール部と交差する部分をそれぞれ同じ積層構造にするとともに、この後基板１の端子配列部の無い縁部の内面にも、前記シール部に対応させて同じ積層構造の複数の疑似配線部を、ゲート配線１３及びデータ配線１４のピッチと同程度のピッチで設けている。
【００４２】
前記複数のゲート配線１３のシール部と交差する部分は、図３に示したように、ゲート絶縁膜６のゲート配線１３上の部分に、データ配線１４と同じ金属膜からなる疑似配線１４ａを形成した構造とされており、複数のデータ配線１４及び容量接続配線の前記シール部と交差する部分は、図示しないが、基板面のデータ配線１４及び容量接続配線下の部分に、前記ゲート配線１３と同じ金属膜からなる疑似配線を形成した構造とされている。
【００４３】
また、後基板１の端子配列部の無い縁部の内面に前記シール部に対応させて設けられた疑似配線部は、図示しないが、基板面に前記ゲート配線１３と同じ金属膜からなる下層疑似配線を形成し、ゲート絶縁膜６の前記下層疑似配線上の部分に、前記データ配線１４と同じ金属膜からなる上層疑似配線を形成した構造とされている。
【００４４】
すなわち、前記複数のゲート配線１３とデータ配線１４及び容量接続配線の前記シール部と交差する部分と、端子配列部の無い縁部の内面に設けられた疑似配線部は、いずれも、ゲート配線１３またはそれと同じ膜厚の疑似配線と、ゲート絶縁膜６と、データ配線１４またはそれと同じ膜厚の疑似配線と、オーバーコート絶縁膜１２とを積層した構造とされている。
【００４５】
なお、前記ゲート配線１３のシール部と交差する部分の疑似配線１４ａは、図３のように、ゲート配線１３の端子配列部１ａに導出された部分まで延長されており、前記ゲート絶縁膜６に前記ゲート配線１３の導出部を露出させる開口を設けることにより、前記ゲート配線１３の導出部の上に直接積層されている。
【００４６】
また、前記データ配線１４及び容量接続配線のシール部と交差する部分の疑似配線は、データ配線１４及び容量接続配線の端子配列部に導出された部分まで延長されており、前記ゲート絶縁膜６に前記疑似配線の延長部を露出させる開口を設けることにより、前記データ配線１４及び容量接続配線の導出部の下に直接積層されている。
【００４７】
そして、前記ゲート配線１３の前記疑似配線１４ａが積層された端子部１３ａと、前記データ配線１４及び容量接続配線の前記疑似配線が積層された端子部はそれぞれ、前記オーバーコート絶縁膜１２に開口を設けることにより露出されている。
【００４８】
さらに、前記後基板１の内面には、図４に示したように、前記行方向の端子配列部１ａと列方向の端子配列部のいずれかまたは両方に対向電極用端子１６が設けられるとともに、前記シール部の１つまたは複数のコーナー部分に対応させて、前記対向電極用端子１６にリード配線１８を介して接続されたクロス電極１７が設けられている。
【００４９】
この対向電極用端子１６とクロス電極１７及びリード配線１８は、前記ゲート配線１３と同じ下層金属膜１３ｂと、前記データ配線１４と同じ上層金属膜１４ｂとの積層膜からなっている。
【００５０】
なお、前記下層金属膜１３ｂと上層金属膜１４ｂは、下層金属膜１３ｂの上のゲート絶縁膜６を除去することにより直接積層されており、前記対向電極用端子１６とクロス電極１７は、オーバーコート絶縁膜１２に開口を設けることにより露出されている。
【００５１】
また、前記後基板１の内面には、前記シール部よりも内側の領域の略全域に、前記複数の画素電極３及びオーバーコート絶縁膜１２を覆って配向膜１９が設けられている。
【００５２】
一方、前記前基板２の内面に設けられた対向電極２０は、ＩＴＯ等の透明導電膜からなっており、その外周縁が前記シール部の外周よりも僅かに内側に位置する外形に形成されるとともに、その１つまたは複数のコーナー部に、後基板１に設けられたクロス電極１７と対向するクロス電極接続部が形成されている。
【００５３】
また、この前基板２の内面には、前記シール部で囲まれた領域の略全域にわたって、有機物質からなる透明な液晶層厚調整膜２１が設けられており、この液晶層厚調整膜２１の上に前記対向電極２０が形成されている。
【００５４】
さらに、この前基板２の内面の前記シール部で囲まれた領域には、複数の画素以外の領域に対応する遮光膜２２が設けられており、この遮光膜２２を覆って前記液晶層厚調整膜２１が形成されている。
【００５５】
なお、前記遮光膜２２は、前基板２の基板面に黒色の顔料を添加した感光性樹脂を塗布し、その樹脂膜をパターニングすることにより形成された樹脂遮光膜であり、充分な遮光性をもたせるために、１μｍ程度の膜厚に形成されている。
【００５６】
また、前記液晶層厚調整膜２１は、前記遮光膜２２が形成された前基板２の内面上に、アクリル系樹脂等の透明度の高い感光性樹脂を塗布し、その樹脂膜を前記シール部で囲まれた領域の略全域に対応する形状にパターニングすることにより形成されている。
【００５７】
この液晶層厚調整膜２１は、基板上に塗布された感光性樹脂の自然流動（遮光膜２２上の高い部分からその周囲の低い部分への流動）によりある程度平坦化した膜であり、その遮光膜２２上を除く部分の膜厚は、前記遮光膜２２上の部分の膜厚よりもある程度厚くなっている。なお、この液晶層厚調整膜２１の遮光膜２２上を除く部分と前記遮光膜２２上の部分との膜厚の差は、前記遮光膜２２の膜厚よりも小さい。
【００５８】
さらに、この前基板２の内面には、前記シール部よりも内側の領域の略全域に、対向電極２０を覆って配向膜２３が設けられている。
【００５９】
そして、前記後基板１と前基板２は、そのいずれかの内面に熱硬化性樹脂からなる枠状のシール材２４を印刷し、両基板１，２を重ね合わせて加圧することにより、後基板１の内面に設けられた複数のＴＦＴ４の頂部を、前基板２の内面に設けられた遮光膜２２と液晶層厚調整膜２１と対向電極２０との積層膜からなるＴＦＴ当接部に、両基板１，２の内面の配向膜１９，２３を介して当接させ、さらに前記ＴＦＴ４の頂部を前記液晶層厚調整膜２１に図２のようにめり込ませることにより複数の画素の液晶層厚ｄ１を予め定めた値に規定し、その状態で前記シール材２４を硬化させることにより接合されている。
【００６０】
すなわち、前記ＴＦＴ４のゲート電極５及びソース，ドレイン電極１０，１１は金属膜、ｉ型及びｎ型半導体膜７，９はＳｉ（シリコン）膜、ゲート絶縁膜６とブロッキング絶縁膜８とオーバーコート絶縁膜１２はＳｉＮ膜であり、このＴＦＴ４の構成膜は全て無機物質からなっている。
【００６１】
それに対して、前基板２の内面に設けられた液晶層厚調整膜２１は、アクリル系樹脂等の有機物質により形成されており、この液晶層厚調整膜２１の硬度は前記ＴＦＴ４に比べて低いため、前記後基板１と前基板２を重ね合わせて加圧すると、前記ＴＦＴ４の頂部が、前基板２の内面の配向膜２３及び対向電極２０を前基板２の凹入変形させて前記液晶層厚調整膜２１にめり込む。
【００６２】
したがって、両基板１，２を接合する際の加圧力を制御し、画素部の基板間ギャップ（ゲート絶縁膜６上に設けられた画素電極３と液晶層厚調整膜２１上に設けられた対向電極２０とが対向する領域の配向膜１９，２３間の間隔）が予め定めた値になるまで前記ＴＦＴ４の頂部を前記液晶層厚調整膜２１にめり込ませることにより、画素の液晶層厚ｄ１を前記予め定めた値に規定することができる。
【００６３】
また、前記後基板１の内面に設けられたクロス電極１７と前基板２の内面に設けられた対向電極２０のクロス電極接続部は、図４に示したように、前記シール材２４の前記クロス電極１７に対応する部分に予め混入されたクロス材２５を介して電気的に接続されている。
【００６４】
なお、図４では前記クロス材２５を一体物のように示しているが、このクロス材２５は、球状の樹脂粒子を導電性金属膜で被覆した粒体であり、前記クロス電極１７と対向電極２０のクロス電極接続部との間に僅かに圧縮されて挟持され、前記クロス電極１７と対向電極２０とを導通性良く接続する。
【００６５】
また、液晶層２６は、前記シール材２４を介して接合された両基板１，２間のシール部で囲まれた領域に、前記シール材２４を部分的に欠落させて形成しておいた液晶注入口から真空注入法により液晶を充填することにより形成されており、前記液晶注入口は、液晶の充填後に封止されている。
【００６６】
なお、この液晶表示素子は、例えばＴＮ（ツイステッドネマティック）型のものであり、前記液晶層２６の液晶分子は、後基板１及び前基板２の近傍における配向方向を前記配向膜１９，２３により規定され両基板１，２間において実質的に９０度のツイスト角でツイスト配向している。
【００６７】
この液晶表示素子は、後基板１の内面に設けられた複数のＴＦＴ４の画素電極３の電極面よりも突出する部分の高さを、このＴＦＴ４の頂部を前記液晶層厚調整膜２１に当接させたときの前記画素の対向する電極３，２０間の間隔が予め定めた画素の液晶層厚ｄ１よりも大きくなる値にに形成し、対向電極２０を、前基板２の内面のシール部で囲まれた領域に設けられた有機物質からなる液晶層厚調整膜２１の上に形成し、前記複数のＴＦＴ４の頂部を前記液晶層厚調整膜２１と対向電極２０との積層膜に当接させて前記液晶層厚調整膜２１に前記電極３，２０間の間隔と前記液晶層厚ｄ１との差分だけめり込ませることにより前記画素の液晶層厚ｄ１を予め定めた値に規定しているため、前記対向電極２０の複数の画素に対応する部分を、この対向電極２０の前記シール部に対応する部分よりも高く（一方の基板に近く）し、前記画素の液晶層厚ｄ１を、前記後基板１に設けられたクロス電極１７と前記対向電極２０とを接続するクロス材２５の粒径により制約される前記シール部の基板間ギャップよりも小さくすることができる。
【００６８】
この実施例では、前基板２の内面に、複数の画素以外の領域に対応する遮光膜２２を設けているため、後基板１の内面に設けられた前記ＴＦＴ４の頂部を前記液晶層厚調整膜２１にめり込ませたときの両基板１，２の基板面間の間隔ｄ０は、前記ＴＦＴ４の厚さと前記遮光膜２２と液晶層厚調整膜２１と対向電極２０及び配向膜１９，２３の膜厚との合計値から前記液晶層厚調整膜２１へのＴＦＴ４のめり込み深さを差し引いた値になる。
【００６９】
そして、前記遮光膜２２は画素部には無いため、画素の液晶層厚ｄ１、つまり画素部の基板間ギャップは、前記両基板１，２の基板面間の間隔ｄ０から、ゲート絶縁膜６と画素電極３と液晶層厚調整膜２１と対向電極２０及び配向膜１９，２３の膜厚の合計値を差し引いた値になる。
【００７０】
それに対して、前記シール部の基板間ギャップは、ゲート配線１３及びデータ配線１４と容量接続配線の交差部と、クロス電極１７に対応する部分と、配線及びクロス電極１７の無い部分とで異なる。
【００７１】
すなわち、この実施例では、前基板の内面に設けられた遮光膜２２と液晶層厚調整膜２１と対向電極２０のうち、対向電極２０の外周縁部だけが前記シール部内に対向しており、また両基板１，２の内面の配向膜１９，２３も前記シール部で囲まれた領域内に設けられているため、前記シール部のゲート配線１３及びデータ配線１４と容量接続配線が交差している部分の基板間ギャップｄ２（図３参照）は、前記両基板１，２の基板面間の間隔ｄ０から、ゲート配線１３またはそれと同じ金属膜からなる疑似配線と、ゲート絶縁膜６と、データ配線１４またはそれと同じ金属膜からなる疑似配線１４ａと、オーバーコート絶縁膜１２と、対向電極２０の膜厚の合計値を差し引いた値である。
【００７２】
また、前記シール部のクロス電極１７に対応する部分の基板間ギャップｄ３（図４参照）は、前記両基板１，２の基板面間の間隔ｄ０から、前記クロス電極１７を形成する２層の金属膜（ゲート配線１３及びデータ配線１４と同じ金属膜）１３ｂ，１４ｂと対向電極２０の膜厚の合計値を差し引いた値である。
【００７３】
さらに、前記シール部の配線及びクロス電極１７の無い部分の基板間ギャップは、前記両基板１，２の基板面間の間隔ｄ０から、ゲート絶縁膜６とオーバーコート絶縁膜１２と遮光膜２２及び対向電極２０の膜厚の合計値を差し引いた値である。
【００７４】
この実施例では、前記ＴＦＴ４を、そのゲート絶縁膜６の上に設けられた前記画素電極３の電極面よりも突出する部分の高さが予め定めた画素の液晶層厚ｄ１よりも大きくなるように、例えば１．６３μｍの厚さに形成している。
【００７５】
なお、前記ＴＦＴ４を構成する積層膜のうち、ゲート電極５の膜厚は０．２３μｍ、ゲート絶縁膜６の膜厚は０．２５μｍ、ｉ型半導体膜７の膜厚は０．０２５μｍ、ブロッキング絶縁膜８の膜厚は０．１μｍ、ｎ型半導体膜７の膜厚は０．０２５μｍであり、これらの膜厚は通常のＴＦＴと実質的に同じである。
【００７６】
また、通常のＴＦＴのソース，ドレイン電極の膜厚は０．４２５μｍ程度、オーバーコート絶縁膜の膜厚は０．２μｍ程度であるが、この実施例では、前記ＴＦＴ４のソース，ドレイン電極１０，１１の膜厚を０．６μｍ、とオーバーコート絶縁膜１２の膜厚を０．４μｍと通常のＴＦＴよりも厚くし、このＴＦＴ４を前記１．６３μｍの厚さに形成している。
【００７７】
すなわち、この実施例は、ＴＦＴ４を構成する積層膜のうち、ソース，ドレイン電極１０，１１とオーバーコート絶縁膜１２の膜厚を調整することにより、前記ＴＦＴ４の画素電極３の電極面よりも突出する部分の高さを所定の値（ＴＦＴ４の頂部を液晶層厚調整膜２１に当接させたときの画素の対向する電極３，２０間の間隔が予め定めた画素の液晶層厚ｄ１よりも大きくなる値）に形成したものであり、前記ＴＦＴ４の上層電極であるソース，ドレイン電極１０，１１とオーバーコート絶縁膜１２の膜厚はいずれもＴＦＴ４の特性に影響しないため、前記ＴＦＴ４の画素電極３の電極面よりも突出する部分の高さを、ＴＦＴ４の特性を変化させること無く前記所定の値に形成することができる。
【００７８】
なお、ＴＦＴ４の下層電極であるゲート電極５の膜厚もＴＦＴ４の特性に影響しないが、この実施例では上述したように、ゲート電極５を、基板面との段差を小さくするために、極く薄い膜厚に形成している。
【００７９】
一方、前記画素電極３の膜厚は０．０５μｍであり、この画素電極３は膜厚が０．２５μｍのゲート絶縁膜６の上に形成されているため、前記１．６３μｍの厚さに形成されたＴＦＴ４の画素電極３上に突出する部分の高さは１．３３μｍである。
【００８０】
そして、この実施例では、前基板２の内面に設けられた遮光膜（樹脂遮光膜）２２を１μｍの膜厚に形成し、この遮光膜２２を覆って設けられた液晶層厚調整膜２１を、前記遮光膜２２上の部分の膜厚が３μｍ、他の部分（遮光膜２２が無い部分）の膜厚が３．５μｍになるように形成し、画素電極３上に１．３３μｍの高さに突出している複数のＴＦＴ４の頂部を前記液晶層厚調整膜２１に０．３３μｍの深さにめり込ませることにより、画素部の基板間ギャップ（ゲート絶縁膜６上に設けられた画素電極３と、液晶層厚調整膜２１上に設けられた対向電極２０とが対向する領域の配向膜１９，２３間の間隔）、つまり画素の液晶層厚ｄ１を１．５μｍにしている。
【００８１】
なお、前記液晶層厚調整膜２１は、上述したように、感光性樹脂を塗布し、その樹脂膜をパターニングすることにより形成するが、前記遮光膜２２上の部分の膜厚が３μｍ、他の部分の膜厚が３．５μｍの液晶層厚調整膜２１を形成するための前記感光性樹脂の塗布厚は、容易にコントロールできる範囲内であるため、前記液晶層厚調整膜２１を精度良く前記膜厚に形成することができる。
【００８２】
また、前記対向電極２０の膜厚は０．１４μｍ、配向膜１９，２３の膜厚はそれぞれ０．０５μｍである。
【００８３】
そして、前記画素の液晶層厚ｄ１は、後基板１の内面にゲート絶縁膜６を介して形成された画素電極３と、前基板２の内面に設けられた対向電極２０のうちの前記液晶層厚調整膜２１の遮光膜２１上を除く部分の上に形成された部分とが対向する領域の配向膜１９，２３間の間隔であり、前記液晶層厚調整膜２１の遮光膜２１上を除く部分の膜厚（３．５μｍ）は前記遮光膜２２上の部分の膜厚（３μｍ）よりも０．５μｍだけ厚いため、上記のように画素電極３上に１．３３μｍの高さに突出している複数のＴＦＴ４の頂部を前記液晶層厚調整膜２１に０．３３μｍの深さにめり込ませることにより規定される画素の液晶層厚ｄ１は１．５μｍになる。
【００８４】
このように、ＴＦＴ４の厚さを１．６３μｍ、前記液晶層厚調整膜２１の膜厚を３μｍとし、前記液晶層厚調整膜２１へのＴＦＴ４のめり込み深さを０．３３μｍとして画素の液晶層厚ｄ１を１．５μｍにしたときの両基板１，２の基板面間の間隔ｄ０は、前記ＴＦＴ４の厚さ（１．６３μｍ）と、遮光膜２２と液晶層厚調整膜２１と対向電極２０及び配向膜１９，２３の総厚（１μｍ＋３μｍ＋０．１４μｍ＋０．０５μｍ＋０．０５μｍ＝４．２４μｍ）との合計値から前記液晶層厚調整膜２１へのＴＦＴ４のめり込み深さ（０．３３μｍ）を差し引いた値、つまり５．５４μｍである。
【００８５】
また、前記ゲート配線１３の膜厚は前記ＴＦＴ４のゲート電極５と同じ０．２３μｍ、データ配線１４の膜厚は前記ＴＦＴ４のソース，ドレイン電極１０，１１と同じ０．６μｍである。
【００８６】
したがって、この実施例のように画素の液晶層厚ｄ１を１．５μｍにしたとき、つまり両基板１，２の基板面間の間隔ｄ０を５．５４μｍにしたときの前記シール部のクロス電極１７に対応する部分の基板間ギャップｄ３は、３．９μｍである。
【００８７】
そのため、前記クロス電極１７と対向電極２０とを接続するクロス材２５は、前記シール部のクロス電極１７に対応する部分の基板間ギャップｄ３（３．９μｍ）に、前記クロス電極１７と対向電極２０との間に挟持されることによる０．０５〜０．２５μｍ程度の圧縮変形量を加えた約４．０〜４．２μｍの粒径のものでよく、この程度の粒径のクロス材は、現在の技術で簡単に製造することができる。
【００８８】
したがって、この液晶表示素子によれば、カラーフィルタを備えないアクティブマトリックス型のものでありながら、前記クロス電極１７と対向電極２０とを簡単に製造できるクロス材２５を用いて接続し、しかも画素の液晶層厚ｄ１を例えば１，５μｍに充分に小さくして応答速度を速くすることができる。
【００８９】
また、この液晶表示素子の画素の液晶層厚ｄ１を１．５μｍにしたとき、つまり両基板１，２の基板面間の間隔ｄ０を５．５４μｍにしたときの前記シール部の他の部分の基板間ギャップは、ゲート配線１３及びデータ配線１４と容量接続配線が交差している部分ではｄ２＝４．２５μｍ、配線及びクロス電極１７の無い部分（ゲート絶縁膜６とオーバーコート絶縁膜１２だけの積層膜と対向電極２０とが対向している部分）では５．０８μｍである。
【００９０】
このように、この液晶表示素子は、前基板２の内面のシール部で囲まれた領域に膜厚が３μｍと厚い液晶層厚調整膜２１を設けているため、画素の液晶層厚ｄ１よりもシール部の基板間ギャップがはるかに大きく、したがって、前記シール部のクロス電極１７に対応する部分と、ゲート配線１３及びデータ配線１４と容量接続配線が交差している部分と、配線及びクロス電極１７の無い部分との基板間ギャップ比が、３．９０：４．２５：５．０８と小さい。
【００９１】
すなわち、前記液晶層厚調整膜２１が無く、画素の液晶層厚とシール部の基板間ギャップとの差が小さい場合は、画素の液晶層厚を小さくするほど、つまりシール部の基板間ギャップが小さくなるほど、前記シール部における基板面間の間隔ｄ０に対する配線や絶縁膜の膜厚の割合が大きくなり、前記シール部の各部分の基板間ギャップ比が大きくなるが、前記シール部の基板間ギャップが大きければ、前記シール部における基板面間の間隔ｄ０に対する配線や絶縁膜の膜厚の割合が小さくなり、前記シール部の各部分の基板間ギャップ比が小さくなる。
【００９２】
そして、後基板１と前基板２とを枠状のシール材２４を介して接合する際の前記シール材２４の潰れ量は、前記シール部の基板間ギャップが小さい部分ほど大きいが、前記液晶表示素子は、シール部の各部分の基板間ギャップ比が小さいため、これらの部分でのシール材２４の潰れ量の差が小さく、したがって、前記シール材２４の潰れ広がりをシール部の全周にわたって略均一にし、良好なシール形状を得ることができる。
【００９３】
なお、上記実施例では、ＴＦＴ４を図１及び図２に示した構造としているが、ＴＦＴは、例えば、ゲート電極とゲート絶縁膜とｉ型及びｎ型半導体膜とソース，ドレイン電極とを実施例とは逆の順に積層し、その上をオーバーコート絶縁膜で覆った構造としてもよい。
【００９４】
その場合は、基板面に設けるソース，ドレイン電極を薄い膜厚に形成し、ゲート電極とオーバーコート絶縁膜の膜厚を調整することにより、ＴＦＴの画素電極３の電極面よりも突出する部分の高さを所定の値（ＴＦＴの頂部を液晶層厚調整膜２１に当接させたときの画素の対向する電極間の間隔が予め定めた画素の液晶層厚よりも大きくなる値）に形成するのが望ましく、このようにすることにより、前記ソース，ドレイン電極と基板面との段差を小さくするとともに、前記厚さのＴＦＴを、その特性を変化させること無く形成することができる。
【００９５】
また、前記ＴＦＴは、ゲート電極とソース，ドレイン電極のいずれかとオーバーコート絶縁膜のうち、いずれか一方の膜厚を調整することにより、画素電極よりも突出する部分の高さが予め定めた画素の液晶層厚よりも大きい厚さに形成してもよい。
【００９６】
また、上記実施例では、前記液晶層厚調整膜２１を、シール部で囲まれた領域の略全域にわたって設けているが、この液晶層厚調整膜２１は、複数の画素に対応する部分だけに設けてもよい。つまり、前記液晶層厚調整膜２１は、シール部で囲まれた領域の少なくとも複数の画素に対応させて設ければよい。
【００９７】
さらに、上記実施例では、ＴＦＴ４を、画素電極３上に１．３３μｍの高さに突出する厚さに形成し、液晶層厚調整膜２１を、遮光膜２２上の部分の膜厚が３μｍ、他の部分の膜厚が３．５μｍになるように形成するとともに、前記ＴＦＴ４の頂部を前記液晶層厚調整膜２１に０．３３μｍの深さにめり込ませることにより画素の液晶層厚ｄ１を１．５μｍにしているが、前記画素の液晶層厚ｄ１は、前記ＴＦＴ４の厚さ、つまり画素電極３上に突出する部分の高さと、前記液晶層厚調整膜２１の遮光膜２２上と他の部分の膜厚と、前記液晶層厚調整膜２１へのＴＦＴ４のめり込み深さの少なくとも１つを変えることにより任意に設定することができる。
【００９８】
また、この発明の液晶表示素子は、画素の液晶層厚ｄ１を小さくして応答速度を速くすることができるため、フィールドシーケンシャル液晶表示装置に好適であるが、白黒画像を表示する液晶表示装置に用いることもできる。
【００９９】
さらにまた、この発明は、ＴＮ型の液晶表示素子に限らず、ＳＴＮ（スーパーツイステッドネマティック）型液晶表示素子、液晶分子を一方向に分子長軸を揃えてホモジニアス配向させたホモジニアス配向型液晶表示素子、強誘電性または反強誘電性液晶表示素子等にも適用することができ、また、補償容量電極１５を備えないアクティブマトリックス液晶表示素子にも適用することができる。
【０１００】
【発明の効果】
この発明の液晶表示素子は、枠状のシール材を介して接合され、前記シール材によるシール部で囲まれた領域に設けられた液晶層を挟んで対向する一対の基板の互いに向き合う内面のうち、一方の基板の内面の前記シール部で囲まれた領域に、複数の画素電極とＴＦＴとゲート配線及びデータ配線を設け、他方の基板の内面の前記シール部で囲まれた領域に、少なくとも前記複数の画素電極及びＴＦＴに対応させて、前記ＴＦＴの頂部がめり込まされる有機物質からなる液晶層厚調整膜を設け、この液晶層厚調整膜の上に前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極を設けるとともに、前記複数のＴＦＴの前記画素電極の電極面よりも突出する部分の高さを、前記ＴＦＴの頂部を前記液晶層厚調整膜に当接させたときの前記画素の対向する電極間の間隔が予め定めた画素の液晶層厚よりも大きくなる値に形成し、前記複数のＴＦＴの頂部を前記電極間の間隔と前記液晶層厚との差分だけ前記液晶層厚調整膜にめり込ませるこよにより前記画素の液晶層厚を前記予め定めた値に規定したものであるため、カラーフィルタを備えないアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができる。
【０１０１】
この発明の液晶表示素子においては、前記ＴＦＴを構成するゲート電極と、ゲート絶縁膜と、半導体膜と、ソース，ドレイン電極と、オーバーコート絶縁膜とのうち、前記ゲート電極とソース，ドレイン電極のいずれかと前記オーバーコート絶縁膜の少なくとも一方の膜厚を調整することにより、このＴＦＴの前記画素電極の電極面よりも突出する部分の高さを所定の値に形成するのが望ましく、このようにすることにより、前記ＴＦＴの画素電極の電極面よりも突出する部分の高さを、ＴＦＴの特性を変化させること無く前記所定の値に形成することができる。
【図面の簡単な説明】
【図１】 この発明の一実施例を示す液晶表示素子の一部分の平面図。
【図２】 前記液晶表示素子のＴＦＴ部の拡大断面図。
【図３】 前記液晶表示素子のシール部のゲート配線が交差する部分の拡大断面図。
【図４】 前記液晶表示素子のシール部のクロス電極に対応する部分の拡大断面図。
【符号の説明】
１，２…基板、３…画素電極、４…ＴＦＴ、５…ゲート電極、６…ゲート絶縁膜、７…ｉ型半導体膜、８…ブロッキング絶縁膜、９…ｎ型半導体膜、１０…ソース電極、１１…ドレイン電極、１２…オーバーコート絶縁膜、１３…ゲート配線、１４…データ配線、１５…補償容量電極、１７…クロス電極、１９…配向膜、２０…対向電極、２１…液晶層厚調整膜、２２…遮光膜、２３…配向膜、２４…シール材、２５…クロス材、２６…液晶層。
Claims (2)
- 枠状のシール材を介して接合され、前記シール材によるシール部で囲まれた領域に設けられた液晶層を挟んで対向する一対の基板の互いに向き合う内面のうち、一方の基板の内面の前記シール部で囲まれた領域に、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、これらの薄膜トランジスタにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線が設けられ、他方の基板の内面の前記シール部で囲まれた領域に、少なくとも前記複数の画素電極及び薄膜トランジスタに対応させて、前記薄膜トランジスタの頂部がめり込まされる有機物質からなる液晶層厚調整膜が設けられ、この液晶層厚調整膜の上に前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極が設けられ、前記複数の薄膜トランジスタの前記画素電極の電極面よりも突出する部分の高さは、前記薄膜トランジスタの頂部を前記液晶層厚調整膜に当接させたときの前記画素の対向する電極間の間隔が予め定めた画素の液晶層厚よりも大きくなる値に形成され、前記複数の薄膜トランジスタは、その頂部が前記電極間の間隔と前記液晶層厚との差分だけ前記液晶層厚調整膜にめり込んでいることを特徴とする液晶表示素子。
- 薄膜トランジスタは、ゲート電極と、ゲート絶縁膜と、半導体膜と、ソース，ドレイン電極と、オーバーコート絶縁膜との積層膜からなっており、前記ゲート電極とソース，ドレイン電極のいずれかと前記オーバーコート絶縁膜の少なくとも一方の膜厚を調整することにより、この薄膜トランジスタの画素電極の電極面よりも突出する部分の高さが所定の値に形成されていることを特徴とする請求項１に記載の液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003054834A JP4207603B2 (ja) | 2003-02-28 | 2003-02-28 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003054834A JP4207603B2 (ja) | 2003-02-28 | 2003-02-28 | 液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004264607A JP2004264607A (ja) | 2004-09-24 |
| JP4207603B2 true JP4207603B2 (ja) | 2009-01-14 |
Family
ID=33119062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003054834A Expired - Fee Related JP4207603B2 (ja) | 2003-02-28 | 2003-02-28 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4207603B2 (ja) |
-
2003
- 2003-02-28 JP JP2003054834A patent/JP4207603B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004264607A (ja) | 2004-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10761364B2 (en) | Liquid crystal display device | |
| KR100494638B1 (ko) | 능동매트릭스형 액정표시장치 및 그 제조방법 | |
| US7417694B2 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| JP2002268074A (ja) | 液晶表示装置 | |
| KR20080003078A (ko) | 액정표시장치 및 그 제조방법 | |
| JP3174497B2 (ja) | 液晶表示装置 | |
| US8212982B2 (en) | Liquid crystal display unit and electronic device | |
| JPH0546932B2 (ja) | ||
| US8081278B2 (en) | Multidomain-vertical-alignment transreflective LCD | |
| JP4092894B2 (ja) | 液晶セルおよびその集合体 | |
| US6947115B2 (en) | Liquid crystal display device | |
| JP4207603B2 (ja) | 液晶表示素子 | |
| JP3196378B2 (ja) | 液晶表示装置 | |
| JP4292829B2 (ja) | 液晶表示素子 | |
| JP2004093844A (ja) | 液晶装置、液晶装置の製造方法、電子機器 | |
| JP2002328373A (ja) | 液晶セルおよび液晶セル集合体 | |
| JP2001083543A (ja) | 液晶表示装置 | |
| JP4096520B2 (ja) | 液晶表示素子 | |
| JP4135344B2 (ja) | 液晶表示素子 | |
| KR101446341B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| JP2869238B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4036001B2 (ja) | 液晶表示素子 | |
| JP2004264606A (ja) | 液晶表示素子 | |
| JP6519494B2 (ja) | 液晶表示装置 | |
| JP4116775B2 (ja) | 電気光学装置及びプロジェクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051219 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080924 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081013 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |