JP4202017B2 - 電磁放射線を検出する検出器、その形成方法及びｘ線検査装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、少なくとも一つのシンチレータ、少なくとも一つのＣＭＯＳチップ、及び一つのセラミックベース素子を含み、各中間層がシンチレータとＣＭＯＳチップとの間、ＣＭＯＳチップとセラミックベース素子との間にいつも設けられる、電磁放射を検出する検出器に関わる。本発明の更なる面は、泡の無い中間層の製造、及び、このような中間層を具備する検出器の製造に関わる。
【０００２】
【従来の技術】
この種類の検出器は、例えば、Ｘ線検査装置においてＸ線を可視範囲の放射線に変換するために使用される。
【０００３】
例えば、Ｘ線検査装置用の検出器は、シンチレータ、ＣＭＯＳチップ、及びセラミックベース素子と組み合わせて従来では構成され、シンチレータによって発せられる光はＣＭＯＳチップ上に設けられる感光装置によって検出される。
【０００４】
シンチレータとＣＭＯＳチップとの間の上記中間層のギャップの幅が均一であることは、検出器の検出の正確さ、従って、Ｘ線検査装置の全体的な画像の質に著しい効果をもたらす。中間層中に空気を含むことは、検出器の検出の正確さに負の効果をもたらす。
【０００５】
ＪＰ０９０５４１６２Ａは、シンチレータの領域と感光装置の領域との間に硬化された接着剤から成る透明な中間層が設けられるＸ線検出器を開示する。
【０００６】
中間層のギャップの幅は、スペーサによって定められ、特に、ギャップの幅の均一性を高めるために接着テープが使用される。本発明の好ましい実施例では、シンチレータの領域及び感光装置の領域は、互いに対して垂直方向に延在するよう位置決めされ、毛管効果及び重力を利用して接着剤が上から入れられ、スペーサはギャップの底端に設けられる。このように直角にして位置決めすることは、この種類の製造処理が水平面において経済的に行われているため技術的工業製造の観点から非常に難しい。上記の通り接着テープがギャップの底端に設けられるとき、完全に入れるために必要な毛管効果は部分的に制限され、所望の完全な排気が可能とならない。毛管力は、オープンシステムにおいてだけ定期的に見られ、これは、説明した配置におけるギャップの底端において条件付きでだけ生ずる。説明したスペーサの取り扱いは、マイクロメートル範囲の寸法の環境において接着テープを適用することにおいて特に問題となる。
【０００７】
【発明が解決しようとする課題】
本発明は、より高い均一度のギャップの幅を実現し、許容可能な費用で大量生産され得る一つ以上の中間層を具備する検出器を実現することを目的とする。本発明は、上記中間層を製造する方法を提供し、上記方法を用いて許容可能な費用で検出器を工業的に製造する方法を提供することを更なる目的とする。
【０００８】
【課題を解決するための手段】
この目的は、電磁放射を検出する検出器が少なくとも一つのシンチレータ、少なくとも一つのＣＭＯＳチップ、及び、一つのセラミックベース素子を含み、ギャップの幅を定められた中間層がシンチレータとＣＭＯＳチップとの間、ＣＭＯＳチップとセラミックベース素子との間にそれぞれ配置され、上記中間層が異なる粘度（ consistency ）の少なくとも２つの接着剤（Ａ、Ｂ）を含むことで実現される。
【０００９】
Ｘ線検出器又はコンピュータ断層撮影装置（ＣＴ装置）用の検出器として特に使用される検出器は、特に接着剤として実現される中間層を含む。中間層に接着剤を使用することは、機械的にも熱的にも安定した信頼性のある接合を得ることを確実にする。
【００１０】
中間層の所望の限定されたギャップは、特にスペーサを適当に選択することを通じて得られる。本発明においてスペーサは、ワイヤのような所望の間隔を実現するのに機能する構成要素、又は、ＣＭＯＳチップ上に存在するバンプのような別の情況では機能的に必要であり、寸法がこの目的のために特別に選択される構成要素である。所望の各ギャップの幅は、スペーサの寸法を適当に選択することによって簡単に実現され得る。一方で、円形の断面を有する市販のワイヤを使用することが好ましい。この種類のワイヤは、低コストで、Ａｕ及びＡｌＳｉｌのような好ましい材料で１５乃至７５μｍの標準サイズで容易に購入できる。他方で、バンプは、所望の高さを考慮するよう従来の方法を用いて実現され、従って、所望の寸法的な正確さを技術的に簡単に実現することを可能にする。スペーサ又は接着剤（Ａ）用の接合点は、検出器の機能に本質的に影響を及ぼさない域、例えば、ＣＭＯＳチップ上の光学的に不活性な領域に設けられることが好ましい。非常に少量の接着剤（Ａ）を上記配置し、且つ、使用するために追加の表面域は必要でないにも関わらず接着剤（Ａ）を使用することの主な目的は達成される。この接着剤は、この目的のために最小限の量の材料を利用して所望の均一なギャップの幅を速く固定する機能を果たす。
【００１１】
容易に塗布され、高速に硬化される市販のエポキシ樹脂、シアノアクリレート接着剤、又は、アクリレート接着剤が本発明によるこの適用法のために接着剤（Ａ）として使用され得る。
【００１２】
接着剤（Ａ１）は、導電性であり、ＣＭＯＳチップの後部から電荷を放散することを可能にする。
【００１３】
可能な限り小さいギャップの幅を実現するために、特に接着点上の少なくともある量の接着剤（Ａ１）がＣＭＯＳチップの後表面並びにセラミックベース素子に直接的に塗布される。この場合、複数のスペーサがＣＭＯＳチップの表面とセラミックベース素子の表面との間に、つまり、ある量の接着剤（Ａ１）がそれらと接触すること無く直接的に配置される。
【００１４】
更に、少なくともある量の接着剤（Ａ２）がシンチレータの表面並びにＣＭＯＳチップ上のバンプに塗布される。
【００１５】
本発明による接着剤（Ｂ）は、屈折率が＞１．５であり、４５０乃至５５０ｎｍの波長範囲における光の低損失な透過を可能にする、好ましくはエポキシ樹脂ベースの、低粘度の２成分接着剤である。中間層における接着力の主な部分となるこの接着剤（Ｂ）は、電磁照射の影響下で、長期間にわたってさえも著しく古くはならない。完全な泡を有しない信頼性のある充填物を保証するよう適切な流れ挙動が特に要求される。接着剤（Ｂ）の硬化は、接触パートナーの熱負荷率に有利に適合され得る。
【００１６】
本発明の目的は、ＣＭＯＳチップとセラミックベース素子との間に中間層を形成する方法を用いても実現され、このとき第１の段階中、スペーサ及びある量の接着剤（Ａ１）がセラミックベース素子の表面に塗布され、このとき接着剤（Ａ１）はスペーサより厚く、その後ＣＭＯＳチップは、上記ある量の接着剤の上におかれ、スペーサ及びある量の接着剤（Ａ１）の上におかれたまま接合され、固定され、第２の段階中、ＣＭＯＳチップとセラミックベース素子との間に残るギャップは、水平方向に配置されたＣＭＯＳチップの一つの側に塗布され、毛管力の影響下でギャップの中に入り、その後硬化される接着剤（Ｂ）で完全に充填される。
【００１７】
本発明の目的は、シンチレータとＣＭＯＳチップとの間に中間層を形成する方法を用いても実現され、このとき第１の段階中、ＣＭＯＳチップの表面の光学的に不活性な領域に設けられるバンプに少なくともある量の接着剤（Ａ２）が塗布され、その後シンチレータは、バンプの上に配置され、バンプ及びある量の接着剤（Ａ２）の上におかれたまま接合され、固定され、第２の段階中、シンチレータとＣＭＯＳチップとの間に残るギャップは水平方向に配置されたＣＭＯＳチップの一つの側に塗布され、毛管力の影響下でギャップに入り、その後硬化される接着剤（Ｂ）で完全に充填される。
【００１８】
本発明は、電磁放射を検出する少なくとも一つの検出器、少なくとも一つのシンチレータ、少なくとも一つのＣＭＯＳチップ及び一つのセラミックベース素子を含むＸ線検査装置に係わり、ギャップの幅に関して定められる各中間層は、シンチレータとＣＭＯＳチップとの間、及び、ＣＭＯＳチップとセラミックベース素子との間にいつも適用され、上記中間層は異なるコンシステンシーの少なくとも２つの接着剤（Ａ，Ｂ）及びスペーサを含む。
【００１９】
【発明の実施の形態】
本発明の実施例は、図面を参照して以下に詳細に説明する。
【００２０】
図１は、ＣＭＯＳチップ３とセラミックベース素子４との間に設けられる種類の中間層２を製造する方法の実行を完了した後のこの中間層を具備する検出器１の一部を示す。この結果は、工業製造処理の一部を成す以下の段階を用いて実現される。
【００２１】
この場合Ａｕから成り、３０μｍの径を有するスペーサ５は、従来の標準的な技法を用いて、ＡｇＰｔのような結合可能な材料からなるセラミックベース材料４の表面上に配置される。接着剤（Ｂ）の流れの方向に対して平行に延在するこれら２つのワイヤに隣接して４つのある量の接着剤（Ａ１）がワイヤに接触すること無く堆積され、上記接着剤はこの場合、比較的速く硬化する伝導性の２成分エポキシ樹脂接着剤であり、上記堆積は市販のディスペンサーを用いて実施される。ある量の接着剤（Ａ１）は、セラミックベース素子４の表面から約４０μｍ突出する小滴である。ＣＭＯＳチップ３は、セラミックベース素子４上の所望の、正確に定められた位置に移動され、従来の測定及び位置決め手段を特に利用する半自動の位置決め装置及びデータ技法を用いて水平方向に位置決めされる。
【００２２】
ＣＭＯＳチップ３が最初に小滴の接着剤（Ａ１）の表面と接触する位置決め後、ＣＭＯＳチップ３は、重力の影響下でだけスペーサ５上におかれる。セラミックベース素子４並びにＣＭＯＳチップ３と接触する小滴の接着剤（Ａ１）はこの位置で硬化される。
【００２３】
フリップチップ結合器において行われるように好ましくは熱の影響下で硬化された後、約３０μｍのギャップの幅を有する所望の正確に定められたギャップが機械的に安定した方法で得られる。
【００２４】
その後、接着剤（Ｂ）が横方向に、且つ、泡無しでギャップの中にディスペンサーを用いて、つまり、ＣＭＯＳチップ３の片側からだけ導入され、組立体全体、つまり、特にＣＭＯＳチップ３とセラミックベース素子４の中間層２の成分が予め８０℃に加熱される。要求される流れ挙動に粘度が適合された接着剤（Ｂ）は、毛管力の影響下でギャップを（空気を含むこと無く）完全に充填する。接着剤（Ｂ）は、ギャップの他の３つの開口部において夫々のメニスカスを形成するがそこからは出ない。ギャップ及びスペーサ中に存在する硬化した小滴の接着剤（Ａ１）は、夫々の小さい寸法のため、流れ挙動及び空気を含むものの形成に対して著しい効果を有さない。少量の熱を与えて、つまり、２．５時間にわたって６０℃で接着剤（Ｂ）を硬化した後、必要な長期の安定性を確実にする安定した中間層２が得られる。
【００２５】
図２は、ＣＭＯＳチップ３とシンチレータ６との間に存在する種類の中間層２を形成する方法の実行を完了した後のこの中間層を含む検出器１の一部を示す。この結果は、工業製造処理の一部を成す以下の段階を用いて得られる。
【００２６】
ＣＭＯＳチップ３上の光学的に不活性な領域において、約３０μｍの高さのスペーサ５が設けられ、これらスペーサはバンプと呼ばれ、この場合ＮｉＡｕから形成される。従来の技法を用いて、これらバンプは高さに関して正確に釣り合いが取られ、中間層２のギャップの所望の高さが得られる。小滴の接着剤（Ａ２）は、約４０×４０μｍの表面積を規則正しく占有する個々のバンプの先端だけに塗布される。接着剤（Ａ）は、市販のディスペンサーを用いて容易に堆積され得る比較的速く硬化する接着剤である。シンチレータ６は、ＣＭＯＳチップ３上の所望の正確に定められた位置に移動され半自動の位置決め装置を用いて水平方向に位置決めされる。シンチレータ６が最初に小滴の接着剤（Ａ２）の表面と接触する位置決め後、シンチレータ６は、スペーサ５上に専ら重力下で水平方向におかれる。シンチレータ６並びにバンプと接触する小滴の接着剤（Ａ２）は、この位置で硬化される。結合器において行われるように熱の影響下で硬化された後、約３０μｍのギャップの幅を有する所望の正確に定められたギャップが機械的に安定した方法で実現される。その後、接着剤（Ｂ）は、横方向に且つ気泡を有さずにギャップの中にディスペンサーを用いて、つまり、ＣＭＯＳチップ３の片側からだけ導入される。要求される流れ挙動に粘度が適合される接着剤（Ｂ）は、毛管力の影響下でギャップ（空気を含むことなく）完全に充填する。接着剤（Ｂ）は、ギャップの他の３つの側において夫々のメニスカスを形成するがそこからは出ない。ギャップ中に存在するスペーサ５は、その小さい寸法のため、流れ挙動及び空気を含むもの形成に対して著しく影響を及ぼさない。ギャップの高さが５０μｍ未満となる場合、１００×１００μｍより大きい表面積を占有するスペーサ５又は硬化したある量の接着剤（Ａ２）は、空気が含まれたものを望ましくなく形成するリスクを生じさせることなく回避され得ない。少量の熱、つまり、約２．５時間にわたって６０℃を与えて接着剤（Ｂ）を硬化した後、必要な長期の安定性を確実にする安定した中間層２が得られる。
【図面の簡単な説明】
【図１】中間層２がＣＭＯＳチップ３とセラミックベース素子４との間に設けられる検出器１の一部の側面図である。
【図２】中間層２がシンチレータ６とＣＭＯＳチップ３との間に設けられる検出器１の一部の側面図である。
【符号の説明】
１ 検出器
２ 中間層
３ ＣＭＯＳチップ
４ セラミックベース素子
５ スペーサ
６ シンチレータ

Claims (11)

1. 少なくとも一つのシンチレータ、少なくとも一つのＣＭＯＳチップ、及び、一つのセラミックベース素子を含む、電磁放射線を検出する検出器であって、
   ギャップの幅を定められた第１及び第２の中間層が、それぞれ、前記シンチレータと前記ＣＭＯＳチップとの間及び前記ＣＭＯＳチップと前記セラミックベース素子との間に配置され、
   前記第１及び第２の中間層の各々は、異なる粘度の少なくとも２つの接着剤と、スペーサとを含む、
   検出器。
2. 前記第１及び第２の中間層の前記ギャップの幅は、ある量の前記少なくとも２つの接着剤のうちの粘度が高い側の１つである第１の接着剤及び複数の前記スペーサによって決定されることを特徴とする請求項１記載の検出器。
3. 前記第１の接着剤は、高速硬化型のエポキシ樹脂、シアノアクリレート接着剤、又は、アクリレート接着剤であることを特徴とする請求項２記載の検出器。
4. 前記第２の中間層に含まれる前記第１の接着剤の少なくともある量が前記ＣＭＯＳチップの表面及び前記セラミックベース素子の表面に直接的に塗布され、
   複数の前記スペーサが前記ＣＭＯＳチップの前記表面と前記セラミックベース素子の前記表面との間に配置されることを特徴とする請求項３記載の検出器。
5. 前記第２の中間層の前記スペーサは、特にＡｕ及びＡｌＳｉｌの材料から成るワイヤであることを特徴とする請求項４記載の検出器。
6. 前記第１の中間層に含まれる前記第１の接着剤の少なくともある量が前記ＣＭＯＳチップに面する前記シンチレータの表面、及び、前記ＣＭＯＳチップ上のバンプに塗布されることを特徴とする請求項３記載の検出器。
7. 前記少なくとも２つの接着剤のうちの粘度が低い側の１つである第２の接着剤は、毛管力の影響下で前記ギャップに入ることが可能な低い粘度を有する、特にエポキシ樹脂ベースの接着剤であることを特徴とする請求項１記載の検出器。
8. 前記セラミックベース素子は酸化アルミニウムに基づくことを特徴とする請求項１記載の検出器。
9. シンチレータとＣＭＯＳチップとの間に中間層を形成する方法であって、
   第１の段階中、前記ＣＭＯＳチップの表面の光学的に不活性な領域に設けられたバンプにある量の第１の接着剤が塗布され、その後、前記シンチレータは、前記バンプの上に配置され、前記バンプ及び前記ある量の第１の接着剤の上におかれたまま接合され、固定され、
   第２の段階中、前記シンチレータと前記ＣＭＯＳチップとの間に残るギャップは、水平方向に配置された前記シンチレータの一つの側に塗布され、毛管力の影響下で前記ギャップに入り、その後硬化される第２の接着剤で完全に充填される、方法。
10. ＣＭＯＳチップとセラミックベース素子との間に中間層を形成すること、及びシンチレータと前記ＣＭＯＳチップとの間に中間層を形成することを有する、請求項１記載の電磁放射線を検出する検出器を形成する方法であって、
    第１の段階中、ある量の第１の接着剤及びスペーサが前記セラミックベース素子の表面に設けられ、このとき塗布される前記ある量の第１の接着剤は前記スペーサより厚く、その後、前記ＣＭＯＳチップは、前記ある量の第１の接着剤の上に配置され、前記スペーサ及び前記ある量の第１の接着剤の上におかれたまま接合され、固定され、
    第２の段階中、前記ＣＭＯＳチップと前記セラミックベース素子との間に残るギャップは、水平方向に配置された前記ＣＭＯＳチップの一つの側に塗布され、毛管力の影響下で前記ギャップに入り、その後硬化される第２の接着剤で完全に充填され、
    第３の段階中、前記ＣＭＯＳチップの表面の光学的に不活性な領域に設けられたバンプにある量の第３の接着剤が塗布され、その後、前記シンチレータは、前記バンプの上に配置され、前記バンプ及び前記ある量の第３の接着剤の上におかれたまま接合され、固定され、
    第４の段階中、前記シンチレータと前記ＣＭＯＳチップとの間に残るギャップは、水平方向に配置された前記シンチレータの一つの側に塗布され、毛管力の影響下で前記ギャップに入り、その後硬化される第４の接着剤で完全に充填される、
    方法。
11. 請求項１乃至８のうちいずれか一項記載の検出器を少なくとも一つ含むＸ線検査装置。

Images