JP4202017B2 - 電磁放射線を検出する検出器、その形成方法及びx線検査装置 - Google Patents
電磁放射線を検出する検出器、その形成方法及びx線検査装置 Download PDFInfo
- Publication number
- JP4202017B2 JP4202017B2 JP2001385130A JP2001385130A JP4202017B2 JP 4202017 B2 JP4202017 B2 JP 4202017B2 JP 2001385130 A JP2001385130 A JP 2001385130A JP 2001385130 A JP2001385130 A JP 2001385130A JP 4202017 B2 JP4202017 B2 JP 4202017B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- cmos chip
- scintillator
- detector
- base element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
- G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
- G01T1/16—Measuring radiation intensity
- G01T1/20—Measuring radiation intensity with scintillation detectors
- G01T1/2006—Measuring radiation intensity with scintillation detectors using a combination of a scintillator and photodetector which measures the means radiation intensity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- General Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Molecular Biology (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Measurement Of Radiation (AREA)
- Light Receiving Elements (AREA)
Description
【発明の属する技術分野】
本発明は、少なくとも一つのシンチレータ、少なくとも一つのCMOSチップ、及び一つのセラミックベース素子を含み、各中間層がシンチレータとCMOSチップとの間、CMOSチップとセラミックベース素子との間にいつも設けられる、電磁放射を検出する検出器に関わる。本発明の更なる面は、泡の無い中間層の製造、及び、このような中間層を具備する検出器の製造に関わる。
【0002】
【従来の技術】
この種類の検出器は、例えば、X線検査装置においてX線を可視範囲の放射線に変換するために使用される。
【0003】
例えば、X線検査装置用の検出器は、シンチレータ、CMOSチップ、及びセラミックベース素子と組み合わせて従来では構成され、シンチレータによって発せられる光はCMOSチップ上に設けられる感光装置によって検出される。
【0004】
シンチレータとCMOSチップとの間の上記中間層のギャップの幅が均一であることは、検出器の検出の正確さ、従って、X線検査装置の全体的な画像の質に著しい効果をもたらす。中間層中に空気を含むことは、検出器の検出の正確さに負の効果をもたらす。
【0005】
JP09054162Aは、シンチレータの領域と感光装置の領域との間に硬化された接着剤から成る透明な中間層が設けられるX線検出器を開示する。
【0006】
中間層のギャップの幅は、スペーサによって定められ、特に、ギャップの幅の均一性を高めるために接着テープが使用される。本発明の好ましい実施例では、シンチレータの領域及び感光装置の領域は、互いに対して垂直方向に延在するよう位置決めされ、毛管効果及び重力を利用して接着剤が上から入れられ、スペーサはギャップの底端に設けられる。このように直角にして位置決めすることは、この種類の製造処理が水平面において経済的に行われているため技術的工業製造の観点から非常に難しい。上記の通り接着テープがギャップの底端に設けられるとき、完全に入れるために必要な毛管効果は部分的に制限され、所望の完全な排気が可能とならない。毛管力は、オープンシステムにおいてだけ定期的に見られ、これは、説明した配置におけるギャップの底端において条件付きでだけ生ずる。説明したスペーサの取り扱いは、マイクロメートル範囲の寸法の環境において接着テープを適用することにおいて特に問題となる。
【0007】
【発明が解決しようとする課題】
本発明は、より高い均一度のギャップの幅を実現し、許容可能な費用で大量生産され得る一つ以上の中間層を具備する検出器を実現することを目的とする。本発明は、上記中間層を製造する方法を提供し、上記方法を用いて許容可能な費用で検出器を工業的に製造する方法を提供することを更なる目的とする。
【0008】
【課題を解決するための手段】
この目的は、電磁放射を検出する検出器が少なくとも一つのシンチレータ、少なくとも一つのCMOSチップ、及び、一つのセラミックベース素子を含み、ギャップの幅を定められた中間層がシンチレータとCMOSチップとの間、CMOSチップとセラミックベース素子との間にそれぞれ配置され、上記中間層が異なる粘度( consistency )の少なくとも2つの接着剤(A、B)を含むことで実現される。
【0009】
X線検出器又はコンピュータ断層撮影装置(CT装置)用の検出器として特に使用される検出器は、特に接着剤として実現される中間層を含む。中間層に接着剤を使用することは、機械的にも熱的にも安定した信頼性のある接合を得ることを確実にする。
【0010】
中間層の所望の限定されたギャップは、特にスペーサを適当に選択することを通じて得られる。本発明においてスペーサは、ワイヤのような所望の間隔を実現するのに機能する構成要素、又は、CMOSチップ上に存在するバンプのような別の情況では機能的に必要であり、寸法がこの目的のために特別に選択される構成要素である。所望の各ギャップの幅は、スペーサの寸法を適当に選択することによって簡単に実現され得る。一方で、円形の断面を有する市販のワイヤを使用することが好ましい。この種類のワイヤは、低コストで、Au及びAlSilのような好ましい材料で15乃至75μmの標準サイズで容易に購入できる。他方で、バンプは、所望の高さを考慮するよう従来の方法を用いて実現され、従って、所望の寸法的な正確さを技術的に簡単に実現することを可能にする。スペーサ又は接着剤(A)用の接合点は、検出器の機能に本質的に影響を及ぼさない域、例えば、CMOSチップ上の光学的に不活性な領域に設けられることが好ましい。非常に少量の接着剤(A)を上記配置し、且つ、使用するために追加の表面域は必要でないにも関わらず接着剤(A)を使用することの主な目的は達成される。この接着剤は、この目的のために最小限の量の材料を利用して所望の均一なギャップの幅を速く固定する機能を果たす。
【0011】
容易に塗布され、高速に硬化される市販のエポキシ樹脂、シアノアクリレート接着剤、又は、アクリレート接着剤が本発明によるこの適用法のために接着剤(A)として使用され得る。
【0012】
接着剤(A1)は、導電性であり、CMOSチップの後部から電荷を放散することを可能にする。
【0013】
可能な限り小さいギャップの幅を実現するために、特に接着点上の少なくともある量の接着剤(A1)がCMOSチップの後表面並びにセラミックベース素子に直接的に塗布される。この場合、複数のスペーサがCMOSチップの表面とセラミックベース素子の表面との間に、つまり、ある量の接着剤(A1)がそれらと接触すること無く直接的に配置される。
【0014】
更に、少なくともある量の接着剤(A2)がシンチレータの表面並びにCMOSチップ上のバンプに塗布される。
【0015】
本発明による接着剤(B)は、屈折率が>1.5であり、450乃至550nmの波長範囲における光の低損失な透過を可能にする、好ましくはエポキシ樹脂ベースの、低粘度の2成分接着剤である。中間層における接着力の主な部分となるこの接着剤(B)は、電磁照射の影響下で、長期間にわたってさえも著しく古くはならない。完全な泡を有しない信頼性のある充填物を保証するよう適切な流れ挙動が特に要求される。接着剤(B)の硬化は、接触パートナーの熱負荷率に有利に適合され得る。
【0016】
本発明の目的は、CMOSチップとセラミックベース素子との間に中間層を形成する方法を用いても実現され、このとき第1の段階中、スペーサ及びある量の接着剤(A1)がセラミックベース素子の表面に塗布され、このとき接着剤(A1)はスペーサより厚く、その後CMOSチップは、上記ある量の接着剤の上におかれ、スペーサ及びある量の接着剤(A1)の上におかれたまま接合され、固定され、第2の段階中、CMOSチップとセラミックベース素子との間に残るギャップは、水平方向に配置されたCMOSチップの一つの側に塗布され、毛管力の影響下でギャップの中に入り、その後硬化される接着剤(B)で完全に充填される。
【0017】
本発明の目的は、シンチレータとCMOSチップとの間に中間層を形成する方法を用いても実現され、このとき第1の段階中、CMOSチップの表面の光学的に不活性な領域に設けられるバンプに少なくともある量の接着剤(A2)が塗布され、その後シンチレータは、バンプの上に配置され、バンプ及びある量の接着剤(A2)の上におかれたまま接合され、固定され、第2の段階中、シンチレータとCMOSチップとの間に残るギャップは水平方向に配置されたCMOSチップの一つの側に塗布され、毛管力の影響下でギャップに入り、その後硬化される接着剤(B)で完全に充填される。
【0018】
本発明は、電磁放射を検出する少なくとも一つの検出器、少なくとも一つのシンチレータ、少なくとも一つのCMOSチップ及び一つのセラミックベース素子を含むX線検査装置に係わり、ギャップの幅に関して定められる各中間層は、シンチレータとCMOSチップとの間、及び、CMOSチップとセラミックベース素子との間にいつも適用され、上記中間層は異なるコンシステンシーの少なくとも2つの接着剤(A,B)及びスペーサを含む。
【0019】
【発明の実施の形態】
本発明の実施例は、図面を参照して以下に詳細に説明する。
【0020】
図1は、CMOSチップ3とセラミックベース素子4との間に設けられる種類の中間層2を製造する方法の実行を完了した後のこの中間層を具備する検出器1の一部を示す。この結果は、工業製造処理の一部を成す以下の段階を用いて実現される。
【0021】
この場合Auから成り、30μmの径を有するスペーサ5は、従来の標準的な技法を用いて、AgPtのような結合可能な材料からなるセラミックベース材料4の表面上に配置される。接着剤(B)の流れの方向に対して平行に延在するこれら2つのワイヤに隣接して4つのある量の接着剤(A1)がワイヤに接触すること無く堆積され、上記接着剤はこの場合、比較的速く硬化する伝導性の2成分エポキシ樹脂接着剤であり、上記堆積は市販のディスペンサーを用いて実施される。ある量の接着剤(A1)は、セラミックベース素子4の表面から約40μm突出する小滴である。CMOSチップ3は、セラミックベース素子4上の所望の、正確に定められた位置に移動され、従来の測定及び位置決め手段を特に利用する半自動の位置決め装置及びデータ技法を用いて水平方向に位置決めされる。
【0022】
CMOSチップ3が最初に小滴の接着剤(A1)の表面と接触する位置決め後、CMOSチップ3は、重力の影響下でだけスペーサ5上におかれる。セラミックベース素子4並びにCMOSチップ3と接触する小滴の接着剤(A1)はこの位置で硬化される。
【0023】
フリップチップ結合器において行われるように好ましくは熱の影響下で硬化された後、約30μmのギャップの幅を有する所望の正確に定められたギャップが機械的に安定した方法で得られる。
【0024】
その後、接着剤(B)が横方向に、且つ、泡無しでギャップの中にディスペンサーを用いて、つまり、CMOSチップ3の片側からだけ導入され、組立体全体、つまり、特にCMOSチップ3とセラミックベース素子4の中間層2の成分が予め80℃に加熱される。要求される流れ挙動に粘度が適合された接着剤(B)は、毛管力の影響下でギャップを(空気を含むこと無く)完全に充填する。接着剤(B)は、ギャップの他の3つの開口部において夫々のメニスカスを形成するがそこからは出ない。ギャップ及びスペーサ中に存在する硬化した小滴の接着剤(A1)は、夫々の小さい寸法のため、流れ挙動及び空気を含むものの形成に対して著しい効果を有さない。少量の熱を与えて、つまり、2.5時間にわたって60℃で接着剤(B)を硬化した後、必要な長期の安定性を確実にする安定した中間層2が得られる。
【0025】
図2は、CMOSチップ3とシンチレータ6との間に存在する種類の中間層2を形成する方法の実行を完了した後のこの中間層を含む検出器1の一部を示す。この結果は、工業製造処理の一部を成す以下の段階を用いて得られる。
【0026】
CMOSチップ3上の光学的に不活性な領域において、約30μmの高さのスペーサ5が設けられ、これらスペーサはバンプと呼ばれ、この場合NiAuから形成される。従来の技法を用いて、これらバンプは高さに関して正確に釣り合いが取られ、中間層2のギャップの所望の高さが得られる。小滴の接着剤(A2)は、約40×40μmの表面積を規則正しく占有する個々のバンプの先端だけに塗布される。接着剤(A)は、市販のディスペンサーを用いて容易に堆積され得る比較的速く硬化する接着剤である。シンチレータ6は、CMOSチップ3上の所望の正確に定められた位置に移動され半自動の位置決め装置を用いて水平方向に位置決めされる。シンチレータ6が最初に小滴の接着剤(A2)の表面と接触する位置決め後、シンチレータ6は、スペーサ5上に専ら重力下で水平方向におかれる。シンチレータ6並びにバンプと接触する小滴の接着剤(A2)は、この位置で硬化される。結合器において行われるように熱の影響下で硬化された後、約30μmのギャップの幅を有する所望の正確に定められたギャップが機械的に安定した方法で実現される。その後、接着剤(B)は、横方向に且つ気泡を有さずにギャップの中にディスペンサーを用いて、つまり、CMOSチップ3の片側からだけ導入される。要求される流れ挙動に粘度が適合される接着剤(B)は、毛管力の影響下でギャップ(空気を含むことなく)完全に充填する。接着剤(B)は、ギャップの他の3つの側において夫々のメニスカスを形成するがそこからは出ない。ギャップ中に存在するスペーサ5は、その小さい寸法のため、流れ挙動及び空気を含むもの形成に対して著しく影響を及ぼさない。ギャップの高さが50μm未満となる場合、100×100μmより大きい表面積を占有するスペーサ5又は硬化したある量の接着剤(A2)は、空気が含まれたものを望ましくなく形成するリスクを生じさせることなく回避され得ない。少量の熱、つまり、約2.5時間にわたって60℃を与えて接着剤(B)を硬化した後、必要な長期の安定性を確実にする安定した中間層2が得られる。
【図面の簡単な説明】
【図1】中間層2がCMOSチップ3とセラミックベース素子4との間に設けられる検出器1の一部の側面図である。
【図2】中間層2がシンチレータ6とCMOSチップ3との間に設けられる検出器1の一部の側面図である。
【符号の説明】
1 検出器
2 中間層
3 CMOSチップ
4 セラミックベース素子
5 スペーサ
6 シンチレータ
Claims (11)
- 少なくとも一つのシンチレータ、少なくとも一つのCMOSチップ、及び、一つのセラミックベース素子を含む、電磁放射線を検出する検出器であって、
ギャップの幅を定められた第1及び第2の中間層が、それぞれ、前記シンチレータと前記CMOSチップとの間及び前記CMOSチップと前記セラミックベース素子との間に配置され、
前記第1及び第2の中間層の各々は、異なる粘度の少なくとも2つの接着剤と、スペーサとを含む、
検出器。 - 前記第1及び第2の中間層の前記ギャップの幅は、ある量の前記少なくとも2つの接着剤のうちの粘度が高い側の1つである第1の接着剤及び複数の前記スペーサによって決定されることを特徴とする請求項1記載の検出器。
- 前記第1の接着剤は、高速硬化型のエポキシ樹脂、シアノアクリレート接着剤、又は、アクリレート接着剤であることを特徴とする請求項2記載の検出器。
- 前記第2の中間層に含まれる前記第1の接着剤の少なくともある量が前記CMOSチップの表面及び前記セラミックベース素子の表面に直接的に塗布され、
複数の前記スペーサが前記CMOSチップの前記表面と前記セラミックベース素子の前記表面との間に配置されることを特徴とする請求項3記載の検出器。 - 前記第2の中間層の前記スペーサは、特にAu及びAlSilの材料から成るワイヤであることを特徴とする請求項4記載の検出器。
- 前記第1の中間層に含まれる前記第1の接着剤の少なくともある量が前記CMOSチップに面する前記シンチレータの表面、及び、前記CMOSチップ上のバンプに塗布されることを特徴とする請求項3記載の検出器。
- 前記少なくとも2つの接着剤のうちの粘度が低い側の1つである第2の接着剤は、毛管力の影響下で前記ギャップに入ることが可能な低い粘度を有する、特にエポキシ樹脂ベースの接着剤であることを特徴とする請求項1記載の検出器。
- 前記セラミックベース素子は酸化アルミニウムに基づくことを特徴とする請求項1記載の検出器。
- シンチレータとCMOSチップとの間に中間層を形成する方法であって、
第1の段階中、前記CMOSチップの表面の光学的に不活性な領域に設けられたバンプにある量の第1の接着剤が塗布され、その後、前記シンチレータは、前記バンプの上に配置され、前記バンプ及び前記ある量の第1の接着剤の上におかれたまま接合され、固定され、
第2の段階中、前記シンチレータと前記CMOSチップとの間に残るギャップは、水平方向に配置された前記シンチレータの一つの側に塗布され、毛管力の影響下で前記ギャップに入り、その後硬化される第2の接着剤で完全に充填される、方法。 - CMOSチップとセラミックベース素子との間に中間層を形成すること、及びシンチレータと前記CMOSチップとの間に中間層を形成することを有する、請求項1記載の電磁放射線を検出する検出器を形成する方法であって、
第1の段階中、ある量の第1の接着剤及びスペーサが前記セラミックベース素子の表面に設けられ、このとき塗布される前記ある量の第1の接着剤は前記スペーサより厚く、その後、前記CMOSチップは、前記ある量の第1の接着剤の上に配置され、前記スペーサ及び前記ある量の第1の接着剤の上におかれたまま接合され、固定され、
第2の段階中、前記CMOSチップと前記セラミックベース素子との間に残るギャップは、水平方向に配置された前記CMOSチップの一つの側に塗布され、毛管力の影響下で前記ギャップに入り、その後硬化される第2の接着剤で完全に充填され、
第3の段階中、前記CMOSチップの表面の光学的に不活性な領域に設けられたバンプにある量の第3の接着剤が塗布され、その後、前記シンチレータは、前記バンプの上に配置され、前記バンプ及び前記ある量の第3の接着剤の上におかれたまま接合され、固定され、
第4の段階中、前記シンチレータと前記CMOSチップとの間に残るギャップは、水平方向に配置された前記シンチレータの一つの側に塗布され、毛管力の影響下で前記ギャップに入り、その後硬化される第4の接着剤で完全に充填される、
方法。 - 請求項1乃至8のうちいずれか一項記載の検出器を少なくとも一つ含むX線検査装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10063907.0 | 2000-12-21 | ||
DE10063907A DE10063907A1 (de) | 2000-12-21 | 2000-12-21 | Detektor zum Detektieren von elektromagnetischer Strahlung |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002228756A JP2002228756A (ja) | 2002-08-14 |
JP4202017B2 true JP4202017B2 (ja) | 2008-12-24 |
Family
ID=7668225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001385130A Expired - Fee Related JP4202017B2 (ja) | 2000-12-21 | 2001-12-18 | 電磁放射線を検出する検出器、その形成方法及びx線検査装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7326934B2 (ja) |
EP (1) | EP1217387A3 (ja) |
JP (1) | JP4202017B2 (ja) |
DE (1) | DE10063907A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7067079B2 (en) * | 2002-12-03 | 2006-06-27 | Universities Research Association, Inc. | Extruded plastic scintillator including inorganic powders |
US7038211B2 (en) * | 2002-12-03 | 2006-05-02 | Universities Research Association, Inc. | Systems and methods for detecting x-rays |
US6909098B2 (en) * | 2002-12-03 | 2005-06-21 | Universities Research Association Inc. | Systems and methods for detecting nuclear radiation in the presence of backgrounds |
US6927397B2 (en) | 2002-12-03 | 2005-08-09 | Universities Research Association, Inc. | Systems and methods for detecting neutrons |
US8390131B2 (en) * | 2004-06-03 | 2013-03-05 | International Rectifier Corporation | Semiconductor device with reduced contact resistance |
WO2006018804A1 (en) * | 2004-08-20 | 2006-02-23 | Philips Intellectual Property & Standards Gmbh | Microelectronic system with a passivation layer |
US7880313B2 (en) * | 2004-11-17 | 2011-02-01 | Chippac, Inc. | Semiconductor flip chip package having substantially non-collapsible spacer |
US20070281149A1 (en) * | 2006-06-06 | 2007-12-06 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
GB2446185A (en) * | 2006-10-30 | 2008-08-06 | Sensl Technologies Ltd | Optical assembly and method of assembly |
US7605374B2 (en) * | 2007-03-27 | 2009-10-20 | General Electric Company | X-ray detector fabrication methods and apparatus therefrom |
US8569704B2 (en) * | 2010-12-21 | 2013-10-29 | Carestream Health, Inc. | Digital radiographic detector array including spacers and methods for same |
US8558185B2 (en) * | 2010-12-21 | 2013-10-15 | Carestream Health, Inc. | Digital radiographic detector array including spacers and methods for same |
JP2012202831A (ja) * | 2011-03-25 | 2012-10-22 | Fujifilm Corp | 放射線画像検出装置及び放射線画像検出装置の製造方法 |
CN103620445B (zh) * | 2011-04-06 | 2016-08-17 | 皇家飞利浦有限公司 | 成像探测器 |
US9526468B2 (en) | 2014-09-09 | 2016-12-27 | General Electric Company | Multiple frame acquisition for exposure control in X-ray medical imagers |
US10068181B1 (en) | 2015-04-27 | 2018-09-04 | Rigetti & Co, Inc. | Microwave integrated quantum circuits with cap wafer and methods for making the same |
US11121301B1 (en) | 2017-06-19 | 2021-09-14 | Rigetti & Co, Inc. | Microwave integrated quantum circuits with cap wafers and their methods of manufacture |
JP7118610B2 (ja) * | 2017-09-08 | 2022-08-16 | キヤノンメディカルシステムズ株式会社 | 検出器パック、x線検出器、x線ct装置及び検出器パックの製造方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5220170A (en) * | 1985-12-11 | 1993-06-15 | General Imaging Corporation | X-ray imaging system and solid state detector therefor |
JPH0394188A (ja) * | 1989-09-06 | 1991-04-18 | Hitachi Medical Corp | 多素子放射線検出器 |
GB9115259D0 (en) * | 1991-07-15 | 1991-08-28 | Philips Electronic Associated | An image detector |
US5436503A (en) * | 1992-11-18 | 1995-07-25 | Matsushita Electronics Corporation | Semiconductor device and method of manufacturing the same |
JP3340793B2 (ja) * | 1993-05-27 | 2002-11-05 | 株式会社日立メディコ | 放射線検出器 |
EP0644587B1 (en) * | 1993-09-01 | 2002-07-24 | Kabushiki Kaisha Toshiba | Semiconductor package and fabrication method |
US5770706A (en) * | 1995-06-07 | 1998-06-23 | National Starch And Chemical Investment Holding Corporation | Snap-cure epoxy adhesives |
JPH0954162A (ja) | 1995-08-17 | 1997-02-25 | Ge Yokogawa Medical Syst Ltd | X線検出器およびその製造方法 |
JP3332200B2 (ja) * | 1995-11-29 | 2002-10-07 | 日立金属株式会社 | X線ct用放射線検出器 |
JP3409957B2 (ja) * | 1996-03-06 | 2003-05-26 | 松下電器産業株式会社 | 半導体ユニット及びその形成方法 |
JPH1020042A (ja) * | 1996-06-28 | 1998-01-23 | Shimadzu Corp | X線ct用固体検出器 |
KR20040000387A (ko) * | 1996-10-08 | 2004-01-03 | 히다치 가세고교 가부시끼가이샤 | 접착제 및 양면 접착 필름 |
JP2924830B2 (ja) * | 1996-11-15 | 1999-07-26 | 日本電気株式会社 | 半導体装置及びその製造方法 |
DE19710958C1 (de) * | 1997-03-17 | 1998-08-20 | Siemens Ag | Strahlungsempfindlicher Wandler |
DE19723067C1 (de) * | 1997-06-02 | 1998-12-24 | Siemens Ag | Verfahren zum einfachen Herstellen großer Kristallkörper |
US5912942A (en) * | 1997-06-06 | 1999-06-15 | Schick Technologies, Inc. | X-ray detection system using active pixel sensors |
US6063688A (en) * | 1997-09-29 | 2000-05-16 | Intel Corporation | Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition |
JP3789646B2 (ja) * | 1998-06-19 | 2006-06-28 | 浜松ホトニクス株式会社 | 放射線イメージセンサ |
JP2002528728A (ja) * | 1998-10-28 | 2002-09-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | コンピュータトモグラフ検出器 |
JP2001074847A (ja) * | 1999-07-08 | 2001-03-23 | Canon Inc | 放射線撮像装置および放射線撮像システム |
DE19934768A1 (de) * | 1999-07-23 | 2001-01-25 | Philips Corp Intellectual Pty | Detektor zur Detektion von elektromagnetischer Strahlung |
US6362481B1 (en) * | 1999-10-07 | 2002-03-26 | General Electric Company | X-ray detector apparatus with reduced thermal expansivity |
JP3625268B2 (ja) * | 2000-02-23 | 2005-03-02 | 富士通株式会社 | 半導体装置の実装方法 |
US6717150B2 (en) * | 2000-12-12 | 2004-04-06 | Ge Medical Systems Global Technology Company, Llc | Solid-state CT detector modules with improved scintillator/diode coupling |
-
2000
- 2000-12-21 DE DE10063907A patent/DE10063907A1/de not_active Withdrawn
-
2001
- 2001-12-18 JP JP2001385130A patent/JP4202017B2/ja not_active Expired - Fee Related
- 2001-12-18 US US10/023,168 patent/US7326934B2/en not_active Expired - Fee Related
- 2001-12-19 EP EP01000770A patent/EP1217387A3/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
DE10063907A1 (de) | 2002-07-04 |
JP2002228756A (ja) | 2002-08-14 |
US20020079459A1 (en) | 2002-06-27 |
EP1217387A2 (de) | 2002-06-26 |
EP1217387A3 (de) | 2006-11-15 |
US7326934B2 (en) | 2008-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4202017B2 (ja) | 電磁放射線を検出する検出器、その形成方法及びx線検査装置 | |
US7433555B2 (en) | Optoelectronic device chip having a composite spacer structure and method making same | |
JP4871629B2 (ja) | 放射線撮像装置の製造方法及び放射線撮像システム | |
JP4880006B2 (ja) | 流れ防止用ダムを備えたプリント基板の製造方法 | |
JP5399525B2 (ja) | 光学式測距装置および電子機器 | |
TWI390191B (zh) | Temperature sensor probe and manufacturing method thereof | |
US20070181252A1 (en) | Use of a hotmelt adhesive, pasty fixation compound for micro devices and detector for detecting ionizing radiation | |
US20070140633A1 (en) | Optical waveguide film, and light transmission and reception module | |
JP5889579B2 (ja) | ワイヤ挿入溝を備えるチップ素子 | |
JP2009088407A (ja) | 固体撮像装置およびその製造方法 | |
JP2001052778A (ja) | 異方導電性接着フィルムおよびその製造方法 | |
JP2017168567A (ja) | 固体撮像装置、及び、固体撮像装置の製造方法 | |
JPH04303946A (ja) | 半導体装置 | |
JP4271993B2 (ja) | 光モジュール | |
JP4587431B2 (ja) | 蛍光板の製造方法および放射線検出装置の製造方法 | |
JP2008275362A (ja) | コリメータ、放射線撮像装置および核医学診断装置 | |
JP2004319555A (ja) | 光電変換素子パッケージ、その作製方法及び光コネクタ | |
JP4767228B2 (ja) | 光伝送基板とその製造方法、光伝送装置、複合光伝送基板および光電気混載基板 | |
CN101093263A (zh) | 光波导及其制造方法以及光通信模块 | |
CN107516651A (zh) | 感光组件和摄像模组及其制造方法 | |
CN110347293A (zh) | 触控装置的贴合制程 | |
JP4993647B2 (ja) | セルフアライメント構造 | |
US9228894B2 (en) | Optical sensor and filter assembly with epoxy mounting structure and method of assembly | |
CN107533143A (zh) | 放射线检测器或具备放射线检测器的放射线断层摄影装置 | |
JPH0536960A (ja) | イメージセンサの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080909 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081008 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |