JP4201804B2

JP4201804B2 - 半導体装置

Info

Publication number: JP4201804B2
Application number: JP2006218180A
Authority: JP
Inventors: 義明野崎
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2006-08-10
Filing date: 2006-08-10
Publication date: 2008-12-24
Anticipated expiration: 2026-08-10
Also published as: US20080035954A1; JP2008042126A; CN101123263A; CN100547803C; US8232580B2

Description

本発明は半導体装置に関し、特に、炭化珪素（ＳｉＣ）、ＧａＮ、ダイヤモンドなどのいわゆるワイドバンドギャップ半導体を利用して形成されるパワー半導体装置の改善に関する。

図１０の模式的ブロック図は、先行技術によるパワー半導体装置を含むパワーモジュールの一例として、特許文献１の特開２００６−７３７７５号公報に紹介されたモータ制御に用いられるインバータを概念的に示している。

この図１０に示すように、モータ３１などを制御する半導体素子（パワー素子）をＩＣまたはモジュールに含めて用いる場合においては、たとえば制御・ロジック系の低電圧電源３２で駆動する低電圧半導体回路からなる制御回路３３と、高電圧電源３４から供給される高電圧ＨＶの大電流を扱うパワースイッチング素子３５Ｈ、３５Ｌとをワンチップに一体化する技術または同じパッケージに実装する技術が難しく、工業的に広く用いられるＩＣおよびモジュールは数少ない。すなわち、現状のＳｉ半導体技術で形成されているパワーＩＣおよびモジュールは、低電圧素子と高電圧素子を電気的に素子分離する絶縁分離技術を駆使して、かなり複雑なプロセスによって形成される。

特にインテリジェント・パワー・モジュール（ＩＰＭ）と呼ばれる半導体装置においては、モータ３１などを制御するインバータのパワースイッチング素子（絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）など）のうちで、ハイサイドのパワースイッチング素子３５Ｈのゲートドライブ回路３６がアース電位に対して浮いて高電位状態で動作する必要があり、そして高電位フローティング電源３７が必要とされる。

この理由は、負荷につながっているハイサイドのパワースイッチング素子３５Ｈとローサイドのパワースイッチング素子３５Ｌとの接続部の電位がそれらのパワースイッチング素子の状態によって常に変動しており、その変動している電位に対してハイサイド側のパワースイッチング素子３５Ｈのゲート電位を供給してスイッチング制御をする必要が有るからである。このために、制御回路３３から送られてくるアース電位を基準にしたシグナルが高電位フローティング状態のゲートドライブ回路３６に受け渡されるレベルシフト技術が必要とされる。

従来のインバータにおいて、Ｓｉパワー素子を駆動するためのレベルシフト回路として代表的に採用されているのは、図１０に示されているようにフォトカプラを用いる方式である。この方式では、制御回路３３から送られてくるアース電位を基準にしたシグナルに応答してＬＥＤ（発光ダイオード）３９が発光し、その光がフォトダイオード３８に照射される。そして、その光照射によってフォトダイオード３８で発生する電位のシグナルに依存して、ハイサイドのパワースイッチング素子３５Ｈのゲートが制御される。このようにフォトカプラを用いることによって、高電位フローティング状態のゲートドライブ回路３６へシグナルを伝送することができる。

しかし、そのようなフォトカプラはハイサイドのパワースイッチング素子１つについて１個必要であり、たとえば図１０における３相出力のドライブ回路においては、少なくとも３個のフォトカプラと３個のハイサイドゲートドライブ用の電源が必要である。他方、ローサイドのパワースイッチング素子３５Ｌのゲートドライブ回路４０は低電圧の回路であり、ハイサイドの場合のようにフローティングにされた３つの独立の電源を必要としない。すなわち、１つのローサイド用電源４１からの電圧がドライブ回路４０によって３つのローサイドのパワースイッチング素子３５Ｌに供給され、それによってインバータ制御が行われる。

上述のように、図１０に示されているようなインバータでは、ハイサイド側においてそれぞれ３つのパワースイッチング素子３５Ｈ、ゲートドライブ回３６、フローティング電源３７、およびレベルシフト回路（フォトダイオード３８、ＬＥＤ３９）を要し、それらの実装にはある程度の容積を必要として、それらを含むモジュールが大型になるという欠点がある。
特開２００６−７３７７５号公報

図１０に示されたパワーモジュールにおける上述のような課題に鑑みて、特許文献１は、ワイドバンドギャップ半導体を用いてパワースイッチング素子と受光素子の両方を形成することによってその受光素子の耐熱性の向上を図るとともに、同一の半導体チップ上にそれらのパワースイッチング素子と受光素子を形成することによってチップ面積を低減する方法を提案している。

しかしながら、特許文献１に提案されたこの方法では、受光素子の駆動のために青色光より短波長の光を放射するＬＥＤを使う必要があり、モジュールがコスト高になるという問題がある。

すなわち、パワー半導体装置駆動用の信号を生じるための受光素子をワイドバンドギャップ半導体基板を用いて形成すれば、その受光素子を励起するための信号光として、そのワイドバンドギャップ半導体を励起するために青色光の波長より短い波長の光を照射する必要がある。そのような短波長の光を放射し得るＬＥＤは、一般に窒化物半導体などを利用して作製されていて高価であり、その結果としてモジュールのコストアップの原因となる。

さらに、ワイドバンド半導体素子は欠陥が多く、電気的な極性を制御するための不純物の拡散制御が困難であるため、暗電流等の雑音特性が良好で感度が高い高性能な受光素子の作成が難しいという課題もある。

以上のような先行技術における課題に鑑み、本発明は、ワイドバンドギャップ半導体を用いて形成されたパワースイッチング素子とそれを制御するための性能のよい受光素子を含む半導体装置を低コストで提供することを目的としている。

本発明により半導体装置は、シリコン基板を用いて形成されたフォトダイオードと、シリコン基板上に形成されていてシリコンに比べて大きなバンドギャップを有するワイドバンドギャップ半導体層と、そのワイドバンドギャップ半導体層を用いて形成されたスイッチング素子とを含み、そのスイッチング素子はフォトダイオードからの制御信号によってオン・オフ制御されるようにフォトダイオードに電気的に接続されていることを特徴としている。

なお、そのような半導体装置において、フォトダイオードはカソード側電極とアノード側電極を有し、スイッチング素子は第１電極、第２電極、および制御電極を有し、フォトダイオードのカソード側電極がスイッチング素子の第１電極へ電気的に接続され、フォトダイオードのアノード側電極がスイッチング素子の制御電極へ電気的に接続され得る。

また、スイッチング素子を確実に制御する能力を高めるように、互いに電気的に直列接続された複数個のフォトダイオードを含むことが好ましい。フォトダイオードからの制御信号を増幅してスイッチング素子ヘ与えるように、シリコン基板を用いて形成された増幅回路をさらに含むことも好ましい。そのような増幅回路は、フォトダイオードのカソード側電極とアノード側電極との間の電圧を増幅してスイッチング素子の第１電極と制御電極との間に印加するように電気的に接続され得る。

ワイドバンドギャップ半導体層は、ＧａＮ層、ＡｌＧａＮ層、ＩｎＧａＮ層、およびＩｎＡｌＧａＮ層の少なくともいずれかを含み得る。ワイドバンドギャップ半導体層は、ＳｉＣ層を含むこともできる。

フォトダイオードはワイドバンドギャップ半導体層で覆われている場合に、フォトダイオードの上方領域におけるワイドバンドギャップ半導体層上には、フォトダイオードに対する電磁波ノイズをシールドするために接地電極に接続されたシールド電極が設けられていることが好ましい。

ワイドバンドギャップ半導体層を用いて形成されたスイッチング素子がＦＥＴである場合に、そのＦＥＴが有するゲート電極がショットキーゲートであって、ＦＥＴがノーマリ・オフ型であることが好ましい。

以上のような半導体装置を製造するための方法においては、シリコン基板に対して受光素子を形成するための不純物拡散処理を行い、その後にシリコン基板上にワイドバンドギャップ半導体層をエピタキシャル成長させることが好ましい。また、シリコン基板はそれを貫通する第１種類の貫通溝と第２種類の貫通溝を含み、第１種類の貫通溝はシリコン基板を貫通する電極を形成するための溝であり、第２種類の貫通溝はシリコン基板を貫通する分離領域を形成するための溝であって、両種類の貫通溝の内面には絶縁膜が同時に形成され、第１種類の貫通溝は絶縁膜の形成後においてもその内側に電極を形成するための空間を残し得る幅を有し、第２種類の貫通溝は絶縁膜によって閉塞される幅を有することが好ましい。

以上のような本発明による半導体装置では、受光素子がシリコン基板を用いて形成されているので、赤外光から赤色光の波長範囲内の光を放射するＬＥＤによってその受光素子を駆動することができる。そして、ワイドバンドギャップ半導体を用いて形成されたスイッチング素子をその受光素子で制御することができる。すなわち、本発明によるパワー半導体装置の制御に関しては、短波長の光を放射する高価なＬＥＤではなくて比較的長波長の光を放射する安価なＬＥＤを使用することが可能となり、その結果としてパワー半導体モジュールの低価格化が可能となる。また、シリコン基板を用いているので高性能の受光素子を容易に作成することが可能となる。

さらに、ワイドバンドギャップ層中の２次元電子ガス層を接地することで、ＬＥＤ光は通過し電磁ノイズを通さないシールド層が形成でき、そのワイドバンドギャップ層下にシリコンフォトダイオードを形成することで、高ＣＭＲフォトダイオードが実現できる。

（実施形態１）
図１において、（Ａ）と（Ｂ）は本発明の実施形態１による半導体装置を模式的な平面図と断面図でそれぞれ示しており、（Ｃ）は（Ｂ）に含まれるエピタキシャルＡｌＧａＮ／ＧａＮ層を拡大断面図で示している。なお、本願の図面において、長さ、幅、厚さなどは図面の明瞭化と簡略化のために適宜に変更されており、実際の寸法関係を表してはいない。また、各図において、同一の参照符号は同一部分または相当部分を表している。

図１の半導体装置において、受光素子５はシリコン基板１の上表面層内に形成されたｐ型拡散領域３とｎ型拡散領域４を含み、それらの拡散領域は絶縁膜６によって電極７、８から分離されている。

他方、スイッチング素子９はエピタキシャルＡｌＧａＮ／ＧａＮ層２を用いて形成されており、ソース電極１０、ドレイン電極１１、およびゲート電極１２を有している。このゲート電極１２はショットキー電極で形成されており、スイッチング素子９はビルトイン電圧によってノーマリ・オフ動作が可能である。

なお、図１（Ｃ）に示されているように、エピタキシャルＡｌＧａＮ／ＧａＮ層２においては、ＧａＮ層４２上にＡｌＧａＮ層４３が積層されている。この場合、ＧａＮ層４２とＡｌＧａＮ層４３との境界領域において、バンドギャップの狭いＧａＮ層側に２次元電子ガス層４４が形成される。

受光素子５のｐ型拡散領域３は、アノード電極１３および接続電極２８を介してスイッチング素子９のゲート電極１２へ電気的に接続されている。他方、受光素子５のｎ型拡散領域４は、カソード電極１４および接続電極７を介して、スイッチング素子９のソース電極１０へ電気的に接続されている。

制御用のＬＥＤ（図示せず）からの光１５が接続電極２８の開口部１６から入射すれば、受光素子５内に光起電力が発生する。この光起電力がゲート電極１２へ制御信号として伝達され、その制御信号に応じてスイッチング素子９が電流のスイッチングを行う。

ここで、ショットキー電極１２のビルトイン電圧によってスイッチング素子９がノーマリ・オフ型にされているので、そのスイッチング素子９の閾値電圧を０．３Ｖ程度にすることができる。そして、そのように低い閾値電圧を有するスイッチング素子９は、１個の受光素子５によっても制御することが可能である。

図２から図４は、図１の半導体装置を製造する過程の一例を模式的な断面図で図解している。まず、図２に示すように、イオン注入などの方法によって、シリコン基板１の上側主面の表面層内において互いに少し隔てられたｐ型拡散領域３とｎ型拡散領域４を形成する。その後、図３に示すように、シリコン基板１の上側主面上にエピタキシャルＡｌＧａＮ／ＧａＮ層２を成長させる。そのエピタキシャル成長の際の熱によってシリコン基板１の温度が上昇して、ｐ型拡散領域３とｎ型拡散領域４の拡散が進む。

図４においては、スイッチング素子９のためのソース電極１０、ドレイン電極１１、およびゲート電極１２、さらには受光素子５のためのアノード電極１３とカソード電極１４が形成される。そして、シリコン基板１を覆うＡｌＧａＮ／ＧａＮエピタキシャル層２が、受光素子５のためのｐ型拡散領域３とｎ型拡散領域４との間で溝２４によって分離される。

図５においては、シリコン基板１の所定深さまで溝２５を形成し、それらの溝２５の内壁上に絶縁膜６を形成する。このとき、溝２５の巾を絶縁膜６の厚みの２倍より小さくすることによって、その溝２５が絶縁膜６で閉塞されて、素子分離用絶縁領域として利用され得る。他方、溝２５の巾を絶縁膜６の厚みの２倍より大きくすることによって、その溝２５の内壁を覆う絶縁膜６の内側に空間が残り、その空間に接続電極７を形成することができる。すなわち、溝２５の幅を適切に調節することによって、シリコン基板１内において素子分離用の絶縁膜６と接続電極７を絶縁するための絶縁膜６とを同時に形成することができる。

図６においては、シリコン基板１の下面から接続電極７が露出するまで研磨し、受光素子部５の底面に絶縁膜６形成する。スイッチング素子と受光素子は絶縁層６と接続電極７により接着されており、剥がれることはない。その後、図１（Ｂ）に示されているように、シリコン基板１の下面上の電極８を接続電極７と接触するように形成する。さらに、基板１の上側を覆う絶縁膜２７、およびその上の接続電極２８を形成することによって、本実施形態１による半導体装置が実現され得る。

本発明ではスイッチング素子はワイドバンドギャップ半導体で形成されているのでスイッチング素子での損失が少なく、発熱も少ないが、受光素子とスイッチング素子を溝２５により完全に分離しているため、スイッチング素子から受光素子への熱の影響を最小限に抑えることができる。

本実施形態においては、受光素子をＡｌＧａＮ／ＧａＮ層２が覆っているが、ＡｌＧａＮ／ＧａＮ層２はシリコン基板１上にエピタキシャル成長されており、赤外光から赤色光の波長範囲内の光を透過するので受光素子の保護膜として作用し得る。しかし、受光素子の上には絶縁膜２７が保護膜として設けられるので、ＡｌＧａＮ／ＧａＮ層２を除去しても差し支えない。

その場合、ＡｌＧａＮ／ＧａＮ層２を除去してから、シリコン基板１に不純物を拡散して受光素子を形成してもよい。なお、シリコン基板１への不純物拡散温度は、１０００℃〜１１５０℃程度であり得る。また、ＧａＮ層のエピタキシャル成長は、ＭＯＣＶＤ（有機金属気相成長）で１１００℃程度であり、ＭＢＥ（分子線エピタキシ）で９００℃程度であり得る。

（実施形態２）
図７は、本発明の実施形態２による半導体装置を模式的な断面図で示している。本実施形態２の半導体装置は、実施形態１の場合に比べて、複数の受光素子５を含んでいることのみにおいて異なっている。

すなわち、図７の半導体装置は、シリコン基板１の上側表面層内に形成された２つの受光素子領域５を含んでいる。２つの受光素子領域５はそれらの間の絶縁膜６によって互いに分離されており、分離された各受光素子領域５が１組のｐ型拡散領域３とｎ型拡散領域４を含んでいる。そして、それらの受光素子領域５は、接続電極１７によって互いに電気的に直列接続されている。

したがって、本実施形態２による半導体装置においては、直列接続された２つの受光素子５から高い電圧の制御信号がスイッチング素子９のゲート電極１２ヘ与えられるので、実施形態１の場合にくらべてスイッチング素子９の制御の確実性が向上する。なお、図７では２つの受光素子５が示されたが、３以上の受光素子が直列接続されてもよいことは言うまでもない。

本実施形態においても、受光素子とスイッチング素子が電気的に完全に分離されているので、制御電圧を高くすることができるのである。

（実施形態３）
図８は、本発明の実施形態３による半導体装置を模式的な断面図で示している。本実施形態３の半導体装置は、実施形態１の場合に比べて、受光素子５とスイッチング素子９との間に信号増幅部２１を含んでいることのみにおいて異なっている。

すなわち、図８の半導体装置は、信号増幅部２１としてのバイポーラトランジスタを構成するために、シリコン基板１内に形成されたｎ型拡散領域１８、ｐ型拡散領域１９、および一対のｎ⁺型拡散領域２０を含んでいる。

このバイポーラトランジスタ２１は、フォトダイオード５のカソード側電極１４とアノード側電極１３との間の電圧を増幅してスイッチング素子９のソース電極１０とゲート電極１２との間に印加するように電気的に接続されている。すなわち、バイポーラトランジスタ２１の一対のｎ⁺型拡散領域２０の一方は接続電極１７を介してフォトダイオード５のｎ型拡散領域４に接続され、他方は接続電極７を介してスイッチング素子９のソース電極１０へ接続されている。

したがって、本実施形態３による半導体装置においては、受光素子５からの制御信号がバイポーラトランジスタ２１によって増幅されてからスイッチング素子９のゲート電極１２ヘ与えられるので、実施形態１の場合に比べて、スイッチング素子９の制御の確実性が向上する。なお、図８においては、信号増幅部２１としてバイポーラトランジスタが例示されたが、他の適当な増幅回路に置き換えることも可能である。さらに、望まれる場合には、実施形態２における直列接続された複数の受光素子５と本実施形態３における信号増幅部２１の両方を含む半導体装置を作製することも可能である。

（実施形態４）
図９（Ａ）は本発明の実施形態４による半導体装置を模式的な断面図で示しており、図９（Ｂ）は図９（Ａ）中で破線の楕円で囲まれた領域を拡大して示す模式的平面図である。本実施形態４の半導体装置は、実施形態１の場合に比べて、フォトダイオードの上方領域におけるワイドバンドギャップ半導体層２上に、フォトダイオードに対する電磁波ノイズをシールドするためのシールド電極２３が設けられていることのみにおいて異なっている。このシールド電極２３は、スイッチング素子９のソース電極１０が接続されている接地電極２２ヘ接続されている
本実施形態４においては、ＡｌＧａＮ／ＧａＮ層２は赤外光から赤色光の波長範囲内の光を透過し、かつそのＧａＮ層内に２次元電子ガス層が形成されるので、低抵抗のシールド電極２３を形成することによって半導体装置外部からのノイズ除去が可能となり、高ＣＭＲ（コモンモードノイズ除去）化を実現することができる。なお、このようなシールド電極は、実施形態１−３の半導体装置においても付加的に設け得ることは言うまでもない。

以上の各実施形態において、エピタキシャルＡｌＧａＮ／ＧａＮ層２は、ＡｌＮとＧａＮ層の多層としてもよく、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ、およびＩｎＡｌＧａＮの単層またはそれらの組合せの多層膜であってもよい。さらに、エピタキシャルＡｌＧａＮ／ＧａＮ層２の代わりにＳｉＣ層を形成してもよく、その場合にはシリコン基板１とＳｉＣ層の処理のためにシリコン半導体プロセスを共有でき、半導体装置の製造コストをさらに削減することが可能となる。

以上の説明はスイッチング素子がシリコン基板にモノリシックに形成されている場合についてのみ説明したが、スイッチング素子を別に作製して、受光素子を形成したシリコン基板にフリップチップボンドで接続する構成でもよいことは言うまでもない。

以上のように、本発明による半導体装置では、受光素子がシリコン基板を用いて形成されているので、赤外光から赤色光の波長範囲内の光を放射するＬＥＤによってその受光素子を駆動することができる。そして、ワイドバンドギャップ半導体を用いて形成されたスイッチング素子をその受光素子で制御することができる。すなわち、本発明によるパワー半導体装置の制御に関しては、短波長の光を放射する高価なＬＥＤではなくて比較的長波長の光を放射する安価なＬＥＤを使用することができるので、その結果としてパワー半導体モジュールの低価格化が可能となる。

本発明の一実施形態による半導体装置を示す模式図である。図１の半導体装置の製造方法を図解する模式的断面図である。図２に続く製造工程を図解する模式的断面図である。図３に続く製造工程を図解する模式的断面図である。図４に続く製造工程を図解する模式的断面図である。図５に続く製造工程を図解する模式的断面図である。本発明の他の実施形態による半導体装置を示す模式的断面図である。本発明のさらに他の実施形態による半導体装置を示す模式的断面図である。本発明のさらに他の実施形態による半導体装置を示す模式図である。先行技術によるパワー半導体モジュールの一例を示す模式的ブロック図である。

符号の説明

１シリコン基板、２エピタキシャルＡｌＧａＮ／ＧａＮ層、３ｐ型拡散領域、４ｎ型拡散領域、５受光素子、６絶縁膜、７接続電極、８電極、９スイッチング素子、１０ソース電極、１１ドレイン電極、１２ゲート電極、１３アノード電極、１４カソード電極、１５ＬＥＤ光、１６開口部、１７接続電極、１８ｎ型拡散領域、１９ｐ型拡散領域、２０ｎ⁺型拡散領域、２１信号増幅部、２２接地電極、２３シールド電極、２４分離溝、２５溝、２７絶縁膜、２８接続電極、３１モータ、３２低電圧電源、３３制御回路、３４高電圧電源、３５Ｈハイサイドのパワースイッチング素子、３５Ｌローサイドのパワースイッチング素子、３６ハイサイドのゲートドライブ回路、３７高電位フローティング電源、３８フォトダイオード、３９ＬＥＤ、４０ローサイドのゲートドライブ回路、４１ローサイドゲートドライブ用電源、４２ＧａＮ層、４３ＡｌＧａＮ層、４４２次元電子ガス層。

Claims

シリコン基板を用いて形成されたフォトダイオードと、
前記シリコン基板上に配接されたシリコンに比べて大きなバンドギャップを有するワイドバンドギャップ半導体層と、
前記ワイドバンドギャップ半導体層を用いて形成されたスイッチング素子とを含み、
前記スイッチング素子は前記フォトダイオードからの制御信号によってオン・オフ制御されるように前記フォトダイオードに電気的に接続されていることを特徴とする半導体装置。
前記フォトダイオードはカソード側電極とアノード側電極を有し、
前記スイッチング素子は第１電極、第２電極、および制御電極を有し、
前記フォトダイオードの前記カソード側電極が前記スイッチング素子の前記第１電極へ電気的に接続され、
前記フォトダイオードの前記アノード側電極が前記スイッチング素子の前記制御電極へ電気的に接続されていることを特徴とする請求項１に記載の半導体装置。
前記フォトダイオードと前記スイッチング素子との間で電気的に直列接続された１以上の付加的なフォトダイオードをさらに含むことを特徴とする請求項１または２に記載の半導体装置。
前記シリコン基板を用いて形成され、前記フォトダイオードからの前記制御信号を増幅して前記スイッチング素子ヘ与える増幅回路をさらに含むことを特徴とする請求項１に記載の半導体装置。
前記フォトダイオードはカソード側電極とアノード側電極を有し、
前記スイッチング素子は第１電極、第２電極、および制御電極を有し、
前記増幅回路は前記フォトダイオードの前記カソード側電極と前記アノード側電極との間の電圧を増幅して前記スイッチング素子の前記第１電極と前記制御電極との間に印加するように電気的に接続されていることを特徴とする請求項４に記載の半導体装置。
前記ワイドバンドギャップ半導体層はＧａＮ層、ＡｌＧａＮ層、ＩｎＧａＮ層、およびＩｎＡｌＧａＮ層の少なくともいずれかを含むことを特徴とする請求項１に記載の半導体装置。
前記フォトダイオードは前記ワイドバンドギャップ半導体層で覆われていることを特徴とする請求項１に記載の半導体装置。
前記フォトダイオードの上方領域における前記ワイドバンドギャップ半導体層上には、前記フォトダイオードの周囲を囲んで配置され、接地電極に接続されたシールド電極が設けられていることを特徴とする請求項７に記載の半導体装置。
前記ワイドバンドギャップ半導体層を用いて形成された前記スイッチング素子はＦＥＴであり、前記ＦＥＴが有するゲート電極がショットキーゲートであって、前記ＦＥＴがノーマリ・オフ型であることを特徴とする請求項１から８のいずれかに記載の半導体装置。
請求項１から９のいずれかの半導体装置を製造するための方法であって、
前記シリコン基板に対して前記受光素子を形成するための不純物拡散処理を行い、
その後に前記シリコン基板上に前記ワイドバンドギャップ半導体層をエピタキシャル成長させることを特徴とする半導体装置の製造方法。
前記シリコン基板はそれを貫通する第１種類の貫通溝と第２種類の貫通溝を含み、
前記第１種類の貫通溝は前記シリコン基板を貫通する電極を形成するための溝であり、
前記第２種類の貫通溝は前記シリコン基板を貫通する分離領域を形成するための溝であって、
前記両種類の貫通溝の内面には絶縁膜が同時に形成され、
前記第１種類の貫通溝は前記絶縁膜の形成後においてもその内側に電極を形成するための空間を残し得る幅を有し、
前記第２種類の貫通溝は前記絶縁膜によって閉塞される幅を有することを特徴とする請求項１０に記載の半導体装置の製造方法。