JP4197323B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4197323B2
JP4197323B2 JP2005025325A JP2005025325A JP4197323B2 JP 4197323 B2 JP4197323 B2 JP 4197323B2 JP 2005025325 A JP2005025325 A JP 2005025325A JP 2005025325 A JP2005025325 A JP 2005025325A JP 4197323 B2 JP4197323 B2 JP 4197323B2
Authority
JP
Japan
Prior art keywords
type impurity
region
impurity regions
channel
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005025325A
Other languages
English (en)
Other versions
JP2005142592A (ja
Inventor
舜平 山崎
宏勇 張
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005025325A priority Critical patent/JP4197323B2/ja
Publication of JP2005142592A publication Critical patent/JP2005142592A/ja
Application granted granted Critical
Publication of JP4197323B2 publication Critical patent/JP4197323B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、薄膜状の絶縁ゲイト型電界効果トランジスタ(薄膜トランジスタもしくはTFT)等の薄膜デバイスに用いられる結晶性半導体を得る方法に関するものである。
従来、薄膜状の絶縁ゲイト型電界効果トランジスタ(TFT)等の薄膜デバイスに用いられる結晶性シリコン半導体薄膜は、プラズマCVD法や熱CVD法で形成されたアモルファスシリコン膜を電気炉等の装置の中で600℃以上の温度で結晶化させて作製された。
しかしながら、このような従来の方法は多くの課題を抱えていた。最大の問題点は得られる結晶性シリコン膜が多結晶質で、粒界の制御が困難なことから良品を得ることが難しく、また、その特性がばらつき、信頼性や歩留りはそれほど高くないことであった。すなわち、従来の熱処理によって得られるシリコン結晶は全くランダムに生成するのでその結晶成長方位等を制御することはほとんど不可能であった。
本発明はこのような問題点に鑑みてなされたもので、結晶成長の制御をおこなうことを目的とする。
本発明は、アモルファス状態、もしくは実質的にアモルファス状態と言えるような乱雑な結晶状態(例えば、結晶性のよい部分とアモルファスの部分が混在しているような状態)にあるシリコン膜上にゲイト電極を形成し、これをマスクとしてシリコン膜中に不純物領域を形成した上で、ニッケル、鉄、コバルト、白金の少なくとも1つを含有する領域を不純物領域の少なくとも一部に密着して形成し、これをアニールすることによって、このニッケルを含有する領域を出発点としてシリコン膜を結晶化させることによって、結晶成長を制御し、ひいては信頼性・歩留りの高いTFTを得ることを特徴とする。
特に、本発明はソース、ドレインの結晶化を活性層(チャネル形成領域)の結晶化と同時に進行させることによって、ソース、ドレインと活性層の間の粒界を実質的に喪失せしめ、良好な特性を得る。
従来のシリコン膜の結晶化に関しては、結晶性の島状の膜を核として、これを種結晶として固相エピタキシャル成長させる方法(例えば、特開平1−214110等)が提案されている。しかしながら、例え、結晶核が存在していても、他の場所からの結晶成長を抑制することは困難であった。すなわち、結晶成長のためのアニール温度が十分に結晶核の発生するのに適する温度であったので、予期しない場所から結晶成長が開始されることが生じた。
本発明人はニッケル(Ni)、コバルト、鉄、白金がシリコンと結合しやすく、これらが核となって結晶成長することを見出した。特にニッケルに関しては容易に珪化ニッケル(化学式NiSix 、0.4≦x≦2.5)となり、かつ、珪化ニッケルの格子定数がシリコン結晶のものに近いことに着目した。そして、珪化ニッケルを核にシリコン結晶を成長させてゆく方法を考えだした。実際には、従来の結晶化温度に比べて20〜150℃も結晶成長温度を低下させることができた。この温度では純粋なるシリコン膜は結晶核が発生しないので、予期しない場所から結晶成長が起こることはなかった。結晶核からの結晶成長は従来と同じメカニズムによるものと推測され、結晶核が自然発生しない温度(好ましくは580℃以下)では、温度が高いほど結晶化の進行する速度が速い。同様な効果は、白金(Pt)、鉄(Fe)、コバルト(Co)でも認められた。
本発明では、ニッケル、鉄、コバルト、白金単体もしくはそれらの珪化物等の左記材料を含有する膜等を薄膜トランジスタの不純物領域のシリコンに密着させ、これを出発点として、結晶シリコンの領域を拡げてゆく。なお、左記材料を含有する材料としては、酸化物は好ましくない。これは、酸化物は安定な化合物で、結晶核となる珪化物が生成しないからである。
このように特定の場所から拡がった結晶シリコンは、結晶性の連続性のよい、単結晶に近い構造を有するものである。また、この結晶化の出発材料としてのアモルファスシリコン膜は水素濃度が少ないほど良好な結果が得られた。ただし、結晶化の進行にしたがって、水素が放出されるので、得られたシリコン膜中の水素濃度は、出発材料のアモルファスシリコン膜の水素濃度とはそれほど明確な相関は見られなかった。本発明による結晶シリコン中の水素濃度は、典型的には0.01原子%以上5原子%以下であった。
本発明ではニッケル、鉄、コバルト、白金等の重金属材料を用いるが、これらの材料そのものは半導体材料としてのシリコンにとっては好ましくない。そこで、これを除去することが必要であるが、本発明人の研究の結果、ニッケルに関しては塩化水素、各種塩化メタン(CH3 Cl等)、各種塩化エタン(C2 3 Cl3 等)、各種塩化エチレン(C2 HCl3 等)の雰囲気中で400〜600℃でアニールすることによって、十分に除去できることが明らかになった。本発明によるシリコン膜中のニッケル、鉄、コバルト、白金の濃度は、典型的には0.005原子%以上1原子%以下であった。以下に実施例を示し、より詳細に本発明を説明する。
本発明では従来は困難であった結晶成長の方向を制御することができるので、薄膜トランジスタの信頼性・歩留りを著しく向上させることが可能となった。また、そのための設備、装置、手法は極めて一般的で、かつ量産性に優れたものであるので、産業にもたらす利益は図りしえないものである。このように本発明は工業上、有益であり、特許されるにふさわしいものである。
基板(コーニング7059)10上には、厚さ2000Åの下地酸化珪素膜11をプラズマCVD法によって形成した。また、アモルファスシリコン膜を厚さ200〜3000Å、好ましくは500〜1500Å、プラズマCVD法もしくは減圧CVD法によって作製した。アモルファスシリコン膜は350〜450℃で0.1〜2時間アニールすることによって水素出しをおこなって、膜中の水素濃度を5原子%以下にしておくと結晶化しやすかった。これをパターニングして島状シリコン領域12を形成した。そして、RFプラズマCVD法、ECRプラズマCVD法、スパッタリング法等の方法によってゲイト絶縁膜として機能する厚さ500〜1500Åの酸化珪素膜13を形成した。プラズマCVD法を採用する場合には、原料ガスはTEOS(テトラ・エトキシ・シラン)と酸素を用いると好ましい結果が得られた。そして、1%のシリコンを含むタンタル膜(厚さ5000Å)をスパッタ法によって堆積し、これをパターニングしてゲイト配線・電極14を形成した。ゲイト電極の材料としては、チタン、シリコン、クロム、アルミニウムでもよい。
次に、基板を3%の酒石酸のエチレングリコール溶液に浸し、白金を陰極、タンタル配線を陽極とし、これに電流を流して陽極酸化をおこなった。電流は最初は、2V/分で電圧が上昇するように印加し、220Vに達したところで電圧を一定とし、電流が10μA/m2 以下になったところで電流を停止した。この結果、厚さ2000Åの陽極酸化物(酸化タンタル)15が形成された。同様にゲイト電極としてチタン、アルミニウム、シリコンを用いた場合には陽極酸化物として酸化チタン、酸化アルミニウム、酸化珪素が得られる。(図1(A))
次に、プラズマドーピング法によって不純物ドープをおこなった。ドーピングガスとしては、例えば、N型にはフォスフィン(PH3 )を、P型にはジボラン(B2 6 )を用いた。図ではN型TFTを示す。加速電圧は、フォスフィンは80keV、ジボランは65keVとした。こうして、不純物領域16A、16Bを形成した。このとき、不純物領域とゲイト電極とは、図から分かるようにオフセット状態になっている。さらに、不純物領域上の酸化珪素膜13に穴を形成し、この穴を通して半導体領域12に密着するように珪化ニッケル(ニッケルでも可)膜17A、17Bを形成した。そして、窒素雰囲気中で550℃、4時間のアニールをおこない、不純物領域16とその他の半導体領域の結晶化をおこなった。(図1(B))
最後に、通常のTFT作製と同様に層間絶縁物18として、厚さ5000Åの酸化珪素膜を堆積し、これにコンタクトホールを形成してソース領域、ドレイン領域に配線・電極19A、19Bを形成した。配線・電極の材料としてはアルミニウム、チタン、窒化チタンやそれらの多層膜が適している。ここでは、窒化チタン(厚さ1000Å)とアルミニウム(厚さ5000Å)の多層膜を用いた。(図1(C))
以上の工程によってTFT(図ではNチャネル型)が作製された。得られたTFTの電界効果移動度はNチャネル型で40〜60cm2 /Vs、Pチャネル型で30〜50cm2 /Vsであった。また、ゲイトとドレイン間に17〜25Vの電圧を48時間印加しても、しきい値電圧、電界効果移動度、サブスレシュホールド特性はほとんど変化せず、高い信頼性が得られた。これは、本実施例では、ソース、ドレインとチャネル形成領域(ゲイト電極の下の半導体領域)とが同時に結晶化され、しかもその結晶化の方向が同じであるためである。
基板(コーニング7059)20上に、厚さ2000Åの下地酸化珪素膜21をプラズマCVD法によって形成した。また、アモルファスシリコン膜を厚さ200〜3000Å、好ましくは500〜1500Åとし、プラズマCVD法もしくは減圧CVD法によって作製した。アモルファスシリコン膜は350〜450℃で0.1〜2時間アニールすることによって水素出しをおこなって、膜中の水素濃度を5原子%以下にしておくと結晶化しやすかった。これをパターニングして島状シリコン領域23を形成した。そして、RFプラズマCVD法、ECRプラズマCVD法、スパッタリング法等の方法によってゲイト絶縁膜として機能する厚さ500〜1500Åの酸化珪素膜24を形成した。プラズマCVD法を採用する場合には、原料ガスはTEOS(テトラ・エトキシ・シラン)と酸素を用いると好ましい結果が得られた。そして、1〜5%の燐を含む多結晶シリコン膜(厚さ5000Å)をLPCVD法によって堆積し、これをパターニングしてゲイト配線・電極25A、25Bを形成した。(図2(A))
その後、イオンドーピング法によって不純物を拡散させてN型の不純物領域26AとP型の不純物領域26Bを形成した。この際には、例えば、N型不純物として燐(ドーピングガスはフォスフィンPH3 )を用い、60〜110kV、例えば80kVの加速電圧で全面にドーピングをおこない、次に、フォトレジストでNチャネル型TFTの領域を覆って、P型不純物、例えばホウ素(ドーピングガスはジボランB2 6 )を用い、40〜80kV、例えば65kVの加速電圧でドーピングすればよい。
さらに、不純物領域上の酸化珪素膜24に穴を形成し、この穴を通して不純物領域26に密着するように厚さ200〜1000Å、例えば300Åの珪化ニッケル(ニッケルでも可)膜27A、27Bを形成した。そして、窒素雰囲気中で550℃、4時間のアニールをおこない、不純物領域26とその他の半導体領域の結晶化をおこなった。この場合には、結晶成長は島状半導体領域の両端から進行して、その中間のあたりで終了する。したがって、チャネル形成領域には粒界は生成せず、TFTの特性には悪影響は少なかった。(図2(B))
あるいは図2(C)の様に、島状半導体領域の中央部に珪化ニッケル膜27Cを設けてもよい。この場合には結晶化は中央から進行する。(図2(C))
最後に、通常のTFT作製と同様に層間絶縁物28として、厚さ5000Åの酸化珪素膜を堆積し、これにコンタクトホールを形成してソース領域、ドレイン領域に配線・電極29A、29B、29Cを形成した。配線・電極の材料としてはアルミニウム、チタン、窒化チタンやそれらの多層膜が適している。ここでは、窒化チタン(厚さ1000Å)とアルミニウム(厚さ5000Å)の多層膜を用いた。(図2(D))
以上の工程によってCMOS型のTFTが作製された。このようにして作製したCMOS回路を用いてシフトレジスタを作製し、その動作特性を調べた。ドレイン電圧15Vで、最高動作周波数は11MHz、ドレイン電圧17Vで、最高動作周波数は18MHzであった。
実施例の工程の上面図を示す。(TFTを作製する工程) 実施例の工程の断面図を示す。(TFTを作製する工程)
符号の説明
10・・・基板(コーニング7059)
11・・・下地酸化膜(酸化珪素)
12・・・島状シリコン領域
13・・・ゲイト絶縁膜(酸化珪素)
14・・・ゲイト電極(タンタル)
15・・・陽極酸化物(酸化タンタル)
16・・・不純物領域(N型)
17・・・珪化ニッケル膜
18・・・層間絶縁物(酸化珪素)
19・・・金属電極(窒化チタン/アルミニウム多層膜)

Claims (5)

  1. チャネル形成領域と2つの不純物領域とを有する島状結晶シリコン領域と、ゲイト絶縁膜と、ゲイト電極と、を有し、
    前記ゲイト絶縁膜は、前記チャネル形成領域と前記ゲイト電極との間に挟まれて配置されており、
    前記2つの不純物領域には、N型不純物又はP型不純物のいずれか一方が添加されており、
    前記島状の結晶シリコン領域は、前記2つの不純物領域にニッケル、コバルト、鉄または白金のいずれかを密着させた状態で、アモルファスシリコン領域を結晶化して形成されたものであることを特徴とする半導体装置。
  2. Nチャネル型TFTとPチャネル型TFTとを有するCMOS回路を有する半導体装置であって、
    基板上に形成された1つの島状の結晶シリコン領域に、前記Nチャネル型TFTのチャネル形成領域及び2つのN型不純物領域、並びに前記Pチャネル型TFTのチャネル形成領域及び2つのP型不純物領域が形成され、
    前記2つのN型不純物領域の一方と前記2つのP型不純物領域の一方とは接しており
    記島状の結晶シリコン領域は、前記2つのN型不純物領域の他方と前記2つのP型不純物領域の他方とにニッケル、コバルト、鉄または白金のいずれかを密着させた状態で、アモルファスシリコン領域を結晶化して形成されたものであることを特徴とする半導体装置。
  3. 基板上に形成された1つの島状の結晶シリコン領域に、Nチャネル型TFTのチャネル形成領域及び2つのN型不純物領域、並びにPチャネル型TFTのチャネル形成領域及び2つのP型不純物領域が形成され、
    前記2つのN型不純物領域の一方と前記2つのP型不純物領域の一方とは接しており
    いに接している前記2つのN型不純物領域の一方と前記2つのP型不純物領域の一方とは、共通の電極または配線により電気的に接続されており、
    記島状の結晶シリコン領域は、前記2つのN型不純物領域の他方と前記2つのP型不純物領域の他方とに、ニッケル、コバルト、鉄または白金のいずれかを密着させた状態で、アモルファスシリコン領域を結晶化して形成されたものであることを特徴とする半導体装置。
  4. Nチャネル型TFTとPチャネル型TFTとを有するCMOS回路を有する半導体装置であって、
    基板上に形成された1つの島状の結晶シリコン領域に、前記Nチャネル型TFTのチャネル形成領域及び2つのN型不純物領域、並びに前記Pチャネル型TFTのチャネル形成領域及び2つのP型不純物領域が形成され、
    前記2つのN型不純物領域の一方と前記2つのP型不純物領域の一方とは接しており、
    前記島状の結晶シリコン領域は、前記2つのN型不純物領域の一方と前記2つのP型不純物領域の一方とに、ニッケル、コバルト、鉄または白金のいずれかを密着させた状態で、アモルファスシリコン領域を結晶化して形成されたものであることを特徴とする半導体装置。
  5. 基板上に形成された1つの島状の結晶シリコン領域に、Nチャネル型TFTのチャネル形成領域及び2つのN型不純物領域、並びにPチャネル型TFTのチャネル形成領域及び2つのP型不純物領域が形成され、
    前記2つのN型不純物領域の一方と前記2つのP型不純物領域の一方とは接しており、
    互いに接している前記2つのN型不純物領域の一方と前記2つのP型不純物領域の一方とは、共通の電極または配線により電気的に接続されており、
    前記島状の結晶シリコン領域は、前記2つのN型不純物領域の一方と前記2つのP型不純物領域の一方とに、ニッケル、コバルト、鉄または白金のいずれかを密着させた状態で、アモルファスシリコン領域を結晶化して形成されたものであることを特徴とする半導体装置。



JP2005025325A 2005-02-01 2005-02-01 半導体装置 Expired - Lifetime JP4197323B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005025325A JP4197323B2 (ja) 2005-02-01 2005-02-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005025325A JP4197323B2 (ja) 2005-02-01 2005-02-01 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP04853493A Division JP3662263B2 (ja) 1993-02-15 1993-02-15 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2005142592A JP2005142592A (ja) 2005-06-02
JP4197323B2 true JP4197323B2 (ja) 2008-12-17

Family

ID=34698228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005025325A Expired - Lifetime JP4197323B2 (ja) 2005-02-01 2005-02-01 半導体装置

Country Status (1)

Country Link
JP (1) JP4197323B2 (ja)

Also Published As

Publication number Publication date
JP2005142592A (ja) 2005-06-02

Similar Documents

Publication Publication Date Title
JP3662263B2 (ja) 半導体装置の作製方法
Lee et al. Low temperature poly-Si thin-film transistor fabrication by metal-induced lateral crystallization
JP3765902B2 (ja) 半導体装置の作製方法および電子デバイスの作製方法
KR100653853B1 (ko) 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법
JPH02140915A (ja) 半導体装置の製造方法
JPH04323834A (ja) 半導体装置の製造方法
JP4197323B2 (ja) 半導体装置
KR100317639B1 (ko) 박막 트랜지스터와 액정표시장치 및 그 제조방법
JP3297665B2 (ja) 半導体装置の作製方法
JP3297663B2 (ja) 半導体装置の作製方法
JP3297662B2 (ja) 半導体装置の作製方法
JP3535491B2 (ja) 半導体装置の作製方法
JP3390717B2 (ja) 半導体装置の作製方法
JPH04286339A (ja) 半導体装置及びその製造方法
JP2002299235A (ja) 半導体薄膜形成方法及び薄膜半導体装置
Byun et al. High performance poly-Si thin film transistors fabricated by self-aligned seed induced lateral crystallization
JP3392325B2 (ja) 液晶表示装置
JPH04323875A (ja) 半導体装置の製造方法
US20110223748A1 (en) Method for phase transition of amorphous material
KR101333796B1 (ko) 하부 게이트를 갖는 다결정 박막 트랜지스터의 제조방법
JPH04321219A (ja) 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法
JPH05226362A (ja) 半導体装置の製造方法
JPH0855995A (ja) 半導体装置およびその作製方法
JP3173758B2 (ja) 半導体装置およびその作製方法
KR20130115625A (ko) 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080925

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4