JP3535491B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法Info
- Publication number
- JP3535491B2 JP3535491B2 JP2001337594A JP2001337594A JP3535491B2 JP 3535491 B2 JP3535491 B2 JP 3535491B2 JP 2001337594 A JP2001337594 A JP 2001337594A JP 2001337594 A JP2001337594 A JP 2001337594A JP 3535491 B2 JP3535491 B2 JP 3535491B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- amorphous
- amorphous silicon
- gate electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜状の絶縁ゲイ
ト型電界効果トランジスタ（薄膜トランジスタもしくは
ＴＦＴ）等の薄膜デバイスに用いられる結晶性半導体を
得る方法に関するものである。
ト型電界効果トランジスタ（薄膜トランジスタもしくは
ＴＦＴ）等の薄膜デバイスに用いられる結晶性半導体を
得る方法に関するものである。
【０００２】
【従来の技術】従来、薄膜状の絶縁ゲイト型電界効果ト
ランジスタ（ＴＦＴ）等の薄膜デバイスに用いられる結
晶性シリコン半導体薄膜は、プラズマＣＶＤ法や熱ＣＶ
Ｄ法で形成されたアモルファスシリコン膜を電気炉等の
装置の中で６００℃以上の温度で結晶化させて作製され
た。
ランジスタ（ＴＦＴ）等の薄膜デバイスに用いられる結
晶性シリコン半導体薄膜は、プラズマＣＶＤ法や熱ＣＶ
Ｄ法で形成されたアモルファスシリコン膜を電気炉等の
装置の中で６００℃以上の温度で結晶化させて作製され
た。
【０００３】
【発明が解決しようする課題】しかしながら、このよう
な従来の方法は多くの課題を抱えていた。最大の問題点
は得られる結晶性シリコン膜が多結晶質で、粒界の制御
が困難なことから良品を得ることが難しく、また、その
特性がばらつき、信頼性や歩留りはそれほど高くないこ
とであった。すなわち、従来の熱処理によって得られる
シリコン結晶は全くランダムに生成するのでその結晶成
長方位等を制御することはほとんど不可能であった。本
発明はこのような問題点に鑑みてなされたもので、結晶
成長の制御をおこなうことを目的とする。
な従来の方法は多くの課題を抱えていた。最大の問題点
は得られる結晶性シリコン膜が多結晶質で、粒界の制御
が困難なことから良品を得ることが難しく、また、その
特性がばらつき、信頼性や歩留りはそれほど高くないこ
とであった。すなわち、従来の熱処理によって得られる
シリコン結晶は全くランダムに生成するのでその結晶成
長方位等を制御することはほとんど不可能であった。本
発明はこのような問題点に鑑みてなされたもので、結晶
成長の制御をおこなうことを目的とする。
【０００４】
【課題を解決するための手段】本発明は、アモルファス
状態、もしくは実質的にアモルファス状態と言えるよう
な乱雑な結晶状態（例えば、結晶性のよい部分とアモル
ファスの部分が混在しているような状態）にあるシリコ
ン膜上にゲイト電極を形成し、これをマスクとしてシリ
コン膜中に不純物領域を形成した上で、ニッケル、鉄、
コバルト、白金の少なくとも１つを含有する領域を不純
物領域の少なくとも一部に密着して形成し、これをアニ
ールすることによって、このニッケルを含有する領域を
出発点としてシリコン膜を結晶化させることによって、
結晶成長を制御し、ひいては信頼性・歩留りの高いＴＦ
Ｔを得ることを特徴とする。特に、本発明はソース、ド
レインの結晶化を活性層（チャネル形成領域）の結晶化
と同時に進行させることによって、ソース、ドレインと
活性層の間の粒界を実質的に喪失せしめ、良好な特性を
得る。
状態、もしくは実質的にアモルファス状態と言えるよう
な乱雑な結晶状態（例えば、結晶性のよい部分とアモル
ファスの部分が混在しているような状態）にあるシリコ
ン膜上にゲイト電極を形成し、これをマスクとしてシリ
コン膜中に不純物領域を形成した上で、ニッケル、鉄、
コバルト、白金の少なくとも１つを含有する領域を不純
物領域の少なくとも一部に密着して形成し、これをアニ
ールすることによって、このニッケルを含有する領域を
出発点としてシリコン膜を結晶化させることによって、
結晶成長を制御し、ひいては信頼性・歩留りの高いＴＦ
Ｔを得ることを特徴とする。特に、本発明はソース、ド
レインの結晶化を活性層（チャネル形成領域）の結晶化
と同時に進行させることによって、ソース、ドレインと
活性層の間の粒界を実質的に喪失せしめ、良好な特性を
得る。
【０００５】従来のシリコン膜の結晶化に関しては、結
晶性の島状の膜を核として、これを種結晶として固相エ
ピタキシャル成長させる方法（例えば、特開平１−２１
４１１０等）が提案されている。しかしながら、例え、
結晶核が存在していても、他の場所からの結晶成長を抑
制することは困難であった。すなわち、結晶成長のため
のアニール温度が十分に結晶核の発生するのに適する温
度であったので、予期しない場所から結晶成長が開始さ
れることが生じた。
晶性の島状の膜を核として、これを種結晶として固相エ
ピタキシャル成長させる方法（例えば、特開平１−２１
４１１０等）が提案されている。しかしながら、例え、
結晶核が存在していても、他の場所からの結晶成長を抑
制することは困難であった。すなわち、結晶成長のため
のアニール温度が十分に結晶核の発生するのに適する温
度であったので、予期しない場所から結晶成長が開始さ
れることが生じた。
【０００６】本発明人はニッケル（Ｎｉ）、コバルト、
鉄、白金がシリコンと結合しやすく、これらが核となっ
て結晶成長することを見出した。特にニッケルに関して
は容易に珪化ニッケル（化学式ＮｉＳｉx 、０．４≦ｘ
≦２．５）となり、かつ、珪化ニッケルの格子定数がシ
リコン結晶のものに近いことに着目した。そして、珪化
ニッケルを核にシリコン結晶を成長させてゆく方法を考
えだした。実際には、従来の結晶化温度に比べて２０〜
１５０℃も結晶成長温度を低下させることができた。こ
の温度では純粋なるシリコン膜は結晶核が発生しないの
で、予期しない場所から結晶成長が起こることはなかっ
た。結晶核からの結晶成長は従来と同じメカニズムによ
るものと推測され、結晶核が自然発生しない温度（好ま
しくは５８０℃以下）では、温度が高いほど結晶化の進
行する速度が速い。同様な効果は、白金（Ｐｔ）、鉄
（Ｆｅ）、コバルト（Ｃｏ）でも認められた。
鉄、白金がシリコンと結合しやすく、これらが核となっ
て結晶成長することを見出した。特にニッケルに関して
は容易に珪化ニッケル（化学式ＮｉＳｉx 、０．４≦ｘ
≦２．５）となり、かつ、珪化ニッケルの格子定数がシ
リコン結晶のものに近いことに着目した。そして、珪化
ニッケルを核にシリコン結晶を成長させてゆく方法を考
えだした。実際には、従来の結晶化温度に比べて２０〜
１５０℃も結晶成長温度を低下させることができた。こ
の温度では純粋なるシリコン膜は結晶核が発生しないの
で、予期しない場所から結晶成長が起こることはなかっ
た。結晶核からの結晶成長は従来と同じメカニズムによ
るものと推測され、結晶核が自然発生しない温度（好ま
しくは５８０℃以下）では、温度が高いほど結晶化の進
行する速度が速い。同様な効果は、白金（Ｐｔ）、鉄
（Ｆｅ）、コバルト（Ｃｏ）でも認められた。
【０００７】本発明では、ニッケル、鉄、コバルト、白
金単体もしくはそれらの珪化物等の左記材料を含有する
膜等を薄膜トランジスタの不純物領域のシリコンに密着
させ、これを出発点として、結晶シリコンの領域を拡げ
てゆく。なお、左記材料を含有する材料としては、酸化
物は好ましくない。これは、酸化物は安定な化合物で、
結晶核となる珪化物が生成しないからである。
金単体もしくはそれらの珪化物等の左記材料を含有する
膜等を薄膜トランジスタの不純物領域のシリコンに密着
させ、これを出発点として、結晶シリコンの領域を拡げ
てゆく。なお、左記材料を含有する材料としては、酸化
物は好ましくない。これは、酸化物は安定な化合物で、
結晶核となる珪化物が生成しないからである。
【０００８】このように特定の場所から拡がった結晶シ
リコンは、結晶性の連続性のよい、単結晶に近い構造を
有するものである。また、この結晶化の出発材料として
のアモルファスシリコン膜は水素濃度が少ないほど良好
な結果が得られた。ただし、結晶化の進行にしたがっ
て、水素が放出されるので、得られたシリコン膜中の水
素濃度は、出発材料のアモルファスシリコン膜の水素濃
度とはそれほど明確な相関は見られなかった。本発明に
よる結晶シリコン中の水素濃度は、典型的には０．０１
原子％以上５原子％以下であった。
リコンは、結晶性の連続性のよい、単結晶に近い構造を
有するものである。また、この結晶化の出発材料として
のアモルファスシリコン膜は水素濃度が少ないほど良好
な結果が得られた。ただし、結晶化の進行にしたがっ
て、水素が放出されるので、得られたシリコン膜中の水
素濃度は、出発材料のアモルファスシリコン膜の水素濃
度とはそれほど明確な相関は見られなかった。本発明に
よる結晶シリコン中の水素濃度は、典型的には０．０１
原子％以上５原子％以下であった。
【０００９】本発明ではニッケル、鉄、コバルト、白金
等の重金属材料を用いるが、これらの材料そのものは半
導体材料としてのシリコンにとっては好ましくない。そ
こで、これを除去することが必要であるが、本発明人の
研究の結果、ニッケルに関しては塩化水素、各種塩化メ
タン（ＣＨ3Ｃｌ等）、各種塩化エタン（Ｃ2Ｈ3 Ｃｌ
3 )等）、各種塩化エチレン（Ｃ2ＨＣｌ3 等）の雰囲気
中で４００〜６００℃でアニールすることによって、十
分に除去できることが明らかになった。本発明によるシ
リコン膜中のニッケル、鉄、コバルト、白金の濃度は、
典型的には０．００５原子％以上１原子％以下であっ
た。以下に実施例を示し、より詳細に本発明を説明す
る。
等の重金属材料を用いるが、これらの材料そのものは半
導体材料としてのシリコンにとっては好ましくない。そ
こで、これを除去することが必要であるが、本発明人の
研究の結果、ニッケルに関しては塩化水素、各種塩化メ
タン（ＣＨ3Ｃｌ等）、各種塩化エタン（Ｃ2Ｈ3 Ｃｌ
3 )等）、各種塩化エチレン（Ｃ2ＨＣｌ3 等）の雰囲気
中で４００〜６００℃でアニールすることによって、十
分に除去できることが明らかになった。本発明によるシ
リコン膜中のニッケル、鉄、コバルト、白金の濃度は、
典型的には０．００５原子％以上１原子％以下であっ
た。以下に実施例を示し、より詳細に本発明を説明す
る。
【００１０】
【実施例】〔実施例１〕 基板（コーニング７０５９）
１０上には、厚さ２００nmの下地酸化珪素膜１１をプラ
ズマＣＶＤ法によって形成した。また、アモルファスシ
リコン膜を厚さ２０〜３００nm、好ましくは５０〜１５
０nm、プラズマＣＶＤ法もしくは減圧ＣＶＤ法によって
作製した。アモルファスシリコン膜は３５０〜４５０℃
で０．１〜２時間アニールすることによって水素出しを
おこなって、膜中の水素濃度を５原子％以下にしておく
と結晶化しやすかった。これをパターニングして島状シ
リコン領域１２を形成した。そして、ＲＦプラズマＣＶ
Ｄ法、ＥＣＲプラズマＣＶＤ法、スパッタリング法等の
方法によってゲイト絶縁膜として機能する厚さ５０〜１
５０nmの酸化珪素膜１３を形成した。プラズマＣＶＤ法
を採用する場合には、原料ガスはＴＥＯＳ（テトラ・エ
トキシ・シラン）と酸素を用いると好ましい結果が得ら
れた。そして、１％のシリコンを含むタンタル膜（厚さ
５００nm）をスパッタ法によって堆積し、これをパター
ニングしてゲイト配線・電極１４を形成した。ゲイト電
極の材料としては、チタン、シリコン、クロム、アルミ
ニウムでもよい。
１０上には、厚さ２００nmの下地酸化珪素膜１１をプラ
ズマＣＶＤ法によって形成した。また、アモルファスシ
リコン膜を厚さ２０〜３００nm、好ましくは５０〜１５
０nm、プラズマＣＶＤ法もしくは減圧ＣＶＤ法によって
作製した。アモルファスシリコン膜は３５０〜４５０℃
で０．１〜２時間アニールすることによって水素出しを
おこなって、膜中の水素濃度を５原子％以下にしておく
と結晶化しやすかった。これをパターニングして島状シ
リコン領域１２を形成した。そして、ＲＦプラズマＣＶ
Ｄ法、ＥＣＲプラズマＣＶＤ法、スパッタリング法等の
方法によってゲイト絶縁膜として機能する厚さ５０〜１
５０nmの酸化珪素膜１３を形成した。プラズマＣＶＤ法
を採用する場合には、原料ガスはＴＥＯＳ（テトラ・エ
トキシ・シラン）と酸素を用いると好ましい結果が得ら
れた。そして、１％のシリコンを含むタンタル膜（厚さ
５００nm）をスパッタ法によって堆積し、これをパター
ニングしてゲイト配線・電極１４を形成した。ゲイト電
極の材料としては、チタン、シリコン、クロム、アルミ
ニウムでもよい。
【００１１】次に、基板を３％の酒石酸のエチレングリ
コール溶液に浸し、白金を陰極、タンタル配線を陽極と
し、これに電流を流して陽極酸化をおこなった。電流は
最初は、２Ｖ／分で電圧が上昇するように印加し、２２
０Ｖに達したところで電圧を一定とし、電流が１０μＡ
／ｍ2以下になったところで電流を停止した。この結
果、厚さ２００nmの陽極酸化物（酸化タンタル）１５が
形成された。同様にゲイト電極としてチタン、アルミニ
ウム、シリコンを用いた場合には陽極酸化物として酸化
チタン、酸化アルミニウム、酸化珪素が得られる。（図
１（Ａ））
コール溶液に浸し、白金を陰極、タンタル配線を陽極と
し、これに電流を流して陽極酸化をおこなった。電流は
最初は、２Ｖ／分で電圧が上昇するように印加し、２２
０Ｖに達したところで電圧を一定とし、電流が１０μＡ
／ｍ2以下になったところで電流を停止した。この結
果、厚さ２００nmの陽極酸化物（酸化タンタル）１５が
形成された。同様にゲイト電極としてチタン、アルミニ
ウム、シリコンを用いた場合には陽極酸化物として酸化
チタン、酸化アルミニウム、酸化珪素が得られる。（図
１（Ａ））
【００１２】次に、プラズマドーピング法によって不純
物ドープをおこなった。ドーピングガスとしては、例え
ば、Ｎ型にはフォスフィン（ＰＨ3）を、Ｐ型にはジボ
ラン（Ｂ2Ｈ6）を用いた。図ではＮ型ＴＦＴを示す。加
速電圧は、フォスフィンは８０ｋｅＶ、ジボランは６５
ｋｅＶとした。こうして、不純物領域１６Ａ、１６Ｂを
形成した。このとき、不純物領域とゲイト電極とは、図
から分かるようにオフセット状態になっている。さら
に、不純物領域上の酸化珪素膜１３に穴を形成し、この
穴を通して半導体領域１２に密着するように珪化ニッケ
ル（ニッケルでも可）膜１７Ａ、１７Ｂを形成した。そ
して、窒素雰囲気中で５５０℃、４時間のアニールをお
こない、不純物領域１６とその他の半導体領域の結晶化
をおこなった。（図１（Ｂ））
物ドープをおこなった。ドーピングガスとしては、例え
ば、Ｎ型にはフォスフィン（ＰＨ3）を、Ｐ型にはジボ
ラン（Ｂ2Ｈ6）を用いた。図ではＮ型ＴＦＴを示す。加
速電圧は、フォスフィンは８０ｋｅＶ、ジボランは６５
ｋｅＶとした。こうして、不純物領域１６Ａ、１６Ｂを
形成した。このとき、不純物領域とゲイト電極とは、図
から分かるようにオフセット状態になっている。さら
に、不純物領域上の酸化珪素膜１３に穴を形成し、この
穴を通して半導体領域１２に密着するように珪化ニッケ
ル（ニッケルでも可）膜１７Ａ、１７Ｂを形成した。そ
して、窒素雰囲気中で５５０℃、４時間のアニールをお
こない、不純物領域１６とその他の半導体領域の結晶化
をおこなった。（図１（Ｂ））
【００１３】最後に、通常のＴＦＴ作製と同様に層間絶
縁物１８として、厚さ５００nmの酸化珪素膜を堆積し、
これにコンタクトホールを形成してソース領域、ドレイ
ン領域に配線・電極１９Ａ、１９Ｂを形成した。配線・
電極の材料としてはアルミニウム、チタン、窒化チタン
やそれらの多層膜が適している。ここでは、窒化チタン
（厚さ１００nm）とアルミニウム（厚さ５００nm）の多
層膜を用いた。（図１（Ｃ））
縁物１８として、厚さ５００nmの酸化珪素膜を堆積し、
これにコンタクトホールを形成してソース領域、ドレイ
ン領域に配線・電極１９Ａ、１９Ｂを形成した。配線・
電極の材料としてはアルミニウム、チタン、窒化チタン
やそれらの多層膜が適している。ここでは、窒化チタン
（厚さ１００nm）とアルミニウム（厚さ５００nm）の多
層膜を用いた。（図１（Ｃ））
【００１４】以上の工程によってＴＦＴ（図ではＮチャ
ネル型）が作製された。得られたＴＦＴの電界効果移動
度はＮチャネル型で４０〜６０ｃｍ2／Ｖｓ、Ｐチャネ
ル型で３０〜５０ｃｍ2／Ｖｓであった。また、ゲイト
とドレイン間に１７〜２５Ｖの電圧を４８時間印加して
も、しきい値電圧、電界効果移動度、サブスレシュホー
ルド特性はほとんど変化せず、高い信頼性が得られた。
これは、本実施例では、ソース、ドレインとチャネル形
成領域（ゲイト電極の下の半導体領域）とが同時に結晶
化され、しかもその結晶化の方向が同じであるためであ
る。
ネル型）が作製された。得られたＴＦＴの電界効果移動
度はＮチャネル型で４０〜６０ｃｍ2／Ｖｓ、Ｐチャネ
ル型で３０〜５０ｃｍ2／Ｖｓであった。また、ゲイト
とドレイン間に１７〜２５Ｖの電圧を４８時間印加して
も、しきい値電圧、電界効果移動度、サブスレシュホー
ルド特性はほとんど変化せず、高い信頼性が得られた。
これは、本実施例では、ソース、ドレインとチャネル形
成領域（ゲイト電極の下の半導体領域）とが同時に結晶
化され、しかもその結晶化の方向が同じであるためであ
る。
【００１５】〔実施例２〕 基板（コーニング７０５
９）２０上に、厚さ２００ｎｍの下地酸化珪素膜２１を
プラズマＣＶＤ法によって形成した。また、アモルファ
スシリコン膜を厚さ２０〜３００ｎｍ、好ましくは５０
〜１５０ｎｍとし、プラズマＣＶＤ法もしくは減圧ＣＶ
Ｄ法によって作製した。アモルファスシリコン膜は３５
０〜４５０℃で０．１〜２時間アニールすることによっ
て水素出しをおこなって、膜中の水素濃度を５原子％以
下にしておくと結晶化しやすかった。これをパターニン
グして島状シリコン領域２３を形成した。そして、ＲＦ
プラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、スパッタ
リング法等の方法によってゲイト絶縁膜として機能する
厚さ５０〜１５０ｎｍの酸化珪素膜２４を形成した。プ
ラズマＣＶＤ法を採用する場合には、原料ガスはＴＥＯ
Ｓ（テトラ・エトキシ・シラン）と酸素を用いると好ま
しい結果が得られた。そして、１〜５％の燐を含む他結
晶シリコン膜（厚さ５００ｎｍ）をＬＰＣＶＤ法によっ
て堆積し、これをパターニングしてゲイト配線・電極２
５Ａ、２５Ｂを形成した。（図２（Ａ））
９）２０上に、厚さ２００ｎｍの下地酸化珪素膜２１を
プラズマＣＶＤ法によって形成した。また、アモルファ
スシリコン膜を厚さ２０〜３００ｎｍ、好ましくは５０
〜１５０ｎｍとし、プラズマＣＶＤ法もしくは減圧ＣＶ
Ｄ法によって作製した。アモルファスシリコン膜は３５
０〜４５０℃で０．１〜２時間アニールすることによっ
て水素出しをおこなって、膜中の水素濃度を５原子％以
下にしておくと結晶化しやすかった。これをパターニン
グして島状シリコン領域２３を形成した。そして、ＲＦ
プラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、スパッタ
リング法等の方法によってゲイト絶縁膜として機能する
厚さ５０〜１５０ｎｍの酸化珪素膜２４を形成した。プ
ラズマＣＶＤ法を採用する場合には、原料ガスはＴＥＯ
Ｓ（テトラ・エトキシ・シラン）と酸素を用いると好ま
しい結果が得られた。そして、１〜５％の燐を含む他結
晶シリコン膜（厚さ５００ｎｍ）をＬＰＣＶＤ法によっ
て堆積し、これをパターニングしてゲイト配線・電極２
５Ａ、２５Ｂを形成した。（図２（Ａ））
【００１６】その後、イオンドーピング法によって不純
物を拡散させてＮ型の不純物領域２６ＡとＰ型の不純物
領域２６Ｂを形成した。この際には、例えば、Ｎ型不純
物として燐（ドーピングガスはフォスフィンＰＨ3）を
用い、６０〜１１０ｋＶ、例えば８０ｋＶの加速電圧で
全面にドーピングをおこない、次に、フォトレジストで
Ｎチャネル型ＴＦＴの領域を覆って、Ｐ型不純物、例え
ばホウ素（ドーピングガスはジボランＢ2Ｈ6）を用い、
４０〜８０ｋＶ、例えば６５ｋＶの加速電圧でドーピン
グすればよい。
物を拡散させてＮ型の不純物領域２６ＡとＰ型の不純物
領域２６Ｂを形成した。この際には、例えば、Ｎ型不純
物として燐（ドーピングガスはフォスフィンＰＨ3）を
用い、６０〜１１０ｋＶ、例えば８０ｋＶの加速電圧で
全面にドーピングをおこない、次に、フォトレジストで
Ｎチャネル型ＴＦＴの領域を覆って、Ｐ型不純物、例え
ばホウ素（ドーピングガスはジボランＢ2Ｈ6）を用い、
４０〜８０ｋＶ、例えば６５ｋＶの加速電圧でドーピン
グすればよい。
【００１７】さらに、不純物領域上の酸化珪素膜２４に
穴を形成し、この穴を通して不純物領域２６に密着する
ように厚さ２０〜１００nm、例えば３０nmの珪化ニッケ
ル（ニッケルでも可）膜２７Ａ、２７Ｂを形成した。そ
して、窒素雰囲気中で５５０℃、４時間のアニールをお
こない、不純物領域２６とその他の半導体領域の結晶化
をおこなった。この場合には、結晶成長は島状半導体領
域の両端から進行して、その中間のあたりで終了する。
したがって、チャネル形成領域には粒界は生成せず、Ｔ
ＦＴの特性には悪影響は少なかった。（図２（Ｂ））あ
るいは図２（Ｃ）の様に、島状半導体領域の中央部に珪
化ニッケル膜２７Ｃを設けてもよい。この場合には結晶
化は中央から進行する。（図２（Ｃ））
穴を形成し、この穴を通して不純物領域２６に密着する
ように厚さ２０〜１００nm、例えば３０nmの珪化ニッケ
ル（ニッケルでも可）膜２７Ａ、２７Ｂを形成した。そ
して、窒素雰囲気中で５５０℃、４時間のアニールをお
こない、不純物領域２６とその他の半導体領域の結晶化
をおこなった。この場合には、結晶成長は島状半導体領
域の両端から進行して、その中間のあたりで終了する。
したがって、チャネル形成領域には粒界は生成せず、Ｔ
ＦＴの特性には悪影響は少なかった。（図２（Ｂ））あ
るいは図２（Ｃ）の様に、島状半導体領域の中央部に珪
化ニッケル膜２７Ｃを設けてもよい。この場合には結晶
化は中央から進行する。（図２（Ｃ））
【００１８】最後に、通常のＴＦＴ作製と同様に層間絶
縁物２８として、厚さ５００nmの酸化珪素膜を堆積し、
これにコンタクトホールを形成してソース領域、ドレイ
ン領域に配線・電極２９Ａ、２９Ｂ、２９Ｃを形成し
た。配線・電極の材料としてはアルミニウム、チタン、
窒化チタンやそれらの多層膜が適している。ここでは、
窒化チタン（厚さ１００nm）とアルミニウム（厚さ５０
０nm）の多層膜を用いた。（図２（Ｄ）） 以上の工程によってＣＭＯＳ型のＴＦＴが作製された。
このようにして作製したＣＭＯＳ回路を用いてシフトレ
ジスタを作製し、その動作特性を調べた。ドレイン電圧
１５Ｖで、最高動作周波数は１１ＭＨｚ、ドレイン電圧
１７Ｖで、最高動作周波数は１８ＭＨｚであった。
縁物２８として、厚さ５００nmの酸化珪素膜を堆積し、
これにコンタクトホールを形成してソース領域、ドレイ
ン領域に配線・電極２９Ａ、２９Ｂ、２９Ｃを形成し
た。配線・電極の材料としてはアルミニウム、チタン、
窒化チタンやそれらの多層膜が適している。ここでは、
窒化チタン（厚さ１００nm）とアルミニウム（厚さ５０
０nm）の多層膜を用いた。（図２（Ｄ）） 以上の工程によってＣＭＯＳ型のＴＦＴが作製された。
このようにして作製したＣＭＯＳ回路を用いてシフトレ
ジスタを作製し、その動作特性を調べた。ドレイン電圧
１５Ｖで、最高動作周波数は１１ＭＨｚ、ドレイン電圧
１７Ｖで、最高動作周波数は１８ＭＨｚであった。
【００１９】
【発明の効果】本発明では従来は困難であった結晶成長
の方向を制御することができるので、薄膜トランジスタ
の信頼性・歩留りを著しく向上させることが可能となっ
た。また、そのための設備、装置、手法は極めて一般的
で、かつ量産性に優れたものであるので、産業にもたら
す利益は図りしえないものである。このように本発明は
工業上、有益であり、特許されるにふさわしいものであ
る。
の方向を制御することができるので、薄膜トランジスタ
の信頼性・歩留りを著しく向上させることが可能となっ
た。また、そのための設備、装置、手法は極めて一般的
で、かつ量産性に優れたものであるので、産業にもたら
す利益は図りしえないものである。このように本発明は
工業上、有益であり、特許されるにふさわしいものであ
る。
【図１】 実施例の工程の上面図を示す。（ＴＦＴを
作製する工程）
作製する工程）
【図２】 実施例の工程の断面図を示す。（ＴＦＴを
作製する工程）
作製する工程）
１０・・・基板（コーニング７０５９）
１１・・・下地酸化膜（酸化珪素）
１２・・・島状シリコン領域
１３・・・ゲイト絶縁膜（酸化珪素）
１４・・・ゲイト電極（タンタル）
１５・・・陽極酸化物（酸化タンタル）
１６・・・不純物領域（Ｎ型）
１７・・・珪化ニッケル膜
１８・・・層間絶縁物（酸化珪素）
１９・・・金属電極（窒化チタン／アルミニウム多層
膜）
膜）
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平６−244205（ＪＰ，Ａ)
特開 平４−100211（ＪＰ，Ａ)
特開 平２−140915（ＪＰ，Ａ)
特開 平２−42149（ＪＰ，Ａ)
特開 昭63−142807（ＪＰ，Ａ)
特開 昭61−119079（ＪＰ，Ａ)
特公 昭45−22173（ＪＰ，Ｂ１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/786
H01L 21/336
H01L 21/20
Claims (10)
- 【請求項１】水素濃度が５原子％以下である島状のアモ
ルファスシリコン膜上にゲイト絶縁膜を形成し、 前記ゲイト絶縁膜上に２つのゲイト電極を形成し、 前記２つのゲイト電極をマスクとして前記アモルファス
シリコン膜に不純物を導入した後、前記２つのゲイト電極の間の領域のアモルファスシリコ
ン膜に接して ニッケル，鉄，コバルト，または白金を含
有する物体を形成し、 前記物体を形成した後、前記アモルファスシリコン膜を
アニ−ルすることにより、前記アモルファスシリコン膜
の上方からみて前記２つのゲイト電極間から前記アモル
ファスシリコン膜の端部へ結晶化させることを特徴とす
る半導体装置の作製方法。 - 【請求項２】水素濃度が５原子％以下である島状のアモ
ルファスシリコン膜上にゲイト絶縁膜を形成し、 前記ゲイト絶縁膜上に２つのゲイト電極を形成し、 前記２つのゲイト電極をマスクとして前記アモルファス
シリコン膜に不純物を導入した後、 前記アモルファスシリコン膜上方からみて前記２つのゲ
イト電極間にある前記ゲイト絶縁膜に前記アモルファス
シリコン膜が露出するように開口部を形成し、前記開口部 に、ニッケル，鉄，コバルト，または白金を
含有する物体を形成し、 前記物体を形成した後、前記アモルファスシリコン膜を
アニ−ルすることにより、前記アモルファスシリコン膜
の上方からみて前記２つのゲイト電極間から前記アモル
ファスシリコン膜の端部へ結晶化させることを特徴とす
る半導体装置の作製方法。 - 【請求項３】水素濃度が５原子％以下である島状のアモ
ルファスシリコン膜上にゲイト絶縁膜を形成し、 前記ゲイト絶縁膜上に２つのゲイト電極を形成し、 前記２つのゲイト電極をマスクとして前記アモルファス
シリコン膜に不純物を導入した後、 前記アモルファスシリコン膜の上方からみて前記２つの
ゲイト電極の間の領域のアモルファスシリコン膜に接し
て、珪化ニッケル膜を形成し、 前記珪化ニッケル膜を形成した後、前記アモルファスシ
リコン膜をアニ−ルすることにより、前記アモルファス
シリコン膜の上方からみて前記２つのゲイト電極間から
前記アモルファスシリコン膜の端部へ結晶化させる半導
体装置の作製方法であって、 前記珪化ニッケル膜の珪素とニッケルの組成比は、珪素
／ニッケル＝０．４〜２．５であることを特徴とする半
導体装置の作製方法。 - 【請求項４】水素濃度が５原子％以下である島状のアモ
ルファスシリコン膜上にゲイト絶縁膜を形成し、 前記ゲイト絶縁膜上に２つのゲイト電極を形成し、 前記２つのゲイト電極をマスクとして前記アモルファス
シリコン膜に不純物を導入した後、 前記アモルファスシリコン膜の上方からみて前記２つの
ゲイト電極間にある前記ゲイト絶縁膜に前記アモルファ
スシリコン膜が露出するように開口部を形成し、 前記開口部に、珪化ニッケル膜を形成し、 前記珪化ニッケル膜を形成した後、前記アモルファスシ
リコン膜をアニ−ルすることにより、前記アモルファス
シリコン膜の上方からみて前記２つのゲイト電極間から
前記アモルファスシリコン膜の端部へ結晶化させる半導
体装置の作製方法であって、 前記珪化ニッケル膜の珪素とニッケルの組成比は、珪素
／ニッケル＝０．４〜２．５であることを特徴とする半
導体装置の作製方法。 - 【請求項５】請求項１乃至４のいずれか一項において、前記アモルファスシリコン 膜をアニ−ルすることにより
前記アモルファスシリコン膜の上方からみて前記２つの
ゲイト電極間から前記アモルファスシリコン膜の端部へ
結晶化させた後、塩素を含有する雰囲気中で４００〜６
００℃で前記アモルファスシリコン膜をアニ−ルするこ
とを特徴とする半導体装置の作製方法。 - 【請求項６】水素濃度が５原子％以下である島状のアモ
ルファスシリコン膜上にゲイト絶縁膜を形成し、 前記ゲイト絶縁膜上に２つのゲイト電極を形成し、 前記２つのゲイト電極をマスクとして前記アモルファス
シリコン膜に不純物を導入した後、 前記アモルファスシリコン膜上方からみて前記２つのゲ
イト電極の外側であって、前記アモルファスシリコン膜
の両端近辺の前記アモルファスシリコン膜に接してニッ
ケル，鉄，コバルト，または白金を含有する物体を形成
し、 前記物体を形成した後、前記アモルファスシリコン膜を
アニ−ルすることにより、前記アモルファスシリコン膜
の上方からみて前記アモルファスシリコン膜の前記両端
から前記２つのゲイト電極間へ結晶化させることを特徴
とする半導体装置の作製方法。 - 【請求項７】水素濃度が５原子％以下である島状のアモ
ルファスシリコン膜上にゲイト絶縁膜を形成し、 前記ゲイト絶縁膜上に２つのゲイト電極を形成し、 前記２つのゲイト電極をマスクとして前記アモルファス
シリコン膜に不純物を導入した後、 前記アモルファスシリコン膜上方からみて前記２つのゲ
イト電極の外側であって、前記アモルファスシリコン膜
の両端近辺の前記ゲイト絶縁膜に前記アモルファスシリ
コン膜が露出するように、２箇所の開口部を形成し、 前記２箇所の開口部に、ニッケル，鉄，コバルト，また
は白金を含有する物体を形成し、 前記物体を形成した後、前記アモルファスシリコン膜を
アニ−ルすることにより、前記アモルファスシリコン膜
の上方からみて前記アモルファスシリコン膜の前記両端
から前記２つのゲイト電極間へ結晶化させることを特徴
とする半導体装置の作製方法。 - 【請求項８】水素濃度が５原子％以下である島状のアモ
ルファスシリコン膜上にゲイト絶縁膜を形成し、 前記ゲイト絶縁膜上に２つのゲイト電極を形成し、 前記２つのゲイト電極をマスクとして前記アモルファス
シリコン膜に不純物を導入した後、 前記アモルファスシリコン膜上方からみて前記２つのゲ
イト電極の外側であって、前記アモルファスシリコン膜
の両端近辺に接して、珪化ニッケル膜を形成し、 前記珪化ニッケル膜を形成した後、前記アモルファスシ
リコン膜をアニ−ルすることにより、前記アモルファス
シリコン膜上方からみて前記アモルファスシリコン膜の
前記両端から前記２つのゲイト電極間へ結晶化させる半
導体装置の作製方法であって、 前記珪化ニッケル膜の珪素とニッケルの組成比は、珪素
／ニッケル＝０．４〜２．５であることを特徴とする半
導体装置の作製方法。 - 【請求項９】水素濃度が５原子％以下である島状のアモ
ルファスシリコン膜上にゲイト絶縁膜を形成し、 前記ゲイト絶縁膜上に２つのゲイト電極を形成し、 前記２つのゲイト電極をマスクとして前記アモルファス
シリコン膜に不純物を導入した後、 前記アモルファスシリコン膜上方からみて前記２つのゲ
イト電極の外側であって、前記アモルファスシリコン膜
の両端近辺の前記ゲイト絶縁膜に前記アモルファスシリ
コン膜が露出するように、２箇所の開口部を形成し、 前記２箇所の開口部に、珪化ニッケル膜を形成し、 前記珪化ニッケル膜を形成した後、前記アモルファスシ
リコン膜をアニ−ルすることにより、前記アモルファス
シリコン膜上方からみて前記アモルファスシリコン膜の
両端から前記２つのゲイト電極間へ結晶化させることを
特徴とする半導体装置の作製方法であって、 前記珪化ニッケル膜の珪素とニッケルの組成比は、珪素
／ニッケル＝０．４〜２．５であることを特徴とする半
導体装置の作製方法。 - 【請求項１０】請求項６乃至９のいずれか一項におい
て、 前記アモルファスシリコン 膜をアニ−ルすることにより
前記アモルファスシリコン膜上方からみて前記アモルフ
ァスシリコン膜の前記両端から前記２つのゲイト電極間
へ結晶化させた後、塩素を含有する雰囲気中で４００〜
６００℃で前記アモルファスシリコン膜をアニ−ルする
ことを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001337594A JP3535491B2 (ja) | 2001-11-02 | 2001-11-02 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001337594A JP3535491B2 (ja) | 2001-11-02 | 2001-11-02 | 半導体装置の作製方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04853493A Division JP3662263B2 (ja) | 1993-02-15 | 1993-02-15 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002198379A JP2002198379A (ja) | 2002-07-12 |
| JP3535491B2 true JP3535491B2 (ja) | 2004-06-07 |
Family
ID=19152203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001337594A Expired - Lifetime JP3535491B2 (ja) | 2001-11-02 | 2001-11-02 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3535491B2 (ja) |
-
2001
- 2001-11-02 JP JP2001337594A patent/JP3535491B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002198379A (ja) | 2002-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3662263B2 (ja) | 半導体装置の作製方法 | |
| Lee et al. | Low temperature poly-Si thin-film transistor fabrication by metal-induced lateral crystallization | |
| JP3597331B2 (ja) | 半導体装置の作製方法 | |
| US6346486B2 (en) | Transistor device and method of forming the same | |
| JP3637069B2 (ja) | 半導体装置の作製方法 | |
| JPH10135468A (ja) | 半導体装置およびその作製方法 | |
| Jin et al. | Performance of thin-film transistors with ultrathin Ni-MILC polycrystalline silicon channel layers | |
| JP3359690B2 (ja) | 半導体回路の作製方法 | |
| JPH10125927A (ja) | 半導体装置およびその作製方法 | |
| JP3662371B2 (ja) | 薄膜トランジスタの作製方法及び薄膜トランジスタ | |
| JP3535491B2 (ja) | 半導体装置の作製方法 | |
| JP2004179612A (ja) | 半導体装置の製造方法 | |
| JP3390717B2 (ja) | 半導体装置の作製方法 | |
| JP3297662B2 (ja) | 半導体装置の作製方法 | |
| JP3297663B2 (ja) | 半導体装置の作製方法 | |
| JP3297665B2 (ja) | 半導体装置の作製方法 | |
| Yoon et al. | High-performance poly-Si TFTs made by Ni-mediated crystallization through low-shot laser annealing | |
| JP4197323B2 (ja) | 半導体装置 | |
| JP3023189B2 (ja) | 半導体装置の製造方法 | |
| JP3535465B2 (ja) | 半導体装置の作製方法 | |
| JP3173757B2 (ja) | 半導体装置の作製方法 | |
| JP2006216969A (ja) | 半導体装置及びその作成方法 | |
| JP3445573B2 (ja) | 半導体装置 | |
| JPH04321219A (ja) | 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法 | |
| JPH06132305A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040311 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |