JP3390717B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法Info
- Publication number
- JP3390717B2 JP3390717B2 JP2000035804A JP2000035804A JP3390717B2 JP 3390717 B2 JP3390717 B2 JP 3390717B2 JP 2000035804 A JP2000035804 A JP 2000035804A JP 2000035804 A JP2000035804 A JP 2000035804A JP 3390717 B2 JP3390717 B2 JP 3390717B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicon film
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜状の絶縁ゲイ
ト型電界効果トランジスタ（薄膜トランジスタもしくは
ＴＦＴ）等の薄膜デバイスに用いられる結晶性半導体を
得る方法に関するものである。
ト型電界効果トランジスタ（薄膜トランジスタもしくは
ＴＦＴ）等の薄膜デバイスに用いられる結晶性半導体を
得る方法に関するものである。
【０００２】
【従来の技術】従来、薄膜状の絶縁ゲイト型電界効果ト
ランジスタ（ＴＦＴ）等の薄膜デバイスに用いられる結
晶性シリコン半導体薄膜は、プラズマＣＶＤ法や熱ＣＶ
Ｄ法で形成されたアモルファスシリコン膜を電気炉等の
装置の中で６００℃以上の温度で結晶化させて作製され
た。
ランジスタ（ＴＦＴ）等の薄膜デバイスに用いられる結
晶性シリコン半導体薄膜は、プラズマＣＶＤ法や熱ＣＶ
Ｄ法で形成されたアモルファスシリコン膜を電気炉等の
装置の中で６００℃以上の温度で結晶化させて作製され
た。
【０００３】
【発明が解決しようする課題】しかしながら、このよう
な従来の方法は多くの課題を抱えていた。最大の問題点
は得られる結晶性シリコン膜が多結晶質で、粒界の制御
が困難なことから良品を得ることが難しく、また、その
特性がばらつき、信頼性や歩留りはそれほど高くないこ
とであった。すなわち、従来の熱処理によって得られる
シリコン結晶は全くランダムに生成するのでその結晶成
長方位等を制御することはほとんど不可能であった。本
発明はこのような問題点に鑑みてなされたもので、結晶
成長の制御をおこなうことを目的とする。
な従来の方法は多くの課題を抱えていた。最大の問題点
は得られる結晶性シリコン膜が多結晶質で、粒界の制御
が困難なことから良品を得ることが難しく、また、その
特性がばらつき、信頼性や歩留りはそれほど高くないこ
とであった。すなわち、従来の熱処理によって得られる
シリコン結晶は全くランダムに生成するのでその結晶成
長方位等を制御することはほとんど不可能であった。本
発明はこのような問題点に鑑みてなされたもので、結晶
成長の制御をおこなうことを目的とする。
【０００４】
【課題を解決するための手段】本発明は、アモルファス
状態、もしくは実質的にアモルファス状態と言えるよう
な乱雑な結晶状態（例えば、結晶性のよい部分とアモル
ファスの部分が混在しているような状態）にあるシリコ
ン膜上にゲイト電極を形成し、これをマスクとしてシリ
コン膜中に不純物領域を形成した上で、ニッケル、鉄、
コバルト、白金の少なくとも１つを含有する領域を不純
物領域の少なくとも一部に密着して形成し、これをアニ
ールすることによって、このニッケルを含有する領域を
出発点としてシリコン膜を結晶化させることによって、
結晶成長を制御し、ひいては信頼性・歩留りの高いＴＦ
Ｔを得ることを特徴とする。特に、本発明はソース、ド
レインの結晶化を活性層（チャネル形成領域）の結晶化
と同時に進行させることによって、ソース、ドレインと
活性層の間の粒界を実質的に喪失せしめ、良好な特性を
得る。
状態、もしくは実質的にアモルファス状態と言えるよう
な乱雑な結晶状態（例えば、結晶性のよい部分とアモル
ファスの部分が混在しているような状態）にあるシリコ
ン膜上にゲイト電極を形成し、これをマスクとしてシリ
コン膜中に不純物領域を形成した上で、ニッケル、鉄、
コバルト、白金の少なくとも１つを含有する領域を不純
物領域の少なくとも一部に密着して形成し、これをアニ
ールすることによって、このニッケルを含有する領域を
出発点としてシリコン膜を結晶化させることによって、
結晶成長を制御し、ひいては信頼性・歩留りの高いＴＦ
Ｔを得ることを特徴とする。特に、本発明はソース、ド
レインの結晶化を活性層（チャネル形成領域）の結晶化
と同時に進行させることによって、ソース、ドレインと
活性層の間の粒界を実質的に喪失せしめ、良好な特性を
得る。
【０００５】従来のシリコン膜の結晶化に関しては、結
晶性の島状の膜を核として、これを種結晶として固相エ
ピタキシャル成長させる方法（例えば、特開平１−２１
４１１０等）が提案されている。しかしながら、例え、
結晶核が存在していても、他の場所からの結晶成長を抑
制することは困難であった。すなわち、結晶成長のため
のアニール温度が十分に結晶核の発生するのに適する温
度であったので、予期しない場所から結晶成長が開始さ
れることが生じた。
晶性の島状の膜を核として、これを種結晶として固相エ
ピタキシャル成長させる方法（例えば、特開平１−２１
４１１０等）が提案されている。しかしながら、例え、
結晶核が存在していても、他の場所からの結晶成長を抑
制することは困難であった。すなわち、結晶成長のため
のアニール温度が十分に結晶核の発生するのに適する温
度であったので、予期しない場所から結晶成長が開始さ
れることが生じた。
【０００６】本発明人はニッケル（Ｎｉ）、コバルト、
鉄、白金がシリコンと結合しやすく、これらが核となっ
て結晶成長することを見出した。特にニッケルに関して
は容易に珪化ニッケル（化学式ＮｉＳｉx 、０．４≦ｘ
≦２．５）となり、かつ、珪化ニッケルの格子定数がシ
リコン結晶のものに近いことに着目した。そして、珪化
ニッケルを核にシリコン結晶を成長させてゆく方法を考
えだした。実際には、従来の結晶化温度に比べて２０〜
１５０℃も結晶成長温度を低下させることができた。こ
の温度では純粋なるシリコン膜は結晶核が発生しないの
で、予期しない場所から結晶成長が起こることはなかっ
た。結晶核からの結晶成長は従来と同じメカニズムによ
るものと推測され、結晶核が自然発生しない温度（好ま
しくは５８０℃以下）では、温度が高いほど結晶化の進
行する速度が速い。同様な効果は、白金（Ｐｔ）、鉄
（Ｆｅ）、コバルト（Ｃｏ）でも認められた。
鉄、白金がシリコンと結合しやすく、これらが核となっ
て結晶成長することを見出した。特にニッケルに関して
は容易に珪化ニッケル（化学式ＮｉＳｉx 、０．４≦ｘ
≦２．５）となり、かつ、珪化ニッケルの格子定数がシ
リコン結晶のものに近いことに着目した。そして、珪化
ニッケルを核にシリコン結晶を成長させてゆく方法を考
えだした。実際には、従来の結晶化温度に比べて２０〜
１５０℃も結晶成長温度を低下させることができた。こ
の温度では純粋なるシリコン膜は結晶核が発生しないの
で、予期しない場所から結晶成長が起こることはなかっ
た。結晶核からの結晶成長は従来と同じメカニズムによ
るものと推測され、結晶核が自然発生しない温度（好ま
しくは５８０℃以下）では、温度が高いほど結晶化の進
行する速度が速い。同様な効果は、白金（Ｐｔ）、鉄
（Ｆｅ）、コバルト（Ｃｏ）でも認められた。
【０００７】本発明では、ニッケル、鉄、コバルト、白
金単体もしくはそれらの珪化物等の左記材料を含有する
膜等を薄膜トランジスタの不純物領域のシリコンに密着
させ、これを出発点として、結晶シリコンの領域を拡げ
てゆく。なお、左記材料を含有する材料としては、酸化
物は好ましくない。これは、酸化物は安定な化合物で、
結晶核となる珪化物が生成しないからである。
金単体もしくはそれらの珪化物等の左記材料を含有する
膜等を薄膜トランジスタの不純物領域のシリコンに密着
させ、これを出発点として、結晶シリコンの領域を拡げ
てゆく。なお、左記材料を含有する材料としては、酸化
物は好ましくない。これは、酸化物は安定な化合物で、
結晶核となる珪化物が生成しないからである。
【０００８】このように特定の場所から拡がった結晶シ
リコンは、結晶性の連続性のよい、単結晶に近い構造を
有するものである。また、この結晶化の出発材料として
のアモルファスシリコン膜は水素濃度が少ないほど良好
な結果が得られた。ただし、結晶化の進行にしたがっ
て、水素が放出されるので、得られたシリコン膜中の水
素濃度は、出発材料のアモルファスシリコン膜の水素濃
度とはそれほど明確な相関は見られなかった。本発明に
よる結晶シリコン中の水素濃度は、典型的には０．０１
原子％以上５原子％以下であった。
リコンは、結晶性の連続性のよい、単結晶に近い構造を
有するものである。また、この結晶化の出発材料として
のアモルファスシリコン膜は水素濃度が少ないほど良好
な結果が得られた。ただし、結晶化の進行にしたがっ
て、水素が放出されるので、得られたシリコン膜中の水
素濃度は、出発材料のアモルファスシリコン膜の水素濃
度とはそれほど明確な相関は見られなかった。本発明に
よる結晶シリコン中の水素濃度は、典型的には０．０１
原子％以上５原子％以下であった。
【０００９】本発明ではニッケル、鉄、コバルト、白金
等の重金属材料を用いるが、これらの材料そのものは半
導体材料としてのシリコンにとっては好ましくない。そ
こで、これを除去することが必要であるが、本発明人の
研究の結果、ニッケルに関しては塩化水素、各種塩化メ
タン（ＣＨ3 Ｃｌ等）、各種塩化エタン（Ｃ2 Ｈ3 Ｃｌ
3 等）、各種塩化エチレン（Ｃ2 ＨＣｌ3 等）の雰囲気
中で４００〜６００℃でアニールすることによって、十
分に除去できることが明らかになった。本発明によるシ
リコン膜中のニッケル、鉄、コバルト、白金の濃度は、
典型的には０．００５原子％以上１原子％以下であっ
た。以下に実施例を示し、より詳細に本発明を説明す
る。
等の重金属材料を用いるが、これらの材料そのものは半
導体材料としてのシリコンにとっては好ましくない。そ
こで、これを除去することが必要であるが、本発明人の
研究の結果、ニッケルに関しては塩化水素、各種塩化メ
タン（ＣＨ3 Ｃｌ等）、各種塩化エタン（Ｃ2 Ｈ3 Ｃｌ
3 等）、各種塩化エチレン（Ｃ2 ＨＣｌ3 等）の雰囲気
中で４００〜６００℃でアニールすることによって、十
分に除去できることが明らかになった。本発明によるシ
リコン膜中のニッケル、鉄、コバルト、白金の濃度は、
典型的には０．００５原子％以上１原子％以下であっ
た。以下に実施例を示し、より詳細に本発明を説明す
る。
【００１０】
【実施例】〔実施例１〕 基板（コーニング７０５９）
１０上には、厚さ２０００Åの下地酸化珪素膜１１をプ
ラズマＣＶＤ法によって形成した。また、アモルファス
シリコン膜を厚さ２００〜３０００Å、好ましくは５０
０〜１５００Å、プラズマＣＶＤ法もしくは減圧ＣＶＤ
法によって作製した。アモルファスシリコン膜は３５０
〜４５０℃で０．１〜２時間アニールすることによって
水素出しをおこなって、膜中の水素濃度を５原子％以下
にしておくと結晶化しやすかった。これをパターニング
して島状シリコン領域１２を形成した。そして、ＲＦプ
ラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、スパッタリ
ング法等の方法によってゲイト絶縁膜として機能する厚
さ５００〜１５００Åの酸化珪素膜１３を形成した。プ
ラズマＣＶＤ法を採用する場合には、原料ガスはＴＥＯ
Ｓ（テトラ・エトキシ・シラン）と酸素を用いると好ま
しい結果が得られた。そして、１％のシリコンを含むタ
ンタル膜（厚さ５０００Å）をスパッタ法によって堆積
し、これをパターニングしてゲイト配線・電極１４を形
成した。ゲイト電極の材料としては、チタン、シリコ
ン、クロム、アルミニウムでもよい。
１０上には、厚さ２０００Åの下地酸化珪素膜１１をプ
ラズマＣＶＤ法によって形成した。また、アモルファス
シリコン膜を厚さ２００〜３０００Å、好ましくは５０
０〜１５００Å、プラズマＣＶＤ法もしくは減圧ＣＶＤ
法によって作製した。アモルファスシリコン膜は３５０
〜４５０℃で０．１〜２時間アニールすることによって
水素出しをおこなって、膜中の水素濃度を５原子％以下
にしておくと結晶化しやすかった。これをパターニング
して島状シリコン領域１２を形成した。そして、ＲＦプ
ラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、スパッタリ
ング法等の方法によってゲイト絶縁膜として機能する厚
さ５００〜１５００Åの酸化珪素膜１３を形成した。プ
ラズマＣＶＤ法を採用する場合には、原料ガスはＴＥＯ
Ｓ（テトラ・エトキシ・シラン）と酸素を用いると好ま
しい結果が得られた。そして、１％のシリコンを含むタ
ンタル膜（厚さ５０００Å）をスパッタ法によって堆積
し、これをパターニングしてゲイト配線・電極１４を形
成した。ゲイト電極の材料としては、チタン、シリコ
ン、クロム、アルミニウムでもよい。
【００１１】次に、基板を３％の酒石酸のエチレングリ
コール溶液に浸し、白金を陰極、タンタル配線を陽極と
し、これに電流を流して陽極酸化をおこなった。電流は
最初は、２Ｖ／分で電圧が上昇するように印加し、２２
０Ｖに達したところで電圧を一定とし、電流が１０μＡ
／ｍ2 以下になったところで電流を停止した。この結
果、厚さ２０００Åの陽極酸化物（酸化タンタル）１５
が形成された。同様にゲイト電極としてチタン、アルミ
ニウム、シリコンを用いた場合には陽極酸化物として酸
化チタン、酸化アルミニウム、酸化珪素が得られる。
（図１（Ａ））
コール溶液に浸し、白金を陰極、タンタル配線を陽極と
し、これに電流を流して陽極酸化をおこなった。電流は
最初は、２Ｖ／分で電圧が上昇するように印加し、２２
０Ｖに達したところで電圧を一定とし、電流が１０μＡ
／ｍ2 以下になったところで電流を停止した。この結
果、厚さ２０００Åの陽極酸化物（酸化タンタル）１５
が形成された。同様にゲイト電極としてチタン、アルミ
ニウム、シリコンを用いた場合には陽極酸化物として酸
化チタン、酸化アルミニウム、酸化珪素が得られる。
（図１（Ａ））
【００１２】次に、プラズマドーピング法によって不純
物ドープをおこなった。ドーピングガスとしては、例え
ば、Ｎ型にはフォスフィン（ＰＨ3 ）を、Ｐ型にはジボ
ラン（Ｂ2 Ｈ6 ）を用いた。図ではＮ型ＴＦＴを示す。
加速電圧は、フォスフィンは８０ｋｅＶ、ジボランは６
５ｋｅＶとした。こうして、不純物領域１６Ａ、１６Ｂ
を形成した。このとき、不純物領域とゲイト電極とは、
図から分かるようにオフセット状態になっている。さら
に、不純物領域上の酸化珪素膜１３に穴を形成し、この
穴を通して半導体領域１２に密着するように珪化ニッケ
ル（ニッケルでも可）膜１７Ａ、１７Ｂを形成した。そ
して、窒素雰囲気中で５５０℃、４時間のアニールをお
こない、不純物領域１６とその他の半導体領域の結晶化
をおこなった。（図１（Ｂ））
物ドープをおこなった。ドーピングガスとしては、例え
ば、Ｎ型にはフォスフィン（ＰＨ3 ）を、Ｐ型にはジボ
ラン（Ｂ2 Ｈ6 ）を用いた。図ではＮ型ＴＦＴを示す。
加速電圧は、フォスフィンは８０ｋｅＶ、ジボランは６
５ｋｅＶとした。こうして、不純物領域１６Ａ、１６Ｂ
を形成した。このとき、不純物領域とゲイト電極とは、
図から分かるようにオフセット状態になっている。さら
に、不純物領域上の酸化珪素膜１３に穴を形成し、この
穴を通して半導体領域１２に密着するように珪化ニッケ
ル（ニッケルでも可）膜１７Ａ、１７Ｂを形成した。そ
して、窒素雰囲気中で５５０℃、４時間のアニールをお
こない、不純物領域１６とその他の半導体領域の結晶化
をおこなった。（図１（Ｂ））
【００１３】最後に、通常のＴＦＴ作製と同様に層間絶
縁物１８として、厚さ５０００Åの酸化珪素膜を堆積
し、これにコンタクトホールを形成してソース領域、ド
レイン領域に配線・電極１９Ａ、１９Ｂを形成した。配
線・電極の材料としてはアルミニウム、チタン、窒化チ
タンやそれらの多層膜が適している。ここでは、窒化チ
タン（厚さ１０００Å）とアルミニウム（厚さ５０００
Å）の多層膜を用いた。（図１（Ｃ））
縁物１８として、厚さ５０００Åの酸化珪素膜を堆積
し、これにコンタクトホールを形成してソース領域、ド
レイン領域に配線・電極１９Ａ、１９Ｂを形成した。配
線・電極の材料としてはアルミニウム、チタン、窒化チ
タンやそれらの多層膜が適している。ここでは、窒化チ
タン（厚さ１０００Å）とアルミニウム（厚さ５０００
Å）の多層膜を用いた。（図１（Ｃ））
【００１４】以上の工程によってＴＦＴ（図ではＮチャ
ネル型）が作製された。得られたＴＦＴの電界効果移動
度はＮチャネル型で４０〜６０ｃｍ2／Ｖｓ、Ｐチャネ
ル型で３０〜５０ｃｍ2 ／Ｖｓであった。また、ゲイト
とドレイン間に１７〜２５Ｖの電圧を４８時間印加して
も、しきい値電圧、電界効果移動度、サブスレシュホー
ルド特性はほとんど変化せず、高い信頼性が得られた。
これは、本実施例では、ソース、ドレインとチャネル形
成領域（ゲイト電極の下の半導体領域）とが同時に結晶
化され、しかもソース領域及びドレイン領域の結晶の成
長方向がチャネル形成領域へ向かっているためである。
ネル型）が作製された。得られたＴＦＴの電界効果移動
度はＮチャネル型で４０〜６０ｃｍ2／Ｖｓ、Ｐチャネ
ル型で３０〜５０ｃｍ2 ／Ｖｓであった。また、ゲイト
とドレイン間に１７〜２５Ｖの電圧を４８時間印加して
も、しきい値電圧、電界効果移動度、サブスレシュホー
ルド特性はほとんど変化せず、高い信頼性が得られた。
これは、本実施例では、ソース、ドレインとチャネル形
成領域（ゲイト電極の下の半導体領域）とが同時に結晶
化され、しかもソース領域及びドレイン領域の結晶の成
長方向がチャネル形成領域へ向かっているためである。
【００１５】〔実施例２〕 基板（コーニング７０５
９）２０上に、厚さ２０００Åの下地酸化珪素膜２１を
プラズマＣＶＤ法によって形成した。また、アモルファ
スシリコン膜を厚さ２００〜３０００Å、好ましくは５
００〜１５００Åとし、プラズマＣＶＤ法もしくは減圧
ＣＶＤ法によって作製した。アモルファスシリコン膜は
３５０〜４５０℃で０．１〜２時間アニールすることに
よって水素出しをおこなって、膜中の水素濃度を５原子
％以下にしておくと結晶化しやすかった。これをパター
ニングして島状シリコン領域２３を形成した。そして、
ＲＦプラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、スパ
ッタリング法等の方法によってゲイト絶縁膜として機能
する厚さ５００〜１５００Åの酸化珪素膜２４を形成し
た。プラズマＣＶＤ法を採用する場合には、原料ガスは
ＴＥＯＳ（テトラ・エトキシ・シラン）と酸素を用いる
と好ましい結果が得られた。そして、１〜５％の燐を含
む多結晶シリコン膜（厚さ５０００Å）をＬＰＣＶＤ法
によって堆積し、これをパターニングしてゲイト配線・
電極２５Ａ、２５Ｂを形成した。（図１（Ａ））
９）２０上に、厚さ２０００Åの下地酸化珪素膜２１を
プラズマＣＶＤ法によって形成した。また、アモルファ
スシリコン膜を厚さ２００〜３０００Å、好ましくは５
００〜１５００Åとし、プラズマＣＶＤ法もしくは減圧
ＣＶＤ法によって作製した。アモルファスシリコン膜は
３５０〜４５０℃で０．１〜２時間アニールすることに
よって水素出しをおこなって、膜中の水素濃度を５原子
％以下にしておくと結晶化しやすかった。これをパター
ニングして島状シリコン領域２３を形成した。そして、
ＲＦプラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、スパ
ッタリング法等の方法によってゲイト絶縁膜として機能
する厚さ５００〜１５００Åの酸化珪素膜２４を形成し
た。プラズマＣＶＤ法を採用する場合には、原料ガスは
ＴＥＯＳ（テトラ・エトキシ・シラン）と酸素を用いる
と好ましい結果が得られた。そして、１〜５％の燐を含
む多結晶シリコン膜（厚さ５０００Å）をＬＰＣＶＤ法
によって堆積し、これをパターニングしてゲイト配線・
電極２５Ａ、２５Ｂを形成した。（図１（Ａ））
【００１６】その後、イオンドーピング法によって不純
物を拡散させてＮ型の不純物領域２６ＡとＰ型の不純物
領域２６Ｂを形成した。この際には、例えば、Ｎ型不純
物として燐（ドーピングガスはフォスフィンＰＨ3 ）を
用い、６０〜１１０ｋＶ、例えば８０ｋＶの加速電圧で
全面にドーピングをおこない、次に、フォトレジストで
Ｎチャネル型ＴＦＴの領域を覆って、Ｐ型不純物、例え
ばホウ素（ドーピングガスはジボランＢ2 Ｈ6 ）を用
い、４０〜８０ｋＶ、例えば６５ｋＶの加速電圧でドー
ピングすればよい。
物を拡散させてＮ型の不純物領域２６ＡとＰ型の不純物
領域２６Ｂを形成した。この際には、例えば、Ｎ型不純
物として燐（ドーピングガスはフォスフィンＰＨ3 ）を
用い、６０〜１１０ｋＶ、例えば８０ｋＶの加速電圧で
全面にドーピングをおこない、次に、フォトレジストで
Ｎチャネル型ＴＦＴの領域を覆って、Ｐ型不純物、例え
ばホウ素（ドーピングガスはジボランＢ2 Ｈ6 ）を用
い、４０〜８０ｋＶ、例えば６５ｋＶの加速電圧でドー
ピングすればよい。
【００１７】さらに、不純物領域上の酸化珪素膜２４に
穴を形成し、この穴を通して不純物領域２６に密着する
ように厚さ２００〜１０００Å、例えば３００Åの珪化
ニッケル（ニッケルでも可）膜２７Ａ、２７Ｂを形成し
た。そして、窒素雰囲気中で５５０℃、４時間のアニー
ルをおこない、不純物領域２６とその他の半導体領域の
結晶化をおこなった。この場合には、結晶成長は島状半
導体領域の両端から進行して、その中間のあたりで終了
する。したがって、チャネル形成領域には粒界は生成せ
ず、ＴＦＴの特性には悪影響は少なかった。（図２
（Ｂ））あるいは図２（Ｃ）の様に、島状半導体領域の
中央部に珪化ニッケル膜２７Ｃを設けてもよい。この場
合には結晶化は中央から進行する。（図２（Ｃ））
穴を形成し、この穴を通して不純物領域２６に密着する
ように厚さ２００〜１０００Å、例えば３００Åの珪化
ニッケル（ニッケルでも可）膜２７Ａ、２７Ｂを形成し
た。そして、窒素雰囲気中で５５０℃、４時間のアニー
ルをおこない、不純物領域２６とその他の半導体領域の
結晶化をおこなった。この場合には、結晶成長は島状半
導体領域の両端から進行して、その中間のあたりで終了
する。したがって、チャネル形成領域には粒界は生成せ
ず、ＴＦＴの特性には悪影響は少なかった。（図２
（Ｂ））あるいは図２（Ｃ）の様に、島状半導体領域の
中央部に珪化ニッケル膜２７Ｃを設けてもよい。この場
合には結晶化は中央から進行する。（図２（Ｃ））
【００１８】最後に、通常のＴＦＴ作製と同様に層間絶
縁物２８として、厚さ５０００Åの酸化珪素膜を堆積
し、これにコンタクトホールを形成してソース領域、ド
レイン領域に配線・電極２９Ａ、２９Ｂ、２９Ｃを形成
した。配線・電極の材料としてはアルミニウム、チタ
ン、窒化チタンやそれらの多層膜が適している。ここで
は、窒化チタン（厚さ１０００Å）とアルミニウム（厚
さ５０００Å）の多層膜を用いた。（図２（Ｄ））以上
の工程によってＣＭＯＳ型のＴＦＴが作製された。この
ようにして作製したＣＭＯＳ回路を用いてシフトレジス
タを作製し、その動作特性を調べた。ドレイン電圧１５
Ｖで、最高動作周波数は１１ＭＨｚ、ドレイン電圧１７
Ｖで、最高動作周波数は１８ＭＨｚであった。
縁物２８として、厚さ５０００Åの酸化珪素膜を堆積
し、これにコンタクトホールを形成してソース領域、ド
レイン領域に配線・電極２９Ａ、２９Ｂ、２９Ｃを形成
した。配線・電極の材料としてはアルミニウム、チタ
ン、窒化チタンやそれらの多層膜が適している。ここで
は、窒化チタン（厚さ１０００Å）とアルミニウム（厚
さ５０００Å）の多層膜を用いた。（図２（Ｄ））以上
の工程によってＣＭＯＳ型のＴＦＴが作製された。この
ようにして作製したＣＭＯＳ回路を用いてシフトレジス
タを作製し、その動作特性を調べた。ドレイン電圧１５
Ｖで、最高動作周波数は１１ＭＨｚ、ドレイン電圧１７
Ｖで、最高動作周波数は１８ＭＨｚであった。
【００１９】
【発明の効果】本発明では従来は困難であった結晶成長
の方向を制御することができるので、薄膜トランジスタ
の信頼性・歩留りを著しく向上させることが可能となっ
た。また、そのための設備、装置、手法は極めて一般的
で、かつ量産性に優れたものであるので、産業にもたら
す利益は図りしえないものである。このように本発明は
工業上、有益であり、特許されるにふさわしいものであ
る。
の方向を制御することができるので、薄膜トランジスタ
の信頼性・歩留りを著しく向上させることが可能となっ
た。また、そのための設備、装置、手法は極めて一般的
で、かつ量産性に優れたものであるので、産業にもたら
す利益は図りしえないものである。このように本発明は
工業上、有益であり、特許されるにふさわしいものであ
る。
【図１】 実施例の工程の上面図を示す。（ＴＦＴを
作製する工程）
作製する工程）
【図２】 実施例の工程の断面図を示す。（ＴＦＴを
作製する工程）
作製する工程）
１０・・・基板（コーニング７０５９）
１１・・・下地酸化膜（酸化珪素）
１２・・・島状シリコン領域
１３・・・ゲイト絶縁膜（酸化珪素）
１４・・・ゲイト電極（タンタル）
１５・・・陽極酸化物（酸化タンタル）
１６・・・不純物領域（Ｎ型）
１７・・・珪化ニッケル膜
１８・・・層間絶縁物（酸化珪素）
１９・・・金属電極（窒化チタン／アルミニウム多層
膜）
膜）
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/786
H01L 21/265 602
H01L 21/336
H01L 21/20
Claims (8)
- 【請求項１】絶縁表面上にシリコン膜を形成し、前記シ
リコン膜上にゲイト絶縁膜を形成し、 前記ゲイト絶縁膜上に２つのゲイト電極を形成し、 前記２つのゲイト電極をマスクとして前記シリコン膜に
不純物を添加して不純物領域及びチャネル形成領域を形
成し、 前記２つのゲイト電極の間の領域のシリコン膜に接して
シリコンの結晶化を促進させる元素を含む膜を形成した
後、前記シリコン膜を加熱し、前記シリコンの結晶化を
促進させる元素を含む膜が接している箇所から前記シリ
コン膜を結晶成長させて、前記不純物領域及び前記チャ
ネル形成領域を結晶化することを特徴とする半導体装置
の作製方法。 - 【請求項２】絶縁表面上にシリコン膜を形成し、前記シ
リコン膜上にゲイト絶縁膜を形成し、 前記ゲイト絶縁膜上に２つのゲイト電極を形成し、 前記２つのゲイト電極をマスクとして前記シリコン膜に
不純物を添加して不純物領域及びチャネル形成領域を形
成し、 前記２つのゲイト電極の間の領域以外の領域のシリコン
膜に接してシリコンの結晶化を促進させる元素を含む膜
を形成した後、前記シリコン膜を加熱し、前記リコンの
結晶化を促進させる元素を含む膜が接している箇所から
前記シリコン膜を結晶成長させて、前記不純物領域及び
前記チャネル形成領域を結晶化することを特徴とする半
導体装置の作製方法。 - 【請求項３】請求項２において、前記シリコン膜を加熱
した後前記シリコン膜に配線を形成する工程において、
前記結晶化を促進させる元素を含む膜が前記シリコン膜
に接する領域で、前記シリコン膜と前記配線とを電気的
に接続することを特徴とする半導体装置の作製方法。 - 【請求項４】請求項３において、前記配線の材料は、ア
ルミニウム、チタンまたは窒化チタンであることを特徴
とする半導体装置の作製方法。 - 【請求項５】請求項３において、前記配線はアルミニウ
ム、チタンまたは窒化チタンの多層膜であることを特徴
とする半導体装置の作製方法。 - 【請求項６】請求項１乃至５のいずれか一において、前
記結晶化を促進させる元素は、ニッケル、鉄、コバルト
または白金であることを特徴とする半導体装置の作製方
法。 - 【請求項７】請求項１乃至６のいずれか一において、前
記シリコンの結晶化を促進させる元素を含む膜は、ニッ
ケル膜又は珪化ニッケル膜であることを特徴とする半導
体装置の作製方法。 - 【請求項８】請求項１乃至７のいずれか一において、前
記ゲイト電極の材料は、タンタル、チタン、珪素、クロ
ムまたはアルミニウムであることを特徴とする半導体装
置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000035804A JP3390717B2 (ja) | 1993-02-15 | 2000-02-14 | 半導体装置の作製方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04853493A JP3662263B2 (ja) | 1993-02-15 | 1993-02-15 | 半導体装置の作製方法 |
| JP2000035804A JP3390717B2 (ja) | 1993-02-15 | 2000-02-14 | 半導体装置の作製方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04853493A Division JP3662263B2 (ja) | 1993-02-15 | 1993-02-15 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000200914A JP2000200914A (ja) | 2000-07-18 |
| JP3390717B2 true JP3390717B2 (ja) | 2003-03-31 |
Family
ID=26388825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000035804A Expired - Fee Related JP3390717B2 (ja) | 1993-02-15 | 2000-02-14 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3390717B2 (ja) |
-
2000
- 2000-02-14 JP JP2000035804A patent/JP3390717B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000200914A (ja) | 2000-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3662263B2 (ja) | 半導体装置の作製方法 | |
| Lee et al. | Low temperature poly-Si thin-film transistor fabrication by metal-induced lateral crystallization | |
| JP3765902B2 (ja) | 半導体装置の作製方法および電子デバイスの作製方法 | |
| JP3637069B2 (ja) | 半導体装置の作製方法 | |
| JPH02140915A (ja) | 半導体装置の製造方法 | |
| US4808546A (en) | SOI process for forming a thin film transistor using solid phase epitaxy | |
| JPH06333951A (ja) | 薄膜トランジスタおよびその作製方法 | |
| JP3359690B2 (ja) | 半導体回路の作製方法 | |
| JP3357707B2 (ja) | 多結晶半導体膜の製造方法及び薄膜トランジスタの製造方法 | |
| JP3390717B2 (ja) | 半導体装置の作製方法 | |
| JP3297665B2 (ja) | 半導体装置の作製方法 | |
| JP3297663B2 (ja) | 半導体装置の作製方法 | |
| JP3359691B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3297662B2 (ja) | 半導体装置の作製方法 | |
| JP3535491B2 (ja) | 半導体装置の作製方法 | |
| JP4197323B2 (ja) | 半導体装置 | |
| JPH04286339A (ja) | 半導体装置及びその製造方法 | |
| JP3535465B2 (ja) | 半導体装置の作製方法 | |
| JPH11186552A (ja) | 薄膜トランジスタの製造方法 | |
| JP2535654B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH06132305A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JP3535463B2 (ja) | 半導体回路の作製方法 | |
| JPH04152639A (ja) | 半導体装置の製造方法 | |
| JPH04321219A (ja) | 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法 | |
| JPH0855995A (ja) | 半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080117 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100117 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110117 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120117 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120117 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20130117 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130117 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |