JP4185142B2 - 数値制御装置 - Google Patents

数値制御装置 Download PDF

Info

Publication number
JP4185142B2
JP4185142B2 JP2007026954A JP2007026954A JP4185142B2 JP 4185142 B2 JP4185142 B2 JP 4185142B2 JP 2007026954 A JP2007026954 A JP 2007026954A JP 2007026954 A JP2007026954 A JP 2007026954A JP 4185142 B2 JP4185142 B2 JP 4185142B2
Authority
JP
Japan
Prior art keywords
group
signal input
external signal
system configuration
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007026954A
Other languages
English (en)
Other versions
JP2008191989A (ja
Inventor
浩二 羽田
博篤 安藤
浩 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FANUC Corp
Original Assignee
FANUC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FANUC Corp filed Critical FANUC Corp
Priority to JP2007026954A priority Critical patent/JP4185142B2/ja
Priority to EP08101241A priority patent/EP1956449B1/en
Priority to US12/068,284 priority patent/US7831743B2/en
Priority to CN2008100099327A priority patent/CN101339426B/zh
Publication of JP2008191989A publication Critical patent/JP2008191989A/ja
Application granted granted Critical
Publication of JP4185142B2 publication Critical patent/JP4185142B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/11Plc I-O input output
    • G05B2219/1113Address setting
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/11Plc I-O input output
    • G05B2219/1126Conversion table between original defined module address and actual physical address
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/15Plc structure of the system
    • G05B2219/15008Identify connected I-O and store in address table
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/21Pc I-O input output
    • G05B2219/21081At start up, check I-O configuration and store addresses in ram

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Numerical Control (AREA)

Description

本発明は、数値制御装置に関し、数値制御装置と外部信号入出力用ユニットの接続に関するものである。
数値制御装置と、工作機械との間でI/O信号(入力信号/出力信号)の入出力を行うために、外部信号入出力用ユニットを複数接続する構成においては、数値制御装置とやり取りされる外部信号(I/O)とはシステムの構成によって変化するものであり、I/O信号を取り込むときには該I/O信号に数値制御装置内部のアドレスが自由に割り付けられることが必要である。
一般的には外部信号用の各ユニットに識別用のID(グループID)を、各ユニットに設けられたスイッチ等で設定し、スイッチで設定されたグループIDでユニットを識別し(特許文献1参照)、このグループIDをもとにI/O信号に対してアドレスの割付を行っている。
特許第3297249号公報
外部信号入出力用ユニットに設けたスイッチで、ユニット識別用のグループIDを設定する従来の方法では、数値制御装置と外部信号入出力用ユニットの結合時及び保守時に、必ず個々のユニット上のスイッチでIDを設定する必要があり設定ミスの可能性がある。またスイッチ用の部品が増え、製造時の検査項目も増えるのでコストアップに繋がる。 一方、ソフトウェアで自動でIDを割り振る方法も考えられるが、構成変更時などに誤った構成を検出できずに、間違った割付のまま動作してしまう可能性がある。また保守時のようにシステムの構成を一時的に変更した場合等でもアドレスの割付を設定し直さなければならないという問題がある。
そこで、本発明の目的は、外部信号入出力用ユニットにグループIDを自動的に割り振り、かつ、構成ミスなどを検出でき、システムの構成を変更したような場合も簡単に外部信号入出力用ユニットにグループIDを設定できる数値制御装置を提供することにある。
本願請求項1に係る発明は、複数の外部信号入出力用ユニットが接続された数値制御装置において、該数値制御装置の起動時に前記複数の外部信号入出力用ユニットに対してグループIDを自動で割り振るグループID割り振り手段と、前記グループIDと前記外部信号入出力ユニットの対応を記録するシステム構成初期情報記憶手段と、前記数値制御装置の起動時には、前記グループID割り振り手段で求められた前記グループIDと前記外部信号入出力ユニットの対応が前記システム構成初期情報記憶手段に記録されている対応と一致しているかをチェックするチェック手段と、前記チェック手段によるチェック結果が一致していない場合はアラームを表示する手段とを設け、数値制御装置システムの構成が相違したときアラームを出力するようにして、接続ミスや故障を発見できるようにした。請求項2に係る発明は、さらに、前記複数の外部信号入出力ユニットの種類をあらわす情報を各々の外部信号入出力用ユニットから読み取る手段を備え、前記システム構成初期情報記憶手段は、前記グループIDに対応して前記外部信号入出力ユニットの種類を表す情報を記憶し、前記チェック手段は、前記数値制御装置の起動時には、前記グループID割り振り手段で求められた前記グループIDと前記外部信号入出力ユニットの種類の対応が前記システム構成初期情報記憶手段に記録されている対応と一致しているかをチェックするようにした。
請求項3に係る発明は、複数の外部信号入出力用ユニットが接続された数値制御装置において、該数値制御装置の起動時に前記複数の外部信号入出力用ユニットに対してグループIDを自動で割り振るグループID割り振り手段と、前記グループIDと前記外部信号入出力ユニットの対応を記録するシステム構成初期情報記憶手段と、前記グループIDと該グループIDに対する外部信号入出力用ユニットの入出力信号に対するアドレスを記録するアドレス対応初期情報記憶手段と、前記数値制御装置に接続される外部信号入出力用ユニットに応じて、前記システム構成初期情報記憶手段に記憶されている前記グループIDに対して有効/無効を設定する手段と、前記有効/無効を設定する手段の設定に基づいて得られる新グループIDとシステム構成初期情報記憶手段で記憶されたグループIDとの対応をとるグループID対照情報を作成する手段と、前記グループID対照情報と前記アドレス対応初期情報記憶手段に記憶された情報よりアドレスに対する新グループIDの関係を示すアドレス対応情報を得る手段とを備え、外部信号入出力用ユニットの入出力情報は、前記アドレス対応情報に基づいて制御されるようにし、簡単にシステム構成を変え、数値制御装置のアドレスもこの変更に応じて自動調整されるようにした。
さらに、請求項4に係る発明は、請求項3に係る発明において、前記グループID対照情報とシステム構成初期情報記憶手段で記憶されたグループIDに対する外部信号入出力用ユニットの情報より、チェック用システム構成情報を得る手段と、前記数値制御装置の起動時には、前記グループID割り振り手段で求められた前記グループIDと前記外部信号入出力ユニットの対応がチェック用システム構成情報と一致しているかをチェックするチェック手段と、前記チェック手段によるチェック結果が一致していない場合はアラームを表示する手段とを設けて、意図したものと一致しているかチェックできるようにした。又、請求項5に係る発明は、請求項4に係る発明に、さらに、前記複数の外部信号入出力ユニットの種類をあらわす情報を各々の外部信号入出力用ユニットから読み取る手段を設け、前記システム構成初期情報記憶手段で、前記グループIDと前記外部信号入出力ユニットの種類を表す情報を記憶し、前記チェック手段により、前記数値制御装置の起動時には、前記グループID割り振り手段で求められた前記グループIDと前記外部信号入出力ユニットの種類の対応が前記チェック用システム構成情報と一致しているかをチェックするようにした。
本発明は、複数の外部信号入出力用ユニットが接続された数値制御装置におけるシステムの構成が、接続ミスや、故障等で当初のものと異なると、電源投入時にアラームを発生する。そのため、異常の発見が容易であり、誤動作を防止することができる。また、故意にシステム構成を変える場合にも、外部信号入出力用ユニットに対応するグループIDに対して有効/無効を設定するだけで、変更したシステムに合致したグループID、数値制御装置内のメモリに設けられた外部信号入出力用ユニットの入出力信号のアドレスを自動的に設定し、簡単にシステムを再構築することができる。
以下、図面と共に本発明の実施形態を説明する。
数値制御装置(CNC)は、工作機械側の各種リレーやセンサ等との間で入出力信号(以下、I/O信号という)の入出力を行うための手段として、外部信号入出力用ユニット(以下、I/Oユニットと記す)を複数接続する構成をとる場合がある。数値制御装置と各I/Oユニットの間は、例えばシリアル通信のケーブルで接続されている。
図1は、数値制御装置10と複数のI/OユニットU1、U2、U3、…をシリアル通信のケーブルで接続した一実施形態の概要図である。この例は数値制御装置10にI/OユニットU1、U2、U3、…を外付けした別置形の例を記載しているが、数値制御装置10の内部にI/OユニットU1、U2、U3、…を配置する内蔵型の場合も同様にシリアル通信路で接続されているもので、外付け型、内蔵型の形式は問わないものである。
以降の説明中、各図で使用されている、「Grp ID」は、グループIDを意味し、該Grp IDに対応して記載されている1、2、3… はグループIDを表す。グループIDは、各I/Oユニットに対し、所定の規則に従って割り振られる。この実施形態では、数値制御装置(CNC)から近い順番で割り振られる番号で構成している。
またA、B、C… は、例えば、「Aは入力32点/出力24点のI/Oユニット、Bはアナログ入力I/Oユニット」というように、信号の点数や機能で分類されるI/Oユニットの種類を表す情報を示している。
上述した構成において、数値制御装置10の電源をONしたとき、数値制御装置10はグループID割り振り処理を実行し、この数値制御装置10に対応して、I/OユニットU1、U2、U3、…側ではグループID取得処理を実行する。図2は、数値制御装置10のプロセッサが実施するグループID割り振り処理のアルゴリズムを示すフローチャートである。また、図3は、各I/Oユニットが実行するグループID取得処理のアルゴリズムを示すフローチャートである。
数値制御装置10の電源が投入されると、数値制御装置10のプロセッサは、まずグループIDを示すカウンタC(ID)を「1」にセットし(ステップ101)、該カウンタC(ID)の値をグループIDとして、その設定用信号をI/Oユニット側に送信する(ステップ102)。そして、タイマをリセットしてスタートさせ(ステップ103)、該タイマがタイムアップしたか、及び、I/OユニットU1、U2、U3、…から受信信号と共にI/Oユニットの種類が返信されてきたか判断する(ステップ104、105)、I/OユニットからI/Oユニットの種類(A、B、C…)が送られてくると、カウンタC(ID)で示されるグループIDに対応させて受信したI/Oユニットの種類を記憶し(ステップ106)、カウンタC(ID)に1加算し(ステップ107)、ステップ102に戻る。以下、上述したステップ102〜107の処理を繰り返し実行し、I/OユニットU1、U2、U3、…から返信がなく、ステップ104でタイマがタイムアップしたことが検出されると、グループID取得処理が終了したとして、通信開始指令を各I/Oユニットに出力し(ステップ108)、このグループID取得処理は終了する。
一方、各I/OユニットU1、U2、U3、…側では、電源投入後、図3に示す処理を開始し、通信開始指令が送られてきたか、グループID設定用信号が送られてきたか判断し(ステップ201、202)、グループID設定用信号を受信すると、すでにグループIDを取得して設定されているか判断し(ステップ203)、取得していなければ、受信したグループIDを自己のグループIDとして取得し(ステップ204)、受信信号と共に自己のI/Oユニットの種類(A、B、C…)を数値制御装置10に送信し(ステップ205)、ステップ201に戻る。一方、すでにグループIDを取得している場合は、ステップ203からステップ206に移行し、グループID設定用信号を下位のI/Oユニットに送信しステップ201に戻る。
又、通信開始指令を受信すると(ステップ201)、このグループID取得処理を終了し、通常のI/O信号の入出力処理に移行する。
各I/OユニットU1、U2、U3、…において、グループIDを取得し記憶する手段は、電源がOFFになると記憶が失われる記憶手段(RAM)に記憶されるものとされており、I/Oユニットの電源が切られると、記憶していたグループIDは消えることになる。なお、各I/OユニットU1、U2、U3、…はプロセッサを備え、上述した図3に示す処理をプロセッサで実行してもよいが、プロセッサを設けない場合は、専用の回路を設けることによって図3に示す処理を実行するようにする。
数値制御装置10に電源が投入される毎に、図2、図3に示す処理が実行され、数値制御装置10からは、グループIDが、1、2、3…の順に送られ、I/OユニットU1、U2、U3、…は数値制御装置10に近い方からこのグループIDを取得していくことになるから、各I/OユニットU1、U2、U3、…には数値制御装置に近い順に、1、2、3…とグループIDが順に付されることになる。
そこで、この数値制御装置10とI/OユニットU1、U2、U3…のシステムを構築した後、または、システムを変更し再構築した後、最初に電源を投入したときには、図2、図3の処理を実行し、数値制御装置10はステップ106の処理によってグループIDとI/Oユニットの種類との対応及びI/Oユニットの台数からなるシステム構成情報を得る。そして、システム設計者は、この情報を数値制御装置10の不揮発性メモリに格納し、システム構築時のシステム構成初期情報として記憶させる。
図4は、この不揮発性メモリに記憶されたグループIDとそのグループIDが付された各I/OユニットU1、U2、U3、…の種類との関係を記憶するシステム構成情報である。この不揮発性メモリに記憶されたシステム構成情報を「システム構成初期情報」とし、符号Isで表す。図4に示す例では、図1に示した数値制御装置10に5つのI/OユニットU1、U2、U3、U4、U5がシリアル接続されたシステム例におけるシステム構成初期情報Isを示している。
システム設計者によりシステムが構築された後、または、システムを変更し再構築し、数値制御装置10に電源が投入されて、すでにシステム構成初期情報Isが不揮発性メモリに記憶されている状態で、2回目以降の起動時に数値制御装置10は、電源オン時に認識したシステム構成情報と、不揮発性メモリに記録されているシステム構成初期情報Isとが合っていることを照合する。すなわち、数値制御装置10に電源が投入されると、図2、図3の処理が実行されて、数値制御装置10には、システム構成情報Irを得る。そして、この得られたシステム構成情報Irと不揮発性メモリに記録されているシステム構成初期情報Isを比較し、一致しない場合、アラームを出力する。これによって、システムが故障したことや、I/Oユニットを誤って接続したミス等の故障やミスを電源投入時にチェックし確認するようにしている。
例えば、システム構築時には、図1に示した状態に数値制御装置10と各I/OユニットU1、U2、U3、…が接続され、不揮発性メモリには、図4に示すようなシステム構成初期情報Isが記憶されている状態で、図5に示すように、誤って、I/OユニットU3が接続されず、I/Oユニット2からI/Oユニット4に接続されていたとする。この状態で、数値制御装置10に電源が投入されると、数値制御装置10は、図6に示すようにシステム構成情報Irを得る。そして、図7に示すように、不揮発性メモリに記録されているシステム構成初期情報Isとシステム構成情報Irを比較する。その比較結果、グループID3、4に対応して記憶されているI/Oユニットの種類が不一致、グループID5がないことが発見され、アラームが出力されることになる。これによって、I/OユニットU3の接続がなされていないことが、システムが動作開始する前に検出されることになる。
図8、この第1の実施形態において、数値制御装置に電源が投入されたときに実行される、システムチェック処理のアルゴリズムを示すフローチャートである。
数値制御装置10に電源が投入されると、図2、図3に示したグループID割り振り処理が行われ、各I/OユニットU1、U2、U3、…にグループIDが付されると共に、各グループIDに対するI/Oユニットの種類を対応させたシステム構成情報Irが求められる(ステップ301)。
求められたシステム構成情報Irと、記憶されているシステム構成初期情報Isを比較し(図7参照)、システム構成情報Irとシステム構成初期情報Isが一致するかチェックする(ステップ302)。相違点があれば(ステップ303)、その相違点をアラームメッセージとして数値制御装置10の表示装置の画面に表示する(ステップ304)。例えば、図7に示す例では、グループID3、4のI/Oユニットの種類が一致しないこと、グループID5のI/Oユニットがないことが表示される。
そこで、作業者は、I/OユニットU3が接続されていないと判断し、I/OユニットU3をI/OユニットU2とI/OユニットU4の間に接続し、図1に示すようなシステムを作成する。その後、数値制御装置10に電源を投入すれば、ステップ302のチェックでは、相違点は発見されず、起動をかけて(ステップ305)、通常の運転を開始する。
上述した第1の実施形態では、数値制御装置10に電源を投入時に得られたシステム構成情報Irが、システム構成初期情報Isと相違するとき、アラームを出して、システム構成が誤っていることを知らせるようにした。しかし、ユーザが故意にI/Oユニットを選択して数値制御装置10への接続を行わないようにシステム構成を変更する場合がある。そのため、ユーザがI/Oユニットの接続/非接続を任意に変更できるようにシステムを柔軟性のあるものにすることが望ましい。
そこで、ユーザ、オペレータ、サービスマン等がI/Oユニットの接続/非接続を任意に変更できる例を第2の実施形態として説明する。
図1に示すように数値制御装置にI/Oユニットが5台接続され、システム構成初期情報Isが図4に示すように得られ記憶されているものとする。そこで、図5に示すように、ユーザがI/OユニットU3の接続を行わず、I/OユニットU2からI/OユニットU4へ接続し、システムを変更したとする。この場合、ユーザ等は、数値制御装置10に設けられた設定手段により、数値制御装置10にシステム構成初期情報Isとして設定されているグループIDの初期値に対して有効/無効の設定を行う。この第2の実施形態の場合、図9の設定情報Iaで示すようにグループIDの初期値に対して有効/無効の設定が行われ、グループID3に対して無効が設定され、他のグループIDに対しては有効の設定がなされることになる。
この設定に基づいて、システム構成初期情報IsのグループIDと、有効/無効の設定により得られるグループID(有効と設定されたグループIDに対して数値制御装置10に近い順に実行時のグループIDとして割り振られたもの)とのグループID対照情報Ibが求められ、このグループID対照情報Ibとシステム構成初期情報Isに基づいて、設定されたシステムにおけるグループIDとI/Oユニットの種類を対照するチェック用システム構成情報Icが作成される。
数値制御装置10に電源を投入したとき、まず、図2、図3の処理を実行すると共に、チェック用システム構成情報Icを作成し、システムが意図したものであり、誤りがないかをこのチェック用システム構成情報Icに基づいてチェックする。すなわち、図7において、システム構成初期情報Isの代わりにチェック用システム構成情報Icを用い、図2、図3に示す処理で得られたシステム構成情報Irと比較して、一致しているか否かをチェックする。
ただし、数値制御装置10のメモリに設けられている、I/OユニットU1、U2、U3、…に対するアドレス(各I/Oユニットの最初のI/O信号を記憶するアドレス)は、システム構築時の構成(グループID)に対して割付けて設定されている。そのため、ユーザ等がシステム構成を変更し、グループIDの有効/無効を設定して、数値制御装置10に接続するI/Oユニットを減少、追加した場合、これに応じて、アドレスも変更する必要がある。
そこで、I/Oユニット(グループID)にアドレスを対応させる割付データと、構成が変更した場合の変更方法について説明する。
I/Oユニットから入出力されるI/O信号は、数値制御装置で実行されるラダープログラムで処理されるため数値制御装置10からみて一意のアドレスに割付ける必要がある。I/O信号へのアドレスの対応は、グループIDと先頭アドレスの対応を示す割付データにより設定される(図10(b)参照)。
I/OユニットU1、U2、U3、…に接続される機器はシステムにより異なるものなので、割付データは、システム設計者にとっては自由に変更できなければならない。一方で、割付データはシステムの構成にかかわるデータであり、システムに固有のものなので、ユーザ、オペレータ、サービスマンなどには、容易に変更されないことが望ましい。
この実施形態のシステムでは、使用する各I/OユニットのグループIDは、実際の接続順序にあわせて自動的に設定されるので、例えば、図10(a)に示すように数値制御装置に5つのI/OユニットU1〜U5が接続された場合、図10(b)のように各I/Oユニット(グループID)に対してアドレスが自動的に割り付けられる。このシステムからI/OユニットU3を外し、図11(a)に示すようなシステムとした場合、数値制御装置10は図11(b)のように認識し、実際のI/Oユニットとアドレスの整合がとれなくなる。すなわち、I/OユニットU1、U2に対するアドレスは変動がなく問題はない。しかし、I/OユニットU4、U5に対するアドレスが対応しなくなり整合がとれないものとなる。すなわち、I/OユニットU4、U5アドレスが「60」、「10」と設定されているものが、I/OユニットU3が接続されず、自動的に割り振られるグループIDが、4から3に、5から4に代わることから、I/OユニットU4に対しては、アドレスが「30」、I/OユニットU5に対してはアドレスが「60」となり、I/Oユニットに対して設定されているアドレスが誤ったものとなる。
そのため、図12(b)に示すように、I/Oユニットに対するアドレスの割付を変更されたシステムに対応したものに変更する必要がある(I/OユニットU4に対してはアドレス60に、I/OユニットU5に対してはアドレス10に変更する必要がある)。
例えば、調整時などにユーザやサービスマンなどが、一時的にシステム構成を変更するような場合でもシステム変更に伴って、割付データ全体を修正しなければならない。しかし、前述のように、この割付データはシステムの構成にかかわるデータであるので、設定ミスによる事故が発生しないように、システム全体を充分に把握している人間以外には、できれば変更させないことが望ましい。
そこで、システム構成に変更があった場合は割付データの変更は行わずに、図9で説明した、設定されたグループIDの有効/無効の設定情報Iaに基づいて得られたグループID対照情報Ibに基づいて、I/Oユニットとアドレスの対応を正しくする。
図13は、このシステム変更に伴う、I/Oユニットとアドレスの対応表による変更例の説明図である。図13(a)はシステム構築時に設定されているアドレスとグループID及びI/Oユニットとの対応を記憶するアドレス対応初期情報IAsであり、このデータは変更されない。一方、図13(b)は、設定されたグループIDの有効/無効の設定情報Iaに基づいて得られたグループID対照情報Ibに基づいて(有効/無効の設定によって得られるグループIDとシステム構成初期情報Isとして設定されているグループIDの初期値の対応関係に基づいて)、作成されたシステム構成変更後のI/Oユニットとアドレス対応情報IArである。
このように、システム構成が変更され、グループIDとI/Oユニットの関係が変更になっても、グループIDの有効/無効の設定情報Iaに基づいて得られたグループID対照情報Ibに基づいて、グループIDに対するアドレスも自動的に変更され割り振られ、I/Oユニットに対するアドレスは変更されないように自動的に調整される。
図14は、この第2の実施形態において、数値制御装置10に電源が投入されたときに実行される、システムチェック処理のアルゴリズムを示すフローチャートである。
数値制御装置10に電源が投入されると、図2、図3に示したグループID割り振り処理が行われ、各I/OユニットにグループIDが付されると共に、各グループIDに対するI/Oユニットの種類を対応させたシステム構成情報Irが求められる(ステップ401)。
次に、システム構築時のグループIDの初期値に対する有効/無効の設定情報IaよりグループID対照情報Ibを求めて、該、グループID対照情報Ibとシステム構成初期情報Isとに基づいてチェック用システム構成情報Icを作成する(図9参照)。さらに、アドレス対応初期情報IAsと、グループID対照情報Ibに基づいて、アドレス対応情報IArを作成する(ステップ402)。
次に、ステップ401で求められたシステム構成情報Irとステップ402で求めたチェック用システム構成情報Icを比較し、システム構成情報Irとチェック用システム構成情報Icが一致するかチェックする(ステップ403)。相違点があれば(ステップ404)、その相違点(グループIDとI/Oユニットの種類との関係の相違、I/Oユニットの数の不一致等)をアラームメッセージとして数値制御装置10の表示装置の画面に表示する(ステップ405)。
この表示を見て作業者は、システムの構成変更が意図したものか否か判断し(ステップ406)、システムの構成が意図したものであり、アラームが発生したものであれば、初期グループIDに対する有効/無効の設定が誤りを意味することから、初期グループIDに対する有効/無効の設定を再度行い(ステップ407)、ステップ401に戻る。又、システム構成が意図したものでないと判断されたときには、原因調査を行う。すなわち、初期グループIDに対する有効/無効の設定は意図したシステムを構築するものであるが、実際のシステム構成が意図したものとなっていない場合には、結線の誤りや接続ミス等が想定されるので、アラームの原因を調査し復旧し(ステップ408)、ステップ401に戻る。以下、前述した処理を行い、ステップ404で相違点が発見されないときは、起動をかけて(ステップ409)、通常の運転を開始する。この運転では、I/OユニットのI/O信号は、アドレス対応情報IArで示される、アドレスとグループIDに基づいて所定アドレスに記憶されることになる。
以上の通り、この第2の実施形態では、初期グループIDに対する有効/無効の設定を行うだけで、各I/OユニットU1、U2、U3、…にグループIDが割り振られ、かつ、各グループID(各I/Oユニット)に対するアドレスが自動的に割付けられるので、システム構築時、システム設計者はI/Oユニットの種類を組み合わせて数値制御装置10に取り付け可能な最大のI/Oユニット数のシステム構成初期情報Is及びアドレス対応初期情報IAsを作成し、数値制御装置10にセットしておき、ユーザ、オペレータ、サービスマン等は、I/Oユニットの接続を変更したとき、初期グループIDに対する有効/無効の設定を行い、実際のシステムにおけるI/OユニットとグループID、アドレスの関係を自動的に調整するようにすればよいものである。
又、上述した実施形態では、数値制御装置10に異なった種類のI/Oユニットが接続されるものとして説明したが、同一種類のI/Oユニットのみ接続されるもので、I/Oユニットの接続、非接続がなされるものであれば(例えば、温度センサに接続されるI/Oユニットを数値制御装置に接続したり、非接続とするような場合)、I/Oユニットの種類は、記憶する必要がなく、アドレス対応初期情報IAsを設定しておき、初期グループIDに対する有効/無効の設定に基づいてグループID対照情報Ibを作成し(図9参照)、このグループID対照情報Ibとアドレス対応初期情報IAsに基づいてアドレス対応情報IArを作成するだけでよい(図13参照)。
なお、上述した第2の実施形態において、チェック処理を行わずアラームを発生させない場合は、図14のステップ402でアドレス対応情報IArを作成するだけでよいものである。
本発明の一実施形態の概要図である。 同実施形態におけるグループID割り振り処理のアルゴリズムを示すフローチャートである。 同実施形態における各I/Oユニットが実行するグループID取得処理のアルゴリズムを示すフローチャートである。 同実施形態におけるグループIDと各I/Oユニットの種類との関係を記憶するシステム構成情報の説明図である。 1台のI/Oユニットが接続されてない例の概要図である。 図5に示すシステム構成例で得られるグループIDと各I/Oユニットの種類との関係を記憶するシステム構成情報の説明図である。 システムチェックの概要を説明する説明図である。 本発明の第1の実施形態におけるシステムチェック処理のアルゴリズムを示すフローチャートである。 本発明の第2の実施形態におけるグループIDの初期値に対する有効/無効の設定により、チェック用のシステム構成情報を得る説明図である。 同第2の実施形態におけるシステム構築時の状態の説明図である。 同第2の実施形態において、1台のI/Oユニットを非接続としたときのI/Oユニットとアドレスの整合がとられる前の説明図である。 同第2の実施形態においてI/Oユニットとアドレスの調整が行われた後の状態を示す説明図である。 同第2の実施形態におけるこのシステム変更に伴うI/Oユニットとアドレスの対応を変更する例の説明図である 同第2の実施形態におけるシステムチェック処理のアルゴリズムを示すフローチャートである。
符号の説明
10 数値制御装置
U1、U2、U3、U4、U5 I/Oユニット
Is システム構成初期情報
Ir システム構成情報
Ia 有効/無効の設定情報
Ib グループID対照情報
Ic チェック用システム構成情報
IAs アドレス対応初期情報
IAr アドレス対応情報

Claims (5)

  1. 複数の外部信号入出力用ユニットが接続された数値制御装置において、
    該数値制御装置の起動時に前記複数の外部信号入出力用ユニットに対してグループIDを自動で割り振るグループID割り振り手段と、
    前記グループIDと前記外部信号入出力ユニットの対応を記録するシステム構成初期情報記憶手段と、
    前記数値制御装置の起動時には、前記グループID割り振り手段で求められた前記グループIDと前記外部信号入出力ユニットの対応が前記システム構成初期情報記憶手段に記録されている対応と一致しているかをチェックするチェック手段と、
    前記チェック手段によるチェック結果が一致していない場合はアラームを表示する手段と、を備えている数値制御装置。
  2. 前記複数の外部信号入出力ユニットの種類をあらわす情報を各々の外部信号入出力用ユニットから読み取る手段を備え、
    前記システム構成初期情報記憶手段は、前記グループIDに対応して前記外部信号入出力ユニットの種類を表す情報を記憶し、
    前記チェック手段は、前記数値制御装置の起動時には、前記グループID割り振り手段で求められた前記グループIDと前記外部信号入出力ユニットの種類の対応が前記システム構成初期情報記憶手段に記録されている対応と一致しているかをチェックする請求項1に記載の数値制御装置。
  3. 複数の外部信号入出力用ユニットが接続された数値制御装置において、
    該数値制御装置の起動時に前記複数の外部信号入出力用ユニットに対してグループIDを自動で割り振るグループID割り振り手段と、
    前記グループIDと前記外部信号入出力ユニットの対応を記録するシステム構成初期情報記憶手段と、
    前記グループIDと該グループIDに対する外部信号入出力用ユニットの入出力信号に対するアドレスを記録するアドレス対応初期情報記憶手段と、
    前記数値制御装置に接続される外部信号入出力用ユニットに応じて、前記システム構成初期情報記憶手段に記憶されている前記グループIDに対して有効/無効を設定する手段と、
    前記有効/無効を設定する手段の設定に基づいて得られる新グループIDとシステム構成初期情報記憶手段で記憶されたグループIDとの対応をとるグループID対照情報を作成する手段と、
    前記グループID対照情報と前記アドレス対応初期情報記憶手段に記憶された情報よりアドレスに対する新グループIDの関係を示すアドレス対応情報を得る手段とを備え、
    外部信号入出力用ユニットの入出力情報は、前記アドレス対応情報に基づいて制御されることを特徴とする数値制御装置。
  4. 前記グループID対照情報とシステム構成初期情報記憶手段で記憶されたグループIDに対する外部信号入出力用ユニットの情報より、チェック用システム構成情報を得る手段と、
    前記数値制御装置の起動時には、前記グループID割り振り手段で求められた前記グループIDと前記外部信号入出力ユニットの対応がチェック用システム構成情報と一致しているかをチェックするチェック手段と、
    前記チェック手段によるチェック結果が一致していない場合はアラームを表示する手段と、を備えている請求項3に記載の数値制御装置。
  5. 前記複数の外部信号入出力ユニットの種類をあらわす情報を各々の外部信号入出力用ユニットから読み取る手段を備え、
    前記システム構成初期情報記憶手段は、前記グループIDと前記外部信号入出力ユニットの種類を表す情報を記憶し、
    前記チェック手段は、前記数値制御装置の起動時には、前記グループID割り振り手段で求められた前記グループIDと前記外部信号入出力ユニットの種類の対応が前記チェック用システム構成情報と一致しているかをチェックする請求項4に記載の数値制御装置。
JP2007026954A 2007-02-06 2007-02-06 数値制御装置 Active JP4185142B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007026954A JP4185142B2 (ja) 2007-02-06 2007-02-06 数値制御装置
EP08101241A EP1956449B1 (en) 2007-02-06 2008-02-04 Numerical controller
US12/068,284 US7831743B2 (en) 2007-02-06 2008-02-05 Numerical controller managing multiple input/output units that automatically allocate and stores group IDs for the input/output units
CN2008100099327A CN101339426B (zh) 2007-02-06 2008-02-13 数值控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007026954A JP4185142B2 (ja) 2007-02-06 2007-02-06 数値制御装置

Publications (2)

Publication Number Publication Date
JP2008191989A JP2008191989A (ja) 2008-08-21
JP4185142B2 true JP4185142B2 (ja) 2008-11-26

Family

ID=39312916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007026954A Active JP4185142B2 (ja) 2007-02-06 2007-02-06 数値制御装置

Country Status (4)

Country Link
US (1) US7831743B2 (ja)
EP (1) EP1956449B1 (ja)
JP (1) JP4185142B2 (ja)
CN (1) CN101339426B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016133877A (ja) * 2015-01-16 2016-07-25 ファナック株式会社 シリアル通信信号監視による内部レジスタ自己リセット機能を備えた数値制御システム
US9829875B2 (en) 2013-12-25 2017-11-28 Fanuc Corporation Safety communication system using IO units communicating with a plurality of CPUS

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4881938B2 (ja) 2008-11-12 2012-02-22 株式会社日立製作所 記憶制御装置
US20110184534A1 (en) * 2010-01-27 2011-07-28 Baker Hughes Incorporated Configuration of ordered multicomponent devices
JP5570556B2 (ja) * 2012-07-23 2014-08-13 ファナック株式会社 Ioユニットと通信を行う数値制御装置
JP2014170364A (ja) * 2013-03-04 2014-09-18 Nec Corp ディスクアレイ装置およびそのケーブル誤接続検出方法
CN105151936A (zh) * 2015-09-10 2015-12-16 广州日滨科技发展有限公司 一种电梯控制局域网总线设备id分配的方法
JP6457417B2 (ja) 2016-03-22 2019-01-23 ファナック株式会社 シリアル通信分岐機器およびシリアル通信システム
JP2017220267A (ja) * 2017-09-21 2017-12-14 日本電気株式会社 ディスクアレイ装置およびそのケーブル誤接続検出方法
JP6708677B2 (ja) * 2018-03-01 2020-06-10 ファナック株式会社 数値制御装置
JP6823027B2 (ja) * 2018-09-18 2021-01-27 ファナック株式会社 数値制御装置
KR102147278B1 (ko) 2019-07-05 2020-08-24 에스케이이노베이션 주식회사 폴리이미드계 필름, 커버윈도우용 필름 및 이를 포함하는 디스플레이 장치
JP2021091047A (ja) * 2019-12-11 2021-06-17 セイコーエプソン株式会社 識別番号設定システム、識別番号設定方法およびロボットシステム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3909266A1 (de) * 1989-03-21 1990-09-27 Siemens Ag Anordnung zum speichern der adresse einer in-betrieb-ueberwachung-prozessoreinheit
JPH0830306A (ja) 1994-07-12 1996-02-02 Rika Kogyo Kk 制御装置
JP3297249B2 (ja) * 1995-05-26 2002-07-02 三菱電機株式会社 分散型リモートi/o式制御システムの制御方法
US5914957A (en) * 1996-12-19 1999-06-22 Otis Elevator Company Automatic node configuration with identical nodes
US6041348A (en) * 1997-12-01 2000-03-21 Lsi Logic Corporation N-port algorithm for disabling a node within a network during reset
US6670882B1 (en) * 1999-07-28 2003-12-30 Cisco Technology, Inc. Multi drop stack bus detector method and apparatus
US6738920B1 (en) * 2000-11-28 2004-05-18 Eaton Corporation Method for deriving addresses for a plurality of system components in response to measurement of times of receipt of two signals by each component
US6775726B2 (en) * 2001-08-28 2004-08-10 Sunrise Telecom Incorporated Serial unit identification
US7139839B2 (en) * 2001-11-26 2006-11-21 Schneider Automation Inc. Method and apparatus for assigning a network node address
JP3916953B2 (ja) * 2001-12-28 2007-05-23 日本テキサス・インスツルメンツ株式会社 可変時分割多重伝送システム
DE102005009707A1 (de) * 2005-03-03 2006-09-07 Dr. Johannes Heidenhain Gmbh Modulares numerisches Steuergerät
US7860110B2 (en) * 2005-05-26 2010-12-28 Schneider Automation Inc. Auto-addressing system and method
US8364861B2 (en) * 2006-03-28 2013-01-29 Mosaid Technologies Incorporated Asynchronous ID generation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9829875B2 (en) 2013-12-25 2017-11-28 Fanuc Corporation Safety communication system using IO units communicating with a plurality of CPUS
JP2016133877A (ja) * 2015-01-16 2016-07-25 ファナック株式会社 シリアル通信信号監視による内部レジスタ自己リセット機能を備えた数値制御システム

Also Published As

Publication number Publication date
EP1956449A3 (en) 2010-05-05
US20080189445A1 (en) 2008-08-07
CN101339426B (zh) 2010-09-29
EP1956449A2 (en) 2008-08-13
US7831743B2 (en) 2010-11-09
JP2008191989A (ja) 2008-08-21
EP1956449B1 (en) 2012-03-28
CN101339426A (zh) 2009-01-07

Similar Documents

Publication Publication Date Title
JP4185142B2 (ja) 数値制御装置
US9645572B2 (en) Device class information support for multi-option devices
JP6139386B2 (ja) プログラマブルコントローラ
CN114008984B (zh) 计算机可读存储介质以及管理方法
US20100145484A1 (en) System and method for monitoring computerized numerical control devices
JP5777483B2 (ja) プログラマブルコントローラシステム
US20190187638A1 (en) Configuring an electronic control board for an appliance
JP7183884B2 (ja) 電子制御装置
KR100720145B1 (ko) 마스터 모듈, 기능 모듈과 이를 포함하는 전자 디바이스 및id데이터 설정방법
JP2008161263A (ja) スロットマシン設定値管理システム
US7752344B2 (en) Parameterization device and method for parameterizing electrical devices
JP2008109789A (ja) 制御装置およびそのパラメータの処理方法
CN113545013B (zh) 网络管理装置、管理方法以及记录介质
US20190296985A1 (en) Management device, management method, and recording medium
TWI497047B (zh) Vehicle spare parts testing and verification equipment
JP2701591B2 (ja) 自動車電話装置の自己診断方法
JPH01131846A (ja) 空気調和装置
JP7010863B2 (ja) 制御装置、プログラム、及び無線通信機器
JP6708677B2 (ja) 数値制御装置
CN110275485B (zh) 数值控制装置
JP4697585B2 (ja) 情報処理システム及び該情報処理システムにおける接続状態の確認方法
JP5278267B2 (ja) エンドカバー、これを備えたプログラマブルロジックコントローラ装置、エンドカバー装着有無確認方法、及びプログラマブルロジックコントローラ装置の故障診断方法
JP2009079945A (ja) 計量装置のアドレス設定方法
CN115729163A (zh) 一种制丝设备开机检测方法及计算机存储介质
JP2017228209A (ja) 入出力制御装置および入出力制御システム

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20080612

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20080811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080904

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4185142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130912

Year of fee payment: 5