JP4184359B2 - バランスフィルタ - Google Patents

バランスフィルタ Download PDF

Info

Publication number
JP4184359B2
JP4184359B2 JP2005157411A JP2005157411A JP4184359B2 JP 4184359 B2 JP4184359 B2 JP 4184359B2 JP 2005157411 A JP2005157411 A JP 2005157411A JP 2005157411 A JP2005157411 A JP 2005157411A JP 4184359 B2 JP4184359 B2 JP 4184359B2
Authority
JP
Japan
Prior art keywords
electrode
unbalanced
balanced
resonance
resonance electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005157411A
Other languages
English (en)
Other versions
JP2006333343A (ja
Inventor
寿博 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2005157411A priority Critical patent/JP4184359B2/ja
Priority to AT05255891T priority patent/ATE442681T1/de
Priority to EP05255891A priority patent/EP1643584B1/en
Priority to DE602005016508T priority patent/DE602005016508D1/de
Priority to US11/241,163 priority patent/US7397328B2/en
Publication of JP2006333343A publication Critical patent/JP2006333343A/ja
Priority to US12/132,569 priority patent/US7868718B2/en
Application granted granted Critical
Publication of JP4184359B2 publication Critical patent/JP4184359B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)

Description

この発明は、不平衡−平衡の信号変換を行うバランの機能と、帯域制御行うフィルタの機能とを兼ね備えたバランスフィルタに関し、特に、小型化に有効なバランスフィルタに関する。
無線通信機器は、アンテナ、フィルタ、RFスイッチ、パワーアンプ、RF−IC、バラン等の各種高周波素子によって構成される。ここで、アンテナやフィルタ等の共振素子は、接地電位を基準とした不平衡型の信号を扱うが、高周波信号の生成や処理を行うRF−ICは、平衡型の信号を扱うため、両者を接続する場合には、非平衡−平衡変換器として機能するバランが使用される。
この種のバランとしては、例えば特許文献1および2に示された構成が知られている。これらの特許文献に開示されたバランは、不平衡線路と平衡線路との結合を結合線路を介して行うタイプのバランであり、その構造は、特許文献2の図3に開示されたように、不平衡線路と平衡線路とを一の基板上に形成するとともに、結合線路を他の基板上に形成し、不平衡線路と平衡線路の両方に結合線路を重ねることで、不平衡線路と平衡線路とを結合させた構造を有する。
このように構成されたバランの結合モードは、特許文献2の図8および段落0016で説明されているように、「不平衡信号端子3から入力した不平衡信号は、第1結合線路101、第2結合線路102、第3結合線路103とこの順に伝搬」するモードとなる。
しかし、この特許文献1および2に記載されたバランの構造では、得られる周波数特性が特許文献2の図4に示された特性となるため、バランとしては使用に耐え得るがフィルタに要求される帯域特性を確保することは困難である。
一方、近年では、バランとフィルタを一体化させたバランスフィルタも多数考案されており、無線通信機器の小型化が図られている。この種のバランスフィルタとしては、例えば特許文献3に示された構成が知られている。この特許文献3に開示されたバランスフィルタは、1/4波長の共振器を用いて設計されたフィルタとバランが誘電体基板上で実現された構造を有し、フィルタを構成する誘電体層とバランを構成する誘電体層が積層されて一体形成される。
また、同文献には、RF−ICがDC成分に重畳された平衡信号を要求する場合に対応すべく、バランの内部にDC電源層を内層した構造が開示されており、さらなる小型化が図られている。
しかし、このように、バラン部とフィルタ部を別々に形成して一体化させる構造では、高減衰のフィルタ機能が求められる場合に、フィルタ部を多段化することが必要になるため、限られたスペースの中での設計自由度が確保できなくなり、小型化が非常に困難である。
特開2000−134009号公報 特開2001−36310号公報 特開2003−087008号公報
そこで、本発明では、高減衰と小型化に有効なバランスフィルタを提供することを目的とする。
上記目的を達成するため、請求項1記載の発明は、不平衡側共振電極と平衡側共振電極とを備えたバランスフィルタにおいて、前記不平衡側共振電極と前記平衡側共振電極との間に介在させた段数構成共振電極と、前記不平衡側共振電極に対向配置させた結合電極とを具備し、前記不平衡側共振電極は、λ/2長のストリップラインをλ/4の位置で折り返して形成された2つのλ/4ストリップライン部を有し、前記結合電極は、前記2つのλ/4ストリップライン部を互いに結合させることを特徴とする。
このように、不平衡側共振電極を構成する2つのλ/4ストリップライン部を互いに結合させることで、通過帯域に顕著な影響を与えることなく、該通過帯域の低域側に形成されるトラップの位置を好適に制御することができる。
また、請求項3記載の発明は、不平衡側共振電極と平衡側共振電極とを備えたバランスフィルタにおいて、前記不平衡側共振電極と前記平衡側共振電極との間に介在させた段数構成共振電極と、前記段数構成共振電極に対向配置させた結合電極とを具備し、前記段数構成共振電極は、略λ/4長の2つのストリップラインで構成され、前記結合電極は、前記2つのストリップラインを互いに結合させることを特徴とする。
このように、段数構成共振電極を構成する2つのλ/4ストリップライン部を互いに結合させることで、通過帯域に顕著な影響を与えることなく、該通過帯域の低域側に形成されるトラップの位置を好適に制御することができる。尚、この段数構成共振電極の長さは、λ/4±αの範囲で適宜調整することで、±αの調整効果を得ることができる。
また、請求項記載の発明は、不平衡側共振電極と平衡側共振電極とを備えたバランスフィルタにおいて、前記不平衡側共振電極と前記平衡側共振電極との間に介在させた段数構成共振電極と、前記不平衡側共振電極に対向配置させた結合電極とを具備し、前記不平衡側共振電極は、λ/2長のストリップラインをλ/4の位置で折り返して形成された2つのλ/4ストリップライン部を有し、前記結合電極は、前記λ/4の位置と該λ/4の位置よりも前記ストリップラインの端部に近い位置とを結合させることを特徴とする。
このように、λ/2長のストリップラインで構成した不平衡側共振電極のλ/4の位置と該λ/4の位置よりも端部に近い位置とを結合させることで、通過帯域に顕著な影響を与えることなく、該通過帯域の低域側に形成されるトラップの位置を好適に制御することができる。
また、請求項記載の発明は、不平衡側共振電極と平衡側共振電極とを備えたバランスフィルタにおいて、前記不平衡側共振電極と前記平衡側共振電極との間に介在させた段数構成共振電極と、前記段数構成共振電極に対向配置させた結合電極とを具備し、前記結合電極は、前記段数構成共振電極の短絡端側と開放端側とを結合させることを特徴とする。
このように、段数構成共振電極の短絡端側と開放端側とを結合させることで、通過帯域に顕著な影響を与えることなく、該通過帯域の低域側に形成されるトラップの位置を好適に制御することができる。
尚、上記各構成において、段数構成共振電極は、不平衡側共振電極および平衡側共振電極の両方に隣接かつ対向させて配置することで、高減衰のフィルタ効果が得られる構成とすることが望ましい。ここで、段数構成共振電極と不平衡側共振電極および平衡側共振電極との対向は全対向であっても部分対向であっても良い。
以上説明したように、本発明によれば、トラップ位置の制御が可能な小型構造で高減衰のバランスフィルタを提供することが可能になる。
以下、本発明の実施形態を添付図面を参照して詳細に説明する。尚、本発明は、以下説明する実施形態に限らず適宜変更可能である。
図1は、本実施形態に係るバランスフィルタの特徴を示す等価回路図である。同図に示すように、本実施形態に係るバランスフィルタは、不平衡側の共振電極を構成するストリップライン共振器SL1aおよびSL1bと、平衡側の共振電極を構成するストリップライン共振器SL2aおよびSL2bと、段数構成共振電極を構成するストリップライン共振器SL3aおよびSL3bと、平衡側の共振電極と段数構成共振電極とを結合するインピーダンス素子Zで構成される。
不平衡側共振電極SL1aおよびSL1bは、それぞれλ/4ストリップラインで形成され、同図に示すように該各ストリップラインの一端で相互に接続される。そして、不平衡側共振電極SL1aの他端が不平衡端子 UB に接続されるとともに、不平衡側共振電極SL1bの他端が開放端として構成される。
平衡側共振電極SL2aおよびSL2bは、それぞれ片端短絡型のλ/4ストリップラインで形成され、同図に示すように、不平衡側共振電極SL1aおよびSL1bとそれぞれ隣接して配置される。
段数構成共振電極SL3aおよびSL3bは、それぞれ片端短絡型のストリップラインで形成され、同図に示すように、平衡側共振電極SL2aおよびSL2bとそれぞれ隣接して配置される。この段数構成共振電極SL3aおよびSL3bの長さは、λ/4を基本としてインピーダンス調整された長さとなる。
平衡側共振電極SL2aおよびSL2bと、段数構成共振電極SL3aおよびSL3bとは、各共振器の開放端と短絡端とが同方向に向いたコムライン配置で構成され、インピーダンス素子Zを介して開放端側で相互に接続される。そして、これら開放端側が平衡端子 BLa および BLb に接続される。
このように構成することにより、各共振器と隣接する共振器との間で電磁界結合が生じ、その結果、不平衡側共振電極SL1aおよびSL1bと平衡側共振電極SL2aおよびSL2bとの結合によってバラン部が形成され、平衡側共振電極SL2aおよびSL2bと段数構成共振電極SL3aおよびSL3bとの結合によってフィルタ部が形成される。
その結果、平衡側共振電極SL2aおよびSL2bがバラン部とフィルタ部とで共用された構造でバラン機能とフィルタ機能を得ることができるため、構造が簡単で小型・低価格のバランスフィルタを実現することができる。
図2は、図1に示したバランスフィルタを多段で構成した場合の例を示す等価回路図である。同図に示すように、図1に示したバランスフィルタのフィルタ機能を強化したい場合には、段数構成共振電極SL4aおよびSL4b〜SLNaおよびSLNbをインピーダンス素子Zを介して多段配置しても良い。
図3は、図1に示したバランスフィルタの短絡端と開放端の向きを変更した場合を例を示す等価回路図である。同図に示すように、平衡側共振電極SL2aとSL2bとを該各共振電極の接続点で短絡するとともに該各共振電極の外側で平衡端子 BLa および BLb と接続する構成としても良い。この場合は、段数構成共振電極も平衡側共振電極に対応してSL3aとSL3bとの接続点で短絡し、該各共振電極の外側でインピーダンス素子Zを介して平衡側共振電極と結合させる。
図4は、本実施形態に係るバランスフィルタが組み込まれるRFフロントエンド部の構成を示す回路ブロック図である。同図に示す無線通信回路は、送信経路TXと受信経路RXの双方にバランスフィルタ(Balanced Filter)を組み込み、送信経路TX側に配置したバランスフィルタにDC電源を供給した例である。
同図に示すように、この無線通信回路14は、電波の送受信を行うアンテナ(ANT)と、送信経路TXと受信経路RXの切替を行う高周波スイッチ(RF−SW)と、送信経路TXの信号を増幅するパワーアンプ(PA)と、受信経路RXの信号を増幅するローノイズアンプ(LNA)と、送信経路TXおよび受信経路RXのそれぞれに配置されたバランスフィルタ(Balanced Filter)と、高周波信号の生成や処理を行う集積回路(RF−IC)とから構成される。尚、送信経路TXと受信経路RXの切替は、集積回路(RF−IC)の制御ポート(CONT)から出力される信号によって行われる。
アンテナ(ANT)が受信した信号は、高周波スイッチ(RF−SW)、ローノイズアンプ(LNA)を経由して、GND電位を基準とした不平衡信号の形でバランスフィルタ(Balanced Filter)に入力され、このバランスフィルタによって不平衡信号が180°の位相差を有する平衡信号に変換され、集積回路(RF−IC)の受信ポートRXに入力される。
一方、集積回路(RF−IC)が生成した送信信号は、平衡信号の形で送信ポートTXから送信用のバランスフィルタ(Balanced Filter)に入力され、このバランスフィルタによって、DCバイアスが平衡端子に印加された状態で平衡信号が不平衡信号に変換され、パワーアンプ(PA)、高周波スイッチ(RF−SW)を経由して、アンテナ(ANT)から放出される。
尚、同図に示す例では、送信経路TXに配置したバランにDC信号を加える構成について説明したが、無線通信回路の仕様に応じて、受信経路RX側にDC信号を加える構成としても良く、また、送信および受信のいずれの経路にもDC信号を加えない構成としても良い。
図5は、図4に示した送信側バランスフィルタの等価回路を示す回路ブロック図である。同図に示すように、DC信号が供給される送信側のバランスフィルタは、不平衡側の共振電極を構成するストリップライン共振器SL1aおよびSL1bと、平衡側の共振電極を構成するストリップライン共振器SL2aおよびSL2bと、帯域制御用の共振電極SL3aおよびSL3bと、交流信号バイパス用のコンデンサC1およびC2とから構成され、図4に示したパワーアンプ(PA)とは、不平衡端子 UB を介して不平衡端子側で接続され、集積回路(RF−IC)とは、平衡端子 BLa および BLb を介して平衡端子側で接続される。
図6は、図4に示した受信側バランスフィルタの等価回路を示す回路ブロック図である。同図に示すように、この受信側のバランスフィルタは、図5に示した送信側のバランスフィルタからDC供給部分を省略した構成を有し、送信側バランスフィルタの交流信号のバイパス用コンデンサC1およびC2に替えて、特性調整用コンデンサC3を備えた構造を有する。
図7は、本実施形態に係るバランスフィルタの外観構造を示す斜視図である。同図に示すように、このバランスフィルタ10は、外部端子電極として、不平衡端子510と、平衡端子512a、512bと、DC端子514と、GND端子516a、516b、516cとを備える。尚、図中「NC]で示した端子は非接続端子となるが、内部に形成される不平衡側共振電極は、このNC端子と不平衡端子510との間で対称形状で形成されているため、不平衡端子510とNC端子とは置き換えて使用することが可能である。
図8は、図7に示したバランスフィルタのA−A’視図を示す断面図である。同図に示すように、このバランスフィルタは、GND端子516a、516bに接続されたGND電極112−1とGND電極112−2と間に、誘電体層上に形成された不平衡側共振電極102と、平衡側共振電極104と、段数構成共振電極108と、DC電極110とが積層配置されたストリップライン構造を有する。
ここで、不平衡側共振電極102と平衡側共振電極104とは、誘電体層を介して互いに隣接対向関係となる位置に形成され、これらの結合によってバラン部が構成される。
また、平衡側共振電極104と段数構成共振電極108とは、誘電体層を介して互いに隣接対向関係となる位置に形成されるとともに、これらの間に結合電極106−1および106−2を介在させることで、平衡側共振電極104と段数構成共振電極108とが結合された構造となり、これらの結合によってフィルタ部が構成される。
また、段数構成共振電極108とGND電極112−2との間には、DC端子514に接続されたDC電極110が配置され、このDC電極は、段数構成共振電極108とGND電極112−2との間に生じる容量結合を伴ってDC供給層として機能する。
尚、不平衡側共振電極102は、不平衡端子510に接続され、平衡端子側共振電極104は、図7に示した不平衡端子512a、512bに接続され、GND電極112−1および112−2は、GND端子516a、516b、516cに接続され、DC電極110は、DC端子514に接続される。
図9は、図8に示したバランスフィルタの各層における電極の構成を示す第1の分解平面図である。同図(a)に示すように、第1の誘電体層20−1上には、非接続端子NCと、DC端子514と、不平衡端子510と、平衡端子512aおよび512bと、GND端子516a〜516cとが形成され、これらにより本バランスフィルタの天面が構成される。
また、同図(b)に示すように、第2の誘電体層20−2上には、GND電極112−1が前述のGND端子516a〜516cと接した状態で形成され、この第2の誘電体層20−2が同図(a)に示した第1の誘電体層20−1の下層に配置される。
図10は、図8に示したバランスフィルタの各層における電極の構成を示す第2の分解平面図である。同図(a)に示すように、第3の誘電体層20−3上には、λ/2の長さを有する不平衡側共振電極102が前述のNC端子と不平衡端子510に接続された状態で形成され、この第3の誘電体層20−3が前図(b)に示した第2の誘電体層20−2の下層に配置される。
また、同図(b)に示すように、第4の誘電体層20−4上には、前述のDC端子514からλ/4の長さでそれぞれ延伸形成された2つのストリップラインから成る平衡側共振電極104が形成され、この第4の誘電体層20−4が同図(a)に示した第3の誘電体層20−3の下層に配置される。
図11は、図8に示したバランスフィルタの各層における電極の構成を示す第3の分解平面図である。同図(a)に示すように、第5の誘電体層20−5上には、前述の平衡端子512aおよび512bにそれぞれ接続された結合電極106−1および106−2が形成され、この第5の誘電体層20−5が前図(b)に示した第4の誘電体層20−4の下層に配置される。
また、同図(b)に示すように、第6の誘電体層20−6上には、前述のDC端子514からλ/4±αの長さでそれぞれ延伸形成された2つのストリップラインから成る段数構成共振電極108が前述の平衡端子512aおよび512bに接続された状態で形成され、この第6の誘電体層20−6が同図(a)に示した第5の誘電体層20−5の下層に配置される。
図12は、図8に示したバランスフィルタの各層における電極の構成を示す第4の分解平面図である。同図(a)に示すように、第7の誘電体層20−7上には、前述のDC端子514に接続されたDC電極110が形成され、この第7の誘電体層20−7が前図(b)に示した第6の誘電体層20−6の下層に配置される。
また、同図(b)に示すように、第8の誘電体層20−8上には、前述のGND端子516a〜516cにそれぞれ接続されたGND電極112−2が形成され、この第8の誘電体層20−8が同図(a)に示した第7の誘電体層20−7の下層に配置される。
図13は、図8に示したバランスフィルタの各層における電極の構成を示す第5の分解平面図である。同図に示すように、第9の誘電体層20−9上には、平衡端子512aおよび512bと、GND端子516a〜516cと、非接続端子NCと、DC端子514と、不平衡端子510とが形成され、これらにより本バランスフィルタの底面が構成される。この第9の誘電体層20−9は、前図(b)に示した第8の誘電体層20−8の下層に配置される。
尚、上述した各誘電体層20−1〜20−9は、積層・焼成工程を経て一体形成され、複数の誘電体層により構成された積層型のバランスフィルタとして完成する。尚、図中510〜516の符号で示した各外部電極端子は、積層・焼成後に塗布やメッキで形成することが望ましく、また、上述した各誘電体層20−1〜20−9の間には他の中間層を介在させてもよい。
図14は、図8に示したバランスフィルタの等価回路を示す回路図である。同図に示すように、本バランスフィルタは、不平衡側共振電極102によってストリップライン共振器SL1aおよびSL1bが形成され、平衡側共振電極104によってストリップライン共振器SL2aおよびSL2bが形成され、段数構成共振電極108によってストリップライン共振器SL3aおよびSL3bが形成される。
そして、結合電極106−1および106−2の介在によって、平衡側ストリップラインSL2aおよびSL2bと帯域制御ストリップラインSL3aおよびSL3bとの間には、容量結合成分CaおよびCbがそれぞれ形成され、不平衡側ストリップラインSL1aおよびSL1bと帯域制御ストリップラインSL3aおよびSL3bとの間には、それぞれ容量性のマルチパス結合CcおよびCdが形成される。
また、DC電極110の介在によって、該DC電極110とGND電極112−2との間に容量結合Ceが形成され、この容量結合Ceが交流信号バイパス用のコンデンサとして機能する。
図15は、図8に示したバランスフィルタの減衰および反射特性を示す特性図である。同図に示すように、図8に示したバランスフィルタの減衰特性は、極T1とT2とを備えた高減衰の帯域通過特性となり、不平衡側から見た反射特性 UB と平衡側から見た反射特性 BL とは、いずれも良好な特性が得られている。
図16は、図8に示したバランスフィルタの位相バランスを示す特性図である。同図に示すように、図8に示したバランスフィルタでは、通過帯域内で良好な位相バランスが得られている。
図17は、図8に示したバランスフィルタの振幅バランスを示す特性図である。同図に示すように、図8に示したバランスフィルタでは、通過帯域内で良好な振幅バランスが得られている。
図18は、図8に示したバランスフィルタの変形例を示す断面図である。同図に示すバランスフィルタは、GND端子516a、516bに接続されたGND電極112−1とGND電極112−2と間に、誘電体層上に形成された不平衡側共振電極102と、平衡側共振電極104と、段数構成共振電極108とが積層配置されたストリップライン構造を有する。
ここで、不平衡側共振電極102と平衡側共振電極104とは、誘電体層を介して互いに隣接対向関係となる位置に形成され、これらの電極の間に段数構成共振電極108が配置されてストリップライン型の共振電極が多段に対向積層されたバランスフィルタが構成される。
また、段数構成共振電極108と不平衡側共振電極102との間には、トラップ制御用結合電極140が配置され、この電極の結合作用によって通過帯域の低域側に形成されるトラップの位置が制御される。
その他、GND電極112と平衡側共振電極104との間には、中間電極122−1と結合電極106−1および106−2が配置され、平衡側共振電極104と段数構成共振電極108との間には第2の結合電極114が配置され、段数構成共振電極108とトラップ制御用結合電極140との間には波長短縮電極120が配置され、不平衡側共振電極102とGND電極112−2との間には第3の結合電極116−1および116−2と中間電極122−2が配置される。
DC端子514に接続されたDC電極110が配置され、このDC電極は、段数構成共振電極108とGND電極112−2との間に生じる容量結合を伴ってDC供給層として機能する。
尚、不平衡側共振電極102は、不平衡端子510に接続され、平衡端子側共振電極104は、図7に示した不平衡端子512a、512bに接続され、GND電極112−1および112−2は、GND端子516a、516b、516cに接続され、DC電極110は、DC端子514に接続される。
図19は、図18に示したバランスフィルタの各層における電極の構成を示す第1の分解平面図である。同図(a)に示すように、第1の誘電体層20−1上には、非接続端子NCと、DC端子514と、不平衡端子510と、平衡端子512aおよび512bと、GND端子516a〜516cとが形成され、これらにより本バランスフィルタの天面が構成される。
また、同図(b)に示すように、第2の誘電体層20−2上には、GND電極112−1が前述のGND端子516a〜516cと接した状態で形成され、この第2の誘電体層20−2が同図(a)に示した第1の誘電体層20−1の下層に配置される。
図20は、図18に示したバランスフィルタの各層における電極の構成を示す第2の分解平面図である。同図に示すように、第3の誘電体層20−3上には、前図(b)に示したGND電極112−1と対向する形状で配置された中間電極122−1が形成される。
また、同図(b)に示すように、第4の誘電体層20−4上には、前述の平衡端子512aおよび512bにそれぞれ接続された結合電極106−1および106−2が形成され、この第4の誘電体層20−4が同図(a)に示した第3の誘電体層20−3の下層に配置される。
図21は、図18に示したバランスフィルタの各層における電極の構成を示す第3の分解平面図である。同図(a)に示すように、第5の誘電体層20−5上には、前述のDC端子514からλ/4の長さでそれぞれ延伸形成された2つのストリップラインから成る平衡側共振電極104が形成され、この第5の誘電体層20−5が前図(b)に示した第4の誘電体層20−4の下層に配置される。
また、同図(b)に示すように、第6の誘電体層20−6上には、前述の平衡端子512aおよび512bにそれぞれ接続された第2の結合電極114−1および114−2が形成され、この第6の誘電体層20−6が同図(a)に示した第5の誘電体層20−5の下層に配置される。
図22は、図8に示したバランスフィルタの各層における電極の構成を示す第4の分解平面図である。同図(a)に示すように、第7の誘電体層20−7上には、前述のDC端子514からλ/4±αの長さでそれぞれ延伸形成された2つのストリップラインから成る段数構成共振電極108が前述の平衡端子512aおよび512bに非接続の状態で形成され、この第7の誘電体層20−7が前図(b)に示した第6の誘電体層20−6の下層に配置される。
また、同図(b)に示すように、第8の誘電体層20−8上には、前述のGND端子516cに接続された波長短縮電極120が同図(a)に示した段数構成共振電極108の開放端側と対向する形状で形成され、この第8の誘電体層20−8が同図(a)に示した第7の誘電体層20−7の下層に配置される。
図23は、図8に示したバランスフィルタの各層における電極の構成を示す第5の分解平面図である。同図(a)に示すように、第9の誘電体層20−9上には、前図(a)に示した段数構成共振電極108を構成する2つのストリップラインを短絡端側および開放端側の両位置で結合する形状で形成され、この第9の誘電体層20−9が前図(b)に示した第8の誘電体層20−8の下層に配置される。
また、同図(b)に示すように、第10の誘電体層20−10上には、λ/2の長さを有する不平衡側共振電極102が前述のNC端子と不平衡端子510に接続された状態で形成され、この第10の誘電体層20−10が同図(a)に示した第9の誘電体層20−9の下層に配置される。
図24は、図8に示したバランスフィルタの各層における電極の構成を示す第6の分解平面図である。同図(a)に示すように、第11の誘電体層20−11上には、前述の平衡端子512aおよび512bにそれぞれ接続された第3の結合電極116−1および116−2が形成され、この第11の誘電体層20−11が前図(b)に示した第10の誘電体層20−10の下層に配置される。
また、同図(b)に示すように、第12の誘電体層20−12上には、次図(a)に示すGND電極112−2と対向する形状で配置された中間電極122−2が形成される。図25は、図18に示したバランスフィルタの各層における電極の構成を示す第7の分解平面図である。同図(a)に示すように、第13の誘電体層20−13上には、前述のGND端子516a〜516cにそれぞれ接続されたGND電極112−2が形成され、この第13の誘電体層20−13が前図(b)に示した第12の誘電体層20−12の下層に配置される。
また、同図(b)に示すように、第14の誘電体層20−14上には、平衡端子512aおよび512bと、GND端子516a〜516cと、非接続端子NCと、DC端子514と、不平衡端子510とが形成され、これらにより本バランスフィルタの底面が構成される。この第14の誘電体層20−14は、同図(a)に示した第13の誘電体層20−13の下層に配置される。
尚、上述した各誘電体層20−1〜20−14は、積層・焼成工程を経て一体形成され、複数の誘電体層により構成された積層型のバランスフィルタとして完成する。尚、図中510〜516の符号で示した各外部電極端子は、積層・焼成後に塗布やメッキで形成することが望ましく、また、上述した各誘電体層20−1〜20−14の間には他の中間層を介在させてもよい。
図26は、図18に示したトラップ制御結合電極140を配置した場合の効果を示す特性図である。同図に示すように、トラップ制御結合電極140を不平衡側共振電極102と段数構成共振電極108との間に介在させると、1GHz〜1.5GHz帯に形成される低域側のトラップを通過帯域に近づけることができる。その結果、他の通信帯域で利用される1.9GHz付近の減衰量をトラップ制御結合電極140を介在させない場合に比べて図中に示すΔだけ減衰させることができる。
図27は、図18に示したトラップ制御結合電極140と、段数構成共振電極108と、不平衡側共振電極102との対向関係を示す分解平面図である。同各図に示すように、同図(b)に示すトラップ制御結合電極140は、同図(a)に示す段数構成共振電極108と、同図(c)に示す不平衡側共振電極102との間に配置され、段数構成共振電極108および不平衡側共振電極102をそれぞれ構成する各ストリップラインの図中点線A、Bで示した部分を結合させることで、前図に示したトラップ制御効果が得られる。
ここで、同図(a)に示すように、段数構成共振電極108は、前述のDC端子514からλ/4±αの長さでそれぞれ延伸形成された2つのストリップライン108−1および108−2で構成され、各ストリップラインのDC端子514に接続された側を短絡端、反対側を開放端とすると、同図中に点線Aで示す部位は、各ストリップライン108−1および108−2を短絡端側で結合させる部位であり、点線Bで示す部位は、各ストリップライン108−1および108−2を開放端側で結合させる部位である。
このように、段数構成共振電極108を構成する2つのストリップラインを短絡端側と開放端側で結合させることで好適なトラップ制御効果を得ることができる。尚、同図に示すように、段数構成共振電極108を構成する各ストリップライン108−1および108−2は、この点線AおよびBの各部位で互いに近接配置されたパターン形状で形成される。
また、同図(c)に示すように、不平衡側共振電極102は、λ/2の長さを有するストリップラインの両端が前述のNC端子と不平衡端子510に接続された状態で形成され、このλ/2ストリップラインの中間位置となるλ/4を基点に考えると、該λ/2ストリップラインは、2つのストリップライン102−1および102−2で構成される。
よって、同図(b)に示すトラップ制御結合電極140は、同図(c)に示したλ/2ストリップラインの中間位置に対応する点線Bで示す部位と、各ストリップライン102−1および102−2の中間位置と反対側に対応する点線Aで示す部位とを結合させる。このように、不平衡側共振電極102を構成する2つのストリップラインをλ/2の中間位置とその反対側とで結合させることで好適なトラップ制御効果を得ることができる。尚、同図に示すように、不平衡側共振電極102を構成する各ストリップライン102−1および102−2は、この点線AおよびBの各部位で互いに近接配置されたパターン形状で形成される。
また、同図(b)に示すように、トラップ制御結合電極140には、同図(a)および(b)に示した点線部A、B間を接続する部分に開口部141が設けられ、この開口部141によって電流パスを分岐させることで、トラップ位置の調整が行われる。
図28は、図18に示したトラップ制御結合電極140と、段数構成共振電極108と、不平衡側共振電極102との対向関係を示す平面透視図である。同図に示すように、トラップ制御結合電極140は、前図に示した不平衡側共振電極102と段数構成共振電極108の点線AおよびBの部位を結合させる位置に設けられる。
図29は、図28に示したトラップ制御結合電極の他の例を示す平面透視図である。トラップ制御結合電極は、同図(a)に示すように、図27に示した点線AおよびBの部位を1本の狭幅パターンで結合させる構成としても良く、同図(b)に示すように、図27に示した点線AおよびBの各部位をそれぞれ独立に1本の狭幅パターンで結合させる構成としても良く、同図(c)に示すように、図27に示した点線Aの部位に位置する左側のストリップラインと点線Bの部位に位置する右側のストリップラインとを第1の斜めの狭幅パターンで結合させるとともに、点線Aの部位に位置する右側のストリップラインと点線Bの部位に位置する左側のストリップラインとを第2の斜めの狭幅パターンで結合させる構成としても良い。
図30は、図28に示したトラップ制御結合電極の他の例を示す平面透視図である。また、トラップ制御結合電極は、同図(a)に示すように、図27に示した点線AおよびBの部位を2本の湾曲させた狭幅パターンでストリップラインの左右それぞれから結合させる構成としても良く、図27に示した点線AおよびBの部位を左右独立に1本のラインでそれぞれ結合させ、これらの結合ラインを中央で接続する構成としても良く、同図(c)に示すように、図27に示した点線AおよびBの部位に部分的に重なり中央部に開口部を備えた構成としても良い。
図31は、図28に示したトラップ制御結合電極の他の例を示す平面透視図である。同図に示すように、トラップ制御結合電極は、不平衡側共振電極102および段数構成共振電極108を構成する左右のストリップラインの間隔が最も離れた位置で、不平衡側共振電極102と段数構成共振電極108を結合させるとともに、側面のGND端子に接続した構成としても良い。
本発明によれば、簡易な構造で高減衰のバランスフィルタが実現できるため、より小型化が要求される無線通信機器への適用が期待される。
本実施形態に係るバランスフィルタの特徴を示す等価回路図である。 図1に示したバランスフィルタを多段で構成した場合の例を示す等価回路図である。 図1に示したバランスフィルタの短絡端と開放端の向きを変更した場合を例を示す等価回路図である。 本実施形態に係るバランスフィルタが組み込まれるRFフロントエンド部の構成を示す回路ブロック図である。 図4に示した送信側バランスフィルタの等価回路を示す回路ブロック図である。 図4に示した受信側バランスフィルタの等価回路を示す回路ブロック図である。 本実施形態に係るバランスフィルタの外観構造を示す斜視図である。 図7に示したバランスフィルタのA−A’視図を示す断面図である。 図8に示したバランスフィルタの各層における電極の構成を示す第1の分解平面図である。 図8に示したバランスフィルタの各層における電極の構成を示す第2の分解平面図である。 図8に示したバランスフィルタの各層における電極の構成を示す第3の分解平面図である。 図8に示したバランスフィルタの各層における電極の構成を示す第4の分解平面図である。 図8に示したバランスフィルタの各層における電極の構成を示す第5の分解平面図である。 図8に示したバランスフィルタの等価回路を示す回路図である。 図8に示したバランスフィルタの減衰および反射特性を示す特性図である。 図8に示したバランスフィルタの位相バランスを示す特性図である。 図8に示したバランスフィルタの振幅バランスを示す特性図である。 図8に示したバランスフィルタの変形例を示す断面図である。 図18に示したバランスフィルタの各層における電極の構成を示す第1の分解平面図である。 図18に示したバランスフィルタの各層における電極の構成を示す第2の分解平面図である。 図18に示したバランスフィルタの各層における電極の構成を示す第3の分解平面図である。 図18に示したバランスフィルタの各層における電極の構成を示す第4の分解平面図である。 図18に示したバランスフィルタの各層における電極の構成を示す第5の分解平面図である。 図18に示したバランスフィルタの各層における電極の構成を示す第6の分解平面図である。 図18に示したバランスフィルタの各層における電極の構成を示す第7の分解平面図である。 図18に示したトラップ制御結合電極140を配置した場合の効果を示す特性図である。 図18に示したトラップ制御結合電極140と、段数構成共振電極108と、不平衡側共振電極102との対向関係を示す分解平面図である。 図18に示したトラップ制御結合電極140と、段数構成共振電極108と、不平衡側共振電極102との対向関係を示す平面透視図である。 図28に示したトラップ制御結合電極の他の例を示す平面透視図である。 図28に示したトラップ制御結合電極の他の例を示す平面透視図である。 図28に示したトラップ制御結合電極の他の例を示す平面透視図である。
符号の説明
10…バランスフィルタ、14…無線通信回路、20…誘電体基板、102…不平衡側共振電極、104…平衡側共振電極、106…結合電極、108…段数構成共振電極、110…DC電極、112…GND電極、114…第2の結合電極、116…第3の結合電極、120…波長短縮電極、122…中間電極、140…トラップ制御結合電極、141…開口部、510…不平衡端子、512…平衡端子、514…DC端子、516…GND端子

Claims (3)

  1. 不平衡側共振電極と平衡側共振電極とを備えたバランスフィルタにおいて、
    前記不平衡側共振電極と前記平衡側共振電極との間に介在させた段数構成共振電極と、
    前記不平衡側共振電極に対向配置させた結合電極とを具備し、
    前記不平衡側共振電極は、λ/2長のストリップラインをλ/4の位置で折り返して形成された2つのλ/4ストリップライン部を有し、
    前記結合電極は、前記2つのλ/4ストリップライン部を互いに結合させることを特徴とするバランスフィルタ。
  2. 不平衡側共振電極と平衡側共振電極とを備えたバランスフィルタにおいて、
    前記不平衡側共振電極と前記平衡側共振電極との間に介在させた段数構成共振電極と、
    前記不平衡側共振電極に対向配置させた結合電極とを具備し、
    前記不平衡側共振電極は、λ/2長のストリップラインをλ/4の位置で折り返して形成された2つのλ/4ストリップライン部を有し、
    前記結合電極は、前記λ/4の位置と該λ/4の位置よりも前記ストリップラインの端部に近い位置とを結合させることを特徴とするバランスフィルタ。
  3. 不平衡側共振電極と平衡側共振電極とを備えたバランスフィルタにおいて、
    前記不平衡側共振電極と前記平衡側共振電極との間に介在させた段数構成共振電極と、
    前記段数構成共振電極に対向配置させた結合電極とを具備し、
    前記結合電極は、前記段数構成共振電極の短絡端側と開放端側とを結合させることを特徴とするバランスフィルタ。
JP2005157411A 2004-09-30 2005-05-30 バランスフィルタ Expired - Fee Related JP4184359B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005157411A JP4184359B2 (ja) 2005-05-30 2005-05-30 バランスフィルタ
AT05255891T ATE442681T1 (de) 2004-09-30 2005-09-22 Gegentakt-filtervorrichtung
EP05255891A EP1643584B1 (en) 2004-09-30 2005-09-22 Balanced filter device
DE602005016508T DE602005016508D1 (de) 2004-09-30 2005-09-22 Gegentakt-Filtervorrichtung
US11/241,163 US7397328B2 (en) 2004-09-30 2005-09-30 Balanced filter device
US12/132,569 US7868718B2 (en) 2004-09-30 2008-06-03 Balanced filter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005157411A JP4184359B2 (ja) 2005-05-30 2005-05-30 バランスフィルタ

Publications (2)

Publication Number Publication Date
JP2006333343A JP2006333343A (ja) 2006-12-07
JP4184359B2 true JP4184359B2 (ja) 2008-11-19

Family

ID=37554510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005157411A Expired - Fee Related JP4184359B2 (ja) 2004-09-30 2005-05-30 バランスフィルタ

Country Status (1)

Country Link
JP (1) JP4184359B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100042949A (ko) * 2008-10-17 2010-04-27 삼영전자공업(주) 대역 발란스 필터

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283906A (ja) * 1992-03-31 1993-10-29 Ngk Insulators Ltd 積層型誘電体フィルタ
JP3119250B2 (ja) * 1998-10-26 2000-12-18 日本電気株式会社 180度移相器
JP2001168607A (ja) * 1999-12-06 2001-06-22 Murata Mfg Co Ltd 平衡不平衡変換器、周波数変換器、及び移動体通信装置
JP2003087008A (ja) * 2001-07-02 2003-03-20 Ngk Insulators Ltd 積層型誘電体フィルタ
JP2003332805A (ja) * 2002-05-10 2003-11-21 Matsushita Electric Ind Co Ltd 高周波フィルタおよび高周波モジュール用基板
JP2004289198A (ja) * 2003-01-29 2004-10-14 Kyocera Corp バラン装置
JP3866231B2 (ja) * 2003-09-04 2007-01-10 Tdk株式会社 積層型バンドパスフィルタ

Also Published As

Publication number Publication date
JP2006333343A (ja) 2006-12-07

Similar Documents

Publication Publication Date Title
EP1643584B1 (en) Balanced filter device
JP3944193B2 (ja) バランおよびバランスフィルタおよび無線通信機器
JP4579198B2 (ja) 多層帯域通過フィルタ
US6147571A (en) Dual-band multilayer bandpass filter
US7924118B2 (en) Duplexer and elastic wave device
US8305283B2 (en) Coplanar differential bi-strip delay line, higher-order differential filter and filtering antenna furnished with such a line
JP2003087008A (ja) 積層型誘電体フィルタ
JP2001144513A (ja) 結合線路を用いた高周波部品
US10033350B2 (en) Tunable duplexer having a circulator
KR100558458B1 (ko) 적층형 발룬 트랜스포머
JP4537328B2 (ja) バランスフィルタ
JP5773251B2 (ja) 高周波回路、高周波部品およびそれらを用いた通信装置
JPH10290108A (ja) 方向性結合器
US20170040966A1 (en) Combined impedance matching and rf filter circuit
JP2000022404A (ja) 積層型誘電体フィルタ及び高周波回路基板
JP4184359B2 (ja) バランスフィルタ
CN113964467B (zh) 一种基于三线耦合的平衡-非平衡式同相滤波功分器
JP4285608B2 (ja) バランスフィルタ
US20130069736A1 (en) Baluns with imaginary commond-mode impedance
JP2003087076A (ja) チップ状lc複合部品およびそれを用いた回路
JP4600456B2 (ja) フィルタ
JP2006121404A (ja) バランスフィルタ
JP4019097B2 (ja) 積層型誘電体フィルタ
JP3595715B2 (ja) バランス型誘電体フィルタ
JP6080538B2 (ja) フィルタ回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080903

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130912

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees