JP4175806B2

JP4175806B2 - 改良されたデジタル検出器とそれを含む装置と方法

Info

Publication number: JP4175806B2
Application number: JP2001399329A
Authority: JP
Inventors: アビブ・ヴァフィ; スコット・ウィリアム・ペトリック; ダグラス・アイ・ペリー
Original assignee: GE Medical Systems Global Technology Co LLC
Current assignee: GE Medical Systems Global Technology Co LLC
Priority date: 2000-12-29
Filing date: 2001-12-28
Publication date: 2008-11-05
Anticipated expiration: 2021-12-28
Also published as: FR2820508B1; DE10164352A1; US6535576B2; JP2002323570A; US20020085670A1; FR2820508A1

Description

【０００１】
【発明の分野】
本発明は、一般的にはレントゲン写真システム等の撮像システム、特に、デジタル検出器に関する。特に、本発明は、高い画素ピッチのフラットパネル半導体検出器アレイを実現する装置と方法に関する。
【０００２】
【発明の背景】
有用なレントゲン写真画像を再生可能なデジタルデータを作成するため、デジタル撮像システムがますます普及している。デジタル撮像システムの一アプリケーション、特に、それを医療診断に適用する場合は、源からの放射線は対象、典型的には患者に対して向けられ、放射線の一部はその患者を通過して、検出器に衝突する。検出器の表面では、放射線が、感知される光フォトンに変換される。検出器は離散画像要素、即ち画素のマトリクスに分けられ、各画素領域に衝突する放射線量や強度に基づいて出力信号を符号化する。放射線強度は放射線が患者を通過すると変わるため、出力信号に基づく再生画像によって、従来の写真フィルム技術によって利用可能な患者の組織の射影と同様な射影を提供することができる。
【０００３】
利用可能なデジタル検出器の検出器面は、ピクチャ要素、即ち、画素のマトリクスに分けられるが、画素の行と列は、画像領域全体を形成するように互いに隣接して構成される。検出器が放射線にさらされると、光子は画像領域と同一の広がりを持つシンチレータに衝突する。検出器の一連の要素は行と列の交差点で形成され、各交差点は画像マトリクスを構成する画素に対応する。各要素がフォトダイオードと薄膜トランジスタから構成される型の検出器もある。ダイオードのカソードはトランジスタのソースに接続され、全てのダイオードのアノードは負のバイアス電圧に接続される。一行のトランジスタのゲートは共に接続され、その行の電極は電子走査回路に接続される。各列のトランジスタのドレインは共に接続され、各列の電極はさらに別の読出回路に接続される。行と列を連続して走査（走査）することによって、システムはアレイ全体、即ち、マトリクスの信号を得るが、その信号はその後に信号処理され、表示されるものである。
【０００４】
使用中に検出器の画素位置で生成された信号はサンプリングされ、デジタル化される。そのデジタル値は処理回路に送られ、フィルタ処理が施され、スケーリングされ、画像データセットを作成するためにさらに処理される。次に、そのデータセットを用いて結果として得られる画像を記憶し、例えば、コンピュータのモニタでその画像を表示し、従来の写真用フィルムに画像を転写することができる。医療撮像分野では、主治医やレントゲン技師はその画像を用いて、患者の健康状態を評価したり、病気や外傷を診断する。
【０００５】
デジタル検出器に大面積の半導体検出器がある。大面積半導体検出器アレイによって、デジタル撮像のアプリケーション、例えば、医療撮像やデジタル再生や非破壊試験での問題を解決することができる。これらの撮像システムの解像度に対する要求が増えると、配線密度に対する必要条件も増える。システムのピッチが配線密度を決定する。本技術分野では、「画素ピッチ」という用語は一般的に個々の画素間の間隔を意味する。より高い画素ピッチを求めることは、今日の配線技術の限界に挑戦することと共に、製造可能性と信頼性と歩留りに深刻な影響を与える。
【０００６】
デジタル検出器に関する配線密度の問題を緩和する方法として、検出器アレイに直接実装するデバイスとして電子回路をパネル上に移動させる、即ち、電子回路をパネル加工の一部として製造することである。しかしながら、そのパネル加工技術ではまだ、オンパネル構造、即ち、プリアンプやＡ／Ｄ変換器等のパネル読出しに必要な電子回路ができない。たとえそのような高品質のデバイスを設計できたとしても、追加的な加工費用によって、アプローチコストはかなり高くなってしまう。
【０００７】
また、チップオンガラス構造によって検出器アレイに直接デバイスを実装しても、配線密度の問題の実用的な解決策にはならない。パネル加工技術では金属の最上層を支持できないため、電子回路をガラスに接合するという選択肢が制限される。また、その方法では、パネル自体の信頼性と歩留りも下がる。最後に、その方法では、撮像システムの速度と低雑音に対する必要条件が問題となる。特に、チップオンガラス法では、電力消費をさらに制限すると、速度性能と低雑音性能に影響がでる。
【０００８】
このため、配線密度に影響を与えずに画素ピッチを上げる方法が必要である。また、パネル加工技術を変えることなく、即ち、チップオンガラス構造による解決方法によって画素ピッチを増加させることが望ましい。
【０００９】
【発明の簡潔な概要】
本発明は、このニーズに対応するように設計されたデジタル検出システムを特徴としている。
【００１０】
従って、本技術の一態様では、検出器の離散画素から信号を獲得するための方法が提供される。検出器には画素の行と列のマトリクスが含まれるので、各画素は放射線源から受け取った放射線に基づいて信号を生成するように構成される。本方法には、マルチプレクサ回路に所望の画素の行と列を選択するように命令する工程と、所望の行と列から信号を読み出す工程が含まれる。
【００１１】
本技術の別の一態様は、放射線源と、放射線源を制御する制御回路と、放射線源から放射線を受信して、それから信号を生成する検出器を備える撮像システムに関する。検出器は、複数の走査ラインに接続された行と列を形成する画素アレイを備え、各走査ラインは複数の画素行に接続される。検出器はマルチプレクス回路を備えており、これによって、信号を読み出すために、検出器に配置された各走査ラインに画素行が選択的に接続される。
【００１２】
本技術のさらに別の一態様は、画素アレイを備える検出器に関する。行と列を形成する画素アレイは、検出器に衝突する放射線に基づいて信号を生成するように構成される。また、検出器は、複数の走査ラインと、信号を読み出すために画素行を選択して各走査ラインに接続するためのマルチプレクス回路を備え、各走査ラインは、複数の画素行に接続される。
【００１３】
従って、本発明の目的は、
行（５６）と列（５８）を形成し、検出器（２２）に衝突する放射線に基づいて信号を生成するように構成された画素（５４）アレイ（６０）と、
各走査ラインが画素の複数の行（９２，９４，９６，９８）に接続されるように適合されたス複数の走査ライン（１１０，１４５，１４６）と、
信号を読み出すために、画素の行（９２，９４，９６，９８）を各走査ライン（１１０，１４５，１４６）に選択的に接続するマルチプレクス回路（１０２，１０４，１０６，１０８，１３８，１４０，１４２，１４４）を備える撮像システム用の検出器を提供することである。
【００１４】
本発明の一態様によれば、検出器は、画素の複数の列（５８）に接続された複数の列読出ライン（１２８，１３０，１３５）をさらに備える。
【００１５】
本発明の一態様によれば、マルチプレクス回路は、読み出すための画素行を選択するための第１のスイッチセット（１０２，１０４，１３８，１４０）を含む。
【００１６】
本発明の一態様によれば、マルチプレクス回路は読み出すための画素列を選択するための第２のスイッチセット（１０６，１１０，１４２，１４４）を含む。
【００１７】
本発明の一態様によれば、各走査ライン（１１０）は２本の画素行（５６）に接続される。
【００１８】
本発明の一態様によれば、検出器は、前記画素に接続された複数の列読出ライン（１２８，１３０，１３５）を含み、前記画素の数は走査ライン（１１０、１４５、１４６）と行読出ライン（１２０，１３０，１３５）の総数の少なくとも２倍である。
【００１９】
本発明の一態様によれば、検出器は、マルチプレクサ回路の切り換えを制御する制御回路（２６）をさらに備える。
【００２０】
本発明の一態様によれば、画素（５４）の各々は、薄膜トランジスタ（７２）とフォトダイオード（７４）を含む。
【００２１】
本発明の別の目的は、
放射線源（１２）と、
放射線源を制御する制御回路（２４）と、
放射線源から放射線（２０）を受け取り、それから信号を生成する検出器（２２）であって、行（５６）と列（５８）を形成する画素（５４）アレイ（６０）と、複数の走査ライン（１１０，１４５，１４６）と、信号を読み出すために画素行を各走査ライン（１１０，１４５，１４６）に選択的に接続するマルチプレクス回路（１０２，１０４，１０６，１０８，１３８，１４０，１４２，１４４）を備え、各走査ラインは画素の複数の行（９２，９４，９６，９８）に接続されるように適合される、当該検出器を備えるデジタル撮像システムを提供することである。
【００２２】
本発明の一態様のシステムは、画素の複数の列（５８）に接続された複数の列読出ライン（１２８，１３０，１３５）をさらに備える。
【００２３】
本発明の一態様の各列読出ライン（１２８，１３０，１３５）は、２本の画素列（５８）に接続される。
【００２４】
本発明の一態様のマルチプレクス回路は、読み出すために、画素行を選択するための第１のスイッチセット（１０２，１０４，１３８，１４０）を含む。
【００２５】
本発明の一態様のマルチプレクス回路は、読み出すために、画素列を選択するための第２のスイッチセット（１０６，１１０，１４２，１４４）を含む。
【００２６】
本発明の一態様の各走査ライン（１１０）は、２本の画素行（５６）に接続される。
【００２７】
本発明の一態様のシステムは、画素に接続された複数の列読出ライン（１２８，１３０，１３５）を含み、画素（１１２−１２６）の数は走査ライン（１１０、１４５、１４６）と列読出ライン（１２０，１３０，１３５）の合計数の少なくとも２倍である。
【００２８】
本発明の一態様のシステムは、マルチプレクサ回路の切り換えを制御する制御回路（２６）をさらに備える。
【００２９】
本発明の一態様の画素（５４）の各々は、薄膜トランジスタ（７２）とフォトダイオード（７４）を含む。
【００３０】
本発明の一態様の放射線源（１２）は、ｘ線源である。
【００３１】
本発明の一態様のシステムは、検出器が生成した信号を受け取って、それに基づいて有用な画像を再生するためのデータ獲得回路（２８，３０，３２）をさらに備える。
【００３２】
本発明のさらに別の目的は、検出器（２２）の離散画素から信号を獲得する方法を提供することであって、その検出器は、画素（５４）の行（５６）と列（５８）のマトリクス（６０）を含み、各画素は受信した放射線に基づいて信号を生成するように構成されており、本方法は、画素の行と列の所望の画素（１１２−１２６）をイネーブル化走査ライン（１１０，１４５，１４６）に選択的に接続するようにマルチプレクサ回路（１０２，１０４，１０６，１０８，１３８，１４０，１４２，１４４）に命令する工程と、所望の行（５６）と列（５８）の画素から信号を読み出す工程を備える。
【００３３】
本発明の一態様の走査ライン（１１０，１４５，１４６）の各々は、マルチプレクス回路（１０２，１０４，１３８，１４０）を介して複数の画素行（９２，９４，９６，９８）に接続するように適合される。
【００３４】
本発明の一態様のマルチプレクス回路を命令する工程は、読み出すために、各走査ラインを所望の画素列（１２８，１３０，１３５）に接続するように第１のマルチプレクス回路（１０６，１１０，１４２，１４４）に命令する工程を含む。
【００３５】
本発明の一態様によれば、画素から信号を読み出す工程は、各列読出ライン（１２８，１３０，１３５）に接続された複数の画素列（５８）のうちの一つから信号を読み出す工程を含む。
【００３６】
【発明の実施の形態】
図１は、離散画素画像データを獲得して処理する撮像システム１０を図式的に示す。図示された実施形態のシステム１０は、デジタルＸ線システムであって、本技術に基づいて元の画像データを獲得し、画像データを表示するために処理するように設計されている。図１に示された実施形態の撮像システム１０には、コリメータ１４に隣接して配置されたＸ線放射線源１２が含まれる。コリメータ１４によって、放射線ストリーム１６が、人間の患者１８等の対象が配置された領域を通過することが可能となる。放射線２０の一部は対象を通過するか、もしくは、対象の周りを通って、一般的に参照番号２２で表されるデジタルＸ線検出器に衝突する。以下で詳述されるが、検出器２２はその表面で受信したＸ線光子を、よりエネルギーの低い光子に変換し、続いて、電気信号に変換されて、獲得され、対象の特徴の画像を再生されるべく処理される。
【００３７】
放射線源１２は、検査シーケンス用電源信号／制御信号の両方を供給する電源／制御回路２４によって制御される。また、検出器２２は、検出器で生成された信号の獲得を指示する検出コントローラ２６に接続される。また、検出コントローラ２６は、ダイナミックレンジの初期調整やデジタル画像データのインタリーブ等のために様々な信号処理やフィルタ機能を実行する。電源／制御回路２４と検出コントローラ２６はどちらも、システムコントローラ２８からの信号に直ぐに応答する。一般的に、システムコントローラ２８は撮像システムに対して、検査プロトコルを実行し、獲得した画像データを処理するように命令する。この場合、システムコントローラ２８には、一般的に信号処理回路が含まれており、この回路は、汎用デジタルコンピュータもしくは特定用途向けデジタルコンピュータと、コンピュータによって実行されるプログラムとルーチンを記憶する関連メモリ回路と、コンフィギュレーションパラメータと画像データとインタフェース回路等に基づくものである。
【００３８】
図１に示される実施形態のシステムコントローラ２８は、参照番号３０で示されるディスプレイやプリンタ等の少なくとも一つの出力デバイスに接続される。出力デバイスには、標準用途向けもしくは特定用途向けコンピュータモニタとそれに関連する処理回路が含まれる。さらに、１台以上のオペレータワークステーション３２は、システムパラメータを出力し、検査を要求し、画像を見る等の目的のために、システム内で接続される。一般的に、システムに提供されるディスプレイとプリンタとワークステーションとそれと同様のデバイスは、データ獲得部の近くにあってもよいし、そのデータ獲得部から離れた場所、例えば、施設や病院内のどこかや全く別の場所にあってもよい。データ獲得部は、インターネットやバーチャルな私的ネットワーク等の１つ以上の構築可能なネットワークを介して画像獲得システムに接続される。
【００３９】
図２は、デジタル検出器２２の機能的要素を図式的に示したものである。また、図２は、一般的に検出コントローラ２６内で構成される撮像検出コントローラ、即ち、ＩＤＣ(Imaging Detector Controller)３４を示す。ＩＤＣ３４は、ＣＰＵもしくはデジタルシグナルプロセッサと、検出器から感知信号を獲得するように命令するためのメモリ回路を含む。ＩＤＣ３４は、双方向光ファイバコンダクタを介して検出器２２内の検出制御回路３６に接続される。これによって、ＩＤＣ３４は動作中にコマンド信号を検出器内の画像データと交換する。
【００４０】
検出制御回路３６は、一般的に参照番号３８で表される電源からＤＣ電力を受ける。検出制御回路３６は、システム動作のデータ獲得段階で信号を送信するために使われる行／列ドライバに対するタイミング／制御コマンドを生成するように構成される。従って、回路３６は電力／制御信号を基準／レギュレータ回路４０に送り、回路４０からデジタル画像画素データを受信する。
【００４１】
図示された本実施形態の検出器２２は、検査中に検出器表面で受信されるＸ線光子をエネルギーの低い（光）フォトンに変換するシンチレータから構成される。次に、光検出器アレイは光フォトンを電気信号に変換する。この電気信号は、検出器表面の各画素領域に衝突する放射線の強度や光子数を表す。読出し電子回路は、結果として得られたアナログ信号をデジタル値に変換するが、このデジタル値は、画像の再生後に、例えば、ディスプレイ３０やワークステーション３２で処理し、記憶し、表示することが可能である。この場合、光検出器アレイは、アモルファスシリコンの一つのベース上に形成される。アレイ要素は行と列の形で構成され、各要素はフォトダイオードと薄膜トランジスタからなる。各ダイオードのカソードはトランジスタのソースに接続され、全ダイオードのアノードには負のバイアス電圧が与えられる。一行のトランジスタのゲートは共に接続され、各行の電極は以下で説明する走査回路に接続される。一つの列のトランジスタのドレインは共に接続され、各列の電極は以下で説明する読出回路に接続される。
【００４２】
一例として、図２に示される特定の実施形態の行バス４２には、検出器の様々な列からの読出しを可能にし、また、行を無効にして充電補償電圧を所望の選択行に印加する目的で、複数のコンダクタ(conductors)が備えられ、列バス４４にはさらに別のコンダクタが備えられ、行が連続してイネーブルとなるときに、列からの読出しが命令される。行バス４２は一連の行ドライバ４６に接続され、各行ドライバは、検出器の一連の行をイネーブルにするように命令する。同様に、読出回路４８は列バス４４に接続されており、検出器の全列を読み出すように命令する。本技術では、画素データを読み出すために、マルチプレクス回路によって行バスや列バスに沿って多数の画素を提供することによって、画素密度を高めている。
【００４３】
図示された実施形態の行ドライバ４６と読出回路４８は検出パネル５０に接続され、検出パネル５０は複数のセクション５２に細分化される。各セクション５２は行ドライバ４６のうちの一つに接続され、また多数の行を含む。同様に、各列ドライバ４８は一連の列に接続される。これにより、上述したフォトダイオードと薄膜トランジスタの構成が、行５６と列５８に配置される連続した画素、即ち、別々のピクチャ要素５４を定義することになる。行と列は、高さ６２と幅６４を有する画像マトリクス６０を定義する。さらに、以下で説明されるが、本技術によって、行／列ドライバと読出回路を介して改善された数の画素を読み出すことが可能となる。
【００４４】
また、図２に示されるように、一般的に行と列の交差点で各画素５４が定義され、その交差点では列電極６８と行電極７０が交差する。上述したように、薄膜トランジスタ７２は、フォトダイオード７４と同様に各画素の各交差位置に配置される。各行が行ドライバ４６によってイネーブルとなるとき、各フォトダイオードからの信号は読出回路４８を介してアクセス可能であって、次の処理や画像の再生のためにデジタル信号に変換される。
【００４５】
図３は、図２で図式的に示された構成要素の模式的な物理的配置を一般的に表したものである。図３に示されるように、検出器はガラス基板７６を備え、基板上には以下で説明される構成要素が配置される。列電極６８と行電極７０が基板上に配置されて、上述した薄膜トランジスタとフォトダイオードを含むアモルファスシリコンフラットパネルアレイ７８が定義される。シンチレータ８０はアモルファスシリコンアレイ上に配置され、上述した検査シーケンスで放射線を受ける。コンタクトフィンガー８２は、列電極／行電極と信号の通信を行うために形成される。また、コンタクトリード８４は、コンタクトフィンガーと外部回路間で信号を通信するために提供される。
【００４６】
検出パネル２２の特定の構造と、行ドライバと列ドライバによって駆動される行と列へのパネルの細分化構造に対しては、様々な代替的な構成があることに注意していただきたい。特に、それ以上かもしくはそれ以下の数の行ドライバと列ドライバを用いることによって、様々な検出パネルのマトリクス寸法を規定してもよい。さらに、例えば垂直中央線か水平中央線に沿って、検出パネル２２を複数のセクションに細分化してもよい。
【００４７】
次に、図４は、複数のフレキシブルな配線部８６に接続される半導体デジタル検出器の構成を示す図である。フレキシブル配線部８６は、読出回路４８と走査回路８８に接続される。フレキシブル配線部８６は、検出器アレイの各画素を連続的に走査して読み出すことを可能にする回路に接続される。上述した読出回路４８は、読出し中に、供給された電荷量をデジタル化するＡ／Ｄ変換器を各画素要素に適応させる。走査回路８８は、オペレータによって定義される走査シーケンスを実行するので、行と列の各画素を読み出すことが可能となる。このように、走査回路８８は、読出回路４８をイネーブルにする制御シーケンスを実行する。
【００４８】
一般的に、検出器２２から感知された信号は以下のように読み出される。検出器２２からデータを読み出す、もしくは、検出器２２の実行可能性をテストするために、複数の走査モードを選択することが可能である。一つの走査モードでは、一つの行がイネーブルとなるので、その行の各画素が読み出される。各行が連続的に読出しイネーブルになっている時は、検出器の列読出ラインに走査中の各画素からのデータが読み出されるので、アレイから全ての信号が漸次読み出される。イネーブル化はスタートビットから始まって、外側から内側への走査形式かまたは内側から外側への走査形式のいずれか一方で、一連の行に沿ってそのイネーブル化が移動する。尚、各読出しモードでは、読出回路は感知信号のＡ／Ｄ変換を実行して、それを処理するために、検出器からシステムコントローラに送る。
【００４９】
図５は、行ライン９２、９４、９６、９８を備える画素ブロック９０を示す。上述した検出パネルは、複数の走査モードのうちの一つで走査される行と列のマトリクスから構成される。特に、図５は、２行２列の画素を示す。行ライン９２、９４が第１行に接続されていることが示されている。同様に、行ライン９６、９８が第２行に接続されていることが示されている。このように４つの画素が示されており、行ライン９２、９４は第１行を走査し、行ライン９６、９８は第２行を走査するものである。一つのモードが選択されて、オペレータが１本の列ラインをイネーブルにさせる走査を開始させて、その行の複数の画素の走査が可能になると読出しが発生するので、画像データが列読出ラインから読み出される。また、上で議論した薄膜トランジスタに対応する各画素に配置された電界効果トランジスタ１００が図示されている。
【００５０】
図６は、配線密度を増やすことなく、画素ピッチを上げるために利用されるマルチプレクス回路と各画素についてある程度詳しく示すものである。図示した実施形態の画素の各行は、行ライン９２、９４、９６、９８に接続される。特に、各画素行は２本の行ラインに接続される。さらに、選択的に行をイネーブルにするために、各行ラインは、電界効果トランジスタ等の半導体スイッチを備えるマルチプレクサに接続される。例えば、行ライン９２、９４はスイッチセット１０２に接続され、行ライン９６、９８はスイッチセット１０４に接続される。そして、スイッチセット１０２はスイッチ１０６と１０８に接続される。同様に、スイッチセット１０４もスイッチ１０６、１０８に接続される。電圧源１０９は、マトリクス内の画素を無効にするためにスイッチを介して供給される。本実施形態は一つの走査構成とその方法を示しているに過ぎないことに注意していただきたい。しかしながら、別の方法を用いて、本技術に基づいて同様の結果を得ることができる。例えば、この特定の実施形態の２本の行ラインは同じ行の別の複数の画素に接続され、それらの行ラインは、その特定の行を走査するために動作する同じマルチプレクス処理セット内の２つの個々のスイッチに接続される。さらに、第１のスイッチセットがイネーブルされるときは、走査される画素列が選択される。一方、第２のスイッチセットは、走査される画素の特定の行をイネーブルにする。別の走査モードも実施可能であって、これによって、読出しのために画素を走査する別のシーケンス体系を確立してもよいことに注意していただきたい。
【００５１】
上述したように、各行ラインは同じ行内の別の複数の画素に接続される。従って、行ライン９２、９４は同じ行を走査するように構成される。例えば、行ライン９２は画素１１２、１１６に接続される。行ライン９４は画素１１４、１１８に接続される。従って、以下で詳述されるように、走査ライン１１０がイネーブルであり、論理ハイ入力信号がスイッチ１０２、１０６に印加されるとき、行ライン９２は画素１１２、１１６を走査することを可能にする。同様に、次の行では、行ライン９６は画素１２０、１２４に接続され、行ライン９８は画素１２２、１２６に接続される。走査ライン１１０をイネーブルにすることによって特定の行ラインがイネーブルになると、個々の画素が走査されて、列読出ライン１２８、１３０によって読み出される。本実施形態の個々の行ラインは特定の画素に接続されているが、列読出ラインは、その列内の全画素に接続されている。しかしながら、列読出ラインは、行ラインと同様に、列に接続してもよいので、別の画素を各列読出ラインに接続してもよいことを理解していただきたい。
【００５２】
図６には、行と列の画素の長さ夫々参照番号１３２、１３４により示されている。さらに、本実施形態の行ライン１３７は、一連の画素とスイッチ１４０に接続されていることが示されている。スイッチ１４０は、スイッチ１４２と１４４に接続される。スイッチ１４０、１４２、１４４は、走査ライン１４６によってイネーブルとなる。上述したように、適切なスイッチと走査ラインがイネーブルになると行ラインがイネーブルとなるので、列読出ライン１２８、１３０からの読出しが可能となる。
【００５３】
本実施形態の１つの特長は、列読出ライン１２８、１３０が１つの読出チャネルに接続されていることである。このため、本実施形態は２本の走査ラインを備えており、列読出ライン１２８もしくは列読出ライン１３０をアクティブにする。従って、完全な、即ち、最大の分解能の走査では、行毎に２回の読出しが行われる。例えば、第１行の走査が可能になると、各行は２回、例えば、行ライン９２、９４が走査される。行ライン９２は、それに接続されている各画素がイネーブルにし、行ライン９４は、別の複数の画素を読み出すためにそれらをイネーブルにする。さらに、接続された列読出ラインは、列内の全画素に接続されるので、各行の画素を漸次イネーブルにして、イネーブルになった全画素を読み出すことができる。
【００５４】
上述したように、画素ピッチは、Ｘ／２×Ｙ／２として与えられ、図６では参照番号１３２、１３４で表される個々の画素間の間隔によって決定される。接続された列読出ライン間の距離は、番号１３５のＸで表される。同様に、走査ライン１１０、１４６間の距離は、番号１４５のＹで表わされる。上述したように、画素ピッチは画素間の距離である。従来の構成では、ピッチはＸ×Ｙで与えられたが、図示されたこの例に適用された本技術では、Ｘ／２×Ｙ／２の改善されたピッチが提供される。
【００５５】
図６の構成を選択して走査するためのタイミング／制御シーケンスが図７により詳しく示されている。図７は、検出器の走査中に、図６に示される半導体スイッチに印加されるパルス信号をグラフ表示したものである。図７は、特に、所定時間での行ラインとスイッチの論理状態を示す。トレースのｙ軸は、スイッチと行ラインに対する論理的な入力信号レベルを表すものであって、それらは、総合シーケンス１５０と走査ラインシーケンス１５２と走査ラインシーケンス１５４と奇数走査スイッチ用シーケンス１５６と偶数走査スイッチ用シーケンス１５８と奇数データスイッチ用シーケンス１６０と偶数データスイッチ用シーケンス１６２として示されている。ｘ軸１６４は、時間１８０から時間２００までラベル付けされた注目の特定時間を含む時間を表す。
【００５６】
総合パルス信号トレース１５０は、画素行の走査を可能にする連続パルスを示す。パルス信号トレース１５２は、走査ライン１１０の論理状態を示す。同様に、パルス信号トレース１５４は、走査ライン１４６の論理状態を示す。スイッチ１０２、１０４の入力状態は、パルス信号トレース１５６、１５８によって表され、導電状態（即ち、走査ラインと通信している状態）の時、スイッチは論理ハイの状態となる。また、スイッチ１０６、１０８の入力状態は、入力信号トレース１６０、１６２によって表される。行ライン９２、９４、９６、９８の論理状態は、入力信号トレース１６６、１６８、１７０、１７２によって表される。さらに別の行ラインK+1-OS-ODとK+1-OS-ED（図６には示されていない）の論理状態は、パルス信号トレース１７４、１７６で表される。
【００５７】
当業者には明らかなことであるが、論理「ロウ」信号が示される場合は、各スイッチは非導電状態である。さらに、論理「ハイ」信号が示される場合は、対応する走査ラインがイネーブルである時にスイッチはイネーブルとなって、１つの画素列中の画素が走査可能である。例えば、時間１８０での走査ライン１１０（図６）のパルス信号は、パルス信号トレース１５２で表されるように論理ロウレベルである。また、時間１８０では、トレース１５６、１６０でそれぞれ示されるように、論理ハイパルス信号でスイッチ１０２、１０６への入力がなされる。また、時間１８０では、スイッチ１０４、１０８への入力は、トレース１５８、１６２で表されるように論理ロウレベルである。従って、走査ライン１１０がイネーブルである時、列読出ライン１２８、１３０によってそれぞれ、画素１１２、１１６から画像データが読み出される。従って、時間１８２では、スイッチ１０２、１０６は導電状態のままであって、走査ライン１１０はイネーブルである。これによって、行ライン９２がイネーブルとなり、図６に示すように、画素１１２、１１６が列読出ライン１２８、１３０から読み出される。トレース１５２の論理ハイ入力信号は、行ライン９２がイネーブルであることを表す。さらに図７を参照して、スイッチ１０２、１０６（図６）は、時間１８０でトレース１５６、１６０によって示されるように論理ハイ入力信号を受信して、時間１８８までその論理状態を保持する。トレース１５８、１６２で示されるように、スイッチ１０４、１０８の論理状態は時間１８０ではロウであるため、スイッチは非導電状態のままである。
【００５８】
時間１８４では、走査ライン１１０はイネーブルではないので、読出しのために画素行が走査されることはない。従って、走査ライン１１０に対する入力は、トレース１５２で表されるように、論理ロウで示される。しかしながら、トレース１５６の論理ハイ入力信号で示されるように、スイッチ１０２はイネーブルのままである。トレース１５８の論理ロウ入力で表されるように、スイッチ１０４は非導電状態のままである。スイッチ１０２、１０４は時間１８０から同じ論理状態を保持するが、スイッチ１０６、１０８はそれぞれ非導電状態と導電状態である。即ち、スイッチ１０６は、トレース１６０の論理ロウパルス信号で示されるように、論理ロウ入力を受信する。スイッチ１０８は時間１８４でイネーブルであり、その入力は時間１８８まで論理ハイ状態が保持される。トレース１６８の入力信号で示されるように、走査ライン１１０がイネーブルである時、行ライン９４が時間１８６で読み出される。従って、時間１８６だけで発生する事象は、走査ライン１１０がイネーブルになることであるので、行ライン９４が読み出される。行ライン９２について説明されたものと同じ方法で読み出される。ここで、列読出ライン１２８、１３０によって選択した画素が読み出される。特に、行ライン９４は、画素１１４、１１８の走査をイネーブルにする。従って、時間１８６でトレース１５２の論理ハイ入力で示されるように、行ライン９２は画素１１４、１１８の走査をイネーブルにする。
【００５９】
時間１８８を参照して、トレース１５２の論理ロウ入力信号で示されるように、走査ライン１１０はイネーブルではない。しかしながら、画素１１２、１１４、１１６、１１８とその行内のその他の全画素が読み出されて、行ライン９４に対する走査が完了する。時間１８８では走査ライン１１０はイネーブルではないが、図７のトレース１５８、１６０でそれぞれ示されるように、スイッチ１０４、１０６がイネーブルとなり、トレース１５６、１６２の論理ロウ入力で示されるように、スイッチ１０２、１０８はディスエーブルである。続いて、時間１９０では、トレース１５２の論理ハイ入力信号で示されるように、走査ライン１１０はイネーブルである。スイッチ１０２は論理ロウ入力信号を受けて、非導電状態のままであり、スイッチ１０４は導電状態のままである。また、トレース１６０の論理ハイ入力信号で示されるように、スイッチ１０６も導電状態のままである。しかしながら、スイッチ１０８は非導電状態のままである。走査ライン１１０はイネーブルであり、スイッチ１０４と１０６は導電状態であるため、トレース１７０の論理ハイ入力信号で示されるように、行ライン９６が走査される。従って、列読出ライン１２８、１３０からそれぞれ画素１２０と１２４が読み出される。時間１９２では、トレース１５２の論理ロウ入力信号で示されるように、走査ライン１１０はディスエーブルである。同時にスイッチ１０８はイネーブル、スイッチ１０６はディスエーブルである。時間１９２で、対応する論理ハイ／ロウ入力信号がトレース１６０、１６２で示される。同時に、スイッチ１０２、１０４はその動作状態を保持する、即ち、トレース１５６、１５８で示されるように、スイッチ１０２は非導電状態のままであって、スイッチ１０４は導電状態である。
【００６０】
時間１９４では、論理ハイ入力信号トレース１５２で示されるように、走査ライン１１０はイネーブルである。スイッチ１０２、１０４は時間１９２からそれぞれの状態を保持する。また、トレース１６０の論理ロウ入力信号で示されるように、スイッチ１０６は非導電状態である。しかしながら、トレース１６２の論理ハイ入力信号で示されるように、スイッチ１０８は導電状態のままである。スイッチ１０４、１０８は導電状態であるため、走査ライン１１０がイネーブルである時、行ライン９８はイネーブルである。従って、時間１９４では、走査ライン１１０はイネーブルであるため、行ライン９８はイネーブルであり、列読出ライン１２８、１３０にデータが供給される。図７のトレース１７２は、走査ライン９８がイネーブルとなる論理ハイ信号を示す。時間１９４で行９８が走査される時、列読出ライン１２８、１３０を介して画素１２２、１２６からそれぞれ画素データが読み出される。
【００６１】
時間１９６では、トレース１５２の論理ロウ入力信号で示されるように、走査ライン１１０はイネーブルではないが、トレース１５６、１６０の論理ハイ入力信号で示されるように、スイッチ１０２、１０６はイネーブルである。同時に、トレース１５８、１６２の論理ロウ入力信号で示されるように、スイッチ１０４、１０８は非導電状態となっている。時間１９８では、走査ライン１４６はイネーブルであって、走査可能であるが、走査ライン１１０は非アクティブのままである。トレース１５４の信号で示されるように、走査ライン１４６はイネーブルであって、トレース１５６、１６０の論理ハイ入力信号で示されるように、スイッチ１０２、１０６が導電状態を保持する時、トレース１７４の論理ハイ入力信号で示されるように、行ラインK+1-OS-ODの走査がイネーブルとなる。従って、列読出ライン１２８、１３０から画像データが検索される。時間２００では、走査ライン１４６によってイネーブルとなった行ラインに接続された全画素の走査が完了するまで、走査ライン１４６は再びイネーブルとなる。スイッチ１３８、１４０、１４２、１４４に対するパルス信号は、スイッチ１０２、１０４、１０６、１０８と同様に動作することに注意されたい。このように、マルチプレクス回路の連続した切り替えによって、全行列からのデータが読み出される。
【００６２】
マルチプレクス回路は検出器上にスイッチを含み、走査を制御することに注意されたい。さらに、この目的のためには、どのような適切な切り替えメカニズムでも使うことができる。特に、読出しが可能であって、画素ピッチを上げることが可能であって、好ましくは配線密度に影響しないマルチプレクスシステムを適用してもよい。また、データマルチプレクサと走査マルチプレクサは交換可能であることに注意されたい。例えば、画素から別の読出しモードをイネーブルにするスイッチと共に、列読出ラインを操作することによって様々な読出しモードに対してイネーブルになるスイッチを適用してもよい。また、１本の行ラインの全画素を、即ち、シーケンシャルパターンの全画素を同時にイネーブルにできるマルチプレクサを備えてもよい。さらに、本実施形態は、検出器上に形成、即ち配置されたスイッチを示しているが、検出パネル以外の位置にスイッチメカニズムを配置してもよいことに注意されたい。さらに、分解能を最大にするために個々の画素を走査する、もしくは、画素グループを高速度で走査するモード等の複数の走査モードを使ってもよい。
【００６３】
本発明は様々な変更や別の形態が可能であって、本願では特定の実施形態の例を図面に示して詳細に説明した。しかしながら、開示された特定の形態に本発明を限定することが目的ではないことを理解していただきたい。それどころか、本発明は、添付の請求項で規定される本発明の精神と範囲内にある全ての修正と等価物と代替物を包含するものである。
【図面の簡単な説明】
【図１】図１は、本技術が組み込まれたデジタルＸ線撮像システムの概略図である。
【図２】図２は、再生用の画像データを作成するための図１のシステムの検出器内の機能的回路のブロック図である。
【図３】図３は、画像データを作成するための模範的な一検出器の構造を示す部分的な断面図である。
【図４】図４は、フラットパネル検出器の模範的な一システムアーキテクチャの図である。
【図５】図５は、個別の各画素から信号を読み出すためのマルチプレクス回路と走査ラインを示す画素ブロックの概要図である。
【図６】図６は、高画素ピッチの検出器アレイの模範的な一アーキテクチャ設計を示す図である。
【図７】図７は、検出器アレイの模範的な一アーキテクチャ設計の論理状態を示す動作シーケンスの図である。

Claims

行と列をなし、検出器に衝突する放射線に基づいて信号を生成するように構成された画素アレイと、
各走査ラインが複数の画素行に接続されるように適合された複数の走査ラインと、
前記信号を読み出すために、選択的に前記画素行をそれぞれの走査ラインに接続するマルチプレクス回路を備え、
前記マルチプレクス回路は、前記複数の走査ラインと前記複数の画素を無効にする電圧を供給する電圧源とに接続し、読み出すための画素行を選択する第１のスイッチセットを備える撮像システム用検出器。
複数の画素列に接続された複数の列読出ラインをさらに備え、
前記マルチプレクス回路は、読み出すための画素列を選択する第２のスイッチセットを含むことを特徴とする請求項１の検出器。
前記第１のスイッチセットは、複数のスイッチを介して前記複数の走査ラインと接続することを特徴とする請求項１の検出器。
各列読出ラインは２本の画素列に接続され、各走査ラインは２画素行に接続されることを特徴とする請求項２の検出器。
前記検出器は、前記画素に接続された複数の列読出ラインを備え、前記画素の数は、走査ラインと列読出ラインの合計ライン数の少なくとも２倍であることを特徴とする請求項１の検出器。
前記マルチプレクス回路の切り換えを制御する制御回路をさらに備え、
前記画素の各々は、薄膜トランジスタとフォトダイオードを含むことを特徴とする請求項１の検出器。
請求項１乃至６のいずれか一に記載の検出器と、
放射線源と、
前記放射線源を制御する制御回路とを具備するデジタル撮像システムであって、
前記検出器は、前記放射線源から放射線を受け取って、それから信号を生成することを特徴とするデジタル撮像システム。
前記放射線源はＸ線源であり、
前記検出器が生成した信号を受け取って、それに基づいて有用な画像を再生するためのデータ獲得回路をさらに備えることを特徴とする請求項７のデジタル撮像システム。
検出器の離散画素から信号を獲得する方法であって、前記検出器は画素の行と列のマトリクスを含み、各画素は、受け取った放射線に基づいて信号を生成するように構成され、
前記画素の行と列の所望の画素を付勢化用走査ラインに選択的に接続するようにマルチプレクス回路に命令する工程と、
前記所望の行と列の画素から信号を読み出す工程と、
画素を無効にする電圧を前記画素の行と列の所望の画素に供給するように前記マルチプレクス回路に命令する工程と、
を備える方法。
前記走査ラインの各々は、前記マルチプレクス回路を介して複数の画素行に接続されるように適合され、
前記画素から信号を読み出す工程は、読出ラインの各列に接続された複数の画素列のうちの一つから信号を読み出す工程を含むことを特徴とする請求項９の方法。