WO2018030490A1 - 固体撮像装置、放射線撮像システム、および固体撮像装置の制御方法 - Google Patents

固体撮像装置、放射線撮像システム、および固体撮像装置の制御方法 Download PDF

Info

Publication number
WO2018030490A1
WO2018030490A1 PCT/JP2017/029000 JP2017029000W WO2018030490A1 WO 2018030490 A1 WO2018030490 A1 WO 2018030490A1 JP 2017029000 W JP2017029000 W JP 2017029000W WO 2018030490 A1 WO2018030490 A1 WO 2018030490A1
Authority
WO
WIPO (PCT)
Prior art keywords
conversion
row
solid
imaging device
state imaging
Prior art date
Application number
PCT/JP2017/029000
Other languages
English (en)
French (fr)
Inventor
澤田　純一
竜次 久嶋
晴義 岡田
一樹 藤田
治通 森
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 浜松ホトニクス株式会社 filed Critical 浜松ホトニクス株式会社
Priority to US16/323,527 priority Critical patent/US10695015B2/en
Priority to KR1020187034686A priority patent/KR102392314B1/ko
Priority to CN201780048744.2A priority patent/CN109561874B/zh
Priority to EP17839557.0A priority patent/EP3498174B1/en
Publication of WO2018030490A1 publication Critical patent/WO2018030490A1/ja

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B6/00—Apparatus or devices for radiation diagnosis; Apparatus or devices for radiation diagnosis combined with radiation therapy equipment
    • A61B6/54—Control of apparatus or devices for radiation diagnosis
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B6/00—Apparatus or devices for radiation diagnosis; Apparatus or devices for radiation diagnosis combined with radiation therapy equipment
    • A61B6/42—Arrangements for detecting radiation specially adapted for radiation diagnosis
    • A61B6/4208—Arrangements for detecting radiation specially adapted for radiation diagnosis characterised by using a particular type of detector
    • A61B6/4233—Arrangements for detecting radiation specially adapted for radiation diagnosis characterised by using a particular type of detector using matrix detectors
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B6/00—Apparatus or devices for radiation diagnosis; Apparatus or devices for radiation diagnosis combined with radiation therapy equipment
    • A61B6/50—Apparatus or devices for radiation diagnosis; Apparatus or devices for radiation diagnosis combined with radiation therapy equipment specially adapted for specific body parts; specially adapted for specific clinical applications
    • A61B6/51—Apparatus or devices for radiation diagnosis; Apparatus or devices for radiation diagnosis combined with radiation therapy equipment specially adapted for specific body parts; specially adapted for specific clinical applications for dentistry
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B6/00—Apparatus or devices for radiation diagnosis; Apparatus or devices for radiation diagnosis combined with radiation therapy equipment
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B6/00—Apparatus or devices for radiation diagnosis; Apparatus or devices for radiation diagnosis combined with radiation therapy equipment
    • A61B6/02—Arrangements for diagnosis sequentially in different planes; Stereoscopic radiation diagnosis
    • A61B6/03—Computed tomography [CT]
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B6/00—Apparatus or devices for radiation diagnosis; Apparatus or devices for radiation diagnosis combined with radiation therapy equipment
    • A61B6/42—Arrangements for detecting radiation specially adapted for radiation diagnosis
    • A61B6/4208—Arrangements for detecting radiation specially adapted for radiation diagnosis characterised by using a particular type of detector
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B6/00—Apparatus or devices for radiation diagnosis; Apparatus or devices for radiation diagnosis combined with radiation therapy equipment
    • A61B6/52—Devices using data or image processing specially adapted for radiation diagnosis
    • A61B6/5205—Devices using data or image processing specially adapted for radiation diagnosis involving processing of raw data to produce diagnostic data
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/17—Circuit arrangements not adapted to a particular type of detector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • G01T1/247—Detector read-out circuitry
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/30—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming X-rays into image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/672—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction between adjacent sensors or output registers for reading a single image
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B6/00—Apparatus or devices for radiation diagnosis; Apparatus or devices for radiation diagnosis combined with radiation therapy equipment
    • A61B6/44—Constructional features of apparatus for radiation diagnosis
    • A61B6/4429—Constructional features of apparatus for radiation diagnosis related to the mounting of source units and detector units
    • A61B6/4452—Constructional features of apparatus for radiation diagnosis related to the mounting of source units and detector units the source unit and the detector unit being able to move relative to each other

Definitions

  • the present invention relates to a solid-state imaging device, a radiation imaging system, and a control method for the solid-state imaging device.
  • Patent Document 1 discloses a technique related to a digital panoramic X-ray imaging apparatus.
  • This apparatus includes a turning means, an image storage means, and an image processing means.
  • the turning means integrally turns the X-ray source and the X-ray image detection unit that are arranged to face each other with the subject interposed therebetween, around the subject.
  • the image storage means sequentially stores the image information obtained by the X-ray image detection unit as a frame image.
  • the image processing means sequentially extracts image information from the image storage means at predetermined time intervals, and adds each image information while shifting it by a predetermined distance, thereby forming a panoramic image.
  • the radiation imaging system repeatedly captures a radiation image of a subject while relatively moving the subject and the solid-state imaging device, and moves a plurality of frame images obtained by repeating the imaging to the movement of the solid-state imaging device.
  • a solid-state imaging device having an elongated light-receiving unit is placed on the jaw with the longitudinal direction intersecting the moving direction of the solid-state imaging device. While moving along the periphery, 3000 to 4000 frame images are taken.
  • a clear digital panoramic image can be obtained by integrating the frame images while shifting them according to the axial direction corresponding to the moving direction of the solid-state imaging device by a distance corresponding to the moving speed of the solid-state imaging device. .
  • the light receiving unit of the solid-state imaging device may be divided into a plurality of imaging pixel regions arranged in the longitudinal direction. This is because reading speed can be increased by reading pixel data of a plurality of imaging pixel areas in parallel.
  • pixel values may be discontinuous at the boundary lines of a plurality of imaging pixel regions.
  • the boundary lines of the plurality of imaging pixel regions extend along the movement direction. Therefore, pixel data of pixels adjacent to the boundary line are repeatedly integrated, and discontinuity is emphasized. As a result, linear noise appears at the boundary portion in the image after integration.
  • the present invention has been made to solve the above-described problems, and includes a solid-state imaging device, a radiation imaging system, and a structure having a structure for effectively reducing linear noise that appears in an image after integration. It is another object of the present invention to provide a control method for a solid-state imaging device.
  • a solid-state imaging device and a radiation imaging system including the solid-state imaging device include at least a moving mechanism and an image generation unit in addition to the solid-state imaging device.
  • the solid-state imaging device applicable to the radiation imaging system holds L (an integer of 2 or more) imaging pixel regions arranged along the first direction and emits radiation of a subject irradiated with radiation from a radiation source. Take an image.
  • the moving mechanism moves the position of the solid-state imaging device relative to the subject along a second direction that intersects the first direction.
  • the image generation unit is configured to display each of a plurality of frame images obtained by repeatedly capturing a radiographic image of the subject while moving the relative position of the solid-state imaging device with respect to the subject along the second direction. An image is generated by integrating them while shifting them along the axial direction corresponding to the second direction by a distance corresponding to the moving speed of the position.
  • the solid-state imaging device includes L light receiving units having L imaging pixel regions, a row selection unit, a column selection unit, and L pixels respectively provided corresponding to the L imaging pixel regions.
  • a / D conversion unit and a control system is configured to display each of a plurality of frame images obtained by repeatedly capturing a radiographic image of the subject while moving the relative position of the solid-state imaging device with respect to the subject along the second direction.
  • An image is generated by integrating them while shifting them along the axial direction corresponding to the second direction by a distance corresponding to the moving speed of the position.
  • the solid-state imaging device includes L light receiving units having L imaging pixel regions,
  • Each of the L imaging pixel regions of the light receiving unit includes M (an integer greater than or equal to 2) ⁇ N (an integer greater than or equal to 2) pixels arranged two-dimensionally. Further, the pixels constituting each column of the M ⁇ N matrix corresponding to the two-dimensional array of M ⁇ N pixels extend along two directions.
  • the row selection unit outputs an electrical signal corresponding to the amount of charge generated in each pixel constituting any row of the M rows and N columns matrix.
  • the column selection unit outputs an analog signal based on the electrical signal output from each pixel constituting the row selected by the row selection unit to the output wiring for each column of the M rows and N columns matrix.
  • the L A / D converters convert the analog signal sent via the output wiring into a digital signal constituting a frame image.
  • the control system instructs at least the operation timing of A / D conversion in each of the L A / D conversion units. Specifically, the control system selects from the L A / D converters during a period of acquiring at least one specific frame image among a plurality of frame images obtained by repeatedly capturing a radiographic image of the subject. For at least one of the selected A / D converters, the selected A / D converter is an analog from a pixel constituting the m-th row (an integer not smaller than 1 and not larger than M) in the M-row N-column matrix.
  • an A / D conversion control signal for executing dummy A / D conversion is provided. Output once or more times.
  • control method of the solid-state imaging device is intended for the solid-state imaging device having the above-described structure.
  • the control method includes a first A / D conversion step, a second A / D conversion step, and a dummy A / D conversion step.
  • the first A / D conversion step an analog signal based on an electrical signal from a pixel constituting the m-th row of the M-row N-column matrix is output for each column of the m-th row in the L A / D conversion units. Converted into a digital signal.
  • an analog signal based on an electrical signal from a pixel constituting the (m + 1) th row of the M row N column matrix is converted into the (m + 1) th row in the L A / D conversion units.
  • Each column is converted into a digital signal.
  • the first A / D conversion unit among the L A / D conversion units performs the first operation during a period in which at least one of the plurality of frame images is acquired.
  • Dummy A / D conversion is executed once or more times between the A / D conversion step and the second A / D conversion step.
  • the solid-state imaging device the radiation imaging system, and the control method for the solid-state imaging device according to this embodiment, it is possible to reduce linear noise that appears in the image after integration.
  • FIG. 1 is a diagram illustrating a configuration of a medical X-ray imaging system as an example of a radiation imaging system according to the present embodiment.
  • FIG. 2 is a diagram illustrating a state in which the solid-state imaging device according to the present embodiment rotates around the subject as viewed from above the subject.
  • FIG. 3 is a plan view showing a schematic configuration of the solid-state imaging device according to the present embodiment.
  • FIG. 4 is a diagram for explaining a method of creating image data in panoramic shooting.
  • FIG. 5 is a diagram illustrating a configuration of an imaging pixel region and a signal output unit in the PPS solid-state imaging device (an example of the solid-state imaging device according to the present embodiment) applied to the radiation imaging system of FIG.
  • FIG. 1 is a diagram illustrating a configuration of a medical X-ray imaging system as an example of a radiation imaging system according to the present embodiment.
  • FIG. 2 is a diagram illustrating a state in which the solid-state imaging device according to the present embodiment rotate
  • FIG. 6 is a diagram illustrating an example of a circuit configuration of each of the pixel, the integration circuit, and the hold circuit of the solid-state imaging device according to the present embodiment.
  • FIG. 7 is a flowchart illustrating a control method of the solid-state imaging device according to the present embodiment.
  • FIG. 8 is a timing chart of each signal input to the imaging pixel region and the signal output unit.
  • FIG. 9 is a timing chart according to the comparative example.
  • FIG. 10 is a timing chart according to a modification of the present embodiment.
  • FIG. 11 is a diagram illustrating a configuration of an imaging pixel region and a signal output unit in an APS type solid-state imaging device (an example of the solid-state imaging device according to the present embodiment) applied to the radiation imaging system of FIG.
  • FIG. 12 is a circuit diagram of the pixel in the m-th row and the n-th column.
  • FIG. 13 is a circuit diagram of the hold circuit.
  • FIG. 14 is a timing chart of each
  • the solid-state imaging device and the radiation imaging system including the solid-state imaging device include at least a moving mechanism and an image generation unit in addition to the solid-state imaging device.
  • the solid-state imaging device applicable to the radiation imaging system holds L (an integer of 2 or more) imaging pixel regions arranged along the first direction and emits radiation of a subject irradiated with radiation from a radiation source. Take an image.
  • the moving mechanism moves the position of the solid-state imaging device relative to the subject along a second direction that intersects the first direction.
  • the image generation unit is configured to display each of a plurality of frame images obtained by repeatedly capturing a radiographic image of the subject while moving the relative position of the solid-state imaging device with respect to the subject along the second direction. An image is generated by integrating them while shifting them along the axial direction corresponding to the second direction by a distance corresponding to the moving speed of the position.
  • the solid-state imaging device has, as an aspect thereof, a light receiving unit having L imaging pixel regions, a row selection unit, a column selection unit, and L imaging pixel regions, respectively. It includes at least L A / D converters provided and a control system.
  • Each of the L imaging pixel regions of the light receiving unit includes M (an integer greater than or equal to 2) ⁇ N (an integer greater than or equal to 2) pixels arranged two-dimensionally. Further, the pixels constituting each column of the M ⁇ N matrix corresponding to the two-dimensional array of M ⁇ N pixels extend along two directions.
  • the row selection unit outputs an electrical signal corresponding to the amount of charge generated in each pixel constituting any row of the M rows and N columns matrix.
  • the column selection unit outputs an analog signal based on the electrical signal output from each pixel constituting the row selected by the row selection unit to the output wiring for each column of the M rows and N columns matrix.
  • the L A / D converters convert the analog signal sent via the output wiring into a digital signal constituting a frame image.
  • the control system instructs at least the operation timing of A / D conversion in each of the L A / D conversion units. Specifically, the control system selects from the L A / D converters during a period of acquiring at least one specific frame image among a plurality of frame images obtained by repeatedly capturing a radiographic image of the subject.
  • the selected A / D converter is an analog from a pixel constituting the m-th row (an integer not smaller than 1 and not larger than M) in the M-row N-column matrix.
  • an A / D conversion control signal for executing dummy A / D conversion is provided. Output once or more times.
  • the control method of the solid-state imaging device targets the solid-state imaging device according to the present embodiment having the above-described structure.
  • the control method includes a first A / D conversion step, a second A / D conversion step, and a dummy A / D conversion step as one aspect thereof.
  • the first A / D conversion step an analog signal based on an electrical signal from a pixel constituting the m-th row of the M-row N-column matrix is output for each column of the m-th row in the L A / D conversion units. Converted into a digital signal.
  • an analog signal based on an electrical signal from a pixel constituting the (m + 1) th row of the M row N column matrix is converted into the (m + 1) th row in the L A / D conversion units.
  • Each column is converted into a digital signal.
  • the first A / D conversion unit among the L A / D conversion units performs the first operation during a period in which at least one of the plurality of frame images is acquired.
  • Dummy A / D conversion is executed once or more times between the A / D conversion step and the second A / D conversion step.
  • an A / D conversion unit may be provided in each imaging pixel area. In that case, the following operations are performed in parallel in each imaging pixel region. First, an electrical signal (for example, a charge or voltage signal) corresponding to the amount of charge generated in each pixel in the first row is output. This output timing is controlled by the row selection unit. Next, an analog signal based on this electrical signal is output to the output wiring for each column. The output analog signal is A / D converted for each column by the A / D converter, and a digital signal A / D converted from the analog signal is output to the outside of the solid-state imaging device. Such an operation is sequentially performed for each row after the second row.
  • an electrical signal for example, a charge or voltage signal
  • the cause of the discontinuity of pixel values in the boundary lines of a plurality of imaging pixel regions is the output characteristics of the A / D converter. That is, the A / D converter sequentially converts the analog signals from the first column to the last column of a certain row into digital signals, and then sequentially converts the analog signals from the first column to the last column of the next row into digital signals. Convert. At that time, in the A / D conversion unit, when the conversion of a certain line is completed and the conversion of the next line is started, the output characteristics of the first one or several A / D conversions are different from usual. May become unstable.
  • the pixel data of one pixel that is, the pixel in the last column
  • the pixel data of the pixel on the other side that is, the pixel in the first column
  • the control system performs after the A / D conversion of the m-th row (at the first A / D conversion step) on at least one of the L A / D conversion units. After), before the (m + 1) th row A / D conversion (before the second A / D conversion step), an instruction to execute the dummy A / D conversion once or more times (A / D conversion control signal).
  • the dummy A / D conversion is A / D conversion performed during a period in which the A / D conversion unit does not receive a significant analog signal.
  • the solid-state imaging device may include a hold circuit arranged between the light receiving unit and the output wiring.
  • the hold circuit holds the analog signal before being output to the output wiring for each column.
  • the A / D converter selected by the control system may perform dummy A / D conversion after the hold circuit takes in the analog signal. Thereby, when the analog signal is held by the hold circuit, it can be avoided that noise caused by the operation of the A / D converter is superimposed on the analog signal.
  • the control system performs dummy A / D conversion for all L A / D conversion units. D conversion may be executed. Alternatively, as one aspect of the present embodiment, the control system performs dummy A / D for some A / D conversion units (L1 A / D conversion units) among the L A / D conversion units. Conversion may be performed. L1 is an integer of 2 or more and L or less. In any aspect, the effects of the radiation imaging system as described above can be suitably achieved.
  • control system may cause at least one of the A / D conversion units to perform dummy A / D conversion for each period in which each of a plurality of frame images is acquired. Good. In this way, the linear noise that appears in the integrated image is more effectively reduced by the dummy A / D conversion performed by the A / D conversion unit each time a frame image is acquired by the solid-state imaging device. obtain.
  • the control system and the L A / D converters are connected to each other by L wires that are electrically independent.
  • the lengths of these L wires are preferably equal to each other.
  • the L wirings arranged between the control system and the L A / D conversion units send a control signal (A / D conversion control signal) for controlling the A / D conversion timing from the control system.
  • a / D conversion control signal for controlling the A / D conversion timing from the control system.
  • This is a wiring for outputting to the selected A / D conversion unit among the L A / D conversion units.
  • the time interval of A / D conversion (conversion from an analog signal to a digital signal) executed for each column of the (m + 1) th row is the last of the mth row.
  • the dummy A / D conversions executed during the period from the A / D conversion of the first column to the A / D conversion of the first column of the (m + 1) th row the (m + 1) th from the last dummy A / D conversion. It is preferably equal to the time interval until A / D conversion in the first column of the row.
  • the dummy A / D conversion executed once or more times can be simulated by the A / D conversion of each column, and the change of the output characteristics of the A / D conversion unit can be effectively suppressed. .
  • the control system performs each operation of row selection by the row selection unit and column selection by the column selection unit in addition to A / D conversion control in each of the L A / D conversion units. Timing may be indicated.
  • the control system may include a structure for performing A / D conversion operation control and row selection and column selection operation control independently of each other. For example, A / D conversion operation control is performed by the first control unit in accordance with a common operation clock supplied from the outside, while row selection and column selection operation control is performed by the second control unit.
  • a / D conversion operation control, row selection operation control, and column selection operation control may be performed by a single control unit in accordance with an externally supplied operation clock.
  • each aspect listed in this [Description of Embodiments of the Invention] is applicable to each of all the remaining aspects or to all combinations of these remaining aspects. .
  • FIG. 1 is a diagram illustrating a configuration of a medical X-ray imaging system 100 (a configuration common to the first and second embodiments) as an example of a radiation imaging system according to the present embodiment.
  • a PPS Passive Pixel Sensor
  • the X-ray imaging system 100 mainly includes imaging modes such as panoramic imaging, cephalometric imaging, and CT imaging in dental care, and captures an X-ray image of the subject's jaw.
  • the X-ray imaging system 100 includes a solid-state imaging device and an X-ray generator, and is configured by X-rays output from the X-ray generator and transmitted through the subject A (that is, the subject's jaw). An image (X-ray image) is captured by a solid-state imaging device.
  • the X-ray imaging system 100 shown in FIG. 1 is for moving the solid-state imaging device 1A, the X-ray source 106 (radiation source), the solid-state imaging device 1A, the X-ray source 106, and the subject A relatively.
  • a moving mechanism (swivel arm 104) and an image generation unit 200 are provided.
  • the X-ray source 106 is a radiation source that generates X-rays emitted toward the subject A.
  • the irradiation field of X-rays generated from the X-ray source 106 is controlled by the primary slit plate 106b.
  • the X-ray source 106 incorporates an X-ray tube, and the amount of X-ray irradiation to the subject A is controlled by adjusting conditions such as tube voltage, tube current, and energization time of the X-ray tube. .
  • the X-ray source 106 outputs X-rays at a predetermined divergence angle in a certain imaging mode by controlling the opening range of the primary slit plate 106b.
  • the X-ray source 106 can output X-rays with an divergence angle narrower than the predetermined divergence angle.
  • the solid-state imaging device 1A is a CMOS solid-state imaging device having a plurality of pixels arranged two-dimensionally, and converts an X-ray image that has passed through the subject A into electrical image data D.
  • a secondary slit plate 107 that restricts the X-ray incident area is provided in front of the solid-state imaging device 1A.
  • the rotation control system 108 supports the solid-state imaging device 1A so as to be rotatable around an axis C perpendicular to the surface of the light-receiving unit 2 of the solid-state imaging device 1A, and is predetermined according to imaging modes such as CT imaging, panoramic imaging, and cephalometric imaging.
  • the solid-state imaging device 1A is rotated to the angular position.
  • the turning arm 104 turns the X-ray source 106 and the solid-state imaging device 1A around the subject A at the time of CT imaging or panoramic imaging while holding the X-ray source 106 and the solid-state imaging device 1A facing each other. Further, a slide mechanism 113 for linearly displacing the solid-state imaging device 1A with respect to the subject A is provided at the time of cephalometric imaging.
  • the turning arm 104 is driven by an arm motor 109 constituting a rotary table, and the rotation angle is detected by an angle sensor 112.
  • the arm motor 109 is mounted on the movable part of the XY table 114, and the center of rotation is arbitrarily adjusted in the horizontal plane.
  • Image data D output from the solid-state imaging device 1 ⁇ / b> A is once captured by a CPU (Central Processing Unit) 121 constituting a part of the image generation unit 200 and then stored in the frame memory 122. From the image data stored in the frame memory 122, a tomographic image or a panoramic image along an arbitrary tomographic plane is reproduced by a predetermined calculation process. The reproduced tomographic image and panoramic image are output to the video memory 124 and then displayed on the image display unit (display) 125 for various diagnoses.
  • the image generation unit 200 of the radiation imaging system includes at least the CPU 121 and the frame memory 122 shown in FIG.
  • a work memory 123 necessary for signal processing is connected to the CPU 121, and an operation panel 119 provided with a panel switch, an X-ray irradiation switch, and the like is further connected.
  • the CPU 121 also has a motor drive circuit 111 for driving the arm motor 109, slit control circuits 115 and 116 for controlling the opening ranges of the primary slit plate 106b and the secondary slit plate 107, and an X-ray for controlling the X-ray source 106. Each is connected to the control circuit 118. Further, the CPU 121 outputs a clock signal for driving the solid-state imaging device 1A.
  • the X-ray control circuit 118 feedback-controls the amount of X-ray irradiation to the subject based on the signal imaged by the solid-state imaging device 1A.
  • FIG. 2 is a diagram illustrating a state in which the solid-state imaging device 1A swivels around the subject A when viewed from above the subject A (the subject's jaw).
  • the locus of the solid-state imaging device 1 ⁇ / b> A is indicated by a dashed line.
  • the solid-state imaging device 1A moves the X-ray image (subject A) of the subject A while moving on the horizontal plane along the circumferential direction centering on the subject A (direction B1 shown in FIG. 2).
  • the image expressed by the X-rays that have passed through is taken.
  • the orientation of the solid-state imaging device 1A is set so that the light receiving unit 2 of the solid-state imaging device 1A always faces the subject A.
  • FIG. 3 is a plan view showing a schematic configuration of the solid-state imaging device 1A.
  • the solid-state imaging device 1 ⁇ / b> A includes an elongated light receiving unit 2 that extends along a certain direction B ⁇ b> 2.
  • the light receiving unit 2 has L (an integer greater than or equal to 2) imaging pixel regions 20A.
  • Each of the L imaging pixel areas 20A is arranged in a line along the direction B2, and the adjacent imaging pixel areas 20A are in contact with each other.
  • An arrow B1 in FIG. 3 represents the moving direction of the solid-state imaging device 1A during panoramic shooting.
  • the moving direction B1 is a predetermined direction that serves as a reference in the present embodiment.
  • the solid-state imaging device 1A further includes a vertical shift register unit 30 (row selection unit) and L signal output units 40.
  • the vertical shift register unit 30 is disposed along one (or both) of the pair of side edges of the light receiving unit 2 that intersects the longitudinal direction B2.
  • the L signal output units 40 are arranged side by side along the edge of the light receiving unit 2 extending along the longitudinal direction B2, and correspond to the L imaging pixel regions 20A, respectively. In the example of FIG. 3, each signal output unit 40 is disposed adjacent to the corresponding imaging pixel region 20A.
  • the vertical shift register unit 30 may be provided on a single substrate side by side with the light receiving unit 2 or may be provided on a separate substrate from the light receiving unit 2.
  • the L signal output units 40 may be provided on one substrate side by side with the light receiving unit 2, or may be provided on a separate substrate from the light receiving unit 2.
  • the solid-state imaging device 1A further includes a scintillator (not shown) provided on the light receiving unit 2.
  • the scintillator generates scintillation light according to the incident X-ray, converts the X-ray image into an optical image, and outputs the optical image to the light receiving unit 2.
  • the scintillator is installed so as to cover the light receiving unit 2 or is provided on the light receiving unit 2 by vapor deposition.
  • FIG. 4 is a diagram for explaining a method of creating image data in panoramic shooting.
  • a plurality of rectangles having different line types indicate frame images Q1 to Q4 at different timings.
  • the solid-state imaging device 1A repeatedly performs imaging while moving along the direction B1, and a plurality of frame images Q1 to Q4 whose positions in the direction B1 are shifted little by little. To get.
  • the shift amount of each frame image is determined by the product of the moving speed of the solid-state imaging device 1A and the imaging cycle.
  • a plurality of frame images Q1 to Q4 acquired by the solid-state imaging device 1A are integrated in a computer (for example, the CPU 121).
  • each of the frame images Q1 to Q4 can be shifted in the computer along the axial direction corresponding to the moving direction by the moving amount corresponding to the moving speed. Thereby, it is possible to generate a panoramic image extending along the direction B1.
  • FIG. 5 is a diagram illustrating a configuration of the imaging pixel region 20A and the signal output unit 40 in the PPS solid-state imaging device as the solid-state imaging device 1A (an example of the solid-state imaging device according to the present embodiment).
  • FIG. 5 shows a configuration example of a PPS solid-state imaging device including one imaging pixel region 20A and one signal output unit 40 for the sake of simplicity.
  • This PPS solid-state imaging device constitutes a part of the radiation imaging system according to the first embodiment.
  • the imaging pixel area 20A constitutes an M row and N column matrix by two-dimensionally arranging M (an integer greater than or equal to 2) ⁇ N (an integer greater than or equal to 2) pixels P 1,1 to PM , N. ing.
  • M an integer greater than or equal to 2
  • ⁇ N an integer greater than or equal to 2 pixels P 1,1 to PM , N. ing.
  • Each row of the M rows and N columns matrix extends along the longitudinal direction B2 of the light receiving unit 2 shown in FIG.
  • Each row extends along a direction orthogonal to the longitudinal direction B2 of the solid-state imaging device 1A shown in FIG. 3 (that is, a direction along the moving direction B1).
  • the control system 6 can be configured by a single control unit, in the example of FIG. 5, a plurality of control units that operate according to an operation clock supplied from the outside, specifically, the first control unit 6a It is comprised by the 2nd control unit 6b. Therefore, in the example of FIG. 5, the vertical shift register unit 30 is electrically connected to the first control unit 6a and controlled by the first control unit 6a.
  • the signal output unit 40 includes N integration circuits 42 and N hold circuits 44 provided for each column.
  • the integrating circuit 42 and the holding circuit 44 are connected to each other in series for each column.
  • the N integration circuits 42 have a common configuration.
  • the N hold circuits 44 have a common configuration.
  • the N integrating circuits 42 each have an input end connected to the respective readout wiring R 1 ⁇ R N, accumulates the inputted charge to the input end of the readout wiring R 1 ⁇ R N, the accumulated A voltage value (analog signal) corresponding to the charge amount is output from the output end to each of the N hold circuits 44.
  • Each of the N integration circuits 42 is connected to the first control unit 6 a via a reset wiring 63 provided in common to the N integration circuits 42.
  • Each of the N holding circuits 44 has an input terminal connected to the output terminal of the integrating circuit 42, holds a voltage value input to the input terminal, and outputs the held voltage value from the output terminal to the output wiring. Output to 48.
  • Each of the N hold circuits 44 is connected to the first control unit 6 a via a holding wiring 62 provided in common to the N hold circuits 44. Also, each of the N holding circuits 44 are connected to a horizontal shift register unit 61 (the column selection section) through a for the first column selecting lines U 1 ⁇ N-th column selection wiring U N respectively. The horizontal shift register 61 is electrically connected to the first control unit 6a and controlled by the first control unit 6a.
  • One common control system 6 may be provided for the L signal output units 40, or L control systems 6 may be provided for each of the L signal output units 40. Good.
  • the signal output unit 40 further includes an amplifier 49 and an A / D conversion unit 50.
  • the output wiring 48 is connected to the A / D conversion unit 50 via the amplifier 49.
  • the A / D converter 50 converts the voltage value sent via the output wiring 48 into a digital signal that becomes a frame image.
  • L A / D converters 50 are provided corresponding to the L imaging pixel regions 20A, respectively.
  • the A / D conversion unit 50 is connected to the second control unit 6 b via the A / D conversion control wiring 51.
  • the second control unit 6 b provides the A / D conversion control signal Ad to the A / D conversion unit 50 via the A / D conversion control wiring 51.
  • L A / D conversion control wires 51 are provided corresponding to the L A / D converters 50. The lengths of the L A / D conversion control wires 51 are equal to each other.
  • the A / D conversion control signal Ad controls the conversion timing of the A / D conversion unit 50.
  • the A / D conversion control unit 50 starts the conversion operation with a rising edge of the A / D conversion control signal Ad from a non-significant value (for example, low level) to a significant value (for example, high level) as a trigger.
  • the vertical shift register unit 30 under the control of the first control unit 6a, the m-th row selection control signal VS m, the m-th row selection wiring Q N pixels of the m-th row through the m P m, 1 To P m and N respectively.
  • the row selection control signals VS 1 to VS M are sequentially set to significant values, and the charges generated in the plurality of pixels P 1,1 to P M, N are output for each row.
  • the horizontal shift register unit 61 applies column selection control signals HS 1 to HS N to each of the N hold circuits 44 via the column selection wirings U 1 to U N under the control of the first control unit 6a. provide.
  • the column selection control signals HS 1 to HS N are sequentially set to significant values, and the voltage value held in the hold circuit 44 is output to the output wiring 48 for each column.
  • the first control unit 6 a provides the reset control signal RE to each of the N integrating circuits 42 via the reset wiring 63, and also supplies the holding control signal Hd via the holding wiring 62. Provided to each hold circuit 44.
  • FIG. 6 is a diagram illustrating an example of the circuit configuration of each of the pixel P m, n , the integration circuit 42, and the hold circuit 44 of the solid-state imaging device 1A.
  • FIG. 6 is a circuit diagram of the pixels P m, n representing the M ⁇ N pixels P 1,1 to P M, N.
  • the pixel P m, n includes a transistor 21 as a readout switch and a photodiode 22.
  • One current terminal of the transistor 21 is connected to the cathode terminal of the photodiode 22.
  • the anode terminal of the photodiode 22 is grounded.
  • the other current terminal of the transistor 21 is connected to a corresponding readout wiring (for example , in the case of the pixel P m, n , the n-th column readout wiring R n ).
  • the control terminal of the transistor 21 is connected to a corresponding row selection wiring (for example , in the case of the pixel P m, n , the m-th row selection wiring Q m ).
  • the transistor 21 is provided with the m-th row selection control signal VS m via the m-th row selection wiring Q m .
  • the m-th row selection control signal VS m instructs the opening / closing operation of the transistor 21 included in each of the N pixels P m, 1 to P m, N in the m-th row. For example, when the m-th row selection control signal VS m is an insignificant value (for example, low level), the transistor 21 is turned off. At this time, charges generated in the photodiode 22 is accumulated in the junction capacitance section of the photodiode 22 without being output to the readout wiring R n.
  • the transistor 21 is connected. At this time, the electric charge (that is, an electric signal having a magnitude corresponding to the amount of incident light) accumulated in the junction capacitance portion of the photodiode 22 is output to the readout wiring R n through the transistor 21. This charge is transmitted to the integrating circuit 42 via a readout wiring R n.
  • the integration circuit 42 includes an amplifier 42a, a capacitive element 42b, and a discharge switch 42c.
  • the capacitive element 42b and the discharge switch 42c are connected in parallel to each other and are connected between the input terminal and the output terminal of the amplifier 42a.
  • Input terminal of the amplifier 42a is connected to the readout wiring line R n.
  • a reset control signal RE is provided to the discharge switch 42 c via the reset wiring 63.
  • the reset control signal RE instructs the opening / closing operation of the discharge switch 42c of each of the N integration circuits 42.
  • the reset control signal RE is a significant value (for example, high level)
  • the discharging switch 42c is closed, the capacitive element 42b is discharged, and the output voltage value of the integrating circuit 42 is initialized.
  • the reset control signal RE is an insignificant value (for example, low level)
  • the discharge switch 42c is opened, and the charge input to the integration circuit 42 is accumulated in the capacitive element 42b.
  • the obtained voltage value is output from the integrating circuit 42 to the output wiring 48 via the hold circuit 44.
  • the hold circuit 44 holds the voltage value before being output to the output wiring 48 for each column.
  • the hold circuit 44 includes an input switch 44a, an output switch 44b, and a capacitive element 44c. One end of the capacitive element 44c is grounded. The other end of the capacitive element 44c is connected to the output end of the integrating circuit 42 through the input switch 44a, and is connected to the output wiring 48 through the output switch 44b.
  • a holding control signal Hd is given to the input switch 44 a via the holding wiring 62.
  • the holding control signal Hd instructs the opening / closing operation of the input switch 44 a of each of the N holding circuits 44.
  • the output switch 44b of the hold circuit 44, the n-th column selection control signal HS n via the n-th column selecting wiring U n is given.
  • the selection control signal HS n instructs the opening / closing operation of the output switch 44b of the hold circuit 44.
  • the input switch 44a changes from the closed state to the open state. At that time, the voltage value input to the hold circuit 44 is held in the capacitive element 44c. Further, when the n-th column selecting control signal HS n changes from the low level to the high level, closes the output switch 44b, a voltage value held in the capacitor 44c is outputted to the output wires 48.
  • FIG. 7 is a flowchart showing a control method of the solid-state imaging device 1A according to the present embodiment.
  • FIG. 8 is a timing chart of each signal input to the imaging pixel region 20 ⁇ / b> A and the signal output unit 40.
  • the reset control signal RE in order from the top, the reset control signal RE, the first row selection control signal VS 1 , the second row selection control signal VS 2 , the Mth row selection control signal VS M , the holding control signal Hd, and the first column selection.
  • a control signal HS 1 to an Nth column selection control signal HS N and an A / D conversion control signal Ad are shown.
  • the first control unit 6a sets the reset control signal RE to a high level. As a result, in each of the N integration circuits 42, the discharge switch 42c is closed, and the capacitive element 42b is discharged. Thereafter, the first control unit 6a sets the reset control signal RE to a low level.
  • the vertical shift register unit 30 sets the first row selection control signal VS 1 to a significant value (high level).
  • the transistors 21 are connected in the pixels P 1,1 to P 1, N in the first row, and the charges accumulated in the photodiodes 22 of the pixels P 1,1 to P 1, N are read out wiring R is output to the integrating circuit 42 through the 1 ⁇ R N, is accumulated in the capacitor 42b.
  • the integration circuit 42 outputs a voltage value having a magnitude corresponding to the amount of charge accumulated in the capacitive element 42b. Thereafter, the transistors 21 of the pixels P 1,1 to P 1, N in the first row are disconnected.
  • the first control unit 6a sets the holding control signal Hd to the high level.
  • the input switch 44a is connected in each of the N hold circuits 44, and the voltage value output from the integrating circuit 42 is held by the capacitive element 44c (step S2).
  • the voltage value (analog signal) held in the capacitive element 44c is output to the output wiring 48 for each column (step S3).
  • the horizontal shift register unit 61 sequentially sets the first column selection control signal HS 1 to the Nth column selection control signal HS N to the high level.
  • the output switches 44b of the N holding circuits 44 are sequentially closed, and the voltage value (analog signal) held in the capacitive element 44c is sequentially output to the output wiring 48.
  • the first control unit 6a sets the reset control signal RE to the high level, and the capacitive element 42b of the integrating circuit 42 is discharged.
  • step S3 in parallel with the above operation, the voltage value (analog signal) output to the output wiring 48 is converted into a digital signal by the A / D converter 50 (first A / D conversion).
  • Step) every time the horizontal shift register 61 for each column selection control signal HS n to a high level, the second control unit 6b is raises the A / D conversion control signal Ad from a low level to a high level. This start-up operation is performed while each column selection control signal HS n is at a high level. As a result, the voltage value of each column, which is an analog signal output to the output wiring 48, is converted into a digital signal.
  • These digital signals are output to the CPU 121 (see FIG. 1) as pixel data of the first row of one frame image.
  • the charges generated in the pixels of each column of the second row are output (step S4).
  • the vertical shift register section 30 to the second row selection control signal VS 2 to a high level.
  • the transistors 21 are connected in the pixels P 2,1 to P 2, N in the second row, and the charges accumulated in the photodiodes 22 of the pixels P 2,1 to P 2, N are read out wiring R is output to the integrating circuit 42 through the 1 ⁇ R N, is accumulated in the capacitor 42b.
  • the integration circuit 42 outputs a voltage value having a magnitude corresponding to the amount of charge accumulated in the capacitive element 42b. Thereafter, the transistors 21 of the pixels P 2,1 to P 2, N in the second row are disconnected.
  • step S5 When the voltage value output from the integration circuit 42 is held by the capacitive element 44c (step S5), the voltage value held in the capacitive element 44c is output to the output wiring for each column (step S5). S6). At this time, in step S6, in parallel with the above operation, the voltage value output to the output wiring 48 is converted into a digital signal by the A / D converter 50 (second A / D conversion step).
  • step S5 and S6 are the same as those of steps S2 and S3 described above, respectively.
  • N hold circuits having voltage values of a magnitude corresponding to the amount of charge accumulated in the capacitor element 42b by the same operation as the first row and the second row.
  • the signals are sequentially output from 44 to the output wiring 48 and converted into digital signals (steps S7 to S9).
  • reading of one frame image from the L imaging pixel regions 20A is completed.
  • such an operation is repeatedly performed while the solid-state imaging device 1A is moving (step S10), and a plurality of frame images are acquired.
  • the CPU 121 integrates the acquired plurality of frame images while shifting them along an axis corresponding to the moving direction of the solid-state imaging device 1A by a distance corresponding to the moving speed of the solid-state imaging device 1A. Thereby, one panoramic image is created (step S11).
  • the A / D conversion unit 50 converts the voltage value of the m-th row into a digital signal and then converts the voltage value of the (m + 1) -th row into a digital signal once or A plurality of dummy A / D conversions are executed.
  • Dummy A / D conversion is A / D conversion executed in a state where the A / D conversion unit does not receive a significant voltage value.
  • the second control unit 6b provides the A / D conversion control signal Ad with a rising edge (reference C1 in FIG. 8) corresponding to the first to Mth columns of the first row, and then the second row of the second row. Before applying the rise corresponding to the 1st to Mth columns (reference C2 in FIG.
  • the rise of the dummy A / D conversion (reference CD in FIG. 8) is changed to A / D. This is given to the conversion control signal Ad.
  • the rise of this dummy A / D conversion may be performed once or a plurality of times (four times are illustrated in FIG. 8).
  • the second control unit 6b performs the same processing for the third and subsequent rows. That is, the second control unit 6b provides the A / D conversion control signal Ad with a rise corresponding to the 1st to Mth columns of the mth row, and then the 1st to Mth columns of the (m + 1) th row.
  • the rise CD of the dummy A / D conversion is given to the A / D conversion control signal Ad.
  • the dummy A / D conversion of the A / D conversion unit 50 is a conversion operation that simulates A / D conversion for the first to Mth columns. Therefore, the time interval ta between the plurality of dummy A / D conversions, and the time between the last dummy A / D conversion and the A / D conversion of the first row among one or more dummy A / D conversions. At least one (preferably both) of the intervals tb is preferably equal to the time interval t of A / D conversion between the columns of the first row to the Nth row.
  • the A / D conversion unit is parallel to the reading of the charges from the pixels P m + 1,1 to P m + 1, N in the (m + 1) th row and the holding of the voltage value corresponding to the charges. 50 dummy A / D conversions are performed.
  • dummy A / D conversion is performed not only between the A / D conversion of the m-th row and the A / D conversion of the (m + 1) -th row but also immediately before the A / D conversion of the first row. Is running. That is, as shown in FIG. 8, the second control unit 6b converts the rising edge (reference symbol C1 in FIG. 8) corresponding to the first column to the Mth column of the first row into the A / D conversion control signal Ad. Before giving, the leading edge of the dummy A / D conversion (symbol CD in FIG. 8) is given to the A / D conversion control signal Ad.
  • Such dummy A / D conversion of the A / D conversion unit 50 may be performed in all of a plurality of imaging processes for acquiring a plurality of frame images, and any at least one of them may be performed as necessary. It may be performed in a single imaging process. In the above-described example, the dummy A / D conversion of the A / D conversion unit 50 is performed at the time of reading all the first to M-th rows. It may be performed at the time of row read processing. Further, when acquiring one frame image, dummy A / D conversion may be executed by all of the L A / D conversion units 50 respectively corresponding to the L imaging pixel regions 20A, or L pieces. The dummy A / D conversion may be executed by some A / D conversion units (L1 A / D conversion units) 50 of the A / D conversion units 50. L1 is an integer of 2 or more and less than L.
  • FIG. 9 is a timing chart according to the comparative example. As shown in FIG. 9, first, when the first row selection control signal VS 1 becomes high level, the charges generated in the pixels P 1,1 to P 1, N in the first row are output. This output timing is controlled by the vertical shift register unit 30.
  • the hold control signal Hd becomes high level, and the voltage value generated by the integration circuit 42 based on this charge is held by the hold circuit 44.
  • the column selection control signals HS 1 to HS N sequentially become high level, and the voltage value held in the hold circuit 44 is output to the output wiring 48 for each column.
  • the A / D conversion control signal Ad rises.
  • the output voltage value is A / D converted for each column by the A / D converter 50, and the A / D converted digital signal is output to the outside of the solid-state imaging device. Such an operation is sequentially performed for each row after the second row.
  • the pixel values may be discontinuous at the boundary lines of the plurality of imaging pixel regions 20A.
  • the arrangement direction B2 of the plurality of imaging pixel regions 20A intersects the movement direction B1, and therefore the boundary line of the plurality of imaging pixel regions 20A is along the movement direction B1 of the solid-state imaging device 1A. (E.g. in parallel).
  • pixel data of pixels adjacent to the boundary line are repeatedly accumulated, discontinuity is emphasized, and linear noise appears at the boundary line portion in the panoramic image after the accumulation.
  • the cause of the discontinuity of pixel values in the boundary lines of the plurality of imaging pixel regions 20A is the output characteristics of the A / D conversion unit 50. That is, in the A / D converter 50, the voltage values from the first column to the Nth column of a certain row are sequentially converted into digital signals, and then the voltage values from the first column to the Nth column of the next row are changed. It is sequentially converted into a digital signal. At that time, in the A / D conversion unit 50, when the conversion of a certain row is completed and the conversion of the next row is started, the output characteristics of the first one or several A / D conversions are different from usual. May become unstable.
  • a pause period TA that occurs between the completion of conversion of a certain row and the start of conversion of the next row, such as a period in which the voltage value of the next row is held.
  • the output characteristics of the first one or several A / D conversions after the pause period TA differ from normal (become unstable). Because there are things.
  • the pixel data of one side pixel that is, the pixel Pm, N in the Nth column
  • the other side pixel that is, the pixel in the first column
  • Discontinuity occurs in the pixel data with the pixel data of P m, 1 ).
  • discontinuity occurs in the pixel data between the pixel data of the column in which A / D conversion has become unstable and the pixel data of the column in which A / D conversion has been stably performed.
  • At least one of the A / D converters 50 converts the voltage value of the m-th row into a digital signal (for example, the first A / D conversion).
  • step S3 including a step before converting the voltage value of the (m + 1) th row into a digital signal (for example, before step S6 including the second A / D conversion step), one or more times Dummy A / D conversion is executed.
  • a change in the output characteristics of the first one or several A / D conversions after the pause period TA that is, the A / D conversion of the first column or several columns
  • TA that is, the A / D conversion of the first column or several columns
  • the discontinuity of the pixel values in the vicinity of the boundary line of the pixel region 20A can be reduced. Therefore, according to the present embodiment, linear noise appearing in the panoramic image after integration can be reduced. According to the knowledge of the inventors, the linear noise in one frame image is very small and cannot be visually confirmed. However, when a plurality of frame images are integrated, the linear noise clearly appears. Accordingly, when “at least one” frame image is acquired, it is only necessary that the dummy noise A / D conversion is performed in the “at least one” A / D conversion unit 50, thereby suppressing linear noise as a result. .
  • a pause period TA may be provided before the voltage value of the (m + 1) -th row is converted into a digital signal.
  • the A / D conversion unit 50 is not continuously operated in the suspension period TA, but only once immediately before the A / D conversion of the (m + 1) th row as in the present embodiment or By performing the dummy A / D conversion several times, the heat generation of the A / D conversion unit 50 and the increase in power consumption due to the dummy A / D conversion can be suppressed.
  • dummy A / D conversion when acquiring one frame image, dummy A / D conversion may be performed by all of the L A / D converters 50 or L A / D converters 50. Among these, dummy A / D conversion may be executed by some A / D conversion units 50 (L1 A / D conversion units). For example, the dummy A / D conversion is performed in the A / D conversion unit 50 of the imaging pixel region 20A adjacent to the boundary where the discontinuity of the pixel value is particularly remarkable among the boundary lines of the L imaging pixel regions 20A. It only has to be executed. Further, for example, when the appearance position of linear noise changes for each frame image, it is preferable that dummy A / D conversion is executed by all L A / D conversion units 50. Thereby, the linear noise which appears in the panoramic image after integration can be effectively reduced.
  • At least one of the A / D conversion units 50 may perform dummy A / D conversion. As described above, by performing dummy A / D conversion in the A / D conversion unit 50 every time each frame image is acquired, linear noise appearing in the panoramic image after integration can be more effectively reduced. .
  • the L A / D conversion control wires 51 that transmit the A / D conversion control signal Ad from the second control unit 6b to each of the L A / D converters 50 have the same length. It is preferable to have. Thereby, the shift
  • the time between the last dummy A / D conversion of one or more dummy A / D conversions and the conversion from the voltage value of the first column of the (m + 1) th row to a digital signal may be equal to the time interval t (see FIG. 8) of the conversion from the voltage value between each column of the (m + 1) th row to the digital signal.
  • the time interval ta (see FIG. 8) between the dummy A / D conversions may be equal to the time interval t.
  • dummy A / D conversion can be simulated by A / D conversion of each column, and a change in output characteristics of the A / D conversion unit 50 can be effectively suppressed.
  • the A / D conversion of the first column is likely to be unstable, the A / D conversion of the first column is performed under the same condition as the second column and later by making the time interval tb and the time interval t equal to each other. And the change in the output characteristics of the A / D converter 50 is more effectively suppressed.
  • FIG. 10 is a timing chart according to a modification of the above-described embodiment.
  • the second row selecting control signal VS 2 becomes high level.
  • the holding control signal Hd becomes a high level, and the voltage values corresponding to the charges from the pixels P 2,1 to P 2, N in the second row are held in the hold circuits 44 respectively.
  • the same operation is performed for the third to Mth rows.
  • FIG. 11 is a diagram illustrating a configuration of the imaging pixel region 20B and the signal output unit 41 in the APS type solid-state imaging device.
  • FIG. 11 shows a configuration example of an APS solid-state imaging device including one imaging pixel region 20B and one signal output unit 41 for the sake of simplicity.
  • control system 6 is configured by a plurality of control units including the first control unit 6a and the second control unit 6b that operate according to a common operation clock.
  • control system 6 is composed of a single control unit that operates according to an operation clock supplied from the outside.
  • the imaging pixel area 20B is configured as an M-row N-column matrix in which M (an integer greater than or equal to 2) ⁇ N (an integer greater than or equal to 2) pixels P 1,1 to P M, N are two-dimensionally arranged. Yes.
  • M an integer greater than or equal to 2
  • ⁇ N an integer greater than or equal to 2 pixels P 1,1 to P M, N are two-dimensionally arranged.
  • Each row of the M rows and N columns matrix extends along the longitudinal direction B2 of the light receiving unit 2 shown in FIG.
  • Each row extends along the moving direction B1 of the solid-state imaging device 1A shown in FIG.
  • Each of the pixels P 1,1 to PM , N has a common configuration, and outputs a voltage value (analog signal) corresponding to the intensity of light incident on the photodiode to the readout wirings R 1 to RN .
  • the n-th column readout wiring R n is connected to the output terminals of the M pixels P 1, n to P M,
  • the N pixels P m, 1 to P m, N in the m-th row are vertically arranged via the m-th row selection wiring Q m , the m-th row reset wiring W m , and the m-th row transfer wiring X m.
  • the shift register unit 31 is connected.
  • the vertical shift register unit 31 is a row selection unit in this embodiment, and is replaced with the vertical shift register unit 30 shown in FIG.
  • the vertical shift register unit 31 is electrically connected to the control system 6 and controlled by the control system 6.
  • the signal output unit 41 includes N hold circuits 45 provided for each column.
  • the N hold circuits 45 have a common configuration.
  • Each of N-hold circuit 45 has an input end connected to the respective readout wiring R 1 ⁇ R N, 2 kinds of voltage values sequentially output pixel P m, n-to readout wiring R n Hold.
  • the held voltage values are output from the output terminals to the output wirings 48a and 48b, respectively.
  • Each of the N hold circuits 45 is connected to the control system 6 through a first holding wiring 64 and a second holding wiring 65 that are provided in common to the N hold circuits 45.
  • Each of the N hold circuits 45 is connected to the horizontal shift register unit 61 (column selection unit) via each of the first column selection wiring U 1 to the Nth column selection wiring U N.
  • the horizontal shift register unit 61 is electrically connected to the control system 6 and controlled by the control system 6.
  • the signal output unit 41 further includes a difference calculation unit 55 and an A / D conversion unit 50.
  • the difference calculation unit 55 is connected to the output terminal of each hold circuit 45 through two output wirings 48a and 48b.
  • the difference calculation unit 55 sequentially inputs two types of voltage values output from the hold circuits 45 to the output wirings 48a and 48b, performs a difference calculation between these two types of voltage values, and represents a voltage representing the calculation result. Output the value.
  • the A / D converter 50 converts the voltage value (analog signal) obtained from the difference calculator 55 into a digital signal.
  • the configuration and operation of the A / D conversion unit 50 are the same as those in the first embodiment.
  • FIG. 12 is a circuit diagram of the pixel P m, n in the m- th row and the n-th column.
  • the pixel P m, n includes a photodiode 23, a capacitive element 24, an amplification transistor 25, a transfer transistor 26, a discharge transistor 27, and a selection transistor 28.
  • the photodiode 23 generates an amount of charge corresponding to the incident light intensity.
  • the capacitive element 24 is connected in parallel to the photodiode 23 and accumulates charges generated in the photodiode 23.
  • the amplifying transistor 25 outputs a voltage value corresponding to the voltage value input to the gate terminal.
  • the transfer transistor 26 inputs a voltage value corresponding to the accumulated charge amount of the capacitor 24 to the gate terminal of the amplification transistor 25.
  • the discharging transistor 27 discharges the charge of the capacitive element 24.
  • Selection transistor 28 outputs a voltage value outputted from the amplification transistor 25 to selectively interconnect R n. Note that this voltage value is an example of an electric signal generated in the pixel P m, n .
  • the drain terminal of the amplifying transistor 25 has a bias potential.
  • the transfer transistor 26 has a drain terminal connected to the gate terminal of the amplification transistor 25, and a source terminal connected to the cathode of the photodiode 23 and one terminal of the capacitor 24. The anode of the photodiode 23 and the opposite terminal of the capacitor 24 are connected to the ground potential.
  • the discharge transistor 27 has its source terminal connected to the gate terminal of the amplification transistor 25 and its drain terminal at a bias potential.
  • Selection transistor 28 has its source terminal connected to the source terminal of the amplifying transistor 25, its drain terminal is connected to the readout wiring R n.
  • the constant current source 29 is connected to the readout wiring line R n.
  • the amplifying transistor 25 and the selecting transistor 28 form a source follower circuit together with the constant current source 29.
  • the m-th row transfer control signal TR m is input to the gate terminal of the transfer transistor 26 via the m-th row transfer wiring X m shown in FIG.
  • the m-th row discharge control signal Re m is input to the gate terminal of the discharge transistor 27 via the m-th row reset wiring W m shown in FIG.
  • the m-th row selection control signal VS m is input to the gate terminal of the selection transistor 28 via the m-th row selection wiring Q m shown in FIG.
  • the m-th row transfer control signal TR m becomes low level and the m-th row discharge control signal Re m becomes high level. Is discharged. If the m-th row selection control signal VS m is at a high level, the voltage value (dark signal component) output from the amplification transistor 25 in the initialized state passes through the selection transistor 28 and the readout wiring R n. Is output. On the other hand, if the m-th row discharge control signal Re m is at a low level and the m-th row transfer control signal TR m and the m-th row selection control signal VS m are at a high level, the capacitance generated by the photodiode 23 is generated.
  • a voltage value corresponding to the amount of charge accumulated in the element 24 is input to the gate terminal of the amplifying transistor 25. And a voltage value output from the amplification transistor 25 according to the input voltage value (bright signal component) is output to the readout wiring line R n via the select transistor 28.
  • the capacitive element 24 that accumulates charges is connected in parallel to the photodiode 23, but the capacitive element 24 may be omitted. Further, the arrangement of the capacitive elements is not limited to this. For example, a capacitor element may be connected between a node (floating diffusion portion) between the transfer transistor 26 and the discharge transistor 27 and a ground potential line.
  • the transfer transistor 26 may be omitted.
  • the capacitive element 24 may be connected in parallel with the photodiode 23, or the capacitive element 24 may be omitted.
  • FIG. 13 is a circuit diagram of each hold circuit 45.
  • each hold circuit 45 includes a first holding unit 46 and a second holding unit 47.
  • Each of the first holding unit 46 and the second holding unit 47 has the same configuration. Further, each of the first holding unit 46 and the second holding unit 47 obtains a voltage value sequentially output from the selection transistor 28 of each of the M pixels P 1, n to P M, n existing in the nth column. It can be input and held, and the held voltage value can be output.
  • the first holding unit 46 includes a transistor 46a, a transistor 46b, and a capacitive element 46c.
  • One end of the capacitive element 46c is at ground potential, and the other end of the capacitive element 46c is connected to the drain terminal of the transistor 46a and the source terminal of the transistor 46b.
  • the source terminal of the transistor 46a is connected to the pixel P m, n of the selection transistor 28 via the readout wiring R n.
  • the drain terminal of the transistor 46b is connected to the output wiring 48a.
  • the second holding unit 47 includes a transistor 47a, a transistor 47b, and a capacitive element 47c.
  • One end of the capacitive element 47c is set to the ground potential, and the other end of the capacitive element 47c is connected to the drain terminal of the transistor 47a and the source terminal of the transistor 47b.
  • the source terminal of the transistor 47a is connected to the pixel P m, n of the selection transistor 28 via the readout wiring R n.
  • the drain terminal of the transistor 47b is connected to the output wiring 48b.
  • the second holding unit 47 is configured such that when the m-th column selection control signal HS m input to the gate terminal of the transistor 47b via the m-th column selection wiring U m illustrated in FIG. The voltage value held in the capacitive element 47c is output to the output wiring 48b.
  • Each of the first holding unit 46 and the second holding unit 47 operates at different timings.
  • the m-th row transfer control signal TR m is at a low level and the m-th row discharge control signal Re m and the pixel P m, n connected via the readout wiring R n
  • the voltage value (dark signal component) output from the amplifying transistor 25 is held.
  • the m-th row discharge control signal Re m is at a low level in the pixels P m, n connected via the readout wiring R n , and the m-th row transfer control signal TR m and
  • the voltage value (bright signal component) output from the amplifying transistor 25 is held.
  • FIG. 14 is a timing chart of each signal input to the imaging pixel region 20 ⁇ / b> B and the signal output unit 41.
  • the first row selection control signal VS 1 in order from the top, the first row selection control signal VS 1 , the first row discharge control signal Re 1 , the first row transfer control signal TR 1 , the second row selection control signal VS 2 , and the second row discharge control.
  • Signal Re 2 , second row transfer control signal TR 2 , Mth row selection control signal VS M , Mth row discharge control signal Re M , Mth row transfer control signal TR M , first input control signal Swm 1, second input A control signal Swm2, a first column selection control signal HS 1 to an Nth column selection control signal HS N , and an A / D conversion control signal Ad are shown.
  • the selection control signal VS m is at a high level.
  • the first row discharge control signal Re 1 is at a high level
  • the first input control signal Swm1 and a second input control signal Swm2 is at a low level.
  • the first row discharge control signal Re 1 turns to the low level.
  • the first input control signal Swm1 changes to a high level and further changes to a low level.
  • the voltage value (dark signal component) output from the amplifying transistor 25 of the pixel P1 , n is held in the capacitive element 46c of the first holding unit 46.
  • the first row transfer control signal TR 1 is turned to a high level, further turns to the low level.
  • a voltage value corresponding to the amount of electric charge generated in the photodiode 23 and accumulated in the capacitive element 24 is input to the gate terminal of the amplifying transistor 25.
  • the second input control signal Swm2 changes to a high level and further changes to a low level.
  • the voltage value (bright signal component) output from the amplifying transistor 25 of the pixel P1 , n is held in the capacitive element 47c of the second holding unit 47.
  • the first row discharge control signal Re 1 turns to the high level. Thereby, the electric charge of the capacitive element 24 is discharged.
  • the first row transfer control signal TR 1 is turned to a high level, further turns to the low level. Thereby, the capacitive element 24 is reset.
  • the voltage values held in the capacitive elements 46c and 47c are output to the output wirings 48a and 48b for each column.
  • the horizontal shift register unit 61 sequentially sets the first column selection control signal HS 1 to the Nth column selection control signal HS N to the high level.
  • the voltage value held in the capacitive element 46c is sequentially output to the output wiring 48a.
  • the voltage value held in the capacitive element 47c is sequentially output to the output wiring 48b.
  • These voltage values are input to the difference calculation unit 55.
  • the difference calculation unit 55 performs a difference calculation on the input voltage value and outputs a voltage value representing the calculation result.
  • This voltage value is an analog signal corresponding to the intensity of light incident on the photodiode 23 of the pixel P m, n and has an excellent S / N ratio by removing the dark signal component.
  • the voltage value output from the difference calculation unit 55 is converted into a digital signal by the A / D conversion unit 50.
  • the control system 6 raises the A / D conversion control signal Ad from a low level to a high level. This start-up operation is performed immediately after each column selection control signal HS n is set to the high level.
  • the voltage value of each column which is an analog signal output from the difference calculation unit 55, is converted into a digital signal.
  • the solid-state imaging device acquires a plurality of frame images by repeatedly performing such an operation while moving. Then, a plurality of frame images are integrated while being shifted along an axial direction corresponding to the moving direction of the solid-state imaging device by a distance corresponding to the moving speed of the solid-state imaging device, thereby creating a single panoramic image.
  • the A / D converter 50 converts the voltage value of the m-th row into a digital signal and then converts the voltage value of the (m + 1) -th row into a digital signal once.
  • a plurality of dummy A / D conversions are executed.
  • the control system 6 provides the A / D conversion control signal Ad with a rising edge (reference symbol C1 in FIG. 14) corresponding to the first to Mth columns of the first row, and then the first column of the second row.
  • ⁇ A / D conversion control is performed on the rising edge of the dummy A / D conversion (symbol CD in FIG. 14) before the rising edge (symbol C2 in FIG.
  • the control system 6 performs the same processing for the third and subsequent rows. That is, the control system 6 provides the A / D conversion control signal Ad with the rise corresponding to the 1st to Mth columns of the mth row, and then corresponds to the 1st to Mth columns of the (m + 1) th row. Before giving the rising edge to the A / D conversion control signal Ad, the rising CD of the dummy A / D conversion is given to the A / D conversion control signal Ad.
  • the solid-state imaging device 1A of the radiation imaging system is not limited to the PPS solid-state imaging device (first embodiment), but an APS solid-state imaging device (second embodiment).
  • the embodiment can also be applied. Even in such a case, the change in the output characteristics of the first A / D conversion after the pause period can be suppressed, and the discontinuity of the pixel values at the boundary lines of the plurality of imaging pixel regions 20B can be effectively reduced. Therefore, linear noise appearing in the panoramic image after integration can be reduced.
  • the hold circuit 45 takes in the voltage value
  • the dummy A / D conversion of the A / D conversion unit 50 may be performed.
  • control method of the radiation imaging system and the solid-state imaging device according to this embodiment is not limited to the above-described embodiment, and various other modifications are possible.
  • the above-described embodiments and modifications may be combined with each other according to the necessary purpose and effect.
  • the position of the solid-state imaging device only needs to move relative to the subject.
  • the position of the solid-state imaging device is fixed, and the subject is It may be a moving form. Such a form is useful, for example, in an X-ray inspection apparatus.
  • X-rays are shown as an example of radiation.
  • the radiation imaging system according to this embodiment can also be applied to a system that images radiation other than X-rays.
  • the configuration in which the scintillator is provided on the light receiving unit is exemplified, but radiation having a solid-state imaging device (for example, each pixel including CdTe) that directly converts radiation into an electric signal without using the scintillator. It can also be applied to an imaging system.
  • This embodiment is also effective for a solid-state imaging device in which a direct conversion element such as CdTe and a readout circuit such as a CMOS-ASIC or a TFT substrate are combined.
  • the case of dental panoramic imaging is exemplified, but other imaging modes (for example, CT imaging or cephalometric imaging) can be used as long as they are modes that integrate a plurality of frame images obtained by moving the solid-state imaging device.
  • CT imaging or cephalometric imaging
  • the present embodiment can also be applied to the above.
  • the longitudinal direction of the solid-state imaging device does not need to be strictly orthogonal to the moving direction, and these directions may be slightly inclined.
  • the voltage value based on the electrical signal output from each pixel is temporarily held by the hold circuit, but such a hold circuit may be omitted.
  • CMOS type solid-state imaging device is applied, but a TFT type solid-state imaging device made of amorphous silicon, for example, is also applicable.
  • This embodiment is also effective when a plurality of image sensors are tiled and used as a single solid-state imaging device.
  • shift registers are used as the row selection unit and the column selection unit, but the row selection unit and the column selection unit are not limited to this, and other circuits such as a decoder may be used.
  • a pause period is provided between the A / D conversion of the m-th row and the A / D conversion of the (m + 1) -th row, and the dummy A / D conversion is executed during the pause period.
  • the present embodiment can also be applied when no suspension period is provided. Even in such a case, the dummy A / D conversion is performed between the A / D conversion of the m-th row and the A / D conversion of the (m + 1) -th row. Obtainable.
  • each imaging pixel area includes a plurality of columns, and solves a problem that occurs because an A / D conversion unit is provided in each imaging pixel area.
  • the solid-state imaging device of the present embodiment is an apparatus that captures an image formed by radiation emitted from a radiation source and transmitted through a subject, and includes a light receiving unit, a row selection unit, a column selection unit, and L At least an (two or more integer) A / D conversion unit and a control system are provided.
  • the light receiving unit has L imaging pixel regions arranged in a direction crossing a predetermined direction.
  • Each imaging pixel area includes M (an integer greater than or equal to 2) ⁇ N (an integer greater than or equal to 2) pixels that are two-dimensionally arranged, and these M ⁇ N pixels constitute an M row and N column matrix.
  • the row selection unit outputs an electric signal corresponding to the amount of charge generated in a plurality of pixels for each row.
  • the column selection unit outputs an analog signal based on the electrical signal output for each row to the output wiring for each column.
  • the L A / D conversion units are provided corresponding to the L imaging pixel regions, respectively. Each of these L A / D converters converts the analog signal sent via the output wiring into a digital signal to be a frame image.
  • At least one of the A / D conversion units selected from the L A / D conversion units is in the m-th row (m is 1 to M). Is selected to perform one or more dummy A / D conversions before converting the (m + 1) th row analog signal into a digital signal.
  • the A / D converter is controlled.
  • a change in output characteristics of the first or several A / D conversions (that is, A / D conversion of the first column or several columns) of each row is suppressed.
  • a solid-state imaging device that repeatedly performs imaging while moving relative to a subject along a predetermined direction corresponds to the moving direction of the solid-state imaging device by a distance corresponding to the moving speed of the solid-state imaging device.
  • the present invention can be applied to use for generating an image. In this case, discontinuity of pixel values in the vicinity of the boundary lines of the plurality of imaging pixel regions can be reduced, so that linear noise appearing in the image after integration is reduced.
  • the solid-state imaging device further includes a hold circuit that holds an analog signal before being output to the output wiring for each column, and the A / D converter includes a dummy A / D after the hold circuit takes in the analog signal. D conversion may be executed. Thereby, when the analog signal is held by the hold circuit, it can be avoided that noise caused by the operation of the A / D converter is superimposed on the analog signal.
  • dummy A / D conversion may be executed by all of the L A / D conversion units, or among the L A / D conversion units Dummy A / D conversion may be executed in some A / D conversion units.
  • the effects of the above-described radiation imaging system can be suitably achieved.
  • dummy A / D conversion may be executed by at least one of the A / D conversion units for each period in which each of a plurality of frame images is acquired. In this way, the linear noise that appears in the image is more effectively reduced by executing the dummy A / D conversion by the A / D conversion unit every time each frame image is acquired.
  • the solid-state imaging device further includes a control system that outputs a control signal for controlling the A / D conversion timing to the L A / D conversion units, and transmits the control signal from the control system to each of the L A / D conversion units.
  • the lengths of the L lines to be transmitted may be equal to each other. Thereby, the shift
  • the time interval from the A / D conversion in the (m + 1) th row to the A / D conversion in the adjacent column is executed prior to the A / D conversion in the (m + 1) th row.
  • the time interval between the last dummy A / D conversion of one or a plurality of dummy A / D conversions and the A / D conversion of the first column of the (m + 1) th row may be equal.
  • dummy A / D conversion can be simulated by A / D conversion of each column, and a change in output characteristics of the A / D conversion unit can be effectively suppressed.
  • SYMBOLS 1A Solid-state imaging device, 2 ... Light-receiving part, 6 ... Control system, 6a ... 1st control unit, 6b ... 2nd control unit, 20A, 20B ... Imaging pixel area, 21 ... Transistor, 22, 23 ... Photodiode, 24 ... Capacitance element, 25 ... Amplification transistor, 26 ... Transfer transistor, 27 ... Discharge transistor, 28 ... Selection transistor, 29 ... Constant current source, 30,31 ... Vertical shift register unit, 40,41 ... Signal output unit 42 ... Integral circuit, 44, 45 ... Hold circuit, 46 ... First holding unit, 47 ... Second holding unit, 48, 48a, 48b ... Output wiring, 49 ...

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Medical Informatics (AREA)
  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Pathology (AREA)
  • Surgery (AREA)
  • Veterinary Medicine (AREA)
  • Biophysics (AREA)
  • Public Health (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Optics & Photonics (AREA)
  • General Health & Medical Sciences (AREA)
  • Radiology & Medical Imaging (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Animal Behavior & Ethology (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dentistry (AREA)
  • Oral & Maxillofacial Surgery (AREA)
  • Mathematical Physics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本実施形態は、積算後の画像に現れる線状のノイズの低減を可能にするための構造を備えた、固体撮像装置を含む放射線撮像システム等に関する。固体撮像装置は、当該固定撮像装置の相対的位置の移動方向と交差する方向に沿って配列されたＬ個の撮像画素領域と、Ｌ個の撮像画素領域に対応して設けられたＬ個のＡ／Ｄ変換部を有する。各撮像画素領域は、Ｍ行Ｎ列マトリクスを構成するよう二次元的に配置された画素を含む。Ｌ個のＡ／Ｄ変換部のうち何れかは、第ｍ行の画素からの電気信号をＡ／Ｄ変換した後、第（ｍ＋１）行の画素からの電気信号をＡ／Ｄ変換する前に、一回またはそれ以上の回数だけダミーのＡ／Ｄ変換が実行される。

Description

固体撮像装置、放射線撮像システム、および固体撮像装置の制御方法
　本発明は、固体撮像装置、放射線撮像システム、および固体撮像装置の制御方法に関するものである。
　特許文献１には、デジタルパノラマＸ線撮影装置に関する技術が開示されている。この装置は、旋回手段と、像記憶手段と、画像処理手段とを備えている。旋回手段は、被写体を挟んで対向配置されたＸ線源とＸ線像検出部とを、被写体の周りに一体的に旋回させる。像記憶手段は、Ｘ線像検出部で得られた画像情報を、フレーム画像として逐次記憶する。画像処理手段は、像記憶手段から所定の時間間隔で画像情報を順次取り出し、各画像情報を所定距離ずつシフトさせながら加算することにより、パノラマ画像を形成する。
特開平４－１４４５４８号公報
　発明者らは、上述の従来技術について検討した結果、以下のような課題を発見した。すなわち、放射線撮像システムには、被写体と固体撮像装置とを相対的に移動させながら被写体の放射線像の撮像を繰り返し行い、該撮像の繰り返しにより得られた複数のフレーム画像を、固体撮像装置の移動速度に対応した距離だけ該固体撮像装置の移動方向に対応する軸方向に沿ってシフトさせながら積算することにより画像を生成するシステムがある。例えば、患者の顎部のデジタルパノラマ画像を取得する歯科用Ｘ線撮像システムでは、細長い受光部を有する固体撮像装置を、その長手方向が当該固体撮像装置の移動方向と交差する状態で顎部の周囲に沿って移動させながら、３０００枚～４０００枚のフレーム画像を撮像する。そして、それらのフレーム画像を、固体撮像装置の移動速度に対応した距離だけ該固体撮像装置の移動方向に対応した軸方向に応じてシフトさせながら積算することにより、鮮明なデジタルパノラマ画像が得られる。
　上記放射線撮像システムでは、固体撮像装置の受光部が、長手方向に配列された複数の撮像画素領域に分割される場合がある。複数の撮像画素領域の画素データを並行して読み出すことにより、読み出し速度を高速化できるからである。しかしながらそのような場合、複数の撮像画素領域の境界線において画素の値が不連続となることがある。更に、複数の撮像画素領域の配列方向が移動方向と交差するので、複数の撮像画素領域の境界線は移動方向に沿って延在することとなる。したがって、境界線に隣接する画素の画素データが繰り返し積算され、不連続性が強調されてしまう。結果、積算後の画像における境界線部分に線状のノイズが現れてしまう。
　本発明は、上述のような課題を解決するためになされたものであり、積算後の画像に現れる線状のノイズを効果的に低減するための構造を備えた固体撮像装置、放射線撮像システム、および固体撮像装置の制御方法を提供することを目的としている。
　上述のような課題を解決するために、本実施形態に係る固体撮像装置および該固体撮像装置を含む放射線撮像システムは、当該固体撮像装置の他、移動機構と、画像生成部と、を少なくとも備える。当該放射線撮像システムに適用可能な固体撮像装置は、第１方向に沿って配列されたＬ個（２以上の整数）の撮像画素領域を保持するとともに、放射線源から放射線が照射された被写体の放射線像を撮像する。移動機構は、第１方向と交差する第２方向に沿って、被写体に対する固体撮像装置の位置を相対的に移動させる。画像生成部は、被写体に対する固体撮像装置の相対位置を第２方向に沿って移動させながら被写体の放射線像の撮像を繰り返し行うことにより得られた複数のフレーム画像それぞれを、該固体撮像装置の相対位置の移動速度に対応する距離だけ第２方向に対応する軸方向に沿ってそれらをシフトさせながら、積算することにより画像を生成する。特に、本実施形態に係る固体撮像装置は、Ｌ個の撮像画素領域を有する受光部と、行選択部と、列選択部と、Ｌ個の撮像画素領域に対応してそれぞれ設けられたＬ個のＡ／Ｄ変換部と、制御システムと、を少なくとも備える。受光部のＬ個の撮像画素領域それぞれは、二次元的に配列されたＭ（２以上の整数）個×Ｎ（２以上の整数）個の画素を含む。また、Ｍ×Ｎ個の画素の二次元配列に相当するＭ行Ｎ列マトリクスの各列を構成する画素は、２方向に沿って延在する。行選択部は、Ｍ行Ｎ列マトリクスの何れかの行を構成する画素それぞれにおいて発生した電荷量に相当する電気信号を出力させる。列選択部は、行選択部により選択された行を構成する画素それぞれから出力された電気信号に基づくアナログ信号を、Ｍ行Ｎ列マトリクスの列ごとに出力用配線へ出力させる。Ｌ個のＡ／Ｄ変換部は、出力用配線を介して送られたアナログ信号を、フレーム画像を構成するディジタル信号に変換する。制御システムは、少なくとも、Ｌ個のＡ／Ｄ変換部それぞれにおけるＡ／Ｄ変換の動作タイミングを指示する。具体的に制御システムは、被写体の放射線像の撮像を繰り返し行うことにより得られる複数のフレーム画像のうち少なくとも一つの特定フレーム画像を取得する期間中、Ｌ個のＡ／Ｄ変換部のうちから選択された少なくとも何れかのＡ／Ｄ変換部に対して、該選択されたＡ／Ｄ変換部がＭ行Ｎ列マトリクスのうち第ｍ行（１以上Ｍ以下の整数）を構成する画素からのアナログ信号をディジタル信号に変換した後、かつ、第（ｍ＋１）行を構成する画素からのアナログ信号をディジタル信号に変換する前に、ダミーＡ／Ｄ変換を実行させるためのＡ／Ｄ変換制御信号を一回またはそれ以上の回数だけ出力する。
　また、本実施形態に係る固体撮像装置の制御方法は、上述のような構造を有する固体撮像装置を対象としている。具体的に当該制御方法は、第１のＡ／Ｄ変換ステップと、第２のＡ／Ｄ変換ステップと、ダミーＡ／Ｄ変換ステップと、を備える。第１のＡ／Ｄ変換ステップでは、Ｍ行Ｎ列マトリクスの第ｍ行を構成する画素からの電気信号に基づくアナログ信号が、Ｌ個のＡ／Ｄ変換部において該第ｍ行の列ごとにディジタル信号に変換される。第２のＡ／Ｄ変換ステップでは、Ｍ行Ｎ列マトリクスの第（ｍ＋１）行を構成する画素からの電気信号に基づくアナログ信号が、Ｌ個のＡ／Ｄ変換部において該第（ｍ＋１）行の列ごとにディジタル信号に変換される。ダミーＡ／Ｄ変換ステップでは、複数のフレーム画像のうち少なくとも何れかのフレーム画像を取得する期間中、Ｌ個のＡ／Ｄ変換部のうち少なくとも何れかのＡ／Ｄ変換部において、第１のＡ／Ｄ変換ステップと第２のＡ／Ｄ変換ステップとの間に一回またはそれ以上の回数だけダミーＡ／Ｄ変換が実行される。
　本実施形態に係る固体撮像装置、放射線撮像システム、および固体撮像装置の制御方法によれば、積算後の画像に現れる線状のノイズの低減が可能になる。
図１は、本実施形態に係る放射線撮像システムの一例として、医療用のＸ線撮像システムの構成を示す図である。 図２は、被写体の上方から見て、本実施形態に係る固体撮像装置が被写体の周囲を旋回移動する様子を示す図である。 図３は、本実施形態に係る固体撮像装置の概略構成を示す平面図である。 図４は、パノラマ撮影における画像データの作成方法を説明するための図である。 図５は、図１の放射線撮像システムに適用されるＰＰＳ型の固体撮像装置（本実施形態に係る固体撮像装置の一例）において、撮像画素領域および信号出力部の構成を示す図である。 図６は、本実施形態に係る固体撮像装置の画素、積分回路、およびホールド回路それぞれの回路構成の一例を示す図である。 図７は、本実施形態に係る固体撮像装置の制御方法を示すフローチャートである。 図８は、撮像画素領域および信号出力部に入力される各信号のタイミングチャートである。 図９は、比較例に係るタイミングチャートである。 図１０は、本実施形態の一変形例に係るタイミングチャートである。 図１１は、図１の放射線撮像システムに適用されるＡＰＳ型の固体撮像装置（本実施形態に係る固体撮像装置の一例）において、撮像画素領域および信号出力部の構成を示す図である。 図１２は、第ｍ行第ｎ列の画素の回路図である。 図１３は、ホールド回路の回路図である。 図１４は、撮像画素領域および信号出力部に入力される各信号のタイミングチャートである。
　[本願発明の実施形態の説明]
  最初に本願発明の実施形態の内容をそれぞれ個別に列挙して説明する。
　（１）　本実施形態に係る固体撮像装置および該固体撮像装置を含む放射線撮像システムは、その一態様として、当該固体撮像装置の他、移動機構と、画像生成部と、を少なくとも備える。当該放射線撮像システムに適用可能な固体撮像装置は、第１方向に沿って配列されたＬ個（２以上の整数）の撮像画素領域を保持するとともに、放射線源から放射線が照射された被写体の放射線像を撮像する。移動機構は、第１方向と交差する第２方向に沿って、被写体に対する固体撮像装置の位置を相対的に移動させる。画像生成部は、被写体に対する固体撮像装置の相対位置を第２方向に沿って移動させながら被写体の放射線像の撮像を繰り返し行うことにより得られた複数のフレーム画像それぞれを、該固体撮像装置の相対位置の移動速度に対応する距離だけ第２方向に対応する軸方向に沿ってそれらをシフトさせながら、積算することにより画像を生成する。
　特に、本実施形態に係る固体撮像装置は、その一態様として、Ｌ個の撮像画素領域を有する受光部と、行選択部と、列選択部と、Ｌ個の撮像画素領域に対応してそれぞれ設けられたＬ個のＡ／Ｄ変換部と、制御システムと、を少なくとも備える。受光部のＬ個の撮像画素領域それぞれは、二次元的に配列されたＭ（２以上の整数）個×Ｎ（２以上の整数）個の画素を含む。また、Ｍ×Ｎ個の画素の二次元配列に相当するＭ行Ｎ列マトリクスの各列を構成する画素は、２方向に沿って延在する。行選択部は、Ｍ行Ｎ列マトリクスの何れかの行を構成する画素それぞれにおいて発生した電荷量に相当する電気信号を出力させる。列選択部は、行選択部により選択された行を構成する画素それぞれから出力された電気信号に基づくアナログ信号を、Ｍ行Ｎ列マトリクスの列ごとに出力用配線へ出力させる。Ｌ個のＡ／Ｄ変換部は、出力用配線を介して送られたアナログ信号を、フレーム画像を構成するディジタル信号に変換する。制御システムは、少なくとも、Ｌ個のＡ／Ｄ変換部それぞれにおけるＡ／Ｄ変換の動作タイミングを指示する。具体的に制御システムは、被写体の放射線像の撮像を繰り返し行うことにより得られる複数のフレーム画像のうち少なくとも一つの特定フレーム画像を取得する期間中、Ｌ個のＡ／Ｄ変換部のうちから選択された少なくとも何れかのＡ／Ｄ変換部に対して、該選択されたＡ／Ｄ変換部がＭ行Ｎ列マトリクスのうち第ｍ行（１以上Ｍ以下の整数）を構成する画素からのアナログ信号をディジタル信号に変換した後、かつ、第（ｍ＋１）行を構成する画素からのアナログ信号をディジタル信号に変換する前に、ダミーＡ／Ｄ変換を実行させるためのＡ／Ｄ変換制御信号を一回またはそれ以上の回数だけ出力する。
　（２）また、本実施形態に係る固体撮像装置の制御方法は、上述のような構造を有する本実施形態に係る固体撮像装置を対象としている。具体的に当該制御方法は、その一態様として、第１のＡ／Ｄ変換ステップと、第２のＡ／Ｄ変換ステップと、ダミーＡ／Ｄ変換ステップと、を備える。第１のＡ／Ｄ変換ステップでは、Ｍ行Ｎ列マトリクスの第ｍ行を構成する画素からの電気信号に基づくアナログ信号が、Ｌ個のＡ／Ｄ変換部において該第ｍ行の列ごとにディジタル信号に変換される。第２のＡ／Ｄ変換ステップでは、Ｍ行Ｎ列マトリクスの第（ｍ＋１）行を構成する画素からの電気信号に基づくアナログ信号が、Ｌ個のＡ／Ｄ変換部において該第（ｍ＋１）行の列ごとにディジタル信号に変換される。ダミーＡ／Ｄ変換ステップでは、複数のフレーム画像のうち少なくとも何れかのフレーム画像を取得する期間中、Ｌ個のＡ／Ｄ変換部のうち少なくとも何れかのＡ／Ｄ変換部において、第１のＡ／Ｄ変換ステップと第２のＡ／Ｄ変換ステップとの間に一回またはそれ以上の回数だけダミーＡ／Ｄ変換が実行される。
　複数の撮像画素領域の画素データが並行して読み出される場合、各撮像画素領域にＡ／Ｄ変換部が設けられることがある。その場合、各撮像画素領域において、次の動作が並行して行われる。まず、第１行の各画素において発生した電荷量に相当する電気信号（例えば、電荷もしくは電圧信号）が出力される。この出力タイミングは、行選択部によって制御される。次に、この電気信号に基づくアナログ信号が、列ごとに出力用配線へ出力される。出力されたアナログ信号はＡ／Ｄ変換部によって列ごとにＡ／Ｄ変換され、該アナログ信号からＡ／Ｄ変換されたディジタル信号が固体撮像装置の外部へ出力される。このような動作が、第２行以降の各行についても順次行われる。
　発明者らは、複数の撮像画素領域の境界線において画素の値が不連続となる原因が、Ａ／Ｄ変換部の出力特性にあることを見出した。すなわち、Ａ／Ｄ変換部では、或る行の第１列から最終列までのアナログ信号をディジタル信号に順次変換した後、次行の第１列から最終列までのアナログ信号をディジタル信号に順次変換する。そのとき、Ａ／Ｄ変換部では、或る行の変換が完了してから次行の変換を開始する際に、最初の１回もしくは数回のＡ／Ｄ変換の出力特性が通常と異なってしまう（不安定となる）ことがある。そのため、撮像画素領域同士の境界線の両側に位置する画素のうち一方側の画素（すなわち最終列の画素）の画素データと、他方側の画素（すなわち第１列の画素）の画素データとの間で不連続が生じてしまう。
　（３）そこで、本実施形態に係る放射線撮像システムおよび固体撮像装置の制御方法では、その一態様として、上記固体撮像装置により得られた複数のフレーム画像のうち少なくとも一つの特定フレーム画像を取得する期間中、制御システムが、Ｌ個のＡ／Ｄ変換部のうち少なくともいずれかのＡ／Ｄ変換部に対して、第ｍ行のＡ／Ｄ変換の後（第１のＡ／Ｄ変換ステップの後）、第（ｍ＋１）行のＡ／Ｄ変換の前に（第２のＡ／Ｄ変換ステップの前に）、一回またはそれ以上の回数だけダミーＡ／Ｄ変換を実行するよう指示（Ａ／Ｄ変換制御信号）を出力する。なお、本明細書において、ダミーＡ／Ｄ変換とは、Ａ／Ｄ変換部が有意なアナログ信号を受けていない期間中に実行されるＡ／Ｄ変換である。これにより、或る行のＡ／Ｄ変換が完了してから次行のＡ／Ｄ変換を開始する際に、最初の１回もしくは数回のＡ／Ｄ変換の出力特性の変化を抑えることができる。すなわち、複数の撮像画素領域の境界線における画素の値の不連続性が低減される。したがって、当該放射線撮像システムおよび固体撮像装置の制御方法によれば、積算後の画像に現れる線状のノイズが効果的に低減され得る。
　（４）本実施形態の一態様として、固体撮像装置は、受光部と出力用配線との間に配置されたホールド回路を備えてもよい。このホールド回路は、出力用配線に出力される前のアナログ信号を列ごとに保持する。なお、制御システムにより選択されたＡ／Ｄ変換部は、ホールド回路がアナログ信号を取り込んだ後にダミーＡ／Ｄ変換を行ってもよい。これにより、アナログ信号がホールド回路によって保持される際に、Ａ／Ｄ変換部の動作に起因するノイズがアナログ信号に重畳することが回避され得る。
　（５）また、本実施形態の一態様として、複数のフレーム画像のうち一つの特定フレーム画像を取得する期間中、制御システムは、Ｌ個のＡ／Ｄ変換部全てに対して、ダミーＡ／Ｄ変換を実行させてもよい。或いは、本実施形態の一態様として、制御システムは、Ｌ個のＡ／Ｄ変換部のうち一部のＡ／Ｄ変換部（Ｌ１個のＡ／Ｄ変換部）に対して、ダミーＡ／Ｄ変換を実行させてもよい。なお、Ｌ１は２以上Ｌ以下の整数である。何れの態様によっても、上述のような当該放射線撮像システムの効果を好適に奏することができる。
　（６）本実施形態の一態様として、複数のフレーム画像それぞれを取得する期間ごとに、制御システムは、少なくとも何れかのＡ／Ｄ変換部に対して、ダミーＡ／Ｄ変換を実行させてもよい。このように、固体撮像装置によりフレーム画像が取得されるごとにＡ／Ｄ変換部がダミーＡ／Ｄ変換を実行することで、積算後の画像に現れる線状のノイズがより効果的に低減され得る。
　（７）本実施形態の一態様として、制御システムとＬ個のＡ／Ｄ変換部とが、それぞれ電気的に独立したＬ本の配線により接続されるのが好ましい。特に、これらＬ本の配線の長さは、互いに等しいのが好ましい。なお、制御システムとＬ個のＡ／Ｄ変換部との間に配置されるＬ本の配線は、Ａ／Ｄ変換タイミングを制御するための制御信号（Ａ／Ｄ変換制御信号）を制御システムからＬ個のＡ／Ｄ変換部のうち選択されたＡ／Ｄ変換部に出力するための配線である。これにより、複数のＡ／Ｄ変換部の相互間における制御信号の到達タイミングのずれが効果的に抑制される。
　（８）また、本実施形態の一態様として、第（ｍ＋１）行の列ごとに実行されるＡ／Ｄ変換（アナログ信号からディジタル信号への変換）の時間間隔は、該第ｍ行の最後の列のＡ／Ｄ変換から第（ｍ＋１）行の最初の列のＡ／Ｄ変換までの期間中に実行されたダミーＡ／Ｄ変換のうち最後のダミーＡ／Ｄ変換から該第（ｍ＋１）行の最初の列のＡ／Ｄ変換までの時間間隔と等しいのが好ましい。これにより、１回またはそれ以上の回数実行されるダミーＡ／Ｄ変換を各列のＡ／Ｄ変換に疑似させることができ、Ａ／Ｄ変換部の出力特性の変化が効果的に抑制され得る。
　（９）本実施形態の一態様として、制御システムは、Ｌ個のＡ／Ｄ変換部それぞれにおけるＡ／Ｄ変換制御の他、行選択部による行選択および前記列選択部による列選択の各動作タイミングを指示してもよい。この場合、制御システムは、Ａ／Ｄ変換の動作制御と、行選択および列選択の動作制御とを、互いに独立して行うための構造を備えてもよい。例えば、外部から供給される共通の動作クロックに従って、第１制御ユニットによりＡ／Ｄ変換の動作制御が行われる一方、第２制御ユニットにより行選択および列選択の動作制御が行われる。なお、当然のことながら、Ａ／Ｄ変換の動作制御、行選択の動作制御、および列選択の動作制御は、外部から供給される動作クロックに従って単一の制御ユニットが行ってもよい。
　以上、この[本願発明の実施形態の説明]の欄に列挙された各態様は、残りの全ての態様のそれぞれに対して、または、これら残りの態様の全ての組み合わせに対して適用可能である。
　［本願発明の実施形態の詳細］
  以下、本実施形態に係る固体撮像装置、放射線撮像システム、および固体撮像装置の制御方法の具体的な構造を、添付図面を参照しながら詳細に説明する。なお、本発明はこれらの例示に限定されるものではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。また、図面の説明において同一の要素には同一符号を付して重複する説明を省略する。
　（第１実施形態）
  図１は、本実施形態に係る放射線撮像システムの一例として、医療用のＸ線撮像システム１００の構成（第１および第２実施形態に共通する構成）を示す図である。特に、第１実施形態に係るＸ線撮像システム１００には、本実施形態に係る固体撮像装置の一例として、後述するＰＰＳ（Passive Pixel Sensor）型の固体撮像装置が適用されている。また、当該Ｘ線撮像システム１００は、主に歯科医療におけるパノラマ撮影、セファロ撮影、ＣＴ撮影といった撮像モードを備えており、被検者の顎部のＸ線像を撮像する。当該Ｘ線撮像システム１００は、固体撮像装置とＸ線発生装置とを備えており、Ｘ線発生装置から出力されて被写体Ａ（すなわち被検者の顎部）を透過したＸ線により構成された像（Ｘ線像）を固体撮像装置により撮像する。
　図１に示されたＸ線撮像システム１００は、固体撮像装置１Ａと、Ｘ線源１０６（放射線源）と、固体撮像装置１ＡおよびＸ線源１０６と被写体Ａとを相対的に移動させるための移動機構（旋回アーム１０４）と、画像生成部２００と、を備える。
　Ｘ線源１０６は、被写体Ａに向けて照射されるＸ線を発生する放射線源である。Ｘ線源１０６から発生したＸ線の照射野は、一次スリット板１０６ｂによって制御される。Ｘ線源１０６にはＸ線管が内蔵されており、そのＸ線管の管電圧、管電流および通電時間などの条件が調整されることによって、被写体ＡへのＸ線照射量が制御される。また、Ｘ線源１０６は、一次スリット板１０６ｂの開口範囲が制御されることで、或る撮像モードのときに所定の拡がり角でＸ線を出力する。一方、別の撮像モードでは、Ｘ線源１０６は、この所定の拡がり角より狭い拡がり角でＸ線を出力することができる。
　固体撮像装置１Ａは、２次元配列された複数の画素を有するＣＭＯＳ型の固体撮像装置であり、被写体Ａを通過したＸ線像を電気的な画像データＤに変換する。固体撮像装置１Ａの前方には、Ｘ線入射領域を制限する二次スリット板１０７が設けられる。回転制御システム１０８は、固体撮像装置１Ａを、固体撮像装置１Ａの受光部２の表面に垂直な軸線Ｃ周りに回転可能に支持し、ＣＴ撮影やパノラマ撮影、セファロ撮影といった撮像モードに応じた所定の角度位置に固体撮像装置１Ａを回転させる。
　旋回アーム１０４は、Ｘ線源１０６と固体撮像装置１Ａとを互いに対向させるように保持した状態で、ＣＴ撮影やパノラマ撮影の際にこれらを被写体Ａの周りに旋回させる。また、セファロ撮影の際には、固体撮像装置１Ａを被写体Ａに対して直線変位させるためのスライド機構１１３が設けられる。旋回アーム１０４は、回転テーブルを構成するアームモータ１０９によって駆動され、その回転角度が角度センサ１１２によって検出される。また、アームモータ１０９は、ＸＹテーブル１１４の可動部に搭載され、回転中心が水平面内で任意に調整される。
　固体撮像装置１Ａから出力される画像データＤは、画像生成部２００の一部を構成するＣＰＵ（中央処理装置）１２１に一旦取り込まれた後、フレームメモリ１２２に格納される。フレームメモリ１２２に格納された画像データから、所定の演算処理によって任意の断層面に沿った断層画像やパノラマ画像が再生される。再生された断層画像やパノラマ画像は、ビデオメモリ１２４に出力された後、画像表示部（ディスプレイ）１２５によって表示され、各種診断に供される。なお、本実施形態に係る放射線撮像システムの画像生成部２００は、少なくとも、図１中に示されたＣＰＵ１２１およびフレームメモリ１２２により構成されている。
　ＣＰＵ１２１には、信号処理に必要なワークメモリ１２３が接続され、さらにパネルスイッチやＸ線照射スイッチ等を備えた操作パネル１１９が接続されている。また、ＣＰＵ１２１は、アームモータ１０９を駆動するモータ駆動回路１１１と、一次スリット板１０６ｂおよび二次スリット板１０７の開口範囲を制御するスリット制御回路１１５、１１６と、Ｘ線源１０６を制御するＸ線制御回路１１８に、それぞれ接続されている。さらに、ＣＰＵ１２１は、固体撮像装置１Ａを駆動するためのクロック信号を出力する。Ｘ線制御回路１１８は、固体撮像装置１Ａにより撮像された信号に基づいて、被写体へのＸ線照射量を帰還制御する。
　図２は、被写体Ａ（被検者の顎部）の上方から見て、固体撮像装置１Ａが被写体Ａの周囲を旋回移動する様子を示す図である。なお、図２では、固体撮像装置１Ａの軌跡が一点鎖線で示されている。固体撮像装置１Ａは、旋回アーム１０４によって、水平面上を、被写体Ａを中心とした周方向（図２中に示された方向Ｂ１）に沿って移動しながら、被写体ＡのＸ線像（被写体Ａを通過したＸ線で表現された像）を撮像する。この際、固体撮像装置１Ａの受光部２が常に被写体Ａと対向するように、固体撮像装置１Ａの向きが設定される。
　図３は、固体撮像装置１Ａの概略構成を示す平面図である。図３に示されたように、固体撮像装置１Ａは、或る方向Ｂ２に沿って延びる細長形状の受光部２を有する。受光部２は、Ｌ（２以上の整数）個の撮像画素領域２０Ａを有する。Ｌ個の撮像画素領域２０Ａそれぞれは、方向Ｂ２に沿って一列に配列されており、隣り合う撮像画素領域２０Ａは互いに接している。図３中の矢印Ｂ１は、パノラマ撮影の際の固体撮像装置１Ａの移動方向を表す。すなわち、パノラマ撮影の際、受光部２の長手方向（撮像画素領域２０Ａの配列方向）Ｂ２と移動方向Ｂ１とは互いに交差（図３の例では直交）する。なお、移動方向Ｂ１は、本実施形態において基準となる所定方向である。
　固体撮像装置１Ａは、垂直シフトレジスタ部３０（行選択部）と、Ｌ個の信号出力部４０とを更に有する。垂直シフトレジスタ部３０は、長手方向Ｂ２と交差する受光部２の一対の側辺の一方（若しくは双方）に沿って配置されている。Ｌ個の信号出力部４０は、長手方向Ｂ２に沿って延びる受光部２の端辺に沿って並んで配置されており、Ｌ個の撮像画素領域２０Ａとそれぞれ対応している。図３の例では、各信号出力部４０は、対応する撮像画素領域２０Ａに隣接して配置されている。なお、垂直シフトレジスタ部３０は、受光部２と並んで一枚の基板上に設けられてもよく、受光部２とは別個の基板上に設けられてもよい。同様に、Ｌ個の信号出力部４０は、受光部２と並んで一枚の基板上に設けられてもよく、受光部２とは別個の基板上に設けられてもよい。
　また、固体撮像装置１Ａは、受光部２上に設けられた図示しないシンチレータを更に備える。シンチレータは、入射したＸ線に応じてシンチレーション光を発生してＸ線像を光像へと変換し、この光像を受光部２へ出力する。シンチレータは受光部２を覆うように設置されるか、或いは受光部２上に蒸着により設けられる。
　図４は、パノラマ撮影における画像データの作成方法を説明するための図である。線種が異なる複数の四角形は、それぞれ異なるタイミングにおけるフレーム画像Ｑ１～Ｑ４を示している。図４に示されたように、パノラマ撮影の際、固体撮像装置１Ａは、方向Ｂ１に沿って移動しながら撮像を繰り返し行い、方向Ｂ１における位置が少しずつシフトされた複数のフレーム画像Ｑ１～Ｑ４を取得する。各フレーム画像のシフト量は、固体撮像装置１Ａの移動速度と、撮像周期との積により決定される。固体撮像装置１Ａにより取得された複数のフレーム画像Ｑ１～Ｑ４は、計算機（例えばＣＰＵ１２１）内にて積算される。なお、積算の際、計算機内において、これらフレーム画像Ｑ１～Ｑ４それぞれは、移動速度に対応した移動量だけ移動方向に対応した軸方向に沿ってそれらをシフトさせられる。これにより、方向Ｂ１に沿って延びるパノラマ画像の生成が可能になる。
　ここで、固体撮像装置１Ａの各撮像画素領域２０Ａおよび各信号出力部４０の詳細な構成について説明する。図５は、固体撮像装置１Ａ（本実施形態に係る固体撮像装置の一例）として、ＰＰＳ型の固体撮像装置において、撮像画素領域２０Ａおよび信号出力部４０の構成を示す図である。なお、図５には、説明を単純化するため、１つの撮像画素領域２０Ａおよび１つの信号出力部４０を含むＰＰＳ型の固体撮像装置の構成例が示されている。このＰＰＳ型の固体撮像装置が第１実施形態に係る放射線撮像システムの一部を構成する。撮像画素領域２０Ａは、Ｍ（２以上の整数）×Ｎ（２以上の整数）個の画素Ｐ１，１～ＰＭ，Ｎが二次元に配列されることによりＭ行Ｎ列マトリクスを構成している。Ｍ行Ｎ列マトリクスの各行は、図３に示された受光部２の長手方向Ｂ２に沿って延在する。各列は、図３に示された固体撮像装置１Ａの長手方向Ｂ２と直交する方向（すなわち、移動方向Ｂ１に沿う方向）に沿って延在する。第ｍ行（ｍ＝１，２，・・・，Ｍ）のＮ個の画素Ｐｍ，１～Ｐｍ，Ｎは、第ｍ行選択用配線Ｑｍを介して垂直シフトレジスタ部３０に接続されている。垂直シフトレジスタ部３０は、制御システム６と電気的に接続され、制御システム６によって制御される。また、第ｎ列（ｎ＝１，２，・・・，Ｎ）のＭ個の画素Ｐ１，ｎ～ＰＭ，ｎは、第ｎ列読出用配線Ｒｎを介して信号出力部４０に接続されている。なお、制御システム６は、単一の制御ユニットにより構成可能であるが、図５の例では、外部から供給される動作クロックに従って動作する複数の制御ユニット、具体的には第１制御ユニット６ａと第２制御ユニット６ｂにより構成されている。したがって、図５の例では、垂直シフトレジスタ部３０は、第１制御ユニット６ａと電気的に接続され、該第１制御ユニット６ａによって制御される。
　信号出力部４０は、列ごと設けられたＮ個の積分回路４２およびＮ個のホールド回路４４を有する。積分回路４２およびホールド回路４４は、列ごとに互いに直列に接続されている。Ｎ個の積分回路４２は互いに共通の構成を有する。また、Ｎ個のホールド回路４４は互いに共通の構成を有する。
　Ｎ個の積分回路４２それぞれは、読出用配線Ｒ１～ＲＮそれぞれに接続された入力端を有し、読出用配線Ｒ１～ＲＮから入力端に入力された電荷を蓄積し、その蓄積電荷量に応じた電圧値（アナログ信号）を出力端からＮ個のホールド回路４４それぞれへ出力する。Ｎ個の積分回路４２それぞれは、Ｎ個の積分回路４２に対して共通に設けられたリセット用配線６３を介して第１制御ユニット６ａに接続されている。Ｎ個のホールド回路４４それぞれは、積分回路４２の出力端に接続された入力端を有し、この入力端に入力される電圧値を保持し、その保持した電圧値を出力端から出力用配線４８へ出力する。Ｎ個のホールド回路４４それぞれは、Ｎ個のホールド回路４４に対して共通に設けられた保持用配線６２を介して第１制御ユニット６ａに接続されている。また、Ｎ個のホールド回路４４それぞれは、第１列選択用配線Ｕ１～第Ｎ列選択用配線ＵＮそれぞれを介して水平シフトレジスタ部６１（列選択部）に接続されている。水平シフトレジスタ部６１は、第１制御ユニット６ａと電気的に接続され、該第１制御ユニット６ａによって制御される。なお、Ｌ個の信号出力部４０に対して一つの共通の制御システム６が設けられてもよく、Ｌ個の信号出力部４０のそれぞれに対応してＬ個の制御システム６が設けられてもよい。
　信号出力部４０は、アンプ４９およびＡ／Ｄ変換部５０を更に有する。出力用配線４８は、アンプ４９を介してＡ／Ｄ変換部５０に接続されている。Ａ／Ｄ変換部５０は、出力用配線４８を介して送られた電圧値を、フレーム画像となるディジタル信号に変換する。本実施形態では、Ｌ個のＡ／Ｄ変換部５０が、Ｌ個の撮像画素領域２０Ａに対応してそれぞれ設けられている。Ａ／Ｄ変換部５０は、Ａ／Ｄ変換制御用配線５１を介して第２制御ユニット６ｂに接続されている。第２制御ユニット６ｂは、Ａ／Ｄ変換制御信号Ａｄを、Ａ／Ｄ変換制御用配線５１を介してＡ／Ｄ変換部５０に提供する。Ａ／Ｄ変換制御用配線５１は、Ｌ個のＡ／Ｄ変換部５０に対応してＬ本設けられている。Ｌ本のＡ／Ｄ変換制御用配線５１の長さは、互いに等しい。
　Ａ／Ｄ変換制御信号Ａｄは、Ａ／Ｄ変換部５０の変換タイミングを制御する。例えば、Ａ／Ｄ変換制御信号Ａｄの非有意値（例えばローレベル）から有意値（例えばハイレベル）への立ち上がりをトリガとして、Ａ／Ｄ変換部５０は変換動作を開始する。
　垂直シフトレジスタ部３０は、第１制御ユニット６ａの制御の下、第ｍ行選択制御信号ＶＳｍを、第ｍ行選択用配線Ｑｍを介して第ｍ行のＮ個の画素Ｐｍ，１～Ｐｍ，Ｎそれぞれに提供する。垂直シフトレジスタ部３０において、行選択制御信号ＶＳ１～ＶＳＭは順次に有意値とされ、複数の画素Ｐ１，１～ＰＭ，Ｎにおいて生成された電荷が各行毎に出力される。また、水平シフトレジスタ部６１は、第１制御ユニット６ａの制御の下、列選択制御信号ＨＳ１～ＨＳＮを、列選択用配線Ｕ１～ＵＮを介してＮ個のホールド回路４４それぞれに提供する。水平シフトレジスタ部６１において、列選択制御信号ＨＳ１～ＨＳＮは順次に有意値とされ、ホールド回路４４に保持された電圧値が列ごとに出力用配線４８へ出力される。また、第１制御ユニット６ａは、リセット制御信号ＲＥを、リセット用配線６３を介してＮ個の積分回路４２それぞれに提供するとともに、保持制御信号Ｈｄを、保持用配線６２を介してＮ個のホールド回路４４それぞれに提供する。
　図６は、固体撮像装置１Ａの画素Ｐｍ，ｎ、積分回路４２、およびホールド回路４４それぞれの回路構成の一例を示す図である。なお、図６には、Ｍ×Ｎ個の画素Ｐ１，１～ＰＭ，Ｎを代表して画素Ｐｍ，ｎの回路図が示されている。
　図６に示されたように、画素Ｐｍ，ｎは、読出用スイッチとしてのトランジスタ２１と、フォトダイオード２２とを備えている。トランジスタ２１の一方の電流端子は、フォトダイオード２２のカソード端子に接続されている。フォトダイオード２２のアノード端子は接地されている。また、トランジスタ２１の他方の電流端子は、対応する読出用配線（例えば画素Ｐｍ，ｎの場合、第ｎ列読出用配線Ｒｎ）に接続されている。トランジスタ２１の制御端子は、対応する行選択用配線（例えば画素Ｐｍ，ｎの場合、第ｍ行選択用配線Ｑｍ）に接続されている。トランジスタ２１には、第ｍ行選択用配線Ｑｍを介して第ｍ行選択制御信号ＶＳｍが提供される。第ｍ行選択制御信号ＶＳｍは、第ｍ行のＮ個の画素Ｐｍ，１～Ｐｍ，Ｎそれぞれに含まれるトランジスタ２１の開閉動作を指示する。例えば、第ｍ行選択制御信号ＶＳｍが非有意値（例えばローレベル）であるときに、トランジスタ２１が非導通状態となる。このとき、フォトダイオード２２において発生した電荷は、読出用配線Ｒｎへ出力されることなくフォトダイオード２２の接合容量部に蓄積される。一方、第ｍ行選択制御信号ＶＳｍが有意値（例えばハイレベル）であるときに、トランジスタ２１が接続状態となる。このとき、フォトダイオード２２の接合容量部に蓄積されていた電荷（すなわち入射光量に応じた大きさの電気信号）が、トランジスタ２１を経て読出用配線Ｒｎへ出力される。この電荷は、読出用配線Ｒｎを介して積分回路４２へ送られる。
　積分回路４２は、アンプ４２ａ、容量素子４２ｂ、および放電用スイッチ４２ｃを含む。容量素子４２ｂおよび放電用スイッチ４２ｃは、互いに並列に接続され、かつアンプ４２ａの入力端子と出力端子との間に接続されている。アンプ４２ａの入力端子は読出用配線Ｒｎに接続されている。放電用スイッチ４２ｃには、リセット用配線６３を介してリセット制御信号ＲＥが提供される。
　リセット制御信号ＲＥは、Ｎ個の積分回路４２それぞれの放電用スイッチ４２ｃの開閉動作を指示する。例えば、リセット制御信号ＲＥが有意値（例えばハイレベル）であるときに、放電用スイッチ４２ｃが閉じて、容量素子４２ｂが放電され、積分回路４２の出力電圧値が初期化される。また、リセット制御信号ＲＥが非有意値（例えばローレベル）であるときに、放電用スイッチ４２ｃが開いて、積分回路４２に入力された電荷が容量素子４２ｂに蓄積され、その蓄積電荷量に応じた電圧値が、積分回路４２からホールド回路４４を介して出力用配線４８に出力される。
　ホールド回路４４は、出力用配線４８に出力される前の電圧値を列ごとに保持する。ホールド回路４４は、入力用スイッチ４４ａ、出力用スイッチ４４ｂおよび容量素子４４ｃを含む。容量素子４４ｃの一端は接地されている。容量素子４４ｃの他端は、入力用スイッチ４４ａを介して積分回路４２の出力端に接続され、かつ、出力用スイッチ４４ｂを介して出力用配線４８と接続されている。入力用スイッチ４４ａには、保持用配線６２を介して保持制御信号Ｈｄが与えられる。保持制御信号Ｈｄは、Ｎ個のホールド回路４４それぞれの入力用スイッチ４４ａの開閉動作を指示する。ホールド回路４４の出力用スイッチ４４ｂには、第ｎ列選択用配線Ｕｎを介して第ｎ列選択制御信号ＨＳｎが与えられる。選択制御信号ＨＳｎは、ホールド回路４４の出力用スイッチ４４ｂの開閉動作を指示する。
　例えば、保持制御信号Ｈｄがローレベルからハイレベルに転じると、入力用スイッチ４４ａが閉状態から開状態に転じる。そのとき、ホールド回路４４に入力されている電圧値が容量素子４４ｃに保持される。また、第ｎ列選択制御信号ＨＳｎがローレベルからハイレベルに転じると、出力用スイッチ４４ｂが閉じて、容量素子４４ｃに保持されている電圧値が出力用配線４８へ出力される。
　ここで、固体撮像装置１Ａの動作について、固体撮像装置１Ａの制御方法とともに説明する。図７は、本実施形態に係る固体撮像装置１Ａの制御方法を示すフローチャートである。図８は、撮像画素領域２０Ａおよび信号出力部４０に入力される各信号のタイミングチャートである。図８においては、上から順に、リセット制御信号ＲＥ、第１行選択制御信号ＶＳ１、第２行選択制御信号ＶＳ２、第Ｍ行選択制御信号ＶＳＭ、保持制御信号Ｈｄ、第１列選択制御信号ＨＳ１～第Ｎ列選択制御信号ＨＳＮ、およびＡ／Ｄ変換制御信号Ａｄがそれぞれ示されている。
　まず、第１制御ユニット６ａがリセット制御信号ＲＥをハイレベルにする。これにより、Ｎ個の積分回路４２それぞれにおいて、放電用スイッチ４２ｃが閉状態となり、容量素子４２ｂが放電される。その後、第１制御ユニット６ａはリセット制御信号ＲＥをローレベルにする。
　次に、第１行の各列の画素において発生した電荷が出力される（ステップＳ１）。具体的には、垂直シフトレジスタ部３０が第１行選択制御信号ＶＳ１を有意値（ハイレベル）にする。これにより、第１行の画素Ｐ１，１～Ｐ１，Ｎにおいてトランジスタ２１が接続状態となり、画素Ｐ１，１～Ｐ１，Ｎそれぞれのフォトダイオード２２において蓄積された電荷が読出用配線Ｒ１～ＲＮを通って積分回路４２に出力され、容量素子４２ｂに蓄積される。積分回路４２からは、容量素子４２ｂに蓄積された電荷量に応じた大きさの電圧値が出力される。その後、第１行の画素Ｐ１，１～Ｐ１，Ｎそれぞれのトランジスタ２１は非接続状態となる。そして、第１制御ユニット６ａが保持制御信号Ｈｄをハイレベルにする。これにより、Ｎ個のホールド回路４４のそれぞれにおいて入力用スイッチ４４ａが接続状態となり、積分回路４２から出力された電圧値が容量素子４４ｃによって保持される（ステップＳ２）。
　続いて、容量素子４４ｃに保持された電圧値（アナログ信号）が、列ごとに出力用配線４８へ出力される（ステップＳ３）。具体的には、水平シフトレジスタ部６１が、第１列選択制御信号ＨＳ１～第Ｎ列選択制御信号ＨＳＮを順次ハイレベルにする。これにより、Ｎ個のホールド回路４４の出力用スイッチ４４ｂが順次閉状態となり、容量素子４４ｃに保持されていた電圧値（アナログ信号）が、順に出力用配線４８へ出力される。また、この間、第１制御ユニット６ａがリセット制御信号ＲＥをハイレベルにし、積分回路４２の容量素子４２ｂが放電される。
　なお、ステップＳ３では、上記動作と並行して、出力用配線４８へ出力された電圧値（アナログ信号）が、Ａ／Ｄ変換部５０においてディジタル信号に変換される（第１のＡ／Ｄ変換ステップ）。具体的には、水平シフトレジスタ部６１が各列選択制御信号ＨＳｎをハイレベルにするごとに、第２制御ユニット６ｂが、Ａ／Ｄ変換制御信号Ａｄをローレベルからハイレベルに立ち上げる。この立ち上げ動作は、各列選択制御信号ＨＳｎがハイレベルである間に行われる。これにより、出力用配線４８に出力されたアナログ信号である各列の電圧値が、それぞれディジタル信号に変換される。これらのディジタル信号は、１つのフレーム画像の第１行の画素データとしてＣＰＵ１２１（図１参照）に出力される。
　続いて、第２行の各列の画素において生成された電荷を出力させる（ステップＳ４）。具体的には、垂直シフトレジスタ部３０が第２行選択制御信号ＶＳ２をハイレベルにする。これにより、第２行の画素Ｐ２，１～Ｐ２，Ｎにおいてトランジスタ２１が接続状態となり、画素Ｐ２，１～Ｐ２，Ｎそれぞれのフォトダイオード２２において蓄積された電荷が読出用配線Ｒ１～ＲＮを通って積分回路４２に出力され、容量素子４２ｂに蓄積される。積分回路４２からは、容量素子４２ｂに蓄積された電荷量に応じた大きさの電圧値が出力される。その後、第２行の画素Ｐ２，１～Ｐ２，Ｎそれぞれのトランジスタ２１は非接続状態になる。
　積分回路４２から出力された電圧値は、容量素子４４ｃによって保持されると（ステップＳ５）、続いて、容量素子４４ｃに保持された電圧値が、列ごとに出力用配線へ出力される（ステップＳ６）。このとき、ステップＳ６では、上記動作と並行して、出力用配線４８へ出力された電圧値は、Ａ／Ｄ変換部５０においてディジタル信号に変換される（第２のＡ／Ｄ変換ステップ）。なお、これらのステップＳ５およびＳ６の詳細は、それぞれ前述したステップＳ２およびＳ３と同様である。
　以降、第３行乃至第Ｍ行に対しても、第１行および第２行と同様の動作によって、容量素子４２ｂに蓄積された電荷量に応じた大きさの電圧値がＮ個のホールド回路４４から逐次に出力用配線４８へ出力され、ディジタル信号に変換される（ステップＳ７～Ｓ９）。こうして、Ｌ個の撮像画素領域２０Ａからの一枚のフレーム画像の読み出しが完了する。固体撮像装置１Ａは、このような動作が固体撮像装置１Ａの移動中に繰り返し行われ（ステップＳ１０）、複数のフレーム画像が取得される。例えばＣＰＵ１２１は、取得された複数のフレーム画像を、固体撮像装置１Ａの移動速度に対応した距離だけ該固体撮像装置１Ａの移動方向に対応した軸に沿ってそれらをシフトされながら積算する。これにより、一枚のパノラマ画像が作成される（ステップＳ１１）。
　ここで、本実施形態では、Ａ／Ｄ変換部５０が、第ｍ行の電圧値をディジタル信号に変換した後、第（ｍ＋１）行の電圧値をディジタル信号に変換する前に、一回または複数回のダミーＡ／Ｄ変換が実行される。ダミーＡ／Ｄ変換とは、Ａ／Ｄ変換部が有意な電圧値を受けていない状態で実行されるＡ／Ｄ変換である。例えば、第２制御ユニット６ｂは、第１行の第１列～第Ｍ列に対応する立ち上がり（図８中の符号Ｃ１）をＡ／Ｄ変換制御信号Ａｄに与えた後、第２行の第１列～第Ｍ列に対応する立ち上がり（図８中の符号Ｃ２）をＡ／Ｄ変換制御信号Ａｄに与える前に、ダミーＡ／Ｄ変換の立ち上がり（図８中の符号ＣＤ）をＡ／Ｄ変換制御信号Ａｄに与える。このダミーＡ／Ｄ変換の立ち上がりは、一回でもよく、複数回でもよい（図８には４回の場合が例示されている）。第２制御ユニット６ｂは、第３行以降についても同様の処理を行う。すなわち、第２制御ユニット６ｂは、第ｍ行の第１列～第Ｍ列に対応する立ち上がりをＡ／Ｄ変換制御信号Ａｄに与えた後、第（ｍ＋１）行の第１列～第Ｍ列に対応する立ち上がりをＡ／Ｄ変換制御信号Ａｄに与える前に、ダミーＡ／Ｄ変換の立ち上がりＣＤをＡ／Ｄ変換制御信号Ａｄに与える。
　Ａ／Ｄ変換部５０のダミーＡ／Ｄ変換は、第１列～第Ｍ列に対するＡ／Ｄ変換を模擬する変換動作である。したがって、複数回のダミーＡ／Ｄ変換同士の時間間隔ｔａ、および、一回または複数回のダミーＡ／Ｄ変換のうち最後のダミーＡ／Ｄ変換と第１行のＡ／Ｄ変換との時間間隔ｔｂのうち少なくとも一方（好ましくは両方）は、第１行～第Ｎ行の各列間のＡ／Ｄ変換の時間間隔ｔと等しいことが好ましい。
　また、第（ｍ＋１）行に対してダミーＡ／Ｄ変換の立ち上がりが付与される期間、第（ｍ＋１）行選択制御信号ＶＳｍ＋１がハイレベルになると第（ｍ＋１）行の各画素Ｐｍ＋１，１～Ｐｍ＋１，Ｎからの電荷が出力され、積分回路４２によって該電荷が電圧値に変換される。その後、保持制御信号Ｈｄがハイレベルになり、第（ｍ＋１）行の各画素Ｐｍ＋１，１～Ｐｍ＋１，Ｎからの電荷に対応する電圧値がホールド回路４４それぞれに保持される。すなわち、本実施形態では、第（ｍ＋１）行の各画素Ｐｍ＋１，１～Ｐｍ＋１，Ｎからの電荷の読み出し、および該電荷に対応する電圧値の保持と並行して、Ａ／Ｄ変換部５０のダミーＡ／Ｄ変換が行われる。
　なお、本実施形態では、第ｍ行のＡ／Ｄ変換と第（ｍ＋１）行のＡ／Ｄ変換との間だけでなく、第１行のＡ／Ｄ変換の直前においてもダミーＡ／Ｄ変換が実行されている。すなわち、図８に示されたように、第２制御ユニット６ｂは、第１行の第１列～第Ｍ列に対応する立ち上がり（図８中の符号Ｃ１）をＡ／Ｄ変換制御信号Ａｄに与える前にも、ダミーＡ／Ｄ変換の立ち上がり（図８中の符号ＣＤ）がＡ／Ｄ変換制御信号Ａｄに与えられる。
　このようなＡ／Ｄ変換部５０のダミーＡ／Ｄ変換は、複数のフレーム画像をそれぞれ取得するための複数回の撮像処理の全てにおいて行われてもよく、必要に応じて、任意の少なくとも１回の撮像処理において行われてもよい。また、上述の例では、Ａ／Ｄ変換部５０のダミーＡ／Ｄ変換は第１行～第Ｍ行の全ての読み出し処理の際に行われているが、必要に応じて、任意の少なくとも１行の読み出し処理の際に行われてもよい。また、一つのフレーム画像を取得する際、Ｌ個の撮像画素領域２０Ａにそれぞれ対応するＬ個のＡ／Ｄ変換部５０の全てでダミーＡ／Ｄ変換が実行されてもよく、或いは、Ｌ個のＡ／Ｄ変換部５０のうち一部のＡ／Ｄ変換部（Ｌ１個のＡ／Ｄ変換部）５０でダミーＡ／Ｄ変換が実行されてもよい。なお、Ｌ１は、２以上Ｌ未満の整数である。
　以上に説明した本実施形態のＸ線撮像システム１００および固体撮像装置１Ａの制御方法によって得られる効果について説明する。複数の撮像画素領域２０Ａの画素データが並行して読み出される場合、本実施形態のように、各撮像画素領域２０ＡにＡ／Ｄ変換部５０が設けられることがある。その場合、各撮像画素領域２０Ａにおいて、次の動作が並行して行われる。図９は、比較例に係るタイミングチャートである。図９に示されたように、まず、第１行選択制御信号ＶＳ１がハイレベルになると、第１行の各画素Ｐ１，１～Ｐ１，Ｎにおいて発生した電荷が出力される。この出力タイミングは、垂直シフトレジスタ部３０によって制御される。次に、保持制御信号Ｈｄがハイレベルになる、この電荷に基づいて積分回路４２にて生成された電圧値がホールド回路４４によって保持される。続いて、列選択制御信号ＨＳ１～ＨＳＮが順にハイレベルになり、ホールド回路４４に保持された電圧値が列ごとに出力用配線４８へ出力される。このとき、各列の電圧値が出力されるごとにＡ／Ｄ変換制御信号Ａｄが立ち上がる。これにより、出力された電圧値はＡ／Ｄ変換部５０によって列ごとにＡ／Ｄ変換され、Ａ／Ｄ変換されたディジタル信号が固体撮像装置の外部へ出力される。このような動作が、第２行以降の各行についても順次行われる。
　しかしながら、複数の撮像画素領域２０Ａの画素データが並行して読み出される場合、複数の撮像画素領域２０Ａの境界線において画素の値が不連続となることがある。更に、図３に示されたように複数の撮像画素領域２０Ａの並び方向Ｂ２が移動方向Ｂ１と交差するので、複数の撮像画素領域２０Ａの境界線は固体撮像装置１Ａの移動方向Ｂ１に沿って（例えば平行に）延在することとなる。その結果、境界線に隣接する画素の画素データが繰り返し積算され、不連続性が強調されてしまい、積算後のパノラマ画像における境界線部分に線状のノイズが現れてしまう。
　発明者らは、複数の撮像画素領域２０Ａの境界線において画素の値が不連続となる原因が、Ａ／Ｄ変換部５０の出力特性にあることを見出した。すなわち、Ａ／Ｄ変換部５０では、或る行の第１列から第Ｎ列までの電圧値がディジタル信号に順次変換された後、次行の第１列から第Ｎ列までの電圧値がディジタル信号に順次変換される。そのとき、Ａ／Ｄ変換部５０では、或る行の変換が完了してから次行の変換を開始する際に、最初の１回もしくは数回のＡ／Ｄ変換の出力特性が通常と異なってしまう（不安定となる）ことがある。その一因として、次行の電圧値を保持（ホールド）する期間等、或る行の変換が完了してから次行の変換を開始するまでの間に生じる休止期間ＴＡが考えられる。Ａ／Ｄ変換部５０では、このような休止期間ＴＡが生じると、休止期間ＴＡ後の最初の１回もしくは数回のＡ／Ｄ変換の出力特性が通常と異なってしまう（不安定となる）ことがあるからである。そのため、撮像画素領域２０Ａ同士の境界線の両側に位置する画素のうち一方側の画素（すなわち第Ｎ列の画素Ｐｍ，Ｎ）の画素データと、他方側の画素（すなわち第１列の画素Ｐｍ，１）の画素データとの間で画素データに不連続が生じてしまう。また、他方側においても、Ａ／Ｄ変換が不安定となった列の画素データと、安定してＡ／Ｄ変換された列の画素データとの間で画素データに不連続が生じてしまう。これらの不連続が、線状のノイズとなって積算後の画像に現れる。
　そこで本実施形態では、少なくとも一つのフレーム画像を取得する際、少なくとも何れかのＡ／Ｄ変換部５０において、第ｍ行の電圧値をディジタル信号に変換した後（例えば第１のＡ／Ｄ変換ステップを含むステップＳ３の後）、第（ｍ＋１）行の電圧値をディジタル信号に変換する前に（例えば第２のＡ／Ｄ変換ステップを含むステップＳ６の前に）、一回または複数回のダミーＡ／Ｄ変換が実行される。これにより、休止期間ＴＡ後の最初の１回もしくは数回のＡ／Ｄ変換（すなわち第１列若しくは数列のＡ／Ｄ変換）の出力特性の変化が効果的に抑制されるので、複数の撮像画素領域２０Ａの境界線付近における画素の値の不連続性が低減され得る。したがって、本実施形態によれば、積算後のパノラマ画像に現れる線状のノイズが低減され得る。なお、発明者らの知見によれば、１つのフレーム画像における線状のノイズは僅かであり目視では確認できないが、複数のフレーム画像が積算されると、線状のノイズが明瞭に現れる。したがって、「少なくとも一つの」フレーム画像を取得する際、「少なくともいずれかの」Ａ／Ｄ変換部５０においてダミーＡ／Ｄ変換が実行されることにより、結果的に線状のノイズを抑制できればよい。
　本実施形態のように、第ｍ行の電圧値をディジタル信号に変換した後、第（ｍ＋１）行の電圧値をディジタル信号に変換する前に、休止期間ＴＡが設けられてもよい。これにより、Ａ／Ｄ変換部５０に放熱のための期間が与えられ、Ａ／Ｄ変換部５０の温度上昇が抑えられる。更には、Ａ／Ｄ変換部５０の消費電力の増加も抑制され得る。休止期間ＴＡが設けられる場合、休止期間ＴＡにおいてＡ／Ｄ変換部５０を動作させ続けるのではなく、本実施形態のように第（ｍ＋１）行のＡ／Ｄ変換の直前に限って一回または数回のダミーＡ／Ｄ変換が実行されることにより、ダミーＡ／Ｄ変換によるＡ／Ｄ変換部５０の発熱や消費電力の増加が抑制され得る。
　本実施形態のように、一つのフレーム画像を取得する際、Ｌ個のＡ／Ｄ変換部５０全てでダミーＡ／Ｄ変換が実効されてもよく、或いは、Ｌ個のＡ／Ｄ変換部５０のうち一部のＡ／Ｄ変換部５０（Ｌ１個のＡ／Ｄ変換部）でダミーＡ／Ｄ変換が実行されてもよい。例えば、Ｌ個の撮像画素領域２０Ａ同士の境界線のうち、画素値の不連続性が特に顕著な境界線に隣接する撮像画素領域２０ＡのＡ／Ｄ変換部５０において、ダミーＡ／Ｄ変換が実行されればよい。また、例えば線状のノイズの出現位置がフレーム画像ごとに変化するような場合には、Ｌ個のＡ／Ｄ変換部５０全てでダミーＡ／Ｄ変換が実行されるのが好ましい。これにより、積算後のパノラマ画像に現れる線状のノイズが効果的に低減され得る。
　本実施形態のように、複数のフレーム画像それぞれを取得する際、少なくとも何れかのＡ／Ｄ変換部５０でダミーＡ／Ｄ変換が実行されてもよい。このように、各フレーム画像を取得するごとにＡ／Ｄ変換部５０でダミーＡ／Ｄ変換が実行されることによって、積算後のパノラマ画像に現れる線状のノイズがより効果的に低減され得る。
　本実施形態のように、第２制御ユニット６ｂからＬ個のＡ／Ｄ変換部５０それぞれへＡ／Ｄ変換制御信号Ａｄを伝えるＬ本のＡ／Ｄ変換制御用配線５１は、互いに等しい長さを有するのが好ましい。これにより、複数のＡ／Ｄ変換部５０の相互間におけるＡ／Ｄ変換制御信号Ａｄの到達タイミングのずれが効果的に抑制され得る。
　本実施形態のように、一回または複数回のダミーＡ／Ｄ変換のうち最後のダミーＡ／Ｄ変換と、第（ｍ＋１）行の最初の列の電圧値からディジタル信号への変換との時間間隔ｔｂ（図８参照）が、第（ｍ＋１）行の各列間の電圧値からディジタル信号への変換の時間間隔ｔ（図８参照）と等しくてもよい。また、ダミーＡ／Ｄ変換同士の時間間隔ｔａ（図８参照）が、時間間隔ｔと等しくてもよい。これらの少なくとも一方により、ダミーＡ／Ｄ変換を各列のＡ／Ｄ変換に疑似させることができ、Ａ／Ｄ変換部５０の出力特性の変化が効果的に抑制され得る。特に、最初の列のＡ／Ｄ変換は不安定となり易いので、上述の時間間隔ｔｂと時間間隔ｔとを等しくすることによって、第２列以降と同様の条件で最初の列のＡ／Ｄ変換が実行でき、Ａ／Ｄ変換部５０の出力特性の変化がより効果的に抑制される。
　（変形例）
  図１０は、上述の実施形態の一変形例に係るタイミングチャートである。この変形例では、上述の実施形態と異なり、Ａ／Ｄ変換部５０にダミーＡ／Ｄ変換の立ち上がりＣＤが付与される期間の前に、第２行選択制御信号ＶＳ２がハイレベルとなる。このとき、第２行の各画素Ｐ２，１～Ｐ２，Ｎからの電荷が出力され、積分回路４２によって該電荷が電圧値に変換される。その後、保持制御信号Ｈｄがハイレベルとなり、第２行の各画素Ｐ２，１～Ｐ２，Ｎからの電荷に対応する電圧値がホールド回路４４それぞれに保持される。第３行乃至第Ｍ行についても同様の動作が行われる。すなわち、本変形例では、ホールド回路４４が電圧値を取り込んだ後に、Ａ／Ｄ変換部５０のダミーＡ／Ｄ変換が実行される。これにより、電圧値がホールド回路４４によって保持される際に、Ａ／Ｄ変換部５０の動作に起因するノイズが電圧値に重畳することが回避されえる。結果、より鮮鋭なパノラマ画像の作成が可能になる。
　（第２実施形態）
  次に、第２実施形態に係る放射線撮像システムについて説明する。なお、この第２実施形態に係る放射線撮像システムは、第１実施形態と同様に図１に示された構成を有するが、固体撮像装置１Ａ（本実施形態に係る固体撮像装置の一例）として、ＡＰＳ（Active Pixel Sensor）型の固体撮像装置が適用されている点で、第１実施形態とは異なる。図１１は、ＡＰＳ型の固体撮像装置において、撮像画素領域２０Ｂおよび信号出力部４１の構成を示す図である。なお、図１１には、説明を単純化するため、１つの撮像画素領域２０Ｂおよび１つの信号出力部４１を含むＡＰＳ型の固体撮像装置の構成例が示されている。撮像画素領域２０Ｂおよび信号出力部４１は、それぞれ図３に示された撮像画素領域２０Ａおよび信号出力部４０と置き換えられる。なお、図５の例では、制御システム６が共通の動作クロックに従って動作する第１制御ユニット６ａおよび第２制御ユニット６ｂを含む複数の制御ユニットにより構成されていたが、この図１１の例では、制御システム６は外部から供給される動作クロックに従って動作する単一の制御ユニットで構成されている。
　撮像画素領域２０Ｂは、Ｍ（２以上の整数）×Ｎ（２以上の整数）個の画素Ｐ１，１～ＰＭ，Ｎが二次元的に配置されたＭ行Ｎ列マトリクスを構成している。Ｍ行Ｎ列マトリクスの各行は、図３に示された受光部２の長手方向Ｂ２に沿って延在する。各列は、図３に示された固体撮像装置１Ａの移動方向Ｂ１に沿って延在する。各画素Ｐ１，１～ＰＭ，Ｎは、共通の構成を有しており、フォトダイオードに入射した光の強度に応じた電圧値（アナログ信号）を読出用配線Ｒ１～ＲＮへ出力する。第ｎ列の読出用配線Ｒｎは、第ｎ列にあるＭ個の画素Ｐ１，ｎ～ＰＭ，ｎそれぞれの出力端に接続されている。
　第ｍ行のＮ個の画素Ｐｍ，１～Ｐｍ，Ｎは、第ｍ行選択用配線Ｑｍ、第ｍ行リセット用配線Ｗｍ、および第ｍ行転送用配線Ｘｍを介して垂直シフトレジスタ部３１に接続されている。なお、垂直シフトレジスタ部３１は本実施形態における行選択部であって、図３に示された垂直シフトレジスタ部３０と置き換えられる。垂直シフトレジスタ部３１は、制御システム６と電気的に接続され、該制御システム６によって制御される。
　信号出力部４１は、列ごとに設けられたＮ個のホールド回路４５を有する。Ｎ個のホールド回路４５は互いに共通の構成を有する。Ｎ個のホールド回路４５それぞれは、読出用配線Ｒ１～ＲＮそれぞれに接続された入力端を有し、画素Ｐｍ，ｎから読出用配線Ｒｎへ順次に出力される２種類の電圧値を保持する。そして、保持したそれらの電圧値を、出力端から出力用配線４８ａ，４８ｂへそれぞれ出力する。Ｎ個のホールド回路４５それぞれは、Ｎ個のホールド回路４５に対して共通に設けられた第１保持用配線６４および第２保持用配線６５を介して制御システム６に接続されている。また、Ｎ個のホールド回路４５それぞれは、第１列選択用配線Ｕ１～第Ｎ列選択用配線ＵＮそれぞれを介して水平シフトレジスタ部６１（列選択部）に接続されている。水平シフトレジスタ部６１は、制御システム６と電気的に接続され、該制御システム６によって制御される。
　信号出力部４１は、差演算部５５およびＡ／Ｄ変換部５０を更に有する。差演算部５５は、２本の出力用配線４８ａおよび４８ｂを介して各ホールド回路４５の出力端に接続されている。差演算部５５は、順次に各ホールド回路４５から出力用配線４８ａ，４８ｂへ出力される２種類の電圧値を入力し、これら２種類の電圧値の差演算を行い、その演算結果を表す電圧値を出力する。Ａ／Ｄ変換部５０は、差演算部５５から得られた電圧値（アナログ信号）をディジタル信号に変換する。なお、Ａ／Ｄ変換部５０の構成および動作は、第１実施形態と同様である。
　図１２は、第ｍ行第ｎ列の画素Ｐｍ，ｎの回路図である。画素Ｐｍ，ｎは、フォトダイオード２３、容量素子２４、増幅用トランジスタ２５、転送用トランジスタ２６、放電用トランジスタ２７、および選択用トランジスタ２８を含む。フォトダイオード２３は、入射光強度に応じた量の電荷を発生する。容量素子２４は、フォトダイオード２３に対して並列に接続され、フォトダイオード２３で発生した電荷を蓄積する。増幅用トランジスタ２５は、ゲート端子に入力する電圧値に応じた電圧値を出力する。転送用トランジスタ２６は、容量素子２４の蓄積電荷量に応じた電圧値を増幅用トランジスタ２５のゲート端子に入力させる。放電用トランジスタ２７は、容量素子２４の電荷を放電する。選択用トランジスタ２８は、増幅用トランジスタ２５から出力される電圧値を選択的に配線Ｒｎへ出力する。なお、この電圧値は、画素Ｐｍ，ｎにおいて生成される電気信号の一例である。
　増幅用トランジスタ２５は、そのドレイン端子がバイアス電位とされている。転送用トランジスタ２６は、そのドレイン端子が増幅用トランジスタ２５のゲート端子に接続され、そのソース端子がフォトダイオード２３のカソードおよび容量素子２４の一方の端子に接続されている。フォトダイオード２３のアノードと容量素子２４の反対側の端子は接地電位に接続されている。放電用トランジスタ２７は、そのソース端子が増幅用トランジスタ２５のゲート端子に接続され、そのドレイン端子がバイアス電位とされている。選択用トランジスタ２８は、そのソース端子が増幅用トランジスタ２５のソース端子と接続され、そのドレイン端子が読出用配線Ｒｎと接続されている。また、この読出用配線Ｒｎには定電流源２９が接続されている。増幅用トランジスタ２５および選択用トランジスタ２８は、定電流源２９とともにソースフォロワ回路を構成する。
　転送用トランジスタ２６のゲート端子には、図１１に示された第ｍ行転送用配線Ｘｍを介して第ｍ行転送制御信号ＴＲｍが入力される。放電用トランジスタ２７のゲート端子には、図１１に示された第ｍ行リセット用配線Ｗｍを介して第ｍ行放電制御信号Ｒｅｍが入力される。また、選択用トランジスタ２８のゲート端子には、図１１に示された第ｍ行選択用配線Ｑｍを介して第ｍ行選択制御信号ＶＳｍが入力される。第ｍ行転送制御信号ＴＲｍがハイレベルであって、第ｍ行放電制御信号Ｒｅｍがローレベルであるときに、転送用トランジスタ２６は、容量素子２４の蓄積電荷量に応じた電圧値を増幅用トランジスタ２５のゲート端子に入力させる。一方、第ｍ行転送制御信号ＴＲｍがハイレベルであって、第ｍ行放電制御信号Ｒｅｍもハイレベルであるときに、転送用トランジスタ２６および放電用トランジスタ２７は、容量素子２４の電荷を放電する。また、第ｍ行選択制御信号ＶＳｍがハイレベルであるときに、選択用トランジスタ２８は、増幅用トランジスタ２５から出力される電圧値を読出用配線Ｒｎへ出力する。
　このように構成される画素Ｐｍ，ｎでは、第ｍ行転送制御信号ＴＲｍがローレベルとなり第ｍ行放電制御信号Ｒｅｍがハイレベルとなることで、増幅用トランジスタ２５のゲート端子の電荷が放電される。また、第ｍ行選択制御信号ＶＳｍがハイレベルであれば、その初期化状態にある増幅用トランジスタ２５から出力される電圧値（暗信号成分）が選択用トランジスタ２８を経て読出用配線Ｒｎに出力される。一方、第ｍ行放電制御信号Ｒｅｍがローレベルであって、第ｍ行転送制御信号ＴＲｍおよび第ｍ行選択制御信号ＶＳｍそれぞれがハイレベルであれば、フォトダイオード２３で発生して容量素子２４に蓄積されていた電荷の量に応じた電圧値が増幅用トランジスタ２５のゲート端子に入力される。その入力電圧値に応じて増幅用トランジスタ２５から出力される電圧値（明信号成分）が選択用トランジスタ２８を経て読出用配線Ｒｎに出力される。
　なお、図１２に示された回路では、電荷を蓄積する容量素子２４がフォトダイオード２３に対して並列に接続されているが、容量素子２４は省略されてもよい。また、容量素子の配置はこれに限られない。例えば、転送用トランジスタ２６と放電用トランジスタ２７との間のノード（フローティングディフュージョン部）と接地電位線との間に容量素子が接続されてもよい。
　また、図１２に示された回路において、転送用トランジスタ２６は省略されてもよい。その場合においても、容量素子２４がフォトダイオード２３と並列に接続されてもよく、或いは、容量素子２４が省略されてもよい。
　図１３は、各ホールド回路４５の回路図である。図１３に示されたように、各ホールド回路４５は、第１保持部４６および第２保持部４７を含む。第１保持部４６および第２保持部４７それぞれは、互いに同様の構成を有する。また、第１保持部４６および第２保持部４７それぞれは、第ｎ列に存在するＭ個の画素Ｐ１，ｎ～ＰＭ，ｎそれぞれの選択用トランジスタ２８から順次に出力される電圧値を入力して保持することができ、また、その保持している電圧値を出力することができる。
　第１保持部４６は、トランジスタ４６ａ、トランジスタ４６ｂおよび容量素子４６ｃを含む。容量素子４６ｃの一端は接地電位であり、容量素子４６ｃの他端は、トランジスタ４６ａのドレイン端子およびトランジスタ４６ｂのソース端子それぞれと接続されている。トランジスタ４６ａのソース端子は、読出用配線Ｒｎを介して画素Ｐｍ，ｎの選択用トランジスタ２８と接続されている。トランジスタ４６ｂのドレイン端子は出力用配線４８ａと接続されている。このように構成される第１保持部４６は、図１１に示された第１保持用配線６４を介してトランジスタ４６ａのゲート端子に入力する第１入力制御信号Ｓｗｍ１がハイレベルであるときに、読出用配線Ｒｎを介して接続されている画素Ｐｍ，ｎから出力される電圧値を容量素子４６ｃに保持させる。また、図１１に示された第ｍ列選択用配線Ｕｍを介してトランジスタ４６ｂのゲート端子に入力する第ｍ列選択制御信号ＨＳｍがハイレベルであるときに、第１保持部４６は、容量素子４６ｃに保持されている電圧値を出力用配線４８ａへ出力する。
　第２保持部４７は、トランジスタ４７ａ、トランジスタ４７ｂおよび容量素子４７ｃを含む。容量素子４７ｃの一端は接地電位とされ、容量素子４７ｃの他端は、トランジスタ４７ａのドレイン端子およびトランジスタ４７ｂのソース端子それぞれと接続されている。トランジスタ４７ａのソース端子は、読出用配線Ｒｎを介して画素Ｐｍ，ｎの選択用トランジスタ２８と接続されている。トランジスタ４７ｂのドレイン端子は出力用配線４８ｂと接続されている。このように構成される第２保持部４７は、図１１に示された第２保持用配線６５を介してトランジスタ４７ａのゲート端子に入力する第２入力制御信号Ｓｗｍ２がハイレベルであるときに、読出用配線Ｒｎを介して接続されている画素Ｐｍ，ｎから出力される電圧値を容量素子４７ｃに保持させる。また、第２保持部４７は、図１１に示された第ｍ列選択用配線Ｕｍを介してトランジスタ４７ｂのゲート端子に入力する第ｍ列選択制御信号ＨＳｍがハイレベルであるときに、容量素子４７ｃに保持されている電圧値を出力用配線４８ｂへ出力する。
　第１保持部４６および第２保持部４７それぞれは、互いに異なるタイミングで動作する。例えば、第１保持部４６は、読出用配線Ｒｎを介して接続されている画素Ｐｍ，ｎにおいて第ｍ行転送制御信号ＴＲｍがローレベルであって第ｍ行放電制御信号Ｒｅｍおよび第ｍ行選択制御信号ＶＳｍそれぞれがハイレベルであるときに、増幅用トランジスタ２５から出力される電圧値（暗信号成分）を保持する。一方、第２保持部４７は、読出用配線Ｒｎを介して接続されている画素Ｐｍ，ｎにおいて第ｍ行放電制御信号Ｒｅｍがローレベルであって第ｍ行転送制御信号ＴＲｍおよび第ｍ行選択制御信号ＶＳｍそれぞれがハイレベルであるときに、増幅用トランジスタ２５から出力される電圧値（明信号成分）を保持する。
　図１４は、撮像画素領域２０Ｂおよび信号出力部４１に入力される各信号のタイミングチャートである。図１４においては、上から順に、第１行選択制御信号ＶＳ１、第１行放電制御信号Ｒｅ１、第１行転送制御信号ＴＲ１、第２行選択制御信号ＶＳ２、第２行放電制御信号Ｒｅ２、第２行転送制御信号ＴＲ２、第Ｍ行選択制御信号ＶＳＭ、第Ｍ行放電制御信号ＲｅＭ、第Ｍ行転送制御信号ＴＲＭ、第１入力制御信号Ｓｗｍ１、第２入力制御信号Ｓｗｍ２、第１列選択制御信号ＨＳ１～第Ｎ列選択制御信号ＨＳＮ、およびＡ／Ｄ変換制御信号Ａｄが、それぞれ示されている。なお、画素Ｐｍ，ｎへの入射光強度に応じた電圧値が撮像画素領域２０Ｂから出力される期間は、その画素Ｐｍ，ｎの選択用トランジスタ２８のゲート端子に入力される第ｍ行選択制御信号ＶＳｍはハイレベルである。
　まず、第１行転送制御信号ＴＲ１がローレベルで、第１行放電制御信号Ｒｅ１がハイレベルのとき、第１入力制御信号Ｓｗｍ１および第２入力制御信号Ｓｗｍ２はローレベルである。次に、第１行放電制御信号Ｒｅ１がローレベルに転じる。その後、第１入力制御信号Ｓｗｍ１がハイレベルに転じ、更にローレベルに転じる。この第１入力制御信号Ｓｗｍ１がハイレベルである期間に、画素Ｐ１，ｎの増幅用トランジスタ２５から出力される電圧値（暗信号成分）は、第１保持部４６の容量素子４６ｃに保持される。
　続いて、第１行転送制御信号ＴＲ１が、ハイレベルに転じ、更にローレベルに転じる。これにより、フォトダイオード２３で発生して容量素子２４に蓄積されていた電荷の量に応じた電圧値が、増幅用トランジスタ２５のゲート端子に入力される。更に続いて、第２入力制御信号Ｓｗｍ２は、ハイレベルに転じ、更にローレベルに転じる。この第２入力制御信号Ｓｗｍ２がハイレベルである期間に、画素Ｐ１，ｎの増幅用トランジスタ２５から出力される電圧値（明信号成分）は、第２保持部４７の容量素子４７ｃに保持される。そして、第１行放電制御信号Ｒｅ１がハイレベルに転じる。これにより、容量素子２４の電荷が放電される。その後、第１行転送制御信号ＴＲ１が、ハイレベルに転じ、更にローレベルに転じる。これにより、容量素子２４がリセットされる。
　続いて、容量素子４６ｃ，４７ｃに保持された電圧値が、列ごとに出力用配線４８ａ，４８ｂへ出力される。具体的には、水平シフトレジスタ部６１が、第１列選択制御信号ＨＳ１～第Ｎ列選択制御信号ＨＳＮを順次ハイレベルにする。これにより、容量素子４６ｃに保持されていた電圧値が、順に出力用配線４８ａへ出力される。また、容量素子４７ｃに保持されていた電圧値が、順に出力用配線４８ｂへ出力される。これらの電圧値は差演算部５５に入力される。差演算部５５では、入力された電圧値の差演算が行われ、その演算結果を表す電圧値が出力される。この電圧値は、画素Ｐｍ，ｎのフォトダイオード２３に入射する光の強度に応じたアナログ信号であって、暗信号成分が除去されることにより優れたＳ／Ｎ比を有する。
　また、このとき、差演算部５５から出力された電圧値が、Ａ／Ｄ変換部５０においてディジタル信号に変換される。具体的には、水平シフトレジスタ部６１が各列選択制御信号ＨＳｎをハイレベルとするごとに、制御システム６が、Ａ／Ｄ変換制御信号Ａｄをローレベルからハイレベルに立ち上げる。この立ち上げ動作は、各列選択制御信号ＨＳｎがハイレベルとされた直後に行われる。これにより、差演算部５５から出力されたアナログ信号である各列の電圧値が、それぞれディジタル信号に変換される。これらのディジタル信号は、１つのフレーム画像の第１行の画素データとして固体撮像装置１Ａの外部に出力される。
　以降、第２行ないし第Ｍ行に対しても、第１行と同様の動作によって、画素Ｐｍ，ｎのフォトダイオード２３に入射する光の強度に応じたディジタル信号が生成される。こうして、Ｌ個の撮像画素領域２０Ｂからの一枚のフレーム画像の読み出しが完了する。固体撮像装置は、このような動作を移動中に繰り返し行うことにより、複数のフレーム画像を取得する。そして、固体撮像装置の移動速度に対応した距離だけ該固体撮像装置の移動方向に対応した軸方向に沿ってシフトされながら複数のフレーム画像が積算されることにより、一枚のパノラマ画像が作成される。
　ここで、本実施形態においても、Ａ／Ｄ変換部５０が、第ｍ行の電圧値をディジタル信号に変換した後、第（ｍ＋１）行の電圧値をディジタル信号に変換する前に、一回または複数回のダミーＡ／Ｄ変換が実行される。例えば、制御システム６は、第１行の第１列～第Ｍ列に対応する立ち上がり（図１４中の符号Ｃ１）をＡ／Ｄ変換制御信号Ａｄに与えた後、第２行の第１列～第Ｍ列に対応する立ち上がり（図１４中の符号Ｃ２）をＡ／Ｄ変換制御信号Ａｄに与える前に、ダミーＡ／Ｄ変換の立ち上がり（図１４中の符号ＣＤ）をＡ／Ｄ変換制御信号Ａｄに与える。このダミーＡ／Ｄ変換の立ち上がりは、一回でもよく、複数回でもよい（図１４には４回の場合が例示されている）。制御システム６は、第３行以降についても同様の処理を行う。すなわち、制御システム６は、第ｍ行の第１列～第Ｍ列に対応する立ち上がりをＡ／Ｄ変換制御信号Ａｄに与えた後、第（ｍ＋１）行の第１列～第Ｍ列に対応する立ち上がりをＡ／Ｄ変換制御信号Ａｄに与える前に、ダミーＡ／Ｄ変換の立ち上がりＣＤをＡ／Ｄ変換制御信号Ａｄに与える。
　本実施形態のように、放射線撮像システム（Ｘ線撮像システム１００）の固体撮像装置１Ａには、ＰＰＳ型の固体撮像装置（第１実施形態）に限られず、ＡＰＳ型の固体撮像装置（第２実施形態）にも適用可能である。その場合でも、休止期間後の最初のＡ／Ｄ変換の出力特性の変化が抑制可能であり、複数の撮像画素領域２０Ｂの境界線における画素の値の不連続性が効果的に低減し得る。したがって、積算後のパノラマ画像に現れる線状のノイズが低減され得る。
　また、本実施形態においても、図１０に示されたように、ホールド回路４５が電圧値を取り込んだ後に、Ａ／Ｄ変換部５０のダミーＡ／Ｄ変換が行われてもよい。これにより、電圧値がホールド回路４５によって保持される際に、Ａ／Ｄ変換部５０の動作に起因するノイズが電圧値に重畳することが回避し得るので、より鮮鋭なパノラマ画像の作成が可能になる。
　本実施形態に係る放射線撮像システムおよび固体撮像装置の制御方法は、上述の実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上述の各実施形態および変形例を、必要な目的および効果に応じて互いに組み合わせてもよい。具体的には、上記実施形態では固体撮像装置が移動する場合が例示されたが、被写体に対する固体撮像装置の位置が相対的に移動すればよく、例えば固体撮像装置の位置が固定され、被写体が移動する形態であってもよい。このような形態は、例えばＸ線検査装置において有用である。
　上記実施形態では放射線の例としてＸ線が示されたが、本実施形態に係る放射線撮像システムは、Ｘ線以外の放射線を撮像するシステムにおいても適用可能である。上記実施形態では受光部上にシンチレータが設けられる構成が例示されたが、シンチレータを用いることなく放射線を電気信号に直接変換するタイプの固体撮像装置（例えば各画素がＣｄＴｅを含むもの）を備える放射線撮像システムにも適用可能である。また、本実施形態は、ＣｄＴｅ等の直接変換素子と、ＣＭＯＳ－ＡＳＩＣやＴＦＴ基板などの読み出し回路とを組みわせた固体撮像装置に対しても有効である。
　上記実施形態では歯科用のパノラマ撮影の場合が例示されたが、固体撮像装置を移動させて得られた複数のフレーム画像を積算するモードであれば、他の撮影モード（例えばＣＴ撮影やセファロ撮影）においても本実施形態の適用は可能である。また、本実施形態では、固体撮像装置の長手方向が移動方向に対して厳密に直交している必要はなく、これらの方向が僅かに傾斜していてもよい。上記実施形態では各画素から出力された電気信号に基づく電圧値がホールド回路によって一旦保持されているが、このようなホールド回路は省略されてもよい。
　上記実施形態ではＣＭＯＳ型の固体撮像装置が適用されているが、例えばアモルファスシリコンにより構成されるＴＦＴ型の固体撮像装置も適用可能である。また、本実施形態は、複数の撮像素子をタイリングして１つの固体撮像装置として用いる場合にも有効である。
　上記実施形態では行選択部および列選択部としてシフトレジスタを用いているが、行選択部および列選択部はこれに限らず、例えばデコーダ等の他の回路を用いてもよい。上記実施形態では、第ｍ行のＡ／Ｄ変換と第（ｍ＋１）行のＡ／Ｄ変換との間に休止期間が設けられ、その休止期間にダミーＡ／Ｄ変換が実行されている。しかしながら、本実施形態は、休止期間が設けられない場合にも適用可能である。そのような場合であっても、第ｍ行のＡ／Ｄ変換と第（ｍ＋１）行のＡ／Ｄ変換との間にダミーＡ／Ｄ変換が実行されることによって、上記実施形態の効果を得ることができる。
　固体撮像素子の読出し方式として、例えば列ごとにＡ／Ｄ変換部が設けられるカラムＡＤ方式がある。そのような方式では、たとえ休止期間があったとしても全ての列において同じ条件でＡ／Ｄ変換が行われるので、ノイズが平均化される。本実施形態は、複数の撮像画素領域を有し、各撮像画素領域は複数列を含み、各撮像画素領域にＡ／Ｄ変換部が設けられているが故に生じる課題を解決するものである。
　以上、上記実施形態では固体撮像装置を備える放射線撮像システムおよび固体撮像装置の制御方法について説明したが、本実施形態の特徴は、固体撮像装置そのものに具現化されてもよい。すなわち、本実施形態の固体撮像装置は、放射線源から出射され、被写体を透過した放射線により形成される像を撮像する装置であって、受光部と、行選択部と、列選択部と、Ｌ（２以上の整数）個のＡ／Ｄ変換部と、制御システムを、少なくとも備える。受光部は、所定方向と交差する方向に並ぶＬ個の撮像画素領域を有する。各撮像画素領域は、二次元的に配列されたＭ（２以上の整数）×Ｎ（２以上の整数）個の画素を含み、これらＭ×Ｎ個の画素によりＭ行Ｎ列マトリクスが構成される。また、各撮像画素領域において、Ｍ行Ｎ列マトリクスの各列は、所定方向に沿って延在する。行選択部は、複数の画素において発生した電荷量に相当する電気信号を行ごとに出力させる。列選択部は、行ごとに出力された電気信号に基づくアナログ信号を列ごとに出力用配線へ出力する。Ｌ個のＡ／Ｄ変換部は、Ｌ個の撮像画素領域に対応してそれぞれ設けられている。これらＬ個のＡ／Ｄ変換部それぞれは、出力用配線を介して送られたアナログ信号を、フレーム画像となるディジタル信号に変換する。制御システムは、少なくとも一つのフレーム画像を取得する期間中、Ｌ個のＡ／Ｄ変換部のうちから選択される少なくとも何れかのＡ／Ｄ変換部が、第ｍ行（ｍは１以上Ｍ以下の整数）のアナログ信号をディジタル信号に変換した後、第（ｍ＋１）行のアナログ信号をディジタル信号に変換する前に、一回または複数回のダミーＡ／Ｄ変換を実行するよう、該選択されたＡ／Ｄ変換部を制御する。
　この固体撮像装置によれば、上述の実施形態と同様に、各行の最初の１回もしくは数回のＡ／Ｄ変換（すなわち第１列若しくは数列のＡ／Ｄ変換）の出力特性の変化が抑制され得る。また例えば、所定方向に沿って被写体に対し相対的に移動しながら移動中に撮像を繰り返し行う固体撮像装置は、該固体撮像装置の移動速度に対応した距離だけ該固体撮像装置の移動方向に対応した軸方向に沿ってシフトさせながら得られた複数のフレーム画像を積算することで、画像を生成する用途に適用可能である。この場合、複数の撮像画素領域の境界線付近における画素の値の不連続性が低減され得るので、積算後の画像に現れる線状のノイズが低減される。
　また、上記固体撮像装置は、出力用配線に出力される前のアナログ信号を列ごとに保持するホールド回路を更に備え、Ａ／Ｄ変換部は、ホールド回路がアナログ信号を取り込んだ後にダミーＡ／Ｄ変換を実行してもよい。これにより、アナログ信号がホールド回路によって保持される際に、Ａ／Ｄ変換部の動作に起因するノイズがアナログ信号に重畳することが回避され得る。
　上記固体撮像装置において、一つのフレーム画像を取得する期間中、Ｌ個のＡ／Ｄ変換部全てでダミーＡ／Ｄ変換が実行されてもよく、或いは、Ｌ個のＡ／Ｄ変換部のうち一部のＡ／Ｄ変換部でダミーＡ／Ｄ変換が実行されてもよい。これらの何れの態様によっても、上述の放射線撮像システムの効果を好適に奏することができる。
　上記固体撮像装置において、複数のフレーム画像それぞれを取得する期間ごとに、少なくとも何れかのＡ／Ｄ変換部でダミーＡ／Ｄ変換が実行されてもよい。このように、各フレーム画像を取得するごとにＡ／Ｄ変換部がダミーＡ／Ｄ変換を実行することによって、画像に現れる線状のノイズがより効果的に低減される。
　上記固体撮像装置は、Ａ／Ｄ変換タイミングを制御する制御信号をＬ個のＡ／Ｄ変換部に出力する制御システムを更に備え、制御システムからＬ個のＡ／Ｄ変換部それぞれへ制御信号を伝えるＬ本の配線の長さが互いに等しくてもよい。これにより、複数のＡ／Ｄ変換部の相互間における制御信号の到達タイミングのずれが効果的に抑制される。
　また、上記固体撮像装置において、第（ｍ＋１）行のあるＡ／Ｄ変換から隣接する列のＡ／Ｄ変換までの時間間隔は、第（ｍ＋１）行のＡ／Ｄ変換に先立って実行される、一回または複数回のダミーＡ／Ｄ変換のうち最後のダミーＡ／Ｄ変換と、第（ｍ＋１）行の最初の列のＡ／Ｄ変換との時間間隔と等しくてもよい。これにより、ダミーＡ／Ｄ変換を各列のＡ／Ｄ変換に疑似させることができ、Ａ／Ｄ変換部の出力特性の変化が効果的に抑制され得る。
　１Ａ…固体撮像装置、２…受光部、６…制御システム、６ａ…第１制御ユニット、６ｂ…第２制御ユニット、２０Ａ，２０Ｂ…撮像画素領域、２１…トランジスタ、２２，２３…フォトダイオード、２４…容量素子、２５…増幅用トランジスタ、２６…転送用トランジスタ、２７…放電用トランジスタ、２８…選択用トランジスタ、２９…定電流源、３０，３１…垂直シフトレジスタ部、４０，４１…信号出力部、４２…積分回路、４４，４５…ホールド回路、４６…第１保持部、４７…第２保持部、４８，４８ａ，４８ｂ…出力用配線、４９…アンプ、５０…Ａ／Ｄ変換部、５１…Ａ／Ｄ変換制御用配線、５５…差演算部、６１…水平シフトレジスタ部、６２…保持用配線、６３…リセット用配線、６４…第１保持用配線、６５…第２保持用配線、１００…Ｘ線撮像システム、１０４…旋回アーム、１０６…Ｘ線源、２００…画像生成部、Ａ…被写体、Ｂ１…移動方向、Ｂ２…長手方向、Ｐ１，ｎ…画素、Ｑ１～Ｑ４…フレーム画像。

Claims (10)

  1. 　第１方向に沿って配列されたＬ個（２以上の整数）の撮像画素領域を保持するとともに、放射線源から放射線が照射された被写体の放射線像を撮像する固体撮像装置であって、
    　前記Ｌ個の撮像画素領域を有する受光部であって、前記Ｌ個の撮像画素領域それぞれが二次元的に配列されたＭ（２以上の整数）個×Ｎ（２以上の整数）個の画素を含み、前記Ｍ×Ｎ個の画素の二次元配列に相当するＭ行Ｎ列マトリクスの各列を構成する画素が前記第１方向と交差する第２方向に沿って延在する受光部と、
    　前記Ｍ行Ｎ列マトリクスの何れかの行を構成する画素それぞれにおいて発生した電荷量に相当する電気信号を出力させる行選択部と、
    　前記行選択部により選択された行を構成する画素それぞれから出力された前記電気信号に基づくアナログ信号を、前記Ｍ行Ｎ列マトリクスの列ごとに出力用配線へ出力させる列選択部と、
    　前記Ｌ個の撮像画素領域に対応してそれぞれ設けられ、前記出力用配線を介して送られたアナログ信号を、フレーム画像を構成するディジタル信号に変換するＬ個のＡ／Ｄ変換部と、
    　前記被写体の放射線像の撮像を繰り返し行うことにより得られる複数のフレーム画像のうち少なくとも一つの特定フレーム画像を取得する期間中、前記Ｌ個のＡ／Ｄ変換部のうちから選択された少なくとも何れかのＡ／Ｄ変換部に対して、前記選択されたＡ／Ｄ変換部が前記Ｍ行Ｎ列マトリクスのうち第ｍ行（１以上Ｍ以下の整数）を構成する画素からのアナログ信号をディジタル信号に変換した後、かつ、第（ｍ＋１）行を構成する画素からのアナログ信号をディジタル信号に変換する前に、ダミーＡ／Ｄ変換を実行させるためのＡ／Ｄ変換制御信号を一回またはそれ以上の回数だけ出力する制御システムと、を有する、
    固体撮像装置。
  2. 　前記受光部と前記出力用配線との間に配置されたホールド回路であって、前記出力用配線に出力される前の前記アナログ信号を、前記Ｍ行Ｎ列マトリクスの列ごとに保持するホールド回路を更に備え、
    　前記制御システムは、前記ホールド回路が前記アナログ信号を取り込んだ後に、前記選択されたＡ／Ｄ変換部に対して、前記ダミーＡ／Ｄ変換を実行させるためのＡ／Ｄ変換制御信号を出力することを特徴とする請求項１に記載の固体撮像装置。
  3. 　前記制御システムは、前記一つの特定フレーム画像を取得する期間中、前記Ｌ個のＡ／Ｄ変換部全てに対して、前記ダミーＡ／Ｄ変換を実行させるためのＡ／Ｄ変換制御信号をそれぞれ出力することを特徴とする請求項１または２に記載の固体撮像装置。
  4. 　前記制御システムは、前記一つの特定フレーム画像を取得する期間中、前記Ｌ個のＡ／Ｄ変換部のうちＬ１（２以上かつＬ未満）個のＡ／Ｄ変換部に対して、前記ダミーＡ／Ｄ変換を実行させるためのＡ／Ｄ変換制御信号をそれぞれ出力することを特徴とする請求項１または２に記載の固体撮像装置。
  5. 　前記制御システムは、前記複数のフレーム画像それぞれを取得する期間ごとに、前記選択されたＡ／Ｄ変換部に対して、前記ダミーＡ／Ｄ変換を実行させるためのＡ／Ｄ変換制御信号を出力することを特徴とする請求項１～４のいずれか一項に記載の固体撮像装置。
  6. 　前記制御システムと前記Ｌ個のＡ／Ｄ変換部とをそれぞれ電気的に独立に接続するためのＬ本のＡ／Ｄ変換制御用配線を更に備え、
    　前記Ｌ本のＡ／Ｄ変換制御用配線それぞれは、互いに等しい長さを有することを特徴とする請求項１～５のいずれか一項に記載の固体撮像装置。
  7. 　前記第（ｍ＋１）行の列ごとに実行されるＡ／Ｄ変換の時間間隔が、前記第ｍ行の最後の列のＡ／Ｄ変換から前記第（ｍ＋１）行の最初の列のＡ／Ｄ変換までの期間中に実行されたダミーＡ／Ｄ変換のうち最後のダミーＡ／Ｄ変換から前記第（ｍ＋１）行の最初の列のＡ／Ｄ変換までの時間間隔と等しいことを特徴とする請求項１～６のいずれか一項に記載の固体撮像装置。
  8. 　前記制御システムは、行選択部による行選択および前記列選択部による列選択の各動作タイミングを指示することを特徴とする請求項１～７の何れか一項に記載の固体撮像装置。
  9. 　請求項１～８の何れか一項に記載の固体撮像装置と、
    　前記第２方向に沿って、前記被写体に対する前記固体撮像装置の位置を相対的に移動させる移動機構と、
    　前記被写体に対する前記固体撮像装置の相対位置を前記第２方向に沿って移動させながら得られた前記複数のフレーム画像それぞれを、前記固体撮像装置の相対位置の移動速度に対応する距離だけ前記第２方向に対応する軸方向に沿ってそれらをシフトさせながら、積算することにより画像を生成する画像生成部と、
    を備えた放射線撮像システム。
  10. 　請求項１～８の何れか一項に記載の固体撮像装置の制御方法であって、
    　前記Ｍ行Ｎ列マトリクスの第ｍ行（１以上Ｍ以下の整数）を構成する画素からの電気信号に基づくアナログ信号を、前記Ｌ個のＡ／Ｄ変換部において前記第ｍ行の列ごとにディジタル信号に変換させる第１のＡ／Ｄ変換ステップと、
    　前記Ｍ行Ｎ列マトリクスの第（ｍ＋１）行を構成する画素からの電気信号に基づくアナログ信号を、前記Ｌ個のＡ／Ｄ変換部において前記第（ｍ＋１）行の列ごとにディジタル信号に変換させる第２のＡ／Ｄ変換ステップと、
    　前記複数のフレーム画像のうち少なくとも何れかのフレーム画像を取得する期間中、前記Ｌ個のＡ／Ｄ変換部のうち少なくとも何れかのＡ／Ｄ変換部に対して、前記第１のＡ／Ｄ変換ステップと前記第２のＡ／Ｄ変換ステップとの間に一回またはそれ以上の回数だけダミーＡ／Ｄ変換を実行させるダミーＡ／Ｄ変換ステップと、を備えた固体撮像装置の制御方法。
PCT/JP2017/029000 2016-08-10 2017-08-09 固体撮像装置、放射線撮像システム、および固体撮像装置の制御方法 WO2018030490A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/323,527 US10695015B2 (en) 2016-08-10 2017-08-09 Solid-state image capturing device, radiation image capturing system, and method of controlling solid-state image capturing device
KR1020187034686A KR102392314B1 (ko) 2016-08-10 2017-08-09 고체 촬상 장치, 방사선 촬상 시스템, 및 고체 촬상 장치의 제어 방법
CN201780048744.2A CN109561874B (zh) 2016-08-10 2017-08-09 固体摄像装置、放射线摄像系统及固体摄像装置控制方法
EP17839557.0A EP3498174B1 (en) 2016-08-10 2017-08-09 Solid-state image capturing device, radiation image capturing system, and method of controlling solid-state image capturing device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-157981 2016-08-10
JP2016157981A JP6285995B2 (ja) 2016-08-10 2016-08-10 固体撮像装置、放射線撮像システム及び固体撮像装置の制御方法

Publications (1)

Publication Number Publication Date
WO2018030490A1 true WO2018030490A1 (ja) 2018-02-15

Family

ID=61162151

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/029000 WO2018030490A1 (ja) 2016-08-10 2017-08-09 固体撮像装置、放射線撮像システム、および固体撮像装置の制御方法

Country Status (7)

Country Link
US (1) US10695015B2 (ja)
EP (1) EP3498174B1 (ja)
JP (1) JP6285995B2 (ja)
KR (1) KR102392314B1 (ja)
CN (1) CN109561874B (ja)
TW (1) TWI726140B (ja)
WO (1) WO2018030490A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7466316B2 (ja) * 2020-01-15 2024-04-12 キヤノン株式会社 放射線撮像装置、放射線撮像システム、放射線撮像装置の制御方法、および、プログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004032212A (ja) * 2002-06-24 2004-01-29 Nippon Hoso Kyokai <Nhk> 撮像装置
JP2006094108A (ja) * 2004-09-24 2006-04-06 Fuji Xerox Co Ltd 画像処理方法および画像処理装置、並びに付加情報解析方法および付加情報解析システム

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138458A (en) * 1989-12-22 1992-08-11 Olympus Optical Co., Ltd. Electronic camera apparatus capable of providing wide dynamic range image signal
JP2824602B2 (ja) 1990-10-05 1998-11-11 株式会社モリタ製作所 デジタルパノラマｘ線撮影装置
SE9201482L (sv) * 1992-05-11 1993-11-12 Regam Medical Systems Ab Metod för kompensering av mörkerström vid CCd-sensor för dentalröntgen
US5748307A (en) * 1996-01-05 1998-05-05 Chinon Kabushiki Kaisha Image pickup apparatus
JP3904111B2 (ja) * 2002-06-04 2007-04-11 ソニー株式会社 固体撮像装置及びその信号処理方法
JP5096946B2 (ja) * 2008-01-30 2012-12-12 浜松ホトニクス株式会社 固体撮像装置
JP5058057B2 (ja) * 2008-04-24 2012-10-24 浜松ホトニクス株式会社 医療用ｘ線撮像システム
JP5368817B2 (ja) * 2008-04-24 2013-12-18 浜松ホトニクス株式会社 医療用ｘ線撮像システム
JP5584250B2 (ja) * 2008-04-24 2014-09-03 浜松ホトニクス株式会社 医療用ｘ線撮像システム
JP5281943B2 (ja) * 2009-04-01 2013-09-04 浜松ホトニクス株式会社 固体撮像装置
JP5495711B2 (ja) * 2009-10-26 2014-05-21 キヤノン株式会社 撮像装置及び撮像システム、それらの制御方法及びそのプログラム
FR2959902B1 (fr) * 2010-05-04 2013-08-23 E2V Semiconductors Capteur d'image lineaire a defilement et sommation analogique et numerique et procede correspondant
JP5730030B2 (ja) * 2011-01-17 2015-06-03 浜松ホトニクス株式会社 固体撮像装置
JP2013106225A (ja) * 2011-11-15 2013-05-30 Canon Inc 撮像装置及び撮像システム
JP5583191B2 (ja) * 2011-11-25 2014-09-03 富士フイルム株式会社 放射線画像検出装置およびその作動方法
JP5955007B2 (ja) * 2012-02-01 2016-07-20 キヤノン株式会社 撮像装置及び撮像方法
KR102174179B1 (ko) * 2014-03-17 2020-11-04 에스케이하이닉스 주식회사 픽셀 모델링을 통한 픽셀 파워 노이즈 발생 장치
JP6491434B2 (ja) * 2014-08-12 2019-03-27 キヤノン株式会社 放射線撮像装置及び放射線検出システム
JP6532214B2 (ja) 2014-11-08 2019-06-19 キヤノン株式会社 放射線撮像装置及び放射線撮像システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004032212A (ja) * 2002-06-24 2004-01-29 Nippon Hoso Kyokai <Nhk> 撮像装置
JP2006094108A (ja) * 2004-09-24 2006-04-06 Fuji Xerox Co Ltd 画像処理方法および画像処理装置、並びに付加情報解析方法および付加情報解析システム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3498174A4 *

Also Published As

Publication number Publication date
KR102392314B1 (ko) 2022-05-02
US20190167214A1 (en) 2019-06-06
EP3498174A4 (en) 2020-01-22
CN109561874B (zh) 2022-01-11
KR20190037198A (ko) 2019-04-05
US10695015B2 (en) 2020-06-30
JP2018023637A (ja) 2018-02-15
TW201822716A (zh) 2018-07-01
CN109561874A (zh) 2019-04-02
JP6285995B2 (ja) 2018-02-28
TWI726140B (zh) 2021-05-01
EP3498174B1 (en) 2020-09-23
EP3498174A1 (en) 2019-06-19

Similar Documents

Publication Publication Date Title
JP4927669B2 (ja) 固体撮像装置
JP5096946B2 (ja) 固体撮像装置
JP5094530B2 (ja) Ｘ線検査システム
JP2009182127A (ja) 固体撮像装置
US10225491B2 (en) Solid-state imaging device, X-ray imaging system, and solid-state imaging device driving method
JP5155759B2 (ja) 固体撮像装置
TWI455581B (zh) Solid - state camera device and frame data correction method
KR101503944B1 (ko) 고체 촬상 장치
WO2018135293A1 (ja) 放射線撮像装置及び放射線撮像システム
JP2009267712A (ja) 固体撮像装置およびｘ線検査システム
WO2018030490A1 (ja) 固体撮像装置、放射線撮像システム、および固体撮像装置の制御方法
JP4972569B2 (ja) 固体撮像装置
JP5436639B2 (ja) 固体撮像装置
JP2019005634A (ja) 固体撮像装置
JP2020073015A (ja) Ｘ線撮像システムおよびｘ線撮像方法
JP2013069864A (ja) 検出装置及び検出システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17839557

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20187034686

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017839557

Country of ref document: EP

Effective date: 20190311