JP2001153957A - マルチチャネルスキャンドライバの欠陥検出装置と方法 - Google Patents

マルチチャネルスキャンドライバの欠陥検出装置と方法

Info

Publication number
JP2001153957A
JP2001153957A JP2000248045A JP2000248045A JP2001153957A JP 2001153957 A JP2001153957 A JP 2001153957A JP 2000248045 A JP2000248045 A JP 2000248045A JP 2000248045 A JP2000248045 A JP 2000248045A JP 2001153957 A JP2001153957 A JP 2001153957A
Authority
JP
Japan
Prior art keywords
test
row
circuit
detector
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000248045A
Other languages
English (en)
Inventor
Scott A Bielski
スコット・エー・ビエルスキー
Lawrence Richard Skrenes
ローレンス・リチャード・スクレネス
Yusuf A Haque
ユサフ・エー・ハクー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2001153957A publication Critical patent/JP2001153957A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2829—Testing of circuits in sensor or actuator systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H04N25/69—SSIS comprising testing or correcting structures for circuits other than pixel cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/002—Diagnosis, testing or measuring for television systems or their details for television cameras

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Measurement Of Radiation (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Facsimile Heads (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

(57)【要約】 【課題】 デジタルＸ線システム（１０）で使われる離
散画素検出器（２２）等のデバイスの短絡等の欠陥を検
出する技術。 【解決手段】 本技術では、検出器の各行ドライバー
（４６）に関連するテスト回路（１２２，１２４，１２
６）を用いる。テスト回路はテストイネーブル信号（１
５０）によって動作可能にされ、また、行ドライバー
は、個々のテスト回路と協力して検出器の行を連続的に
動作可能にする。テストシーケンスでは、行テスト回路
からの出力信号（１９４，１８４）が監視されて、欠
陥、例えば、短絡が行や行ドライバーに存在していそう
かどうかを識別する。テスト回路は、行ドライバーの機
能に対して最小の面積と複雑さを加えるだけであるの
で、テスト回路によって誘引される故障の可能性は最小
の状態で、広いテスト適用範囲を低コストで提供するこ
とができる。

Description

【発明の詳細な説明】
【０００１】
【発明の分野】本発明は、一般的にはデジタルＸ線撮影
システム等のデジタル撮影デバイスの分野に関する。特
に、本発明は、直接デジタルＸ線システムで使われるデ
ジタル検出器アレイのドライバー回路の一部をテストす
る技術に関する。
【０００２】
【発明の背景】直接デジタル撮影技術に係る多くの様々
な撮影デバイスが益々重要視されている。Ｘ線システム
では、例えば、検査中にデジタル検出器の表面に当たる
照射線の強度を検出する技術が開発されている。検査中
に、Ｘ線源は人間の患者等の対象を横切る照射線を出力
する。しかしながら、Ｘ線の強度は対象の様々な組織と
構造に影響されるので、その供給源に対して対象の後方
に置かれた検出器での強度が変化する。検出器によりマ
トリクス状に配置された多数の場所で結果としての照射
線の強度を求めることによって、対象に対して有益な画
像を再生するために使用できるデータ集合を得ることが
できる。
【０００３】Ｘ線システムのためのデジタル検出器で
は、検出器の表面はマトリクス状の画像要素、即ち、画
素に分割されている。ここで、行と列の画素は互いに隣
接するように構成され、画像領域全体を構成する。検出
器が照射線に曝されると、光子は画像領域と同一の広が
りをもつシンチレータに衝突する。一連の検出器要素は
複数の点を交差する行と列から構成される。ここで、各
交差点は画像マトリクスを構成する画素に対応する。あ
る種の検出器では、各要素はフォトダイオードと薄膜ト
ランジスタからなる。ダイオードのカソードはトランジ
スタのソースに接続されており、ダイオードの全てのア
ノードには負バイアス電圧が与えられる。１つの行内の
トランジスタのゲートは相互に接続されており、行電極
はスキャン処理用エレクトロニクスに接続されている。
各列のトランジスタのドレインは相互に接続されてお
り、各列電極は別の読み出し用エレクトロニクスに接続
されている。行と列を連続スキャンすることによって、
システムは後段での信号処理／表示のためのディスプレ
イ配列全体の信号、即ち、マトリクス状の信号を得るこ
とができる。
【０００４】使用中に検出器の画素位置で生成された信
号がサンプリングされ、デジタイズされる。このデジタ
ル値は、処理回路に送られてフィルタ処理され、さら
に、画像データ集合を生成するために処理される。次
に、このデータ集合を使うことで、結果としての画像を
格納し、画像をコンピュータのモニタ等に表示し、画像
を従来の写真用フィルム等に転写することができる。医
療撮影の分野では、担当の内科医や放射線技師は患者の
体の状態を評価して病気やトラウマの診断を行うときに
この画像を使うことができる。
【０００５】
【発明が解決しようとする課題】上述の種類のデジタル
検出器では、検出器回路の構成要素間に存在する、もし
くは、起こることがある短絡に起因する問題が発生する
ことがある。特に、検出器やそれに関連する回路を形成
する製造工程やアセンブリ工程で、近接する行の導線間
や、行と、接地電位源を含むバイアス源との間で短絡が
発生することがある。この短絡は、検出器の有効性が相
当損われる撮影欠陥を引き起こすことがある。特定のケ
ースでは欠陥を早期に検出することによって、検出回路
の交換や修理が可能になり、また、検出回路の一部の交
換の必要性を表すことができる。
【０００６】従来技術では、様々な手続きによって短絡
を検出できるが、それには時間がかかったり実施が困難
であったりする。従って、スキャン駆動回路での短絡や
それに類似の欠陥を検出するよう設計された、効果的、
高速、かつ、信頼できる技術に対するニーズがある。特
に、デジタルＸ線撮影システムなどで使用される直接デ
ジタル検出器回路で利用できる技術に対するニーズがあ
る。
【０００７】
【課題を解決するための手段】本発明は、これらのニー
ズに応えるために設計されたスキャン駆動回路の電圧短
絡とその他の欠陥を識別する技術を提供する。この技術
は、行と列の配列をもち、行と列によって定義される複
数の画素に衝突する照射線を示す信号を生成することが
できるデジタル検出器に関連する回路に利用するのに特
に適している。１つ以上の行駆動集積回路で容易に実現
できるように本技術で使われる構成が設計される。本技
術にとって、行出力ドライバーの短絡テスト専用のトラ
ンジスタ構成を使うことは好都合である。これによっ
て、検出器の各行を個別に動作可能にする時に複数の出
力を外部的に同時に検査するニーズを減らすか、もしく
は、なくすことができる。さらに、ワイアードＮＯＲ機
能グループを介してオープン・テスト出力をその構成に
電気的に組み込んでもよい。これで、サブシステム制御
エレクトロニクスによって監視される入力の数を最小化
できる。
【０００８】
【発明の実施の形態】ここで図を参照すると、デジタル
Ｘ線システム構成の撮影システム１０を図１に示す。撮
影システム１０はコリメータ１４に隣接するＸ線照射源
１２を備える。コリメータ１４によって、照射線の流れ
１６が人間の患者１８等の対象が置かれている領域に入
ることができる。照射線２０の一部は対象を通過する
か、あるいは、その回りを通過して総じて参照番号２２
で示されるデジタルＸ線検出器に衝突する。以下で完全
に説明されるが、検出器２２は、その表面で入力したＸ
線光子を低エネルギー光子に変換し、次に、電気信号に
変換する。ここで、この電気信号は対象の特徴を示す画
像を再生するために獲得され、処理される。
【０００９】供給源１２は、一連の検査用の電力信号と
制御信号を供給する電力供給／制御回路２４によって制
御される。また、検出器２２は検出器で生成された信号
の獲得を指示する検出器コントローラ２６に接続され
る。また、検出器コントローラ２６はダイナミックレン
ジの調整やデジタル画像データのインターリーブ処理等
のために必要な様々な信号処理や濾波処理を行う。パワ
ー供給／制御回路２４と検出器コントローラ２６はとも
にシステムコントローラ２８からの信号に対して応答す
る。一般的に、撮影システムが検査プロトコルを実行
し、獲得した画像データを処理するようにシステムコン
トローラ２８は指示を出す。従って、システムコントロ
ーラ２８は、典型的には、汎用コンピュータ、もしく
は、特定用途向けコンピュータ、また、それに関連する
メモリ回路、インターフェイス回路等を備える。図１に
示す実施形態では、システムコントローラ２８はディス
プレイ／プリンタ３０とオペレータ用ワークステーショ
ン３２に接続されている。代表的なシステム構成では、
ディスプレイ／プリンタ３０に再生画像を出力して、そ
れを担当の内科医や放射線技師が使うことができる。オ
ペレータ用ワークステーション３２を介して臨床医や放
射線技師は検査の指示を出すことができ、また、システ
ム構成の再検討などを行うことができる。
【００１０】図２はデジタル検出器２２の機能要素の概
要図である。また、図２は検出器コントローラ２６内に
典型的に構成される撮影検出器コントローラ、即ち、Ｉ
ＤＣ３４を示す。ＩＤＣ３４は、検出器からセンスされ
た信号の獲得を指示するためのメモリ回路はもとより、
ＣＰＵ、もしくは、デジタルシグナルプロセッサを備え
る。ＩＤＣ３４は、双方向光ファイバ心線を介して検出
器２２の検出器制御回路３６に結合されている。これに
よって、処理中にＩＤＣ３４は検出器と、画像データに
対するコマンド信号を交換する。
【００１１】検出器制御回路３６は、一般的に参照番号
３８で示される電源からＤＣ電力を受ける。データ獲得
処理段階でセンスされた信号を転送するために使われる
行ドライバーと列ドライバーに対するタイミングと制御
コマンドを発生するように検出器制御回路３６は構成さ
れる。従って、回路３６は電力信号と制御信号を基準／
調整回路４０に伝送し、また、回路４０からデジタル画
像の画素データを入力する。
【００１２】検出器２２は、検査中に検出器の表面で入
力したＸ線光子を低エネルギー（光）光子に変換するシ
ンチレータから構成される。次に、光検出器アレイは、
光の光子を検出器の表面の個々の画素領域に衝突する光
子の数、即ち、照射線強度を示す電気信号に変換する。
以下で述べるが、読み出し用エレクトロニクスは得られ
たアナログ信号を、周知の撮影処理技術を用いて処理
し、格納し、表示することができるデジタル値に変換す
る。好適な実施形態では、光検出器アレイはアモルファ
スシリコンの１つの基底から構成される。アレイの要素
は行列状に構成される。ここで、この各要素はフォトダ
イオードと薄膜トランジスタから構成される。各ダイオ
ードのカソードはトランジスタのソースに接続され、全
ダイオードのアノードは負のバイアス電圧が与えられ
る。各行のトランジスタのゲートは相互に結合されてお
り、行電極は以下で説明されるスキャン電極に接続され
る。１つの列のトランジスタのドレインは相互に接続さ
れ、また、各列の電極は読み出し用電極に接続される。
以下で説明される技術により、検出器と行（もしくは、
列）駆動エレクトロニクスに短絡等の不調があるかどう
かをテストすることができる。
【００１３】図２で示される特定の実施形態では、行を
動作不可にし、さらに、充電補償電圧を選ばれた行に与
えるためだけでなく、検出器の様々な列からの読み出し
を可能にする複数の導線を行バス４２は備える。行を連
続的に動作可能にする一方で、列からの読み出しを指示
するための別の導線を列バス４４は備える。行バス４２
は一連の行ドライバー４６に接続される。ここで、その
各々は検出器の一連の行を動作可能にするよう指示す
る。同様に、検出器の列の全てからの読み出しを命令す
るための読出し用エレクトロニクス４８は列バス４４に
接続されている。
【００１４】図示された本実施形態では、行ドライバー
４６と読出し用エレクトロニクス４８が、複数の部分５
２に分割可能な検出パネル５０に接続される。各部分５
２は行ドライバー４６の１つに接続されており、多数の
行を備える。同様に、各列ドライバー４８は一連の列に
接続される。これによって、上述されたフォトダイオー
ドと薄膜トランジスタの並びにより、行５６と列５８で
構成される一連の画素、即ち、離散画素５４が定義され
る。その行と列により、高さ６２、幅６４の画像マトリ
クス６０が定義される。
【００１５】検出器パネル５０の特定構成と行／列ドラ
イバーによって駆動される複数の行／列へのパネルの分
割は、その他の様々な構成をとることを注意すべきであ
る。特に、より多くの、もしくは、より少ない数の行お
よび列ドライバーを使ってもよいため、これによって様
々な大きさのマトリクスの検出器パネルを定義してもよ
い。さらに、検出器パネルを垂直中心線、もしくは、水
平中心線に沿って多数の部分領域に小分割してもよい。
【００１６】図３は、検出器パネル５０に接続されてい
る図２の行ドライバー４６ペアについて幾分詳細に示
す。上述したように、行ドライバー４６は、検出器パネ
ルの行を動作可能にする基準／調整回路４０から様々な
コマンド信号を入力する。図示された本実施形態では、
各行ドライバー４６は行駆動チップ・ペア、即ち、ＲＤ
Ｃ６６，６８を備える。各ＲＤＣは、検出器の複数の行
を動作可能にする指示を出すように構成される。基準／
調整回路４０は、スキャンモードコマンド信号、充電補
償コマンド信号、イネーブル・ストローブ信号などの様
々なＲＤＣ実行用制御／コマンド信号を入力する。好適
な本実施形態では、回路４０はＲＤＣのコマンド用に構
成された制御論理回路を備える。回路４０は、行バス４
２（図２参照）の複数の導線上にコマンドを出力する。
図３の概略構成では、ＶON導線７０、ＶOFF導線７２、
Ｖcomp導線７４を備える３つの導線を示す。各導線は各
ＲＤＣに接続される。検出器の個々の行を動作可能にし
たり、動作不可にしたり、充電補償を行ったりするため
に、ＲＤＣの出力の指示のためその他にも導線（図示せ
ず）がある。
【００１７】上述したように、各行ドライバーは、図３
で示される行電極７６等の複数の電極に接続されてい
る。各行電極は一連の列電極を横切るが、それらのうち
の１つの列電極７８が図３に示されている。上述したよ
うに、フォトダイオードと薄膜トランジスタ（図３には
示されていない）が提供され、各行／列電極に接続され
て検出パネルアレイを構成する。各列電極はＡＲＣ（ア
ナログ読み出しチップ）アンプ８０に接続される。ここ
で、このアンプは、読み出しシーケンス中で、各行と各
列の交差点のフォトダイオードで生成される信号を読み
出す。
【００１８】検出器からセンスされた信号を読み出す処
理は以下のように行われる。検出器からデータを読み出
したり、検出器の動作をテストするために、多重スキャ
ンモードを選択してもよい。好適な本実施形態では、４
つの読み出しモード、即ち、スキャンモードが提供され
る。第１のモード、即ち、高解像度モードでは、一度に
一行が動作可能となる。従って、パネルの各行は連続的
に読み出し動作可能となり、その間検出器の列が読み出
されるので、アレイから全信号を漸進的に読み出すこと
ができる。その他のスキャンモードでは、様々な数の行
をグループとして同時に動作可能とすることができ、こ
のグループは連続的にスキャンされる。
【００１９】上述のパネルや駆動回路で、様々な欠陥や
異常が起こることがある。例えば、重大な潜在的欠陥と
しては、行電極間、行電極とバイアス電圧源間などで起
こる開回路や短絡がある。この欠陥は以下で述べる技術
を用いて検出することができる。
【００２０】特に、製造中やその後の動作中に、パネル
やそれに関連するエレクトロニクスで様々な問題が発生
することがある。例えば、パネル内や所望の電圧を個々
の行要素に伝送する導線，即ち、線内で、パネル内の隣
接する行が互いに短絡することがある。同様に、行方向
の導線やそれに関連するエレクトロニクスが接地を含む
バイアス源と短絡することがある。この短絡が、獲得し
たデータに重大な異常を引き起こすことがある。例え
ば、１つ以上の行の全体、即ち、データが、対応する画
素位置で入力した照射線に対応しないことが起こる。こ
の異常を避けるために、本方法では短絡やその他の欠陥
を容易に検出する。本実施形態では、好適には、ＲＤＣ
に直接テスト回路が提供される。その他の方法では、同
様の回路をそれに関連するチップやモジュールに提供し
てもよい。
【００２１】図４は、上述の行ドライバーで使われるソ
リッドステート制御回路８４の一部を示す。図４で示す
ように、動作可能にする電圧に対応する値ＶON、”オ
フ”状態に対応する値ＶOFF、補償電圧状態に対応する
値ＶCOMPをその回路は出力できる。回路８４のトランジ
スタは、導線７０，７２，７４（図３参照）を通して、
参照番号８６，８８，９０で示されるそれぞれの電圧源
に接続される。図示された本実施形態では、３つのトラ
ンジスタ９２，９４，９６が図示されているように互い
に接続される。特に、トランジスタ９２はｐチャネルＭ
ＯＳＦＥＴであり、そのゲートは制御線９８に接続され
ており、そのソースには（参照番号８６で示されるよう
に）電圧ＶONが与えられ、そのドレインは出力線１０８
に接続される。トランジスタ９４はｎチャネルＭＯＳＦ
ＥＴであり、そのゲートは制御線１００に接続され、そ
のソースは（参照番号８８で示されるように）電圧Ｖ
OFFが与えられ、そのドレインは出力線１０８に接続さ
れる。最後に、トランジスタ９６もｎチャネルＭＯＳＦ
ＥＴであり、そのゲートは第３の制御線１０２に接続さ
れ、そのソースには（参照番号９０で示されるように）
電圧ＶCOMPが与えられ、そのドレインは出力線１０８に
接続される。
【００２２】制御線９８、１００、１０２は上流の制御
論理デバイスに接続されており、特定の行電極に伝送さ
れる出力線１０８上の電圧を選択するトランジスタに制
御信号を伝送する。本実施形態では、検出器の対応する
行を駆動する各ＲＤＣに複数のこの回路が備えられる。
当業者に認識されるように、論理”低”信号が制御線９
８に伝送されるとトランジスタ９８は伝導状態になっ
て、動作可能にする電圧ＶONを出力線１０８に与える。
このとき、この制御論理ではもちろん、トランジスタ９
４，９６はオフになる。制御線１００の論理”高”信号
によりトランジスタ９４を伝導状態に切り替えて、論理
低レベル、即ち、オフ電圧ＶOFFを行電極に与える。最
後に、制御線１０２の論理”高”信号によりトランジス
タ９６を伝導状態にして、補償電圧ＶCOMPを行電極に与
える。上述したように、行電極によって横切られる各列
に対応する一連のトランジスタ（図示せず）が、行電極
に沿う本回路の下流に配置される。出力線１０８はそれ
らのトランジスタのゲートに接続され、所望の動作を可
能にする信号、即ち、充電補償信号を供給する。
【００２３】図５は、行間や行とバイアス源間での短絡
等の行駆動回路の異常を検出する回路を示す。一般的
に、本技術では、ＲＤＣの内部デバイスをリセットし、
そのデバイスのシフトレジスタで１ビットのシフトを行
う一方で、各データ・シフト間で関連する出力を”オ
ン”状態にする、即ち、その他の行が”オフ”のとき一
度に１つの行を動作可能にする。（”オフ”バイアス状
態にある）その他の出力、もしくは、（”オン”バイア
ス以外の）バイアス源に対して短絡がないとすると、ア
クティブな出力は正の”オン”バイアスになる。各行ド
ライバーの出力段に関連するＲＤＣの内部に、図５に示
されている３トランジスタの電圧センス回路がある。も
し、駆動された行出力の正の振幅がそれに関連するｐチ
ャネルＭＯＳＦＥＴのゲート-ソース（ターンオフ）閾
値以内であれば、ワイアードＮＯＲされたテスト出力の
状態が変化する。もし短絡があると、ＭＯＳＦＥＴをオ
フにするための十分な振幅のアクティブな出力が得られ
ない。その結果、状態を変化させることができないテス
ト出力がなされ、短絡状態を示すことになる。実際に
は、図示された本実施形態では、テスト回路はオフセッ
ト値との電圧コンパレータとして動作する。もし、テス
トされた状態遷移が正しいなら、コンパレータ（ｐチャ
ネルＭＯＳＦＥＴ）の状態は期待どうりに変化する。
【００２４】図５で示される実施形態では、参照番号１
２０で一般的に示されるテスト回路を複数行のグループ
に関連するＲＤＣに与える。テスト回路１２０は、参照
番号１２２、１２４，１２６で示される検出器の関連部
分の各行に対する行センス回路を備える。各行センス回
路は、それに関連する行の短絡を検出するための３つの
ソリッドステートデバイスの集合を備える。行センス回
路は、参照番号１２８，１２９でそれぞれ示される高電
圧と低電圧間に接続される。
【００２５】ここで、図示された各行センス回路の構成
を特に参照すると、行センス回路はｐチャネルＭＯＳＦ
ＥＴ１３２，１３４のペアとｎチャネルＭＯＳＦＥＴ１
３６を備える。第１のデバイス１３２の図５の１３８で
示されるゲートは、それに関連する行に対する出力線に
接続される。例えば、回路１２２のゲート１３８は、図
４のライン１０８等の出力線に接続される。そのデバイ
スのソース１４０は高電圧バス１２８に接続される。デ
バイス１３２のドレイン１４２は第２のデバイス１３４
のゲート１４４に接続される。また、本デバイスのソー
ス１４６も高電圧バス線に接続される。デバイス１３４
のドレインは”ワイアードＯＲ”バス線１３０に接続さ
れる。
【００２６】第３のデバイス１３６のゲートは、テスト
イネーブル端子として働くバイアス源に接続される。従
って、ライン１５０はテスト駆動エレクトロニクスに関
連するものである。ここで、このテスト駆動エレクトロ
ニクスは、検出器回路の製造や故障修理中など行のテス
トが必要なときにテストを可能にするバイアス信号をデ
バイス１３６に提供するものである。デバイス１３６の
ドレイン１５２はデバイス１３２のドレイン１４２に接
続され、それらは共にデバイス１３４のゲート１４４に
接続される。デバイス１３６のソース１５４には所望の
電圧、例えば、使用できる最も大きな負電圧が与えられ
る。図示された本実施形態では、高電圧バス線１２８に
行を動作可能にする電圧、例えば、１２Ｖが与えられ
る。デバイス１３６のソース１５４に与えられる負のバ
イアス電圧は、適切な負の電圧、例えば、−１２Ｖでよ
い。さらに、バス線１３０は”ワイアードＯＲ”論理信
号として働く。
【００２７】一連の行センス回路は、動作中に電流源と
して基本的に働くテストイネーブルデバイス１５６に接
続される。図示された本実施形態では、デバイス１５６
はｎチャネルＭＯＳＦＥＴであり、デバイス１３６のゲ
ート１５０への入力と同時にテストバイアス信号を入力
するテストイネーブル回路に接続される。デバイス１５
８のドレイン１６０は、”ワイアードＯＲ”信号線１３
０に接続される。デバイス１５６のソース１６２は、デ
バイス１３６のソース１５４と同じ電圧である低電圧源
に接続されるのが好ましい。上述の構成では、１つのデ
バイス１５６が行駆動チップに対する複数の行センス回
路の全てに対応できることに注目してほしい。図示され
た本実施形態では、１２８個の並列の行センス回路が提
供され、１つのテストイネーブルデバイス１５６に接続
される。
【００２８】図５の回路のテスト中に得られる信号
は、”ワイアードＯＲ”信号線１３０を介して出力され
る。ＮＡＮＤゲート１６４には２つの入力、即ち、”ワ
イアードＯＲ”信号線１３０と図５の入力１６６に与え
られるテストイネーブル信号が供給される。ＮＡＮＤゲ
ート１６４からの出力は、好ましい実施形態では、複数
のＲＤＣをテスト結果分析用ＣＰＵへの共通入力に繋ぐ
ことを可能にするオープンコレクタデバイスであるＲＤ
Ｃテスト出力ＩＣ-ＰＡＤ１６８に向かう。プルアップ
抵抗器１７０がオープンドレインデバイス１６８の出力
と５Ｖ等の基準電圧間に配置される。最後に、デバイス
１６８からの出力は分析回路、例えば、検出器の行を駆
動するＣＰＵに伝送される。
【００２９】動作中にテストイネーブルバイアス信号が
図５の回路に与えられると、テストイネーブルバイアス
信号がデバイス１５６のゲート１５８とＮＡＮＤゲート
１６４の入力１６６に供給されることはもとより、各行
センス回路のデバイス１３６がゲート１５０を介して駆
動される。その後、ＲＤＣの各行が動作可能にされ、図
４について上述されたように”オン”状態となる。も
し、ＲＤＣに関連する行の全てが（ＶOFFデフォルトバ
イアスで）オフであれば、図５の回路の全てのデバイス
１３２がオンとなって、テスト回路の全てのデバイス１
３４がオフとなる。その結果、”ワイアードＯＲ”信号
線１３０の出力は低電圧ＶCOMPを維持する。他方、信号
行のどれかが動作可能になると、それに関連する行セン
ス回路のデバイス１３２はオフとなり、それと同じセン
ス回路のデバイス１３４は伝導状態になる。これは、そ
のゲートがデバイス１３６によってＶCOMP電圧まで下げ
られるからである。次に信号線１３０の出力がバス１２
８の電圧に引かれると、これは出力ドライバーが正しく
動作していることを示す。さらに、もしバス１３０の出
力が高電圧となりテストイネーブル信号がＮＡＮＤゲー
ト１６４の入力１６６に与えられると、下流の回路によ
って読み出し可能なオープンコレクタデバイス１６８に
適切なテスト出力信号が供給される。
【００３０】もし、前述のテストシーケンスでのテスト
出力によって状態の変化がないなら、特定の行、もしく
は行ドライバーで問題が検出されると考えられる。さら
に、行の回路と、バイアス源等のその他の回路との間で
の短絡はもとより、検出器パネルの行とそれに関連する
エレクトロニクスとの間での短絡を検出するのに本構成
は適している。特に、行と行の間で短絡している場合
は、期待値レベルからの電圧降下は行センス回路のデバ
イス１３２のゲート閾値の許容限界より大きく検出可能
な値となる。同様に、その他の短絡でも検出可能な応答
の低下がおこる。
【００３１】図６は、図５で示された回路等を使った本
技術によってテストされたＲＤＣの一連の行ドライバー
を図式的に示す。図６で示されているように、参照番号
１７４によって示されたテストシーケンスは、垂直軸１
７６に沿って表される一連の出力パルスからなる。この
テストシーケンスによって、テストされているＲＤＣが
駆動する行を特定の時間間隔１７８で処理する。図６で
は、線１８０によって示されるテストシーケンス中、上
述のテストイネーブル信号が与えられ続ける。次に、Ｐ
１とラベル付けされた行に対する線１８２で示される、
第１の行から始まる行が連続的に動作可能とされる。図
６の線１８４で示されるシーケンスによって、そのテス
ト出力はモニターされる。以降の各行を動作可能にする
工程は、前に動作可能とされた行を動作不可にすること
によって開始される。従って、以降の各行を動作可能に
する工程では、以降の各行に対して１８６，１８８等で
表す線を生成することができる。
【００３２】上述された如く、図６のパルス１９０で示
されるように、以降の各行が動作可能にされるときに状
態の変化が期待される。行駆動デバイスのゲート-ソー
ス閾値に等しい許容限界１９２は、行の短絡事象による
検出可能な状態変化より小さいことが好ましい。この短
絡は、図６の参照番号１９４で示すように、出力レベル
が期待上昇度より低い状態によって明らかにされる。図
示された本実施形態では、行Ｐ3とＰ4はおそらく互いに
短絡している。結果として、これらの行を動作可能にす
ると、通常のテストで期待されるようには線１８４によ
って示されるテスト出力は低下しなかった。同様に、行
とバイアス供給源間の短絡事象ではテスト線１８４に期
待結果と異なる変化が発生する。
【００３３】当業者に理解されるように、経済的でコン
パクトな構成の駆動回路とともに上述の回路を実行して
もよい。ここで、テスト回路自体はその設計全体で最小
の面積しか占めない。さらに、非常に簡単な工程で各行
ドライバーを確認できるテスト回路は、実行される処理
に対して最小数の個別の構成要素を備える。テストシー
ケンスを通して、行テスト回路による行ドライバーのコ
スト上昇はほとんどなく、また、テスト回路によっても
たらされる故障は最小となる可能性がある。
【００３４】前述の構成と手続きに対して様々な修正や
改良を行って、様々な種類の欠陥を検出する回路の有益
性を更に高めることができることに注目すべきである。
欠陥、例えば、高電圧バイアス線やその他の供給源に対
する短絡について駆動回路を選択的にテストするため
に、例えば、同様のテスト回路を多値ドライバーに組み
込んでもよい。同様に、本回路は、短絡やその他の欠陥
のテストを行うデジタル検出器以外に様々なデバイスに
対して用いることができる。これらのデバイスは、行、
列、ライン、もしくは、一連の同様な回路が駆動される
アプリケーション、例えば、ソリッドステートディスプ
レイ、サーマルファクシミリ等を含む。
【図面の簡単な説明】
【図１】図１は、本発明の一形態による行ドライバーテ
スト構成を用いたデジタルＸ線撮影システムの概略図で
ある。
【図２】図２は、図１で示された撮影システムで使用さ
れるデジタル検出器システムを示す略図である。
【図３】図３は、図２で示される検出器回路の一部を示
す図であり、特に、検出器の行をスキャンし、その列を
読み出す回路を示す略図である。
【図４】図４は、様々な電圧を検出器の行に与える回路
を示す略図である。
【図５】図５は、行駆動エレクトロニクスをテストし
て、前の図で示された検出器のエレクトロニクスの潜在
的短絡を検出する回路を示す略図である。
【図６】図６は、図５の構成を使ったデジタル検出器回
路の短絡について典型的なテストを行うための一連のテ
ストパルスを示す略図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 17/00 Ｈ０４Ｎ 17/00 Ｋ // Ｈ０４Ｎ 1/028 1/028 Ａ (72)発明者 ローレンス・リチャード・スクレネス アメリカ合衆国、ウィスコンシン州、ハー トランド、ワレン・ドライブ、エヌ6980番 (72)発明者 ユサフ・エー・ハクー アメリカ合衆国、カリフォルニア州、ウッ ドサイド、シナバー・ロード、245番

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 離散画素検出器（２２）のためのテスト
    回路であって、前記検出器は、前記検出器の位置で生成
    された信号をサンプリングする駆動回路（４６，４８）
    に接続された行／列電極（７６，７８）を備え、 前記検出器の行を動作可能にするための、少なくとも２
    つの行テスト回路モジュール（１２２，１２４，１２
    ６）と、 行に対するテストシーケンスを動作可能にするための、
    前記テスト回路モジュールに接続されたテストイネーブ
    ル（１５０）と、 前記テスト回路モジュールと、前記テストイネーブルに
    接続され、前記テストシーケンスで生成された信号と基
    準信号を比較する比較モジュール（１６４，１６８）と
    を備えるテスト回路（１２０）。
  2. 【請求項２】 前記テスト回路モジュール（１２２，１
    ２４，１２６）の各々は、前記検出器の各行に対する行
    駆動回路に接続されるソリッドステートデバイスの集合
    （１３２，１３４，１３６）を備える請求項１のテスト
    回路。
  3. 【請求項３】 前記ソリッドステートデバイスの集合
    （１３２，１３４，１３６）は、バイアス供給バスの高
    側と低側（１２８，１３０）間に接続される請求項２の
    テスト回路。
  4. 【請求項４】 前記テストイネーブル（１５０）は、前
    記バイアス供給バスの低側に接続される請求項３のテス
    ト回路。
  5. 【請求項５】 前記テスト回路モジュールと前記テスト
    イネーブルは、行駆動回路（４６）を備える共通支持部
    に配置される請求項１のテスト回路。
  6. 【請求項６】 離散画素検出器システムの欠陥を検出す
    る方法であって、前記検出器システムは、行（５６）と
    列（５８）の電極（７６，７８）と行と列の交差点に信
    号を生成する検出回路を含む検出器パネル（５０）と、
    前記列電極に接続され前記信号をサンプリングする列駆
    動回路と、前記行電極に接続され前記信号のサンプリン
    グの処理を可能にする行駆動回路（４６，４８）を備
    え、 テストイネーブル回路（１５０）を介して複数の行（１
    ８２，１８６，１８８）のテストシーケンスを動作可能
    にする（１８０）工程と、 行テスト回路（１２２，１２４，１２６）を介して行
    （１８４，１８６，１８８）を連続的に動作可能にする
    工程と、 前記テスト回路からの出力信号（１８４）と基準信号を
    比較して、テストの動作が可能にされた各行に欠陥があ
    るかどうかを確定する工程を備える方法。
  7. 【請求項７】 前記複数の行（１８２，１８６，１８
    ８）のための前記テストシーケンスは、１つのテストイ
    ネーブル信号（１５０，１８０）によって動作可能にさ
    れる請求項６の方法。
  8. 【請求項８】 前記検出器の各行に行テスト回路（１２
    ２，１２４，１２６）が提供される請求項６の方法。
  9. 【請求項９】 各行テスト回路（１２２，１２４，１２
    ６）は各行駆動回路（４６）に接続され、前記各行駆動
    回路からの出力信号によって動作可能にされる請求項８
    の方法。
  10. 【請求項１０】 各行テスト回路（１２２，１２４，１
    ２６）は、供給バスの高側と低側（１２８，１３０）間
    に接続された複数のソリッドステートデバイス（１３
    ２，１３４，１３６）を備える請求項８の方法。
  11. 【請求項１１】 前記テストイネーブル回路（１５０）
    は前記供給バスの前記低側に接続される請求項１０の方
    法。
  12. 【請求項１２】 前記基準信号（１６６）は、前記テス
    トイネーブル回路に与えられるテストイネーブル信号で
    ある請求項６の方法。
JP2000248045A 1999-08-19 2000-08-18 マルチチャネルスキャンドライバの欠陥検出装置と方法 Withdrawn JP2001153957A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/377,515 US6407770B1 (en) 1999-08-19 1999-08-19 Apparatus and method for detecting defects in a discrete picture element detector circuit
US09/377515 1999-08-19

Publications (1)

Publication Number Publication Date
JP2001153957A true JP2001153957A (ja) 2001-06-08

Family

ID=23489415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000248045A Withdrawn JP2001153957A (ja) 1999-08-19 2000-08-18 マルチチャネルスキャンドライバの欠陥検出装置と方法

Country Status (5)

Country Link
US (1) US6407770B1 (ja)
EP (1) EP1088516B1 (ja)
JP (1) JP2001153957A (ja)
CA (1) CA2316746A1 (ja)
DE (1) DE60033753T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006123768A1 (ja) * 2005-05-19 2006-11-23 Matsushita Electric Industrial Co., Ltd. 異常検出装置
CN101171849B (zh) * 2005-05-19 2012-05-09 松下电器产业株式会社 影像系统
JP2014241489A (ja) * 2013-06-11 2014-12-25 浜松ホトニクス株式会社 固体撮像装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538253B2 (en) * 2000-12-29 2003-03-25 Ge Medical Systems Global Technology Company, Llc Self cycling solid state X-ray detector
US9947712B2 (en) * 2016-01-27 2018-04-17 Varex Imaging Corporation Matrix type integrated circuit with fault isolation capability
WO2020244756A1 (en) * 2019-06-05 2020-12-10 Applied Materials, Inc. Method for identifying a defect on a substrate, and apparatus for identifying a defective driver circuit on a substrate

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL292956A (ja) 1962-05-18
DE3762944D1 (de) 1986-07-14 1990-07-05 Heimann Gmbh Roentgenscanner.
JPS63242241A (ja) 1987-03-31 1988-10-07 株式会社東芝 移動量検出手段の故障検出装置
JPH03216566A (ja) * 1990-01-22 1991-09-24 Mitsubishi Electric Corp Ｃｃｄリニアイメージセンサのテスト装置
GB9020048D0 (en) 1990-09-13 1990-10-24 Hoskins Ltd Supporting appliance
JPH04299279A (ja) * 1991-03-28 1992-10-22 Shimadzu Corp Ｘ線検出器試験装置
US5285286A (en) * 1992-01-24 1994-02-08 Eastman Kodak Company Apparatus for testing image sensors that simultaneously output multiple image blocks
US5369357A (en) * 1992-06-18 1994-11-29 Eastman Kodak Company CCD imager with test structure
US5483155A (en) * 1992-11-20 1996-01-09 Eastman Kodak Company Test system and method for dynamic testing of a plurality of packaged same-type charge coupled device image sensors
US5467128A (en) * 1994-01-19 1995-11-14 The Regents Of The University Of California, Office Of Technology Transfer High speed imager test station
DE4423402C2 (de) 1994-07-04 1999-12-30 Maquet Ag Stützsäule zur Halterung einer Patientenlagerfläche
US5473663A (en) 1994-09-12 1995-12-05 General Electric Company Method for evaluating the performance of detectors in a computed tomography system
US5892540A (en) * 1996-06-13 1999-04-06 Rockwell International Corporation Low noise amplifier for passive pixel CMOS imager
EP0847740A1 (fr) 1996-11-13 1998-06-17 Jean Roger Batifouyé Lit ou table d'examen à basculement sagital
US5877501A (en) 1996-11-26 1999-03-02 Picker International, Inc. Digital panel for x-ray image acquisition

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006123768A1 (ja) * 2005-05-19 2006-11-23 Matsushita Electric Industrial Co., Ltd. 異常検出装置
JP2006324995A (ja) * 2005-05-19 2006-11-30 Matsushita Electric Ind Co Ltd 異常検出装置
CN101171849B (zh) * 2005-05-19 2012-05-09 松下电器产业株式会社 影像系统
JP2014241489A (ja) * 2013-06-11 2014-12-25 浜松ホトニクス株式会社 固体撮像装置

Also Published As

Publication number Publication date
EP1088516A3 (en) 2001-04-18
DE60033753T2 (de) 2007-12-06
EP1088516B1 (en) 2007-03-07
DE60033753D1 (de) 2007-04-19
US6407770B1 (en) 2002-06-18
EP1088516A2 (en) 2001-04-04
CA2316746A1 (en) 2001-02-19

Similar Documents

Publication Publication Date Title
US6492802B1 (en) Apparatus and method for detecting defects in a multi-channel scan driver
JP4979159B2 (ja) 画像検出回路アレイをテストするための方法及び装置
JP4325974B2 (ja) Ｘ線検出器モニタリング
US6859062B2 (en) Apparatus and method for inspecting a board used in a liquid crystal panel
JP4175806B2 (ja) 改良されたデジタル検出器とそれを含む装置と方法
CN1969387A (zh) X射线图像检测器
US6623161B2 (en) Method and apparatus for identifying and correcting line artifacts in a solid state X-ray detector
JP4035320B2 (ja) パネル検出器のピクセル置換の方法及び装置
US11050952B2 (en) Reading circuit for infrared detectors and method for inspecting same
JP4325788B2 (ja) デジタル検出器においてデータ収集速度を増加させる方法及び装置
JP2001153957A (ja) マルチチャネルスキャンドライバの欠陥検出装置と方法
EP3462215B1 (en) System and method for verifying the integrity of a radiation detector
US6259098B1 (en) Low cost, low resolution interconnect for a solid-state x-ray detector
US6862338B2 (en) Imaging device
US20230419872A1 (en) Display detection device, detection method, and detection system
US6359967B1 (en) Method and apparatus for scan charge compensation in a digital detector
JP2012090032A (ja) ラインアーチファクト検出器及びその検出方法
JP2020182667A (ja) 放射線撮像装置及びその制御方法
US6844898B1 (en) Image detector
US6075247A (en) Device for reading an imaging sensor matrix

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070816

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090916