JP4165954B2 - 位相同期制御装置 - Google Patents
位相同期制御装置 Download PDFInfo
- Publication number
- JP4165954B2 JP4165954B2 JP07317799A JP7317799A JP4165954B2 JP 4165954 B2 JP4165954 B2 JP 4165954B2 JP 07317799 A JP07317799 A JP 07317799A JP 7317799 A JP7317799 A JP 7317799A JP 4165954 B2 JP4165954 B2 JP 4165954B2
- Authority
- JP
- Japan
- Prior art keywords
- output frequency
- history data
- phase
- wander
- phase deviation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明は位相同期制御装置に関し、特にクロック障害の対策機能であるホールドオーバの動作時に、出力周波数の位相同期制御を行う位相同期制御装置に関する。
【0002】
【従来の技術】
近年、コンピュータ技術や光ファイバ技術の発展によって、高速コンピュータ通信、マルチメディア通信等の高度な通信サービスを提供するディジタル網が広く普及している。
【0003】
ディジタル網を構築する場合、網内の装置は、基準となるクロックの周波数に同期して動作する。このような網同期を実現する回路としてPLL(Phase Locked Loop)があり、特に有線通信ではディジタルPLLが主流である。
【0004】
図9はディジタルPLLの概略構成を示す図である。ディジタルPLL300は、網から受信する入力リファレンスクロックfrとPLLが出力する網同期クロックfoとのフィードバックを常時比較し、PLLが出力する網同期クロックfoを入力リファレンスクロックfrに追従させる。
【0005】
位相比較器301は、入力リファレンスクロックfrと出力周波数foとの位相を比較し、位相差を出力する。A/D変換器302は、この位相差をディジタル化する。PLL制御部303は、CPU、ROM、RAM等で構成され、ディジタル化された位相差にもとづいて、VCXO(電圧制御水晶発振器)305の制御を行うための制御信号を出力する。
【0006】
D/A変換器304は、この制御信号をアナログ化して直流電圧にして出力する。VCXO305は、直流電圧に対応した出力周波数を発振する。分周器306は、出力周波数foをN分周し、分周信号fo/Nを位相比較器301に入力する。
【0007】
このような構成に対し、PLL制御部303は、分周信号fo/Nがfrと一致するようにVCXO305を制御する。
一方、PLLは、入力リファレンスクロックに異常(クロック断など)が発生した場合には、同期中に記録したクロック特性情報にしたがった網同期クロックを出力するホールドオーバといわれる自走モードになる。このようなホールドオーバ動作時のPLL出力は、信頼性の高いものでなければならない。
【0008】
【発明が解決しようとする課題】
しかし、上記のようなホールドオーバ機能を持つ従来のPLLは、同期状態中にメモリに記録する情報として、周波数値や位相差の値そのものを記録しており、さらに同期時の動作により近づけるために、記録する情報数も大量に必要とされるため、メモリの容量が非常に大きくなってしまうといった問題があった。
【0009】
また、記録した情報の最新のものと最も古いものとでは差分があり、この差分のために、PLL出力に急激な変動を与えてしまうといった問題があった。
さらに、従来の網同期制御では、スリップ発生間隔が短いといった問題があった。図10はスリップ発生を説明する図である。
【0010】
図のディジタル網は、クロックソースCKを有する上位局Aと、伝送路端に設置される同期端局装置100を含む送信局Bと、伝送路端に設置される同期端局装置200を含む受信局Cと、から構成されている。
【0011】
上位局Aは、クロック分配路で送信局Bと受信局Cに接続し、送信局Bと受信局Cは、ディジタル情報伝送路で接続している。
同期端局装置100、200はそれぞれ、クロック抽出部101、201とクロック生成部102、202と情報メモリ103、203とから構成される。
【0012】
クロック抽出部101、201は、ディジタル情報からクロックを抽出する。クロック生成部102は、クロックソースCKからのクロックfaに同期した送信クロックfb(=fa+Δfb)を生成し、クロック生成部202は、クロックソースCKからのクロックfaに同期した受信クロックfc(=fa+Δfc)を生成する。情報メモリ103、203は、ディジタル情報を格納する。
【0013】
ここで、受信局Cに着目して説明すると、まず、受信局Cは送信局Bから受信したディジタル情報を、クロック抽出部201で抽出した受信クロックfb1によりいったん情報メモリ203に書き込む。
【0014】
そして、クロック生成部202から供給されるクロックfcにより読み出しを行って装置内に取り込む。
したがって、伝送路上で発生するジッタ(Δfb、Δfc)や瞬断等、ある程度の位相変動は、この情報メモリ203で吸収することができる。ところが、図のように上位局Aから受信局Cへのクロック分配路(ディジタル回線)に障害が発生した場合、受信局Cはクロック抽出を止め、ホールドオーバ状態に入る。ワンダ(長い周期で生じる位相差が存在する状態)のピークでホールドオーバ状態に入った場合などは、受信局Cにおけるデータ受信クロックfb1とホールドオーバにより生成されるクロックfcとに周期的(ワンダの周期)に大きな差分が発生し、書き込みが終わらないうちに読み出したり、書き込む情報が多すぎてオーバフローしたりして、ビットエラーとなるスリップが発生してしまう。
【0015】
網同期制御は、このようなスリップの発生や位相変動要因を抑制し、安定したクロック周波数のディジタル網を構築しなければならない。
本発明はこのような点に鑑みてなされたものであり、網同期の品質及び信頼性の向上を図った位相同期制御装置を提供することを目的とする。
【0016】
また、本発明の他の目的は、網同期の品質及び信頼性の向上を図ったPLL装置を提供することである。
【0017】
【課題を解決するための手段】
本発明では上記課題を解決するために、図1に示すような、クロック障害の対策機能であるホールドオーバの動作時に、出力周波数の位相同期制御を行う位相同期制御装置10において、同期時の出力周波数の位相偏差の基準値及び基準値に対する方向を符号化したデータからなる履歴データを生成し、時系列に保存する履歴情報保存手段11と、最新の履歴データと最古の履歴データとの差分を補償して、出力周波数の位相同期制御に反映させる履歴情報補償手段12と、出力周波数の位相偏差幅を算出して出力周波数のドリフトを監視し、あらかじめ決められた幅の範囲をはずれた場合に、履歴データに対して、ずれ幅分のオフセットを加えてドリフトを補正するドリフト補正手段13と、を有することを特徴とする位相同期制御装置10が提供される。
【0018】
ここで、履歴情報保存手段11は、同期時の出力周波数の位相偏差の基準値及び基準値に対する方向を符号化したデータからなる履歴データを生成し、時系列に保存する。履歴情報補償手段12は、最新の履歴データと最古の履歴データとの差分を補償して、出力周波数の位相同期制御に反映させる。ドリフト補正手段13は、出力周波数の位相偏差幅を算出して出力周波数のドリフトを監視し、あらかじめ決められた幅の範囲をはずれた場合に、履歴データに対して、ずれ幅分のオフセットを加えてドリフトを補正する。
【0019】
また、図2に示すような、信号の位相同期制御を行うPLL装置1において、出力周波数を発振する出力周波数発振手段50と、入力信号の周波数と出力周波数との位相を比較して、位相差を出力する位相比較手段20と、同期時の出力周波数の位相偏差の基準値及び基準値に対する方向を符号化したデータからなる履歴データを生成し、時系列に保存する履歴情報保存手段11と、最新の履歴データと最古の履歴データとの差分を補償して、出力周波数の位相同期制御に反映させる履歴情報補償手段12と、出力周波数の位相偏差幅を算出して出力周波数のドリフトを監視し、あらかじめ決められた幅の範囲をはずれた場合に、履歴データに対して、ずれ幅分のオフセットを加えてドリフトを補正するドリフト補正手段13と、から構成されるPLL制御手段100と、を有することを特徴とするPLL装置1が提供される。
【0020】
ここで、出力周波数発振手段50は、出力周波数を発振する。位相比較手段20は、入力信号の周波数と出力周波数との位相を比較して、位相差を出力する。履歴情報保存手段11は、同期時の出力周波数の位相偏差の基準値及び基準値に対する方向を符号化したデータからなる履歴データを生成し、時系列に保存する。履歴情報補償手段12は、最新の履歴データと最古の履歴データとの差分を補償して、出力周波数の位相同期制御に反映させる。ドリフト補正手段13は、出力周波数の位相偏差幅を算出して出力周波数のドリフトを監視し、あらかじめ決められた幅の範囲をはずれた場合に、履歴データに対して、ずれ幅分のオフセットを加えてドリフトを補正する。
【0021】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図1は本発明の位相同期制御装置の原理図である。
【0022】
図のグラフは、ホールドオーバを説明するものであり、縦軸に位相偏差、横軸に経過時間tをとってある。時間t0がクロック断が起きた時間であり、0〜t0が同期状態、t0以降がホールドオーバである。
【0023】
ホールドオーバは、クロックパスが切れた時、クロックパスが切れる直前の位相偏差で自走を開始し(次段の装置に対し、記録した入力リファレンスクロックを供給する)機能のことをいう。
【0024】
なお、時間がある程度経過すると、従来では発振器の周波数ドリフト率(環境条件によって変化する)に対応して位相偏差は徐々に増えていくが、本発明では、後述するドリフト補正を行って、ホールドオーバ時のクロックの信頼性を高めている。
【0025】
位相同期制御装置10は、このようなクロック障害の対策機能であるホールドオーバの動作時に、出力周波数の位相同期制御を行う。
履歴情報保存手段11は、同期時の出力周波数の位相偏差(または周波数偏差、以降同様)の基準値及び基準値に対する方向を符号化したデータからなる履歴データ(以下、ヒストリデータと呼ぶ)を生成し、時系列に保存する。
【0026】
履歴情報補償手段12は、最新のヒストリデータと最古のヒストリデータとの差分を補償して、出力周波数の位相同期制御に反映させる。
ドリフト補正手段13は、出力周波数のすべての位相偏差幅を算出することで出力周波数の中心周波数のドリフトを監視し、あらかじめ決められた幅の範囲をはずれた場合に、ヒストリデータに対して、ずれ幅分のオフセットを加えてドリフトを補正する。
【0027】
位相偏差監視手段14は、出力周波数の位相偏差を監視し、入力された位相差に異常があった場合に位相偏差が正常であるならば、入力リファレンスクロックに異常があるものとみなして、ホールドオーバへ移行させる。
【0028】
ワンダ・エミュレーション手段15は、出力周波数のピーク間の間隔をヒストリデータを利用して記録し、同期中に存在していたワンダをモデル化する。そして、モデル化したワンダのエミュレーションを行って、出力周波数の位相同期制御を行う。なお、上記の各構成手段の詳細は後述する。
【0029】
次に位相同期制御装置10を適用したPLL装置について説明する。図2はPLL装置の構成を示す図である。PLL装置1は、ディジタルPLLであり、網から受信する入力リファレンスクロックfrと出力周波数foとのフィードバック制御を行って、出力周波数foを入力リファレンスクロックfrに追従させる。 位相比較手段20は、入力リファレンスクロックfrと出力周波数foとの位相を比較し、位相差を出力する。A/D変換手段30は、この位相差をディジタル化する。
【0030】
PLL制御手段100は、同期制御手段110と、位相同期制御装置10と、出力制御手段120とから構成される。同期制御手段110はPLLの同期状態時の位相同期制御、位相同期制御装置10はホールドオーバ時の位相同期制御を行う。そして、出力制御手段120は、同期制御手段110及び位相同期制御装置10からの位相制御情報にもとづいて、VCXO50に対し、入力リファレンスクロックfrの追従制御を行うための制御信号CNTを出力する。位相同期制御装置10内部の構成手段の概略説明は上述したので省略する。
【0031】
D/A変換手段40は、制御信号CNTをアナログ化して直流電圧を出力する。出力周波数発振手段(VCXO)50は、直流電圧に対応した出力周波数foを発振する。分周器60は、出力周波数foをN分周し、分周信号fo/Nを位相比較手段20に入力する。位相偏差抽出手段70は、出力周波数foから位相偏差を抽出し、PLL制御手段100に送信する。
【0032】
また、分周制御手段80は、電源投入時の入力リファレンスクロックfrの引き込み動作(位相ずれから位相ずれがない状態へ移行する動作)時には、ロック状態になるまで、入力リファレンスクロックfrの分周値を段階的に切り替える。詳細は後述する。
【0033】
以上説明したように、本発明の位相同期制御装置10及び位相同期制御装置10を適用したPLL装置1は、同期時の出力周波数foの位相偏差からヒストリデータを生成することで効率のよいロギングを行うことが可能になる。
【0034】
また、最新ヒストリデータと最古ヒストリデータとの差分を補償して出力周波数に反映させるので、出力周波数foに急激な変動を与えることを防ぐことが可能になる。
【0035】
さらに、出力周波数foの中心周波数のドリフトを監視して、ずれ幅分のオフセットをヒストリデータに加えることにより、効率よくドリフトの補正を行うことが可能になる。
【0036】
また、出力周波数foの位相偏差を常時監視することで、入力リファレンスクロックfrのクロック断を早期に検出することが可能になる。
さらに、ワンダをモデル化し、エミュレーションすることで、スリップ発生を抑制することが可能になる。
【0037】
次に位相偏差監視手段14について説明する。位相偏差監視手段14は、同期状態での、位相比較手段20の出力する位相差を一定周期で読み取りつつ、同時に位相偏差抽出手段70が抽出した出力周波数foの位相偏差を監視する。
【0038】
位相差に異常な変動が見られた場合、その原因が出力周波数foの異常変動によるものなのか、入力リファレンスクロックfrの異常によるものなのかを判断する。ここで、出力周波数foが正常な範囲内であった場合、入力リファレンスクロックfrの異常と判断して、ホールドオーバ動作を開始する。
【0039】
このように、本発明の位相偏差監視手段14は、位相偏差を常時監視してホールドオーバに入る構成としたので、クロック断以外の異常な入力リファレンスクロックfrに追従する可能性を減少させることが可能になる。
【0040】
次に分周制御手段80について説明する。従来のディジタルPLLでは、位相比較回路に引き込む出力周波数foと入力リファレンスクロックfrとを固定値で分周し、比較結果にもとづいて、固定の追従精度でVCXOを制御していた。
【0041】
そして、ディジタルPLLでは、位相差を測定する基準クロックの量子化誤差をなるべく小さくするためには、分周値を極力小さくする必要がある。ところが、分周値を小さくするほど、測定に時間にかかってしまう(例えば、1Hzにすれば1秒かかる)。
【0042】
一般的には、パワーオン直後の出力周波数foと入力リファレンスクロックfrとでは、比較的大きな周波数差が存在するため、従来のような固定分周値、固定追従精度では、量子化誤差を小さくして、さらにPLL追従精度をあげようとすると引き込み時間がかかってしまう。
【0043】
したがって、本発明の分周制御手段80は、入力リファレンスクロックfrの分周値をパワーオン時には、段階的に切り替えてロック状態にもっていく。すなわち、パワーオン直後では、入力リファレンスクロックfrと出力周波数foとの位相偏差が大きいために分周値を大きくし、徐々に近づいてきたら分周値を小さくしてロック状態にもっていく。
【0044】
また、分周制御手段80で行う制御と合わせて、PLL制御手段100の出力制御手段120でも、追従精度を段階的に切り替えていく。すなわち、パワーオン直後では、入力リファレンスクロックfrと出力周波数foとの位相偏差が大きいために追従精度を大きくし、徐々に近づいてきたら追従精度を小さくしてロック状態にもっていく。
【0045】
以上説明したように、本発明のように、パワーオン時での分周値及び追従精度の段階的な切替えを行うことにより、初期のアンロック状態から、すみやかに、かつ安定して出力周波数foを入力リファレンスクロックfrに追従させることができ、かつ引き込み時間を適切に短縮することが可能になる。
【0046】
次に履歴情報保存手段11について説明する。履歴情報保存手段11は、出力周波数foが入力リファレンスクロックfrに追従している同期状態の間、ホールドオーバ機能を実現するためにクロック動作を示すためのヒストリデータをメモリに保存する。
【0047】
このヒストリデータのポイント数が多いほどホールドオーバ状態での、実際の同期時のクロック動作により近いものを再現できる。そこでより小さいメモリ領域でより多くのヒストリデータを残すために、同期時の出力周波数foの位相偏差の基準値及び基準値に対する方向を符号化したデータからなるヒストリデータを生成し、時系列に保存していく。
【0048】
図3はヒストリデータの保存の様子を示す図である。図には、方向を示す符号化データを保存する領域11aと、方向なし(基準値に対応)の連続回数を保存する領域11bが示されている。
【0049】
保存制御としては、まず、ヒストリデータを位相差の値そのものではなく、位相偏差の方向を符号化してデータとして残す。位相差の比較出力がされた時点で、PLL制御手段100が出力周波数foを上げる(増える)方向に制御した場合を+方向とし、ヒストリには+1を残す。
【0050】
また、出力周波数foを下げる(減る)方向に制御した場合を−方向とし、ヒストリには−1を残す。出力周波数foを何も制御しなかった場合には0を残す。0が連続した場合は、連続回数のカウント値を残す。
【0051】
以上説明したように、履歴情報保存手段11を設けて、ホールドオーバのためのヒストリデータの保存制御を行う構成とした。
従来では周波数値や位相差の値そのものを保存していたので、位相差カウント値と同幅のサイズ分を測定毎に残していたため(1つの情報に2バイト以上要していた)、大きなメモリ容量を必要としていたが、本発明の履歴情報保存手段11では、方向のみを符号化したデータを保存するため、最大で1バイト、場合によっては2ビット単位で残すことが可能であり、小さいメモリサイズを用いて、実際に同期していた期間のクロック動作により近いクロックが生成することが可能になる。
【0052】
なお、上記のようなヒストリデータを生成して位相同期制御を行った場合でも、クロック供給諸元(例えば、SONET等のクロック・ストラタム・レベル)を十分満たす。
【0053】
次に履歴情報補償手段12について説明する。ホールドオーバ状態で参照するヒストリデータは、その最新の値と最も古い値との間に、ある程度の差分がある。
【0054】
このため、ヒストリデータを履歴の時間軸と同一方向のみにシステマチックに読み出すだけでは、この差分が出力周波数foの瞬間的な変動として出力されてしまう。
【0055】
したがって、本発明の履歴情報補償手段12は、最新のヒストリデータから最古のヒストリデータへ時間軸を遡って読み出し、最古のヒストリデータに到達した際は、その最古のヒストリデータから最新のヒストリデータへ時間軸にそって読み出すことを繰り返すことで(このようなサイクリックな読み出し制御を以降、ミラーリングと呼ぶ)、差分を補償して瞬間的変動を抑制し、出力周波数foの位相同期制御に反映させる。
【0056】
図4はミラーリングを示す図である。縦軸に出力周波数foの位相偏差(出力の変動値)、横軸に経過時間tをとり、図中の折れ線グラフはヒストリデータを示している。
【0057】
時間t0が入力リファレンスクロックfrの異常判定ポイントとし、この時間t0で同期状態からホールドオーバへ移行する。また、ヒストリデータを格納するヒストリサイズは、実際にホールドオーバ時に参照されるヒストリデータであるホールドオーバ参照データと、入力リファレンスクロックfrの異常検出を行うための保護時間と、をカバーするだけのサイズを持っている。なお、ヒストリデータのグラフのピーク〜ピークが同期精度を表すことになる。
【0058】
図に示すように、時間t0のホールドオーバ動作を開始した時点で、最新のヒストリデータから順番に時間を遡るかたちで読み出している。また、最古のヒストリデータに到達した時間t1から、時間軸にそってヒストリデータを読み出している。そして、このような動作を繰り返して、出力周波数foを制御する。
【0059】
以上説明したように、本発明の履歴情報補償手段12は、ミラーリング動作を行って、ホールドオーバ動作時の最新ヒストリデータ及び最古ヒストリデータとの差分を補償する構成とした。これにより、出力周波数foに急激な変動を与えることを防ぐことが可能になる。
【0060】
次にドリフト補正手段13について説明する。ホールドオーバ状態では出力周波数foのフィードバックがなされないため、VCXO50のドリフトに対する補正が入らない。
【0061】
したがって、長時間たつと本来生成しようとしている周波数よりもずれた出力クロックを生成してしまうことになる。そこで、ドリフトによる出力周波数foの変動を抑制するための中心周波数のずれを補正するため、中心周波数がずれていなければ必ず特定の値になるという基準点を用意してドリフト補正を行う。
【0062】
まず、正常な期間に記録されたヒストリデータの読み出しを開始した時点で、ヒストリデータの特定のポイントをドリフト検出ポイントTdrift とする。
ホールドオーバ動作中は、ヒストリデータを読み出す毎に(すなわち、全ヒストリポイント毎に)位相偏差抽出手段70から抽出された出力周波数foの位相偏差(pplodevとする)を積分していく。毎回の出力周波数foをfplooutとすると、位相偏差pplodevは次式のようになる。
【0063】
【数1】
pplodev(n)=fploout(n)−fploout(n−1) …(1)
そして、ヒストリデータの読み出しポイントがドリフト検出ポイントTdrift に戻った時点で、積分値Pを確認する。ポイント数をmとすると積分値Pは、
【0064】
【数2】
【0065】
ここで、出力周波数foがヒストリデータにぴったり一致した変動をしていれば、積分値Pは0になるはずであるが、VCXO50の精度やドリフトにより微妙に差分が生じる。ここで、特定のポイントの出力周波数foの差分だけの計測だけでなく積分を行うのは、出力周波数foの変動を全体の傾向としてとらえるためである。
【0066】
また、検出ポイントTdrift の毎回の積分結果Pをさらに積分しQとすると、
【0067】
【数3】
Q(n)=Q(n−1)+ΣP(n) …(3)
そして、ドリフト検出ポイントTdrift でのQの積分値Qtotal が、あらかじめ設定した閾値を越えたら出力周波数fo(の中心周波数)の異常と判定する。また、この出力異常が、VCXO50の故障によるものなのか、ドリフトによるものなのかを判定する必要がある。
【0068】
そこで、ドリフト補正手段13では、出力周波数foの中心周波数にQtotal だけの値を与えて、再度出力周波数foが追従してくるかを監視する。追従してくれば、それは中心周波数のズレの原因はドリフトによるものと判断でき、ずれ幅分のオフセットをヒストリデータに加えてドリフトを補正する。
【0069】
以上説明したように、本発明のドリフト補正手段13は、出力周波数の総位相偏差幅を算出してドリフトを監視し、あらかじめ決められた幅の範囲をはずれた場合に、ヒストリデータに、ずれ幅分のオフセットを加えてドリフトを補正する構成とした。これにより、ドリフトによる出力周波数foの変動を効率よく抑制することが可能になる。
【0070】
なお、出力周波数foの位相偏差は、1つ前との差分であるため、全体としてどの方向に動いたかを判断するには、すべてのポイント測定値を総合的に見る必要がある。したがって、上述の計算式では、積分という形をとって行った。
【0071】
次にワンダにもとづくスリップ発生について説明する。図10で説明したようなディジタル網システム、すなわち、受信クロックと送信クロックが独立であり、片方のクロックのみが網同期クロックを使用しているようなシステムに対しては、ワンダにもとづいたスリップの発生が起きやすい。
【0072】
図5はワンダにもとづくスリップの発生を示す図である。縦軸に送信クロックと受信クロックとの位相差、横軸に時間tをとる。また、実線の曲線が送信クロック、点線の曲線が受信クロックを示している。
【0073】
図ではワンダが発生し、ワンダのインターバル内で、時間t0で同期状態からホールドオーバへ移行したとする。時間t0に到達するまでの同期状態では、受信クロックと送信クロックには位相差は生じていない。
【0074】
一方、時間t0からホールドオーバに入り、ワンダのピークで、すなわち、受信クロックと送信クロックに大きな位相差が生じた状態で、長時間その位相差が保たれる場合では、スリップ発生の可能性が高くなる。
【0075】
したがって、網同期制御では、必ずワンダが生成されているという前提にたつと、上記のような条件が発生するのを抑制する必要がある。
ここで、ワンダ周期分のヒストリが十分記録できる程メモリが大きければ、そのまま読み出して出力周波数foの位相同期制御に使うことができるが、これは実用的ではなく、また、ワンダの周期を予測しているわけではない。
【0076】
次にワンダ・エミュレーション手段15について、図6〜図8を用いて説明する。ワンダ・エミュレーションとは、モデル化したワンダにもとづいて、想定したワンダ発生時の出力周波数foの位相同期制御を行うことをいう。
【0077】
図6はワンダのモデル化を示す図であり、(A)は実際の位相偏差、(B)はワンダモデルを示している。
同期状態での(A)では、位相偏差のピークをサンプリングして記憶する。そして、ホールドオーバ状態での(B)では、記憶したピーク値にもとづいてワンダモデルを生成する。
【0078】
図7はワンダエミュレーション手段15の処理手順を示すフローチャートである。
〔S1〕同期状態に入った時点から、位相偏差計測ポイント毎のヒストリデータとに加え、位相偏差あるいは出力周波数foのピーク値とピーク値との間の時間間隔(ピーク間周期)をワンダの量子化データとして記録する。
【0079】
ワンダにも複数のスペクトル成分が含まれることが想定されるため、ピーク測定だけでは、それらの複合的な周期が混ざり合いモデル化が困難になる。そこでサンプリングは、あらかじめ規定する特定の周波数成分以上かつ特定の振幅以上のもののみを対象として行う。
〔S2〕ホールドオーバ状態では、網同期中にサンプリングしたピーク〜ピーク間の周期情報から、ワンダのモデルを生成する。
〔S3〕位相偏差計測ポイント毎に記録したヒストリデータが、その生成したワンダモデル周期のどの位置にいたかを割り出し(後述の部分パターンマッチングを行う)、そのポイントからワンダ・モデルにしたがってワンダエミュレートを開始する(図6のStart Point )。
【0080】
なお、同期状態に入った時点からホールドオーバ状態に遷移するまでの間で、ピークが1つあるいは1つも観測されていなかった場合、その間の最大値と最小値を擬似的なピークとみなし、ワンダをエミュレートする。
【0081】
この場合、上述した手法と同様にエミュレートすると、本来存在していたであろうワンダよりも高周波のワンダを生成してしまうことになる、したがって、こういった場合には、擬似的なピーク間の時間間隔には意味を持たせずに、ワンダ周期Twandは独自に設定する。
【0082】
Twandの決定要因となるのは、1つは本発明を適用する装置に対する各種のワンダ規定(ワンダ生成規定、ワンダ耐力等)未満であること。もう1つは擬似的なピークポイント間の大きさが持続した場合に、スリップが発生することが予想される時間等を目安とする。
【0083】
図8は部分パターンマッチングの処理手順を示す図である。
〔S10〕ヒストリデータを次のパラメータで量子化する。量子化されるパラメータは、最新のヒストリデータに対応する出力周波数foの周波数値Flatestと、ヒストリデータ全体としての方向である。
〔S11〕周波数値Flatestと、ワンダモデルの交差するポイントを出す。
〔S12〕ワンダモデルは1周期分のみであるため、交差するのは必ず2ポイント存在する。そこで、ステップS10のヒストリデータの方向を示す情報により、ヒストリデータのブロックがワンダモデルのどの位置にいるのかを判断し、そこをエミュレーションのスタートポジション(図6のStart Point )とする。
〔S13〕ワンダ・エミュレーション手段15は、このスタートポイントからエミュレーションを開始する。
【0084】
以上説明したように、本発明のワンダ・エミュレーション手段15は、出力周波数foまたは位相偏差のピーク間の間隔を記録して、同期中に存在していたワンダをモデル化し、モデル化したワンダのエミュレーションを行って、出力周波数の位相同期制御を行う構成とした。
【0085】
このようにワンダを量子化してとらえることで、ホールドオーバ機能で参照するヒストリデータのポイント数を必要最小限に抑えて、ワンダのモデル化を行うことができ、さらにモデル化したワンダのエミュレーションを行うことで、スリップの発生を抑制することが可能になる。
【0086】
以上説明したように、本発明の位相同期制御装置10及びPLL装置1は、位相比較手段20から出力される位相差と同時に、出力周波数foの位相偏差を監視することで、出力クロックに対する入力リファレンスクロックfrの障害波及を避けることが可能になる。
【0087】
また、ホールドオーバ動作で使用するヒストリデータとして、出力周波数foの基準値と基準値に対して方向を示す符号化データだけを記録することにより、位相差の値そのものを記録するよりもメモリ使用量を節約することが可能になる。
【0088】
さらに、ヒストリデータのミラーリングを行うことで、出力周波数foの急激な変動を避けることが可能になる。
また、ホールドオーバ動作中に、ヒストリデータにずれ幅分のオフセットを加えて、ドリフト補正を行うことにより、ドリフトによる出力周波数foの変動を効率よく抑制することが可能になる。
【0089】
さらに、受信クロックと送信クロックが独立で、一方のクロックのみが出力周波数foのクロックを使用しているシステムに対しては、同期中にワンダをサンプリングし、ホールドオーバ動作中にエミュレーションする構成としたので、システムで発生しうるスリップを抑制することが可能になる。
【0090】
【発明の効果】
以上説明したように、本発明の位相同期制御装置は、同期時の出力周波数の位相偏差から生成された履歴データを出力周波数に反映させ、かつ履歴データにオフセットを加えて出力周波数のドリフトを補正する構成とした。これにより、網同期の品質及び信頼性を向上させ、特にホールドオーバ時の同期安定化を図ることが可能になる。
【0091】
また、本発明のPLL装置は、同期時の出力周波数の位相偏差から生成された履歴データを出力周波数に反映させ、かつ履歴データにオフセットを加えて出力周波数のドリフトを補正する構成とした。これにより、網同期の品質及び信頼性を向上させ、特にホールドオーバ時の同期安定化を図ることが可能になる。
【図面の簡単な説明】
【図1】本発明の位相同期制御装置の原理図である。
【図2】PLL装置の構成を示す図である。
【図3】ヒストリデータの保存の様子を示す図である。
【図4】ミラーリングを示す図である。
【図5】ワンダにもとづくスリップの発生を示す図である。
【図6】ワンダのモデル化を示す図であり、(A)は実際の位相偏差、(B)はワンダモデルを示す。
【図7】ワンダ・エミュレーション手段の処理手順を示すフローチャートである。
【図8】部分パターンマッチングの処理手順を示す図である。
【図9】ディジタルPLLの概略構成を示す図である。
【図10】スリップ発生を説明する図である。
【符号の説明】
10 位相同期制御装置
11 履歴情報保存手段
12 履歴情報補償手段
13 ドリフト補正手段
14 位相偏差監視手段
15 ワンダ・エミュレーション手段
Claims (10)
- クロック障害の対策機能であるホールドオーバの動作時に、出力周波数の位相同期制御を行う位相同期制御装置において、
同期時の前記出力周波数の位相偏差の基準値及び前記基準値に対する方向を符号化したデータからなる履歴データを生成し、時系列に保存する履歴情報保存手段と、
最新の履歴データと最古の履歴データとの差分を補償して、前記出力周波数の位相同期制御に反映させる履歴情報補償手段と、
前記出力周波数の位相偏差幅を算出して前記出力周波数のドリフトを監視し、あらかじめ決められた幅の範囲をはずれた場合に、前記履歴データに対して、ずれ幅分のオフセットを加えてドリフトを補正するドリフト補正手段と、
を有することを特徴とする位相同期制御装置。 - 前記出力周波数の位相偏差を監視し、入力された位相差に異常があった場合に前記位相偏差が正常であるならば、入力に異常があるものとみなして、前記ホールドオーバへ移行させる位相偏差監視手段をさらに有することを特徴とする請求項1記載の位相同期制御装置。
- 前記履歴情報補償手段は、前記ホールドオーバの開始時に、最新の履歴データから最古の履歴データへ時間軸を遡って読み出し、最古の履歴データに到達した際は、最古の履歴データから最新の履歴データへ時間軸にそって読み出すことを繰り返して、前記差分を補償することを特徴とする請求項1記載の位相同期制御装置。
- 前記出力周波数または前記出力周波数の位相偏差のピーク間の間隔を記録して、同期中に存在していたワンダをモデル化し、モデル化した前記ワンダのエミュレーションを行って、前記出力周波数の位相同期制御を行うワンダ・エミュレーション手段をさらに有することを特徴とする請求項1記載の位相同期制御装置。
- 信号の位相同期制御を行うPLL装置において、
出力周波数を発振する出力周波数発振手段と、
入力信号の周波数と前記出力周波数との位相を比較して、位相差を出力する位相比較手段と、
同期時の前記出力周波数の前記位相偏差の基準値及び前記基準値に対する方向を符号化したデータからなる履歴データを生成し、時系列に保存する履歴情報保存手段と、最新の履歴データと最古の履歴データとの差分を補償して、前記出力周波数の位相同期制御に反映させる履歴情報補償手段と、前記出力周波数の位相偏差幅を算出して前記出力周波数のドリフトを監視し、あらかじめ決められた幅の範囲をはずれた場合に、前記履歴データに対して、ずれ幅分のオフセットを加えてドリフトを補正するドリフト補正手段と、から構成されるPLL制御手段と、
を有することを特徴とするPLL装置。 - 前記出力周波数の前記位相偏差を監視し、入力された前記位相差に異常があった場合に前記位相偏差が正常であるならば、入力に異常があるものとみなして、前記ホールドオーバへ移行させる位相偏差監視手段をさらに有することを特徴とする請求項5記載のPLL装置。
- 前記履歴情報補償手段は、前記ホールドオーバの開始時に、最新の履歴データから最古の履歴データへ時間軸を遡って読み出し、最古の履歴データに到達した際は、最古の履歴データから最新の履歴データへ時間軸にそって読み出すことを繰り返して、前記差分を補償することを特徴とする請求項5記載のPLL装置。
- 前記出力周波数または前記出力周波数の位相偏差のピーク間の間隔を記録して、同期中に存在していたワンダをモデル化し、モデル化した前記ワンダのエミュレーションを行って、前記出力周波数の位相同期制御を行うワンダ・エミュレーション手段をさらに有することを特徴とする請求項5記載のPLL装置。
- 初期引き込み時、前記入力信号の分周値を段階的に切り替える分周制御手段をさらに有することを特徴とする請求項5記載のPLL装置。
- 前記PLL制御手段は、初期引き込み時、前記入力信号に対する追従精度を段階的に切り替えることを特徴とする請求項5記載のPLL装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07317799A JP4165954B2 (ja) | 1999-03-18 | 1999-03-18 | 位相同期制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07317799A JP4165954B2 (ja) | 1999-03-18 | 1999-03-18 | 位相同期制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000269949A JP2000269949A (ja) | 2000-09-29 |
JP4165954B2 true JP4165954B2 (ja) | 2008-10-15 |
Family
ID=13510609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07317799A Expired - Fee Related JP4165954B2 (ja) | 1999-03-18 | 1999-03-18 | 位相同期制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4165954B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009060315A (ja) * | 2007-08-31 | 2009-03-19 | National Institute Of Advanced Industrial & Technology | 遠隔時計の位相誤差軽減方法及び装置 |
JP5277919B2 (ja) * | 2008-12-10 | 2013-08-28 | 株式会社Jvcケンウッド | 基準信号発振装置及び基準信号発振方法 |
JP5699759B2 (ja) * | 2011-04-01 | 2015-04-15 | 富士通株式会社 | 伝送装置及び伝送方法 |
JPWO2012165115A1 (ja) | 2011-05-31 | 2015-02-23 | 日本電気株式会社 | 同期装置及び同期方法 |
CN114062777B (zh) * | 2021-11-17 | 2023-11-14 | 山东日照发电有限公司 | 一种同期装置的频差校验方法 |
-
1999
- 1999-03-18 JP JP07317799A patent/JP4165954B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000269949A (ja) | 2000-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8275087B2 (en) | Frequency synchronization using first and second frequency error estimators | |
US8300749B2 (en) | Method, apparatus and system for frequency synchronization between devices communicating over a packet network | |
US9276591B2 (en) | Frequency synchronization with compensation of phase error accumulation responsive to a detected discontinuity | |
KR0177731B1 (ko) | 망동기용 디지탈 위상동기루프 제어방법 | |
US5726607A (en) | Phase locked loop using a counter and a microcontroller to produce VCXO control signals | |
JP4468196B2 (ja) | デジタルpll回路 | |
CN100477527C (zh) | 一种锁相环及提高时钟精度的方法 | |
JP3084151B2 (ja) | 情報処理システム | |
JPH11271476A (ja) | 基準周波数発生装置 | |
JP4165954B2 (ja) | 位相同期制御装置 | |
JP2003514411A (ja) | 基準クロック信号に周波数同期されたクロック信号を生成する回路装置 | |
WO2004032597A2 (en) | System and method for maintaining an accurate frequency on a voltage controlled oscillator | |
US7856075B2 (en) | Clock supply circuit and clock supply method | |
CN112019212A (zh) | 锁相环中的参考时钟频率变化处理 | |
US4914404A (en) | Method for synchronization of a signal frequency to interference-prone reference signal frequencies | |
US6181175B1 (en) | Clock generator and synchronizing method | |
JP2616701B2 (ja) | クロック従属同期装置の高速引込み制御回路 | |
JP2000315945A (ja) | デジタル位相ロックループ回路 | |
JP3214669B2 (ja) | 位相保持回路 | |
JP2808967B2 (ja) | クロックホールドオーバ回路 | |
GB2387092A (en) | Switching between clocks to read a buffer in a data receiving circuit | |
JP2003032107A (ja) | 位相同期回路 | |
JP4036013B2 (ja) | 周波数監視回路、クロック供給装置、および周波数監視方法 | |
CN114527635B (zh) | 双铷钟热备份工作方法、系统、存储介质及电子装置 | |
JP2014154973A (ja) | クロックデータリカバリー装置、シリアルデータ受信装置、及びシリアルデータ通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080729 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |