JP4161673B2

JP4161673B2 - 電流検出回路

Info

Publication number: JP4161673B2
Application number: JP2002302979A
Authority: JP
Inventors: 幸太大西
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-10-17
Filing date: 2002-10-17
Publication date: 2008-10-08
Anticipated expiration: 2022-10-17
Also published as: JP2008216270A; JP2004138482A

Description

【０００１】
【発明の属する技術分野】
本発明は、電流を検出する電流検出回路に関し、例えば、バッテリ（充電可能な２次電池、蓄電池など）の充電時の充電電流、およびバッテリから負荷に供給する放電電流を検出する電流検出回路に関するものである。
【０００２】
【従来の技術】
従来、この種の電流検出回路としては、例えば、図５に示すようなものが知られている。
この電流検出回路は、図５に示すように、検出抵抗Ｒｓ、差動アンプ１、Ａ／Ｄコンバータ２などから構成されている。
【０００３】
このような構成からなる電流検出回路では、検出抵抗Ｒｓにバッテリ（図示ぜず）の充電電流または放電電流を流し、その検出抵抗Ｒｓの両端に発生する検出電圧が差動アンプ１で増幅されて出力される。この差動アンプ１のアナログ形態の出力電圧は、Ａ／Ｄコンバータ２において、サンプリング処理などの各処理を経てデジタル形態の電圧値に変換される。そして、この変換されたデジタルの電圧値を積算することにより、充電電流または放電電流として計測していた。
【０００４】
また、従来の２次電池の充放電電流検出装置として、電池と直列に挿入した電流検出用抵抗の両端電圧を差動増幅器を用いて増幅し、その差動増幅器の出力を一定時間毎にアナログ積分器で積分し、そのアナログ積分器の積分電圧を用いて、マイクロコンピュータが充放電電流を演算するものがある（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平１１−１３５１５６号公報
【０００６】
【発明が解決しようとする課題】
ところで、図５に示す電流検出回路では、上記のようにバッテリの充電電流および放電電流が検出されるが、そのバッテリを携帯電話に使用する場合には、バッテリの負荷変動が高速となる。このため、Ａ／Ｄコンバータ２として高速に動作するものを使用し、サンプリングの回数を増やして充放電電流の検出精度の低下を防止する必要がある。
【０００７】
従って、バッテリの負荷変動が高速の場合には、サンプリング回数を増やす必要があるが、サンプリング回数の増加はＡ／Ｄコンバータの消費電流の増加を招くという不具合があった。
このため、高速な負荷変動に対応でき、Ａ／Ｄコンバータを低消費電流駆動できる電流検出回路の出現が望まれていた。
【０００８】
一方、特許文献１の従来装置では、アナログ積分器が、オペアンプ、コンデンサ、抵抗、２つのスイッチなどから構成され、その回路構成が複雑になる上に、回路規模が大きくなるという不具合がある。また、その従来装置は、マイクロコンピュータを含んでいるので、複雑な演算を必要とする上に、必要以上の消費電流も発生するという不具合がある。
【０００９】
このため、簡易な構成によりバッテリ表示などが可能な電流検出回路が求められていた。
そこで、本発明の目的は、上記の点に鑑み、高速な負荷変動に対応できかつ、後段回路の低消費電流駆動に寄与できるようにした電流検出回路を提供することにある。
【００１１】
【課題を解決するための手段】
上記の課題を解決し本発明の目的を達成するために、請求項１〜請求項３に記載の各発明は、以下のように構成した。
すなわち、請求項１に記載の発明は、電流を検出する電流検出回路であって、前記電流を検出電圧に変換する検出抵抗と、前記検出電圧を増幅する増幅手段と、前記増幅手段の出力電圧に応じた電流を生成する電流生成手段と、前記電流生成手段が生成する電流の時間積分を行う積分手段とを備え、前記電流生成手段は、第１のカレントミラー回路を有し、前記積分手段は、前記第１のカレントミラー回路の出力電流を入力電流とする第２のカレントミラー回路と、前記第２のカレントミラー回路の出力電流を充電する充電用コンデンサとを有し、前記充電用コンデンサには、放電用のＭＯＳトランジスタが並列に接続され、前記ＭＯＳトランジスタは外部からオンオフ制御されるようになっていることを特徴とするものである。
【００１２】
請求項２に記載の発明は、請求項１に記載の電流検出回路において、前記第１のカレントミラー回路は、Ｎ型のＭＯＳトランジスタの組み合わせからなり、前記第２のカレントミラー回路は、Ｐ型のＭＯＳトランジスタの組み合わせからなることを特徴とするものである。
請求項３に記載の発明は、請求項１または請求項２に記載の電流検出回路において、前記電流検出回路は、２次電池への充電電流または前記２次電池から負荷に供給する放電電流を検出する充電電流／放電電流検出回路であることを特徴とするものである。
【００１３】
このような構成からなる請求項１〜請求項３に記載の各発明によれば、高速な負荷変動に対応でき、かつ、後段回路の低消費電流駆動に寄与できる。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
本発明の電流検出回路の第１実施形態について、図１を参照して説明する。
この第１実施形態では、本発明の電流検出回路を、バッテリ（充電可能な２次電池、蓄電池など）の充電電流および放電電流を検出する充電電流／放電電流検出回路に適用した場合について説明する。
【００２０】
すなわち、この第１実施形態は、図１に示すように、検出抵抗Ｒｓと、増幅手段としての差動アンプ１と、電流生成手段としての電流生成回路１１と、積分手段としての積分回路１２と、Ａ／Ｄ変換手段としてのＡ／Ｄコンバータ１３とを、少なくとも備えている。
検出抵抗Ｒｓは、バッテリ（図示せず）への充電電流、またはバッテリから負荷（図示せず）に供給する放電電流を検出電圧に変換するための抵抗である。
【００２１】
差動アンプ１は、検出抵抗Ｒｓの検出電圧を差動増幅するアンプであり、その増幅電圧を電流生成回路に１１に出力するようになっている。
電流生成回路１１は、差動アンプ１の出力電圧に応じた電流を生成する回路であり、抵抗Ｒ１と、Ｎ型のＭＯＳトランジスタＱ１、Ｑ２からなるカレントミラー回路などで構成される。
【００２２】
すなわち、この電流生成回路１１は、差動アンプ１の出力端子とアースとの間に、抵抗Ｒ１とＮ型のＭＯＳトランジスタＱ１を直列に接続し、これにより差動アンプ１の出力電圧に応じた電流をＭＯＳトランジスタＱ１に生成させ、この生成電流と同一または比例する電流をＭＯＳトランジスタＱ２に流すようになっている。
【００２３】
積分回路１２は、電流生成回路１１の生成電流を時間積分する回路であり、Ｐ型のＭＯＳトランジスタＱ３、Ｑ４からなるカレントミラー回路と、充電用のコンデンサＣ１などで構成される。
すなわち、この積分回路１２は、ＭＯＳトランジスタＱ２に直列にＭＯＳトランジスタＱ３を接続し、この直列回路を電源とアースとの間に接続するようにしている。また、電源とアースとの間にＭＯＳトランジスタＱ４とコンデンサＣ１を直列に接続している。そして、ＭＯＳトランジスタＱ３と、ＭＯＳトランジスタＱ４とはカレントミラー回路を構成し、ＭＯＳトランジスタＱ３に流れる電流と同一または比例する電流をＭＯＳトランジスタＱ４に流すように構成されている。
【００２４】
従って、積分回路１２は、電流生成回路１１の生成電流と同一または比例する電流を、コンデンサＣ１に充電できるようになっている。
コンデンサＣ１には、そのコンデンサＣ１の充電電荷を放電させるためのスイッチとしてＭＯＳトランジスタＱ５が並列に接続されている。ＭＯＳトランジスタＱ５は、外部からの制御信号によりオンオフ制御され、オン時にコンデンサＣ１の充電電荷が放電される。
【００２５】
Ａ／Ｄコンバータ１３は、積分回路１２の積分出力、すなわちコンデンサＣ１のアナログ形態の充電電圧Ｖｃを入力し、この入力した充電電圧Ｖｃをデジタル値にＡ／Ｄ（アナログ／デジタル）変換するものである。
次に、このような構成からなる第１実施形態の動作例について、図１および図２を参照して説明する。
【００２６】
この動作例では、バッテリが負荷に負荷電流を供給し、この負荷電流を放電電流Ｉ２として検出する場合について説明する。
いま、検出抵抗Ｒｓに流れる放電電流（負荷電流）の波形が、例えば図２（Ａ）に示すような場合とする。この場合には、検出抵抗Ｒｓの両端にその放電電流に応じた検出電圧が発生し、この検出電圧が差動アンプ１に入力される。差動アンプ１は、その検出電圧を増幅し、この増幅電圧を出力する。
【００２７】
ＭＯＳトランジスタＱ１には、差動アンプ１の出力電圧に応じた電流が流れる。ここで、ＭＯＳトランジスタＱ１は、ＭＯＳトランジスタＱ２との間でカレントミラー回路を構成するので、ＭＯＳトランジスタＱ２には、ＭＯＳトランジスタＱ１に流れる電流と同一の電流が流れる。
また、ＭＯＳトランジスタＱ３とＭＯＳトランジスタＱ４とは、カレントミラー回路を構成するので、ＭＯＳトランジスタＱ４に流れる電流は、ＭＯＳトランジスタＱ３に流れる電流と同一の電流が流れる。そして、ＭＯＳトランジスタＱ４に流れる電流は、コンデンサＣ１を充電させるので、コンデンサＣ１の充電電圧Ｖｃは、図２（Ｂ）に示すように、徐々に増加していく。
【００２８】
ここで、ＭＯＳトランジスタＱ１とＭＯＳトランジスタＱ２はカレントミラー回路を構成し、ＭＯＳトランジスタＱ３とＭＯＳトランジスタＱ４はカレントミラー回路を構成する。このため、ＭＯＳトランジスタＱ４に流れるコンデンサＣ１を充電する充電電流は、ＭＯＳトランジスタＱ１に流れる差動アンプ１の出力電圧に応じた電流となる。この結果、コンデンサＣ１の充電電圧Ｖｃは、検出抵抗Ｒｓに流れる放電電流Ｉ２を時間積分した電圧となる。
【００２９】
このように得られるコンデンサＣ１の充電電圧Ｖｃは、Ａ／Ｄコンバータ１３の入力側に供給される。Ａ／Ｄコンバータ１３は、その充電電圧Ｖｃを図２（Ｂ）に示すように所定のタイミングでサンプリングし、そのサンプリング時の充電電圧Ｖｃをデジタル値に変換する。なお、上記のサンプリングは、所定のサンプリングパルスにより行なわれる。
【００３０】
また、このときには、上記のサンプリングパルスに基づいてＭＯＳトランジスタＱ５がオンとなるので、これによりコンデンサＣ１の充電電荷は急速に放電して、充電電圧Ｖｃが急激に低下する（図２（Ｂ）参照）。
なお、Ａ／Ｄコンバータ１３の出力は、所定の演算処理などがされてバッテリの残量表示などに使用される。
【００３１】
以上説明したように、この第１実施形態では、差動アンプ１の出力電圧に応じた電流を生成し、この生成電流によりコンデンサＣ１を充電し、この充電電圧を利用してＡ／Ｄコンバータ１３がＡ／Ｄ変換を行うようにした。このため、Ａ／Ｄコンバータ１３のサンプリング回数を大幅に削減でき、Ａ／Ｄ変換動作を低速化できるようになるので、Ａ／Ｄコンバータは低消費電流の駆動ができるようになる。
【００３２】
また、この第１実施形態によれば、バッテリの負荷の変動に対して、Ａ／Ｄコンバータ１３は対応する必要がなくなり、差動アンプ１の動作速度（追従性）のみで対応すれば足りる。
次に、本発明の電流検出回路の第２実施形態について、図３を参照して説明する。
【００３３】
この第２実施形態は、図３に示すように、検出抵抗Ｒｓと、充放電切換スイッチ２１と、増幅手段としての差動アンプ１と、電流生成手段としての電流生成回路１１と、積分手段としての積分回路１２と、比較手段としてのコンパレータ２２と、バッファ回路２３と、計数手段としてのアップ／ダウンカウンタ２４とを、少なくとも備えている。
【００３４】
検出抵抗Ｒｓは、バッテリ（図示せず）への充電電流Ｉ１、およびバッテリから負荷（図示せず）に供給する放電電流Ｉ２を検出電圧に変換するための抵抗である。
充放電切換スイッチ２１は、充電電流Ｉ１と放電電流Ｉ２とでは検出抵抗Ｒｓに流れる電流の方向が異なり、これに伴ってその検出電圧の方向も異なるが、その異なる検出電圧を同一の差動アンプ１で増幅するために、充電時と放電時において、その検出電圧の差動アンプ１に対する印加状態を選択的に切り換えるための切換スイッチである。
【００３５】
このために、充放電切換スイッチ２１は、検出抵抗Ｒｓと差動アンプ１との間に介在され、かつ、検出抵抗Ｒｓの両端と差動アンプ１の２つの入力端子とを接続する２つの入力線２５、２６を選択的に入れ換えることができるようになっている。
差動アンプ１、電流生成回路１１、および積分回路１２は、図１に示す第１実施形態の差動アンプ１、電流生成回路１１、および積分回路１２と同様に構成するので、同一の構成要素には同一符号を付してその説明は省略する。ただし、ＭＯＳトランジスタＱ５が、コンパレータ２２の出力に基づいてオンオフ制御される点が異なる。
【００３６】
コンパレータ２２は、積分回路１２の出力電圧、すなわちコンデンサＣ１の充電電圧Ｖｃを基準電圧Ｖｒｅｆと比較し、充電電圧Ｖｃが基準電圧Ｖｒｅｆを上回った場合に、「Ｈ」レベルの出力信号を出力するものである。このコンパレータ２２としては、ヒステリシス機能付きのコンパレータが好ましい。
コンパレータ２２の出力信号は、バッファ２３を介して、アップ／ダウンカウンタ２４の入力端子と、ＭＯＳトランジスタＱ５のゲートにそれぞれ供給されている。
【００３７】
アップ／ダウンカウンタ２４は、コンパレータ２２の出力信号が「Ｈ」レベルになるたびに、その個数を計数するカウンタであり、アップカウント動作とダウンカウント動作ができるようになっている。すなわち、このカウンタ２４は、充放電切換スイッチ２１が充電電流Ｉ１を検出する側の場合には、アップ／ダウン切換信号が例えば「Ｈ」となってアップカウント動作を行い、その充放電切換スイッチ２１が放電電流Ｉ２を検出する側の場合には、アップ／ダウン切換信号が例えば「Ｌ」となってダウンカウント動作を行うようになっている。
【００３８】
アップ／ダウンカウンタ２４の計数値を表示するために、アップ／ダウンカウンタ２４の後段には液晶表示器のような表示器（図示せず）が接続されるようになっている。
次に、このような構成からなる第２実施形態の動作例について、図３および図４を参照して説明する。
【００３９】
まず、バッテリ（図示せず）への充電電流Ｉ１を検出する場合について説明する。この場合には、充放電切換スイッチ２１が充電電流Ｉ１を検出する側に切り換えられる。また、アップ／ダウンカウンタ２４は、アップ／ダウン切換信号が「Ｈ」となって、アップカウント動作が可能な状態となる。
このときの充電電流Ｉ１の一例を示すと図４（Ａ）に示すようになり、検出抵抗Ｒｓの両端にその充電電流Ｉ１に応じた検出電圧が発生し、この検出電圧が差動アンプ１に入力される。差動アンプ１は、その検出電圧を増幅して出力するが、この出力電圧は図４（Ｂ）に示すようになる。
【００４０】
ＭＯＳトランジスタＱ１には、差動アンプ１の出力電圧に応じた電流が流れる。ここで、ＭＯＳトランジスタＱ１は、ＭＯＳトランジスタＱ２との間でカレントミラー回路を構成するので、ＭＯＳトランジスタＱ２には、ＭＯＳトランジスタＱ１に流れる電流と同一の電流が流れる。
また、ＭＯＳトランジスタＱ３とＭＯＳトランジスタＱ４とは、カレントミラー回路を構成するので、ＭＯＳトランジスタＱ４に流れる電流は、ＭＯＳトランジスタＱ３に流れる電流と同一の電流が流れる。そして、ＭＯＳトランジスタＱ４に流れる電流は、コンデンサＣ１に充電されるので、コンデンサＣ１の充電電圧Ｖｃは、図４（Ｃ）に示すように増加していく。
【００４１】
ここで、ＭＯＳトランジスタＱ１とＭＯＳトランジスタＱ２はカレントミラー回路を構成し、ＭＯＳトランジスタＱ３とＭＯＳトランジスタＱ４はカレントミラー回路を構成する。このため、ＭＯＳトランジスタＱ４に流れるコンデンサＣ１を充電する充電電流は、ＭＯＳトランジスタＱ１に流れる差動アンプ１の出力電圧に応じた電流となる。この結果、コンデンサＣ１の充電電圧Ｖｃは、検出抵抗Ｒｓに流れる充電電流Ｉ１を時間積分した電圧となる。
【００４２】
このように得られるコンデンサＣ１の充電電圧Ｖｃは、コンパレータ２２に供給される。コンパレータ２２は、その充電電圧Ｖｃを基準電圧Ｖｒｅｆと比較し、充電電圧Ｖｃが基準電圧Ｖｒｅｆを上回った場合に、「Ｈ」レベルの出力信号を出力する（図４（Ｄ）参照）。コンパレータ２２の「Ｈ」レベルの出力信号は、バッファ２３を介して、アップ／ダウンカウンタ２４の入力端子に供給される。このため、アップ／ダウンカウンタ２４は、アップカウント動作を行い、計数値を「１」だけ増加させる（図４（Ｅ）参照）。
【００４３】
一方、コンパレータ２２の「Ｈ」レベルの出力信号は、バッファ２３を介して、ＭＯＳトランジスタＱ５のゲートに供給されるので、これによりＭＯＳトランジスタＱ５がオンとなってコンデンサＣ１の充電電荷は急速に放電されて、充電電圧Ｖｃは急激に低下する（図４（Ｃ）参照）。
このような動作を繰り返すことにより、アップ／ダウンカウンタ２４の計数値は、図４（Ｅ）に示すように増加していく。そして、この計数値はバッテリの充電状態を示す値として表示器（図示せず）に表示される。
【００４４】
次に、バッテリの充電が終了し、そのバッテリが負荷に負荷電流を供給し、この負荷電流を放電電流Ｉ２として検出する場合について説明する。
この場合には、充放電切換スイッチ２１が放電電流Ｉ２を検出する側に切り換えられる。また、アップ／ダウンカウンタ２４は、アップ／ダウン切換信号が「Ｌ」となって、ダウンカウント動作が可能な状態となる。
【００４５】
このときには、検出抵抗Ｒｓの両端にその放電電流Ｉ２に応じた検出電圧が発生し、この検出電圧が差動アンプ１に入力される。差動アンプ１は、その検出電圧を増幅して出力する。
ＭＯＳトランジスタＱ１には、差動アンプ１の出力電圧に応じた電流が流れ、これと同一の電流がＭＯＳトランジスタＱ２に流れる。また、ＭＯＳトランジスタＱ２に流れる電流と同一の電流が、ＭＯＳトランジスタＱ４に流れる。そして、ＭＯＳトランジスタＱ４に流れる電流は、コンデンサＣ１を充電させるので、コンデンサＣ１の充電電圧Ｖｃは増加していく。
【００４６】
このように得られるコンデンサＣ１の充電電圧Ｖｃは、コンパレータ２２に供給される。コンパレータ２２は、その充電電圧Ｖｃを基準電圧Ｖｒｅｆと比較し、充電電圧Ｖｃが基準電圧Ｖｒｅｆを上回った場合に、「Ｈ」レベルの出力信号を出力する。コンパレータ２２の「Ｈ」レベルの出力信号は、バッファ２３を介して、アップ／ダウンカウンタ２４の入力端子に供給される。このため、アップ／ダウンカウンタ２４は、ダウンカウント動作を行って、計数値を「１」だけ減らす。
【００４７】
一方、コンパレータ２２の「Ｈ」レベルの出力信号は、バッファ２３を介して、ＭＯＳトランジスタＱ５のゲートに供給されるので、これによりＭＯＳトランジスタＱ５がオンとなってコンデンサＣ１の充電電荷は急速に放電されて、充電電圧Ｖｃは急激に低下する。
このような動作を繰り返すことにより、アップ／ダウンカウンタ２４の計数値は、充電終了時の計数値を基準に順次減少していく。そして、この計数値はバッテリの残量状態を示す値として表示器（図示せず）に表示される。
【００４８】
以上説明したように、この第２実施形態では、差動アンプ１の出力電圧に応じた電流を生成し、この生成電流によりコンデンサＣ１を充電し、この充電電圧を利用してアップ／ダウンカウンタ２４で計数動作を行うようにした。このため、簡易な構成によりバッテリの残量表示などが可能となる。
【００４９】
【発明の効果】
以上説明したように、本発明によれば、高速な負荷変動に対応でき、かつ、後段回路の低消費電流駆動に寄与できる。
【図面の簡単な説明】
【図１】本発明の電流検出回路の第１実施形態の構成を示す回路図である。
【図２】図１の回路の主要部の波形図である。
【図３】本発明の電流検出回路の第２実施形態の構成を示す回路図である。
【図４】図３の回路の主要部の波形などを示す図である。
【図５】従来回路の回路図である。
【符号の説明】
Ｒｓは検出抵抗、Ｉ１は充電電流、Ｉ２は放電電流、１は差動アンプ、１１は電流生成回路、１２は積分回路、１３はＡ／Ｄコンバータ、２１は充放電切換スイッチ、２２はコンパレータ、２３はバッファ回路、２４はアップ／ダウンカウンタである。

Claims

電流を検出する電流検出回路であって、
前記電流を検出電圧に変換する検出抵抗と、
前記検出電圧を増幅する増幅手段と、
前記増幅手段の出力電圧に応じた電流を生成する電流生成手段と、
前記電流生成手段が生成する電流の時間積分を行う積分手段とを備え、
前記電流生成手段は、第１のカレントミラー回路を有し、
前記積分手段は、前記第１のカレントミラー回路の出力電流を入力電流とする第２のカレントミラー回路と、前記第２のカレントミラー回路の出力電流を充電する充電用コンデンサとを有し、
前記充電用コンデンサには、放電用のＭＯＳトランジスタが並列に接続され、前記ＭＯＳトランジスタは外部からオンオフ制御されるようになっていることを特徴とする電流検出回路。
前記第１のカレントミラー回路は、Ｎ型のＭＯＳトランジスタの組み合わせからなり、前記第２のカレントミラー回路は、Ｐ型のＭＯＳトランジスタの組み合わせからなることを特徴とする請求項１に記載の電流検出回路。
前記電流検出回路は、２次電池への充電電流または前記２次電池から負荷に供給する放電電流を検出する充電電流／放電電流検出回路であることを特徴とする請求項１または請求項２に記載の電流検出回路。