JP4151455B2 - モノリシックマイクロ波集積回路およびその製造方法 - Google Patents
モノリシックマイクロ波集積回路およびその製造方法 Download PDFInfo
- Publication number
- JP4151455B2 JP4151455B2 JP2003091128A JP2003091128A JP4151455B2 JP 4151455 B2 JP4151455 B2 JP 4151455B2 JP 2003091128 A JP2003091128 A JP 2003091128A JP 2003091128 A JP2003091128 A JP 2003091128A JP 4151455 B2 JP4151455 B2 JP 4151455B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- oxide layer
- groove
- integrated circuit
- planar antenna
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、モノリシックマイクロ波集積回路およびその製造方法に関するものである。
【0002】
【従来の技術】
従来、シリコン基板上に伝送線路やスパイラルインダクタ等の受動素子を形成する場合、基板の抵抗が低いため不要な電流が流れ、損失が増加する問題があった。その問題を解決するために、例えば非特許文献1に記載されているように、基板表面のインダクタの下方に溝(空洞)を形成する方法をとることにより、損失の低減が可能である。しかし、この方法は従来のLSIプロセスとは相いれないものであり、また十分な強度が得られない。
【0003】
また、化合物半導体のマイクロ波集積回路でよく使用される分布定数線路は、損失が十分低いことが前提になっており、通常のシリコン基板上の線路では使用できない。
【0004】
【非特許文献1】
J.Y.C. Changらの論文“Large Suspended Inductors on Silicon and Their Use in a 2-μm CMOS RF Amplifier,”IEEE Electron Device Letters,Vol.14,No.5,pp.246-248(1993)
【0005】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、新規な構成にて損失の低減を図ることができるモノリシックマイクロ波集積回路およびその製造方法を提供することにある。
【0006】
【課題を解決するための手段】
請求項1に記載のモノリシックマイクロ波集積回路は、コプレーナ線路用信号線(4)、伝送線路、スパイラルインダクタ(30)、および平面アンテナ(40)のいずれか1つを、シリコン基板の素子形成面における一部の領域に形成した厚さ10μm以上の酸化物層の上に配置するとともに、シリコン基板における酸化物層の下の部位を除去し、さらに、シリコン基板における素子形成面とは反対の面側に接地部材を設けたことを特徴としている。よって、厚さ10μm以上の酸化物層の上に配置したコプレーナ線路用信号線(4)、伝送線路、スパイラルインダクタ(30)、および平面アンテナ(40)のいずれか1つにおいてはシリコン上に配置した場合に比べ損失の低減を図ることができ、また、シリコン基板における酸化物層の下の部位が除去されており、損失をより少なくできる。さらに、非特許文献1のように空洞の上に素子を配置する場合に比べ機械的強度を低下させることなく低損失化を実現することができる。
【0007】
請求項2に記載のように、酸化物層の外周面から内方において同外周面に沿って不純物ドープトポリシリコンを充填した溝を形成し、不純物ドープトポリシリコンにてコプレーナ線路用信号線(4)、伝送線路、スパイラルインダクタ(30)、および平面アンテナ(40)のいずれか1つの周囲に配した接地導体と接地部材とを電気的に接続してもよい。
【0008】
ここで、請求項3に記載のように、厚さ10μm以上の酸化物層の上にコプレーナ線路用信号線を配置し、その周囲に、接地導体としてコプレーナ線路用接地導体を配置するとよい。
【0010】
請求項4に記載のように、厚さ10μm以上の酸化物層の上に平面アンテナを配置するとともに、接地部材として、接地導体膜と、導電性材料よりなる台座を用い、接地導体膜はシリコン基板における素子形成面とは反対の面側に接するように形成されるとともに平面アンテナと対向する部位が除去されており、シリコン基板における素子形成面とは反対の面に接地導体膜を介在させた状態で台座を接合し、酸化物層と、シリコン基板における酸化物層の下の部位を除去することによりできた空間を介して、平面アンテナと、接地した台座とを対向配置してもよい。
【0011】
請求項5に記載のように、シリコン基板におけるコプレーナ線路用信号線(4)、伝送線路、スパイラルインダクタ(30)、および平面アンテナ(40)のいずれか1つが配置される部位において深さ10μm以上の溝を形成する。そして、熱酸化により溝の内面から酸化膜を成長させて溝を熱酸化膜によって埋設することにより酸化物層を形成する。さらに、酸化物層の上にコプレーナ線路用信号線(4)、伝送線路、スパイラルインダクタ(30)、および平面アンテナ(40)のいずれか1つを配置するとともに、シリコン基板における酸化物層の下の部位を除去する。さらには、シリコン基板における素子形成面とは反対の面側に接地部材を配する。
【0012】
このようなモノリシックマイクロ波集積回路の製造方法によれば、容易に請求項1に記載の構造を得ることができる。
請求項6に記載のように、シリコン基板におけるコプレーナ線路用信号線(4)、伝送線路、スパイラルインダクタ(30)、および平面アンテナ(40)のいずれか1つが配置される部位において深さ10μm以上の第1の溝と、この第1の溝を形成する領域の周囲に第1の溝の溝幅よりも大きな溝幅の第2の溝を形成する。そして、熱酸化により第1および第2の溝の内面から酸化膜を成長させて第1の溝においては熱酸化膜によって埋設し、第2の溝においては側壁に熱酸化膜を第3の溝を残して形成することにより、酸化物層を形成する。さらに、第3の溝に不純物ドープトポリシリコンを充填する。さらには、酸化物層の上にコプレーナ線路用信号線(4)、伝送線路、スパイラルインダクタ(30)、および平面アンテナ(40)のいずれか1つを配置するとともに、シリコン基板における酸化物層の下の部位を除去する。そして、シリコン基板における素子形成面とは反対の面側に接地部材を配する。
【0013】
このようなモノリシックマイクロ波集積回路の製造方法によれば、容易に請求項2に記載の構造を得ることができる。
【0014】
【発明の実施の形態】
(第1の実施の形態)
以下、この発明を具体化した第1の実施の形態を図面に従って説明する。
【0015】
図1には、本実施の形態におけるモノリシックマイクロ波集積回路の平面図を示す。図2には、図1におけるA−A線での縦断面図を示す。
本実施形態においては、高周波回路の小型化、低コスト化を図るべく、シリコン基板1にトランジスタ、ダイオード等の能動素子と、抵抗、キャパシタ、インダクタ等の受動素子を集積して、高周波の発振器、アンプ、フィルタ等の回路を1チップ化している。図1,2はそのチップの一部分を示すものである。
【0016】
図1,2において、シリコン基板1は厚さが50μm以上である。シリコン基板1の上面(一方の面)が素子形成面であり、この面での一部の領域に酸化物層(広義には絶縁物)2が形成されている。酸化物層2は、厚さ10μm以上の厚膜の熱酸化物層である。酸化物層2は帯状に延設されている。また、シリコン基板1の上面における酸化物層2の周りは厚膜でない通常の酸化物層3が形成されている。酸化物層2の上面における中央部には回路構成用素子としてのコプレーナ線路用信号線(伝送線路)4が配置(延設)されている。酸化物層2,3の上面には、コプレーナ線路用信号線(信号導体)4を挟むようにコプレーナ線路用接地導体(表面グランド電極)5,6が形成されている。
【0017】
なお、シリコン基板1の上面には線路以外の能動素子と受動素子が形成され、高周波回路を構成している。
シリコン基板1の下面における酸化物層2の形成領域には凹部7が形成され、凹部7の底面において酸化物層2が露出している。つまり、シリコン基板1における酸化物層2の下の部位が除去されている。凹部7はシリコン基板1の下面(裏面)から同シリコン基板1をエッチング除去することにより形成したものである。
【0018】
また、シリコン基板1の下面側において裏面接地導体膜(裏面グランド電極)10が全面に形成されている。つまり、シリコン基板1における素子形成面とは反対の面側に接地部材としての裏面接地導体膜10が接するように形成されている。より詳しくは、裏面接地導体膜10がシリコン基板1の下面および凹部7の内面に形成されている。裏面接地導体膜10はメッキにより形成したものである。
【0019】
一方、酸化物層2の内部において溝(ビアホール)8が形成され、溝8は酸化物層2を貫通している。詳しくは、溝8は酸化物層2の外周面2aから内方において同外周面2aに沿って形成されている。この溝8内には不純物ドープトポリシリコン(低抵抗のポリシリコン)9が充填されている。この不純物ドープトポリシリコン9にて、コプレーナ線路用信号線4の周囲に配したコプレーナ線路用接地導体5,6と、裏面接地導体膜10とが電気的に接続されている。
【0020】
本実施形態においては、コプレーナ線路用信号線4とコプレーナ線路用接地導体5,6と裏面接地導体膜10と不純物ドープトポリシリコン9とにより、グランドシールド付コプレナー線路を構成している。当該線路においては、電界のほとんどは良好な絶縁体である酸化シリコン(酸化物層2)中を通る。従って、通常のシリコンIC上の線路に比べて損失を少なくできる。即ち、伝送線路の損失の原因となるシリコン基板1による損失が少なくなり、低損失な伝送線路が実現できる。広義には、高周波動作の際にシリコン基板1に流れる電流が減少し回路の低損失化が実現できる。
【0021】
詳しくは、シリコン基板1に深さ10μm以上の厚い酸化物層2を形成してその上にコプレーナ線路用信号線(伝送線路)4を形成するが、凹部7を形成しなかった場合には次の不具合が発生する。例えば化合物半導体のような半絶縁性基板上に形成された伝送線路の損失に比べ、シリコン基板の一部領域において厚さが10μm〜25μm程度の酸化物層2上に形成された伝送線路の損失は2倍以上大きい。これは、厚い酸化物層2の下部にあるシリコン基板1に電流が流れ、損失になっていると考えられる。これに対し本実施形態のように、シリコン基板1における酸化物層2の下の部位を除去することにより、損失の更なる低減を図ることができる。
【0022】
このように、厚さ10μm以上の酸化物層2の上に配置したコプレーナ線路用信号線4においてはシリコン上に配置した場合に比べ損失の低減を図ることができ、また、シリコン基板1における酸化物層2の下の部位が除去されており、損失をより少なくできる。
【0023】
また、シリコン基板1における素子形成面とは反対の面側に形成した裏面接地導体膜10にてシールドされ、素子分離の観点から好ましい。加えて、不純物ドープトポリシリコン9にてシールドされ、素子分離の観点から好ましい。このようにして、コプレーナ線路用信号線4がグランド電位となる部材(5,6,9,10)でシールドされる構造になるため、IC上の他の素子との分離度が向上する。
【0024】
また、酸化物層(熱酸化物層)2は10μm以上の厚みを持つため、非特許文献1のように空洞の上に素子を配置する場合に比べチップの機械的強度を極端に低下させることなく低損失を実現できる。
【0025】
次に、モノリシックマイクロ波集積回路の製造方法を、図3〜図7および図2を用いて説明する。
まず、図3(a)に示すように、厚さ600μm程度のシリコン基板1を用意し、その上面にパターニングした酸化膜(SiO2)20を配置する。そして、図3(b)に示すように、酸化膜(SiO2)20をマスクとしてシリコン基板1をエッチングしてシリコン基板1におけるコプレーナ線路用信号線(回路構成用素子)が配置される部位A1において深さ10μm以上の溝21を隣接して形成する。より詳しくは、シリコン基板1におけるコプレーナ線路用信号線(回路構成用素子)が配置される部位A1において深さ10μm以上の第1の溝21と、この第1の溝21を形成する領域の周囲に第1の溝21の溝幅W1よりも大きな溝幅W2の第2の溝22を形成する。第1の溝21の幅W1は1μm以下であり、第2の溝22の幅W2は1μm以上である。溝22の深さも10μm以上である。シリコン基板1における縞状の溝21の間のシリコン材料23は、薄板状になり、その幅(厚さ)W3が溝幅W1の81.8%程度であり、高さが10μm以上である。
【0026】
さらに、図4(a)に示すように、熱酸化により溝21の内面から酸化膜を成長させて溝21を熱酸化膜によって埋設することにより、溝形成領域全域に渡り深さ10μm以上の厚い酸化物層2を形成する。より詳しくは、熱酸化により第1および第2の溝21,22の内面から酸化膜を成長させて第1の溝21においては熱酸化膜によって埋設し、第2の溝22においては側壁に熱酸化膜を第3の溝8を残して形成する。これにより厚い酸化物層2が形成される。
【0027】
この熱酸化処理について言及する。熱酸化工程において、溝21,22内のシリコン基板1は酸化が進行していく時、酸化膜厚の45%に相当する厚さ分、基板内部のシリコン層が酸化シリコン化し、酸化膜厚の55%に相当する厚さ分、酸化前のシリコン基板側面より外側に膨張する。従って、酸化が進行するにつれて、縞状パターンの溝21は酸化シリコン(熱酸化膜)で埋められていき、溝21の両側の側壁に成長した酸化膜が互いに接触すると、溝21内は酸化シリコン(熱酸化膜)で完全に埋設できる。また、縞状の溝21が形成された領域内の薄板状シリコン材料23は幅(板厚)W3が溝幅W1の81.8%程度の場合には、溝21の内部が酸化物で完全に埋設されると同時に、すべて酸化され、酸化シリコン化する。そのため、縞状の溝21を形成した領域全域に渡り、厚さが10μm以上の厚い熱酸化物層2が形成できる。
【0028】
さらに、第2の溝22は第1の溝21よりも溝幅が大きいため第2の溝22での熱酸化により第3の溝8が残った状態となる。
一方、熱酸化により、厚い酸化物層2の周りのシリコン基板1の上面には薄い酸化物層3が形成される。
【0029】
このようにして熱酸化を行った後、図4(b)に示すように、シリコン基板1の上に不純物ドープトポリシリコン膜24を堆積して、第3の溝8内に不純物ドープトポリシリコン9を充填する。詳しくは、ポリシリコン・デポ時にポリシリコンにリン等の不純物をドープする。
【0030】
引き続き、シリコン基板1の上に堆積した不純物ドープトポリシリコン膜24を、図5(a)に示すように、例えば反応性イオンエッチング法等により酸化物層2,3が露出するまでエッチング除去する。これによって、溝8のみに不純物ドープトポリシリコン9が残る形になる。
【0031】
次に、図5(b)に示すように、酸化物層2の上に回路構成用素子としてのコプレーナ線路用信号線(信号導体)4を配置するとともに、酸化物層2,3の上にコプレーナ線路用接地導体5,6を配置する。
【0032】
さらに、図6(a)に示すように、シリコン基板1の下面側(裏面側)を研削・研磨して50μm程度の厚さにする。そして、図6(b)に示すように、プラズマCVD法などの低温のプロセスによって、シリコン基板1の下面(裏面)に1μm程度の酸化膜25を成膜する。この酸化膜25の所定領域を、図6(c)に示すようにエッチング除去して開口部26を形成する。
【0033】
図7(a)に示すように、KOHなどのアルカリ溶液またはドライエッチング法により、酸化膜25における開口部26からシリコン基板1を酸化物層2が露出するまでエッチングしてシリコン基板1における酸化物層2の下の部位を除去する。これにより凹部7が形成される。
【0034】
さらに、酸化膜25および厚い酸化物層2の下面をHF溶液等で1μm程度エッチングして、図7(b)に示すように、シリコン基板1の裏面と不純物ドープトポリシリコン9とを露出させる。
【0035】
引き続き、図2に示すように、シリコン基板1の下面(裏面)側にAuやCu等の金属メッキを施し、シリコン基板1における素子形成面とは反対の面側に接地部材としての裏面接地導体膜10を形成する。このようにして、図1,2に示すモノリシックマイクロ波集積回路が製造される。
【0036】
図8には、損失の周波数特性についてのシミュレーション結果を示す。
図8においてL1で示す特性線は図9に示す構成とした場合の結果であり、L2で示す特性線は図10に示す構成とした場合である。図9において、図2の酸化物層2はなく、凹部7もなく、かつ、基板厚が600μmである。図10において、シリコン基板1の厚さを50μmに薄くし、酸化物層2の裏面のシリコンを除去している(凹部7を形成している)。
【0037】
シミュレーションを行う上での条件として、コプレーナ線路用信号線4の幅を50μm、コプレーナ線路の長さを1000μmとし、また、図10での酸化物層2の厚さは25μmとした。
【0038】
この図8から、図10の構造による特性線L2は図9の構造による特性線L1に比べ、損失が減っていることが分かる。具体的には、例えば、20GHzにおいては図9の構造では−0.75dB程度であるが、図10の構造では−0.15dB程度となっている。
【0039】
また、図3〜図7および図2を用いて説明した製造方法については、図3(a)〜図5(a)までの工程が厚膜の酸化物層2を形成する工程であり、それ以降は通常のICプロセスと同一である。そのため、素子を形成することは容易であり、低損失な高周波集積回路を安価に実現できる。
【0040】
なお、図2においては酸化物層2の内部に、不純物ドープトポリシリコン9を充填した溝8を設けたが、図10に示すような構造でも損失低減の効果がある。図10の場合、酸化物層2の上のコプレーナ線路用信号線4と、コプレーナ線路用信号線4の両側に設けた接地導体5,6と、裏面接地導体膜10とにより、伝送線路の特性インピーダンスが規定される。この構造においては、広い周波数帯域にわたり一定の特性インピーダンスが実現できる。
【0041】
さらに、図2の場合、酸化物層2の上のコプレーナ線路用信号線4と、コプレーナ線路用信号線4の両側に設けた接地導体5,6と、酸化物層2の内部の不純物ドープトポリシリコン9と、裏面接地導体膜10とにより、伝送線路の特性インピーダンスが規定される。この構造においても、広い周波数帯域にわたり一定の特性インピーダンスが実現できる。
(第2の実施の形態)
次に、第2の実施の形態を、第1の実施の形態との相違点を中心に説明する。
【0042】
図11には、本実施の形態におけるモノリシックマイクロ波集積回路の平面図を示す。図12には、図11におけるA−A線での縦断面図を示す。
本実施形態においては、厚さ10μm以上の酸化物層2の上に配置する回路構成用素子はスパイラルインダクタ30である。スパイラルインダクタ30の周囲には接地導体31,32が形成されている。また、シリコン基板1の下面には凹部7が形成され、シリコン基板1における酸化物層2の下の部位が除去されている。さらに、酸化物層2の外周面2aから内方において同外周面2aに沿って不純物ドープトポリシリコン9を充填した溝8が形成され、不純物ドープトポリシリコン9にてスパイラルインダクタ30の周囲の接地導体31,32と裏面接地導体膜10とが電気的に接続されている。
【0043】
このように、シリコン基板1における酸化物層2の下の部位を除去した構造はスパイラルインダクタ30には特に有用である。詳しくは、スパイラルインダクタ30の下部には通常の伝送線路よりも強い磁界が存在し、もし導電性のあるシリコン基板1があると渦電流を生じ、大きな損失になる。しかしながら、図11,12の構造においては凹部7を形成したことにより、渦電流が生じにくくスパイラルインダクタの損失を低減することができる。また、図10と図12とを比較した場合、図12においては、不純物ドープトポリシリコン9はスパイラルインダクタ30からシリコン基板1内に伝わる電磁波のシールド層として機能する。そのため、IC上の他の素子との分離度が向上する。
(第3の実施の形態)
次に、第3の実施の形態を、第1の実施の形態との相違点を中心に説明する。
【0044】
図13には、本実施の形態におけるモノリシックマイクロ波集積回路の平面図を示す。図14には、図13におけるA−A線での縦断面図を示す。
本実施形態においては、厚さ10μm以上の酸化物層2の上に配置する回路構成用素子は平面アンテナ40であり、図13の伝送線路41によって給電される構造になっている。平面アンテナ40は矩形のパッチアンテナである。平面アンテナ40および伝送線路41の周囲には接地導体42が形成されている。また、シリコン基板1の下面には凹部7が形成され、シリコン基板1における酸化物層2の下の部位が除去されている。さらに、酸化物層2の外周面2aから内方において同外周面2aに沿って不純物ドープトポリシリコン9を充填した溝8が形成され、不純物ドープトポリシリコン9にて、平面アンテナ40および伝送線路41の周囲の接地導体42と裏面接地導体膜10とが電気的に接続されている。
【0045】
本実施形態の場合、裏面接地導体膜10における、酸化物層2の下面での平面アンテナ40と対向する部分を用いて、アンテナとして機能させることになる。平面アンテナ40の共振周波数、帯域、放射効率等は、平面アンテナ40の寸法、裏面接地導体膜10との距離、接地導体(表面接地導体膜)42との距離、酸化物層2の比誘電率で決まる。酸化物層2の比誘電率はおよそ4.0と比較的低く、アンテナの基板に適している。そして、酸化物層2はシリコン基板1のような導電性はほとんど無いため、損失の少ない動作が実現できる。つまり、平面アンテナの損失が低減できる。
【0046】
なお、本実施の形態においては平面アンテナ40の形式を矩形のパッチアンテナとしたが、その他の平面アンテナの形式全てに有効である。
(第4の実施の形態)
次に、第4の実施の形態を、第3の実施の形態との相違点を中心に説明する。
【0047】
図15には、本実施の形態におけるモノリシックマイクロ波集積回路の縦断面図を示す。
本実施形態においては、シリコン基板1の裏面側に配する接地部材として、裏面接地導体膜10と、導電性材料よりなる台座50を用いている。裏面接地導体膜10はシリコン基板1における素子形成面とは反対の面側に接するように形成されるとともに酸化物層2の下面での平面アンテナ40と対向する部位が除去されている。詳しくは、図15においてはA2で示す領域の裏面接地導体膜10が除去されている。また、シリコン基板1における素子形成面とは反対の面には台座50が裏面接地導体膜10を介在させた状態で接合されている。台座50と裏面接地導体膜10とは機械的に接合されるとともに電気的に接続されている。台座50には金属板、具体的には例えば銅板を用いることができる。そして、酸化物層2と、シリコン基板1における酸化物層2の下の部位を除去することによりできた空間(凹部7の内部空間)S1を介して、平面アンテナ40と、接地した台座50とが対向配置されている。
【0048】
第3の実施の形態(図14)においては酸化物層2の下面に配置した裏面接地導体膜10を用いてアンテナとして機能させた。本実施形態では、図15に示すように、台座50の上に裏面接地導体膜10を接合するとともに、あえて酸化物層2の下面での平面アンテナ40と対向する領域における裏面接地導体膜10を除去することで、空間(空洞)S1をアンテナ基板の一部として利用することができる。このようにすると、アンテナの周波数帯域が広がる利点がある。
【図面の簡単な説明】
【図1】第1の実施の形態におけるモノリシックマイクロ波集積回路の平面図。
【図2】図1におけるA−A線での縦断面図。
【図3】(a),(b)は製造方法を説明するための断面図。
【図4】(a),(b)は製造方法を説明するための断面図。
【図5】(a),(b)は製造方法を説明するための断面図。
【図6】(a),(b),(c)は製造方法を説明するための断面図。
【図7】(a),(b)は製造方法を説明するための断面図。
【図8】シミュレーションによる伝送線路の損失結果を示す図。
【図9】シミュレーションに用いたモノリシックマイクロ波集積回路の断面図。
【図10】シミュレーションに用いたモノリシックマイクロ波集積回路の断面図。
【図11】第2の実施の形態におけるモノリシックマイクロ波集積回路の平面図。
【図12】図11におけるA−A線での縦断面図。
【図13】第3の実施の形態におけるモノリシックマイクロ波集積回路の平面図。
【図14】図13におけるA−A線での縦断面図。
【図15】第4の実施の形態におけるモノリシックマイクロ波集積回路の断面図。
【符号の説明】
1…シリコン基板、2…酸化物層、2a…外周面、4…コプレーナ線路用信号線(回路構成用素子)、5…コプレーナ線路用接地導体、6…コプレーナ線路用接地導体、8…溝、9…不純物ドープトポリシリコン、10…裏面接地導体膜、21…溝、22…溝、30…スパイラルインダクタ(回路構成用素子)、31…接地導体、32…接地導体、40…平面アンテナ(回路構成用素子)、42…接地導体、50…台座、A1…部位、S1…空間。
Claims (6)
- 厚さが50μm以上あるシリコン基板(1)の一方の面において絶縁物の上にコプレーナ線路用信号線(4)、伝送線路、スパイラルインダクタ(30)、および平面アンテナ(40)のいずれか1つを配置したモノリシックマイクロ波集積回路であって、
前記絶縁物の上に配置されるコプレーナ線路用信号線(4)、伝送線路、スパイラルインダクタ(30)、および平面アンテナ(40)のいずれか1つを、シリコン基板(1)の素子形成面における一部の領域に形成した厚さ10μm以上の酸化物層(2)の上に配置するとともに、シリコン基板(1)における前記酸化物層(2)の下の部位を除去し、さらに、シリコン基板(1)における素子形成面とは反対の面側に接地部材(10,50)を設けたことを特徴とするモノリシックマイクロ波集積回路。 - 請求項1に記載のモノリシックマイクロ波集積回路において、
前記酸化物層(2)の外周面(2a)から内方において同外周面(2a)に沿って不純物ドープトポリシリコン(9)を充填した溝(8)を形成し、不純物ドープトポリシリコン(9)にて前記コプレーナ線路用信号線(4)、伝送線路、スパイラルインダクタ(30)、および平面アンテナ(40)のいずれか1つの周囲に配した接地導体(5,6,31,32,42)と前記接地部材(10)とを電気的に接続したことを特徴とするモノリシックマイクロ波集積回路。 - 請求項2に記載のモノリシックマイクロ波集積回路において、
前記厚さ10μm以上の酸化物層(2)の上にコプレーナ線路用信号線を配置し、その周囲に、接地導体(5,6)としてコプレーナ線路用接地導体を配置したことを特徴とするモノリシックマイクロ波集積回路。 - 請求項1に記載のモノリシックマイクロ波集積回路において、
前記厚さ10μm以上の酸化物層(2)の上には平面アンテナ(40)を配置するとともに、前記接地部材として、接地導体膜(10)と、導電性材料よりなる台座(50)を用い、前記接地導体膜(10)はシリコン基板(1)における素子形成面とは反対の面側に接するように形成されるとともに前記平面アンテナ(40)と対向する部位が除去されており、シリコン基板(1)における素子形成面とは反対の面に前記接地導体膜(10)を介在させた状態で前記台座(50)を接合し、酸化物層(2)と、シリコン基板(1)における酸化物層(2)の下の部位を除去することによりできた空間(S1)を介して、平面アンテナ(40)と、接地した前記台座(50)とを対向配置したことを特徴とするモノリシックマイクロ波集積回路。 - 厚さが50μm以上あるシリコン基板(1)の一方の面において絶縁物の上にコプレーナ線路用信号線(4)、伝送線路、スパイラルインダクタ(30)、および平面アンテナ(40)のいずれか1つが配置されるモノリシックマイクロ波集積回路の製造方法であって、
シリコン基板(1)のコプレーナ線路用信号線(4)、伝送線路、スパイラルインダクタ(30)、および平面アンテナ(40)のいずれか1つが配置される部位(A1)において深さ10μm以上の溝(21)を形成する工程と、
熱酸化により前記溝(21)の内面から酸化膜を成長させて溝(21)を熱酸化膜によって埋設することにより酸化物層(2)を形成する工程と、
前記酸化物層(2)の上に前記コプレーナ線路用信号線(4)、伝送線路、スパイラルインダクタ(30)、および平面アンテナ(40)のいずれか1つを配置するとともに、シリコン基板(1)における前記酸化物層(2)の下の部位を除去する工程と、
シリコン基板(1)における素子形成面とは反対の面側に接地部材(10)を配する工程と、
を備えたことを特徴とするモノリシックマイクロ波集積回路の製造方法。 - 厚さが50μm以上あるシリコン基板(1)の一方の面において絶縁物の上にコプレーナ線路用信号線(4)、伝送線路、スパイラルインダクタ(30)、および平面アンテナ(40)のいずれか1つが配置されるモノリシックマイクロ波集積回路の製造方法であって、
シリコン基板(1)のコプレーナ線路用信号線(4)、伝送線路、スパイラルインダクタ(30)、および平面アンテナ(40)のいずれか1つが配置される部位(A1)において深さ10μm以上の第1の溝(21)と、この第1の溝(21)を形成する領域の周囲に第1の溝(21)の溝幅(W1)よりも大きな溝幅(W2)の第2の溝(22)を形成する工程と、
熱酸化により前記第1および第2の溝(21,22)の内面から酸化膜を成長させて第1の溝(21)においては熱酸化膜によって埋設し、第2の溝(22)においては側壁に熱酸化膜を第3の溝(8)を残して形成することにより、酸化物層(2)を形成する工程と、
前記第3の溝(8)に不純物ドープトポリシリコン(9)を充填する工程と、
前記酸化物層(2)の上に前記コプレーナ線路用信号線(4)、伝送線路、スパイラルインダクタ(30)、および平面アンテナ(40)のいずれか1つを配置するとともに、シリコン基板(1)における前記酸化物層(2)の下の部位を除去する工程と、
シリコン基板(1)における素子形成面とは反対の面側に接地部材(10)を配する工程と、
を備えたことを特徴とするモノリシックマイクロ波集積回路の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003091128A JP4151455B2 (ja) | 2003-03-28 | 2003-03-28 | モノリシックマイクロ波集積回路およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003091128A JP4151455B2 (ja) | 2003-03-28 | 2003-03-28 | モノリシックマイクロ波集積回路およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004303744A JP2004303744A (ja) | 2004-10-28 |
JP4151455B2 true JP4151455B2 (ja) | 2008-09-17 |
Family
ID=33404575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003091128A Expired - Fee Related JP4151455B2 (ja) | 2003-03-28 | 2003-03-28 | モノリシックマイクロ波集積回路およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4151455B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006237216A (ja) * | 2005-02-24 | 2006-09-07 | Mitsubishi Electric Corp | 半導体装置およびそれが組み込まれた半導体装置集合体 |
JP4661715B2 (ja) * | 2006-07-21 | 2011-03-30 | セイコーエプソン株式会社 | アンテナ装置 |
JP2008061158A (ja) * | 2006-09-04 | 2008-03-13 | Seiko Epson Corp | アンテナ装置 |
JP6839573B2 (ja) * | 2017-03-14 | 2021-03-10 | シチズン時計株式会社 | 静電誘導装置用基板の製造方法及び静電誘導装置用基板 |
JP6911523B2 (ja) * | 2017-05-22 | 2021-07-28 | 大日本印刷株式会社 | 構造体の製造方法、および構造体 |
JP7269802B2 (ja) * | 2019-06-25 | 2023-05-09 | ローム株式会社 | サーマルプリントヘッドおよびその製造方法 |
-
2003
- 2003-03-28 JP JP2003091128A patent/JP4151455B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004303744A (ja) | 2004-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7397128B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5209301B2 (ja) | 混合信号についての基板クロストークを低減する技術及びrf回路設計 | |
US9531055B2 (en) | Removal of spurious microwave modes via flip-chip crossover | |
JP5054019B2 (ja) | 高周波数動作においてアプリケーションを分離するのに適したトレンチキャパシタ装置 | |
US7875953B2 (en) | Low crosstalk substrate for mixed-signal integrated circuits | |
KR19990055422A (ko) | 실리콘 기판에서의 인덕터 장치 및 그 제조 방법 | |
EP0110997A1 (en) | Semiconductor device package | |
JP4159378B2 (ja) | 高周波装置とその製造方法 | |
JP4215495B2 (ja) | 配線構造およびその製造方法ならびに配線構造を備えた半導体装置と配線基板 | |
US6114716A (en) | Heterolithic microwave integrated circuits | |
KR20010006086A (ko) | 집적 회로의 커패시터 | |
TW201806175A (zh) | 用於射頻應用之結構 | |
EP3301713B1 (en) | Semiconductor device including a ldmos transistor, monolithic microwave integrated circuit and method | |
JP5026257B2 (ja) | 電子装置 | |
JP2002124564A (ja) | 半導体デバイス | |
JP4151455B2 (ja) | モノリシックマイクロ波集積回路およびその製造方法 | |
JP2004031922A (ja) | 半導体装置 | |
Strohm et al. | Via hole technology for microstrip transmission lines and passive elements on high resistivity silicon | |
Strohm et al. | 3D silicon micromachined RF resonators | |
EP0963602B1 (en) | Microwave integrated circuits and process of making the same | |
JPH08222695A (ja) | インダクタ素子及びその製造方法 | |
US5751201A (en) | Resonator with metal layers devoid of DC connection and semiconductor device in substrate | |
US7309639B1 (en) | Method of forming a metal trace with reduced RF impedance resulting from the skin effect | |
JPH0228335A (ja) | モノリシック集積回路素子の製造方法 | |
US20220254717A1 (en) | Semiconductor Device And Manufacturing Method Therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080623 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |