JP4661715B2

JP4661715B2 - アンテナ装置

Info

Publication number: JP4661715B2
Application number: JP2006198919A
Authority: JP
Inventors: 勝幸池田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2006-07-21
Filing date: 2006-07-21
Publication date: 2011-03-30
Anticipated expiration: 2026-07-21
Also published as: JP2008028691A

Description

本発明は半導体集積回路基板上に形成されるアンテナに関する。

近年、半導体製造技術の進歩は目覚しく、システムオンチップとして集積度はますます上り、１チップ内に入る半導体回路は全て搭載しようとする傾向がある。そのために半導体チップと外部回路との接続のピン数が膨大となり、数百本を超えることも珍しくない。また、半導体回路の動作周波数も高くなり、従来のワイヤボンディングを介して外部と接続する方法では、高周波特性が問題となり、正しく外部との信号やり取りが困難となってきている。このような問題に対し、非特許文献１や特許文献１乃至４では、半導体チップ間の接続あるいは回路ブロック間の接続を無線化する研究が報告されており、それに際してアンテナも集積回路上に形成する試みが報告されている。

特開平１０−２５６４７８号公報特開２０００−１２４４０６号公報特開２０００−６８９０４号公報特開２００３−１０１３２０号公報「日経マイクロデバイス」２００３年１２月号１６１ページ 'Ａ２０ＧＨｚＣＭＯＳＲＦＤｏｗｎ−ＣｏｎｖｅｒｔｅｒｗｉｔｈａｎＯｎ−ｃｈｉｐＡｎｔｅｎｎａ' ＹｕＳｕｅｔ．ａｌ. ＩＳＳＣＣ２００５Ｐ．２７０

しかしながら、半導体チップ上にアンテナを形成することは非常に困難な課題となり、特許文献１乃至４及び非特許文献１乃至２には、どれも有効な解決策が示されていない。たとえば特許文献２では、１．５ＧＨｚの電波を使用する四分の一波長のアンテナを集積回路上に集積するとあるが、１．５ＧＨｚの電波の波長は２０ｃｍであり、四分の一波長すなわち５ｃｍのアンテナを集積回路上に集積するのは明らかに不可能である。また特許文献３，４では、半導体チップ上に絶縁膜を形成し、その上に平面状のアンテナ放射器を置く構造が示されているが、半導体チップ上における絶縁膜程度の厚さでは、該絶縁膜上に置かれた放射器からは効率よく電磁波を放射しないことは当該技術者であれば容易に分かることである。

また、非特許文献２では周波数２０ＧＨｚにおいて距離５ｍのアンテナ間での損失が９９ｄＢであることが報告されている。これは２０ＧＨｚにおける自由空間でのパスロス７２ｄＢに比較し２７ｄＢも多く、アンテナの指向性利得を考慮するとエネルギーの１／１０００程度しか利用されていないことを示している。さらに低い周波数でこのようなアンテナを使用しようとするとアンテナの持つ基本的な限界（Fundamental limit）によってさらに効率が悪くなり、通常数ＧＨｚの周波数においては従来の技術によって形成された半導体チップ上のアンテナではその効率が０．０１％程度である。

図１０に従来の半導体集積回路基板上にアンテナを形成した場合の典型的な例を示す。同図（ａ）はその斜視図である。半導体基板１００３の上に金属層によるアンテナ素子１００１を形成する。同図の例ではアンテナ素子１００１は２つ形成され給電点１００２より給電される折り曲げダイポールアンテナを形成している。図１０（ｂ）は実装時の断面図を示す。半導体基板１００３上には電子回路が集積化されており合わせて金属層によるアンテナ素子１００１が搭載されている。アンテナ素子１００１と半導体基板１００３は絶縁層１００６によって分離され電気的に絶縁される。絶縁層の厚さはせいぜい１０μ程度である。半導体基板１００３の材質としてはシリコン（Ｓｉ）などが多用される。また絶縁層１００６は二酸化珪素（ＳｉＯ₂）が代表的な材料である。また、半導体集積回路は最上位層に窒化膜などで保護されるのが普通であるが同図では省略している。このようにして形成された半導体集積回路チップはパッケージに封入され、または直接ボード等に実装される。同図はプリント回路基板１００５に直接実装された場合を例示している。半導体基板１００３はプリント回路基板１００５上の導電層パターン１００４に貼りつけられて電気的にも接続されてある電位に固定されるのが普通である。パッケージに封入される場合もパッケージ内のダイアタッチ板によって半導体チップは電位固定されることが多い。

図１１はこのようにして形成された従来技術のアンテナの１ポート特性であり反射率（Ｓ１１）を示す。全導体素子長を８．４ｍｍとして有限積分法により計算した例である。これによると数ＧＨｚの周波数でも通常の半導体集積回路チップサイズで十分共振可能なアンテナを作りこむことが可能であることがわかる。また従来の技術では効率が極端に悪いためアンテナ回路のＱを極端に低下させる。そのためアンテナ特性としては通常のアンテナに比較して広帯域特性を示す。

以下、従来の技術により半導体集積回路上に構成したアンテナの課題について説明する。一般に半導体集積回路上のアンテナの構造は半導体基板１００３とアンテナ素子１００１が非常に接近しており、また離して作りこむことは半導体集積回路の構造上不可能である。このようにアンテナ素子１００１と半導体基板１００６が近接する場合には半導体基板１００３の導電性によってアンテナ素子１００１によって生じる放射電磁界が打ち消されるように半導体基板１００３内に電流が流れアンテナ特性に大きな影響を与えるばかりでなく該基板がもつ抵抗性によって大きなエネルギー損失も伴いアンテナの放射効率を極端に悪くする。これが半導体集積基板上にアンテナを形成する場合の本質的な課題である。

本発明は、アンテナを半導体チップ上に形成する際の従来のこのような課題や制約を解決し、効率の高いアンテナを半導体チップ上に実現することを目的とする。

本発明のアンテナ装置は基板内のエリア毎に導電率の選択が可能な集積回路基板と、該集積回路基板上に導電層によって形成された導体素子とによって構成され、前記集積回路基板内で前記導体素子の直下および近傍は前記集積回路基板の他の部分よりも低導電率となるように構成されていることを特徴とする。

本発明の上記構成によれば集積回路基板上に集積回路の配線等に用いられる導電層によって集積回路基板上にアンテナ素子を形成することができ、しかもその直下または近傍は低導電率に作られるため損失が小さく効率のよいアンテナを実現することができる。集積回路を構成するためには集積回路基板を不純物のドーピングなどによってアンテナの放射効率に影響がある程度の高導電率にしなければならないがこの部分はエリア毎に選択的に形成することによってアンテナ近傍や直下から離して構成するので損失を小さくすることができる。

本発明のアンテナ装置の前記集積回路基板は、高抵抗または非導電性と該基板上に絶縁層を介して形成された単結晶層により構成され、前記導体素子の直下または近傍の前記単結晶層はドープされていないことを特徴とする。

本発明の上記構成によればアンテナ装置は高抵抗または非導電性基板上に絶縁膜を介して形成され、集積回路部分はドーピングなどによって構成するがアンテナ素子直下あるいは近傍はドーピングを行わないことによって低導電率に保たれる。そのためアンテナより放射されるエネルギーの基板による損失が少なく放射効率を向上することが可能となる。

本発明のアンテナ装置の前記集積回路基板はダブルウェル構造であり、前記導電層によって形成された導体素子の直下および近傍にはウェルが構成されていないことを特徴とする。

本発明の上記構成によればアンテナ素子は集積回路基板上に構成されるが、アンテナ素子の直下または近傍にはウェルを作らないので、アンテナ素子直下または近傍は低導電率に保たれる。そのためアンテナより放射されるエネルギーの基板による損失が少なく放射効率を向上することが可能となる。

本発明のアンテナ装置の前記集積回路基板には前記導体素子に受給電するための半導体集積回路を含むことを特徴とする。

本発明の上記構成によれば導体素子をアンテナとして駆動する回路は導体素子と同一の基板上に形成するので導体素子に接続される回路と導体素子は一体化して集積回路基板上につくりこむことができ、機器の小型、軽量化や部品点数の削減に大きく寄与しコストダウンや信頼性の向上が可能となる。しかも従来の同様技術に比較し高効率のアンテナを実現できる。

本発明のアンテナ装置の前記集積回路基板上に絶縁物を介して配線された線状の素子または前記線状の素子を折り曲げて構成される素子であることを特徴とする。

本発明の上記構成によれば、アンテナ素子は線状の素子またはその線状の素子を折り曲げて形成されるためアンテナ素子が半導体集積回路チップ上で占める面積を小さくすることが可能となり半導体チップのコストを抑えることが可能となる。

本発明のアンテナ装置は接地電位点を前記集積回路基板上の前記導体素子の直下および近傍の前記低導電率となるように構成されている部分以外の部分内に設定したことを特徴とする。

本発明の上記構成によれば、接地電位点を集積回路基板上の高導電部分、すなわち集積回路が構成される部分を接地電位点に設定する。通常高導電部分は集積回路基板上で面積も大きく高周波的には等同電位になるように設計されるため接地電位点として適する。集積回路基板内に接地電位点を設定できるので集積回路基板上に不平衡型のアンテナ、例えば逆Ｆ型アンテナ、逆Ｌ型アンテナ、Ｔ型アンテナ等を実装することが可能となる。

本発明のアンテナ装置は上記に述べたいずれか一のアンテナ装置と、電位固定のための導体層と、前記アンテナ装置および導体層の間に置かれた誘電体層によって構成されることを特徴とする。

本発明の上記構成によれば、誘電体層を置くことによって、アンテナ素子と電位固定のための導体層による接地電位点の距離を電気的距離を大きくとることが可能となりアンテナの小型化、あるいはより低い周波数で動作するアンテナの実現が可能となる。本発明の上記アンテナ装置には高抵抗基板を用いているためアンテナ素子と電位固定の導体層の間に障害となる導電性物体が存在しないためこのような構成が可能になる。

本発明のアンテナ装置の前記誘電体層は前記集積回路基板を収納するパッケージおよび／または前記集積回路基板を実装する回路基板によって構成されることを特徴とする。

本発明の上記構成によれば、誘電体層は集積回路を収納するパッケージおよび／または集積回路を実装する基板の誘電体を利用することを可能とし部品点数の削減やコスト低減に効果がある。

以上述べたように、本発明の上記構成によれば、半導体集積回路基板上にアンテナとして導体素子を組み込むとともに前記アンテナに受給電する回路やアンテナを通して送受される信号を利用する回路を組み込むことができるので、半導体集積回路間の配線が容易となる。組み込まれるアンテナは高効率が実現できるため通信の品質確保やリンクマージンの設計が容易となる。

以下本発明の実施形態を図面を使って説明する。

図１（ａ）は本発明による実施例を示す斜視図、同図（ｂ）は本発明による実施例において半導体集積回路のアンテナを形成する金属層やその直下の絶縁層を取り除いた基板部分を示す斜視図同図、（ｃ）は本発明による実施例の断面図で同図（ａ）でＢ−Ｂ'で示す直線を含む面で切断した断面図を示す。

本発明によるアンテナは半導体集積回路を形成する基板１０２上に線状の導体素子１０１を置き形成される。同図は折り曲げダイポール型のアンテナを形成する場合の例でありＡ、Ａ'が給電点である。基板１０２としてはその材料としてシリコンが良く使用される。また、導体素子１０１は半導体集積回路を製造する際に他の回路素子を接続する金属配線層を利用して形成できる。材料としてはアルミニウムや銅が良く利用される。また導体層、すなわち導体素子１０１と基板１０２の間には絶縁膜１０３が介在する。絶縁膜の材料は二酸化シリコンが多用される。

図１（ｂ）は絶縁膜１０３の下に形成される半導体集積基板の構造を示す図である。基板１０２上に導体素子１０１によるアンテナを駆動したりあるいは同アンテナによって受信した信号を処理する回路、その他の半導体集積回路が搭載されるエリア１０４とアンテナを形成する導体素子１０１の直下および近傍のエリア１０５が形成されている。半導体集積回路が搭載されるエリア１０４は半導体集積回路を形成するために導電性があるが、導体素子１０１の直下および近傍のエリア１０５は高抵抗を持つような構造とする。基板１０２は低濃度の不純物を含む低導電率の半導体であることが多いがアンテナの特性をよくするためには高抵抗率の純度の高い絶縁体であることが望ましい。半導体素子を形成する場所には適当にウェルを作りその場所に局所的に不純物を打ち込むダブルウェル、あるいはトリプルウェル構造をとることにより基板全体が半導体でなくても集積回路素子は形成が可能である。

上記のような構造の半導体集積回路はたとえばＳＯＩ（Silicon On Insulator）構造で作ることが可能である。以下ＳＯＩ構造を利用して本発明のアンテナ構造の断面を図１（ｃ）を用いて説明する。

シリコン基板１０６上にＳｉＯ₂による絶縁膜１０７を形成し、さらにシリコン単結晶膜（ＳＯＩ膜）１０８、または１１３を形成する。シリコン単結晶膜にはトランジスタを含む集積回路を形成するためにドープされるエリア１０８とアンテナ素子１１２直下または近傍のドープをしないエリア１１３がある。ドープエリア１０８では不純物がドープされＰ型またはＮ型のボディが形成される。ボディは半導体特性を示す半導体でありＮまたはＰチャネルＭＯＳトランジスタが作りこまれる。ノンドープエリア１１３はドープがないため高抵抗である。

シリコン基板１０６は低濃度の不純物を含む低導電率の半導体であることが多いがアンテナの特性をよくするためには高抵抗率の純度の高い絶縁体であることが望ましい。高抵抗率の基板であっても上記に述べた方法によってボディを構成するので集積回路を作りこむことが可能である。またシリコン基板１０６、絶縁膜１０７、ＳＯＩ層１０８、または１１３の厚さは典型的な例ではそれぞれ数百μｍ、０．２μｍ、６５ｎｍ程度である。

基板はさらにその上にＳｉＯ₂による絶縁膜１０９で絶縁して金属層によるアンテナ素子１１２が形成される。金属層は通常２〜６層程度重ねられることが多いが同図では１層のみ図示している。アンテナ素子１１２を形成する金属層はなるべく上位の層を使用したほうがアンテナ素子１１２から下の誘電体の厚さが厚くなりアンテナ効率をあげることができるが、ノンドープエリア１１３を広く取る必要がある。絶縁膜の厚さ、金属層の厚さはそれぞれ数μｍ、１μｍ程度である。金属層の材料としてはアルミニウム、銅、チタンまたは窒化物などが多用される。最上位層は保護のためのシリコン窒化膜１１０がおかれ回路の保護を行う。

上記のように半導体集積回路上にアンテナを形成すればアンテナ素子１１２近傍から導電性の物体を排除することができるためにアンテナの放射効率を高くすることが可能である。

図２に上記のような方法によって形成したアンテナの実装方法の例を示す。上記に図１を使って説明したものと同じものは同じ番号を付して、説明を省略する。
同図（ａ）は集積回路チップをプリント基板２０３に直接実装するＣＯＢ（Chip On Board）実装の例である。半導体チップの基板１０６はプリント基板２０３上の導電性のパターン２０４によって電位固定されるが、基板１０６に高抵抗基板を使用するときは必須ではない。むしろ取り除いたほうがアンテナからの放射を妨害するものがなくなりアンテナとしての特性は改善される。同図では集積回路チップをフェースアップ実装する場合を示し、集積回路と外部回路との接続はワイヤボンディング等で行われる（図示せず）。

また、集積回路面を基板側に実装するフェースダウン実装することも可能である。この場合を同図（ｂ）に示す。フェースダウン実装時の信号はバンプ２０５により取り出しプリント基板２０３上のプリントパターン２０５によって外部回路と接続されることが多い。また、図示はしていないが通常は保護のために半導体基板は適当にパッケージやモールドが施される。プリントパターン２０４はプリント基板２０３の裏側に置かれてアンテナ素子１１２とプリント基板２０３を構成する誘電体およびプリントパターン２０４によってパッチアンテナを構成し、電磁界は集積回路基板１０６を通して上方に放射される。この場合集積回路基板１０６は誘電体の働きをしてアンテナサイズを小さくする効果がある。

図２（ｃ）は半導体集積回路チップをパッケージ２０１に実装しプリント基板２０３に実装した場合を示す。集積回路と外部との接続はワイヤボンディング等で行われピン２０２を介して外部と接続される。
図２（ａ）、（ｂ）、（ｃ）に示す実装において、アンテナ素子１１２と電位固定を行う導体２０４の間にそれぞれ誘電体として（ａ）では半導体基板１０６、（ｂ）ではプリント基板２０３、（ｃ）では半導体基板１０６およびパッケージ２０１の材料による誘電体が挟まれた構造のパッチアンテナを構成している。パッチアンテナの場合誘電体層の電気的な厚さ（すなわち誘電率を勘案した物理寸法）が厚いほど設計の自由度が増し良好な特性のアンテナを構成できる。半導体基板１０６として高抵抗基板を使えばこの基板も誘電体として利用することが可能であるので誘電体の厚さを十分に大きくとることが可能となり性能の高いアンテナを構成することができる。

これは従来技術により集積回路基板上にアンテナ素子を搭載した場合、集積回路基板が導電性を持ち集積回路基板は電位固定面になってしまい誘電体層は半導体基板上の薄い酸化膜だけという状況に比較して格段に厚い誘電体層を用いることが可能であることを意味しアンテナ性能向上に大きな効果がある。

続いて、本発明による本実施例でのアンテナの諸特性を有限積分法によってシミュレーションした結果を従来の技術によって構成した場合と比較しながら以下に示す。シミュレーション時の諸元を以下に列記する。

アンテナ素子形状；全長８．４ｍｍの折り曲げダイポール（図１（ａ）または図１０（ａ））
アンテナ導電層の材質；アルミニウム、線幅１０μｍ、厚さ１μｍ
絶縁膜；ＳｉＯ₂ 厚さ７μｍ誘電率３．８
基板；Ｓｉ誘電率１１、導電率＝０または６．６シーメンス／ｍ
なお、ＳＯＩ構造の絶縁層の厚さ、ＳＯＩ層の厚さは計算時間短縮のためそれぞれ１μｍとした。実際はさらに薄いので効率向上などの効果は大きく出ると思われる。また、従来例と比較するためにＳＯＩ構造のアンテナについても基板導電率を高抵抗基板（導電率＝０）をもちいた場合と従来例と同じ導電率を有する場合の２通りの計算を行った。また、アンテナの実装形式としては公平性を保つために従来例においては図１０（ｂ）に示した実装形式とし、本発明に基づくアンテナの実装形式はそれに最も近い図２（ａ）の実装形式をとっている。

図３は本発明に基づくアンテナの１ポート特性、すなわち給電点の反射率Ｓ１１をＳＯＩ層のノンドープエリア１０５の幅ｇ（図１（ｂ）参照）をパラメータとして変化させシミュレーションした結果であり、同図（ａ）は従来例と同じ導電率６．６シーメンス／ｍの導電性基板、（ｂ）は高抵抗基板を用いた場合である。まず、ｇの値を大きくするに従ってどちらの場合もアンテナの共振周波数が低い側にシフトしているのがわかる。また、高抵抗基板の場合はディップ量が小さく周波数の全域にわたって反射率が大きい。これは前者の場合、基板１０６による損失が大きいため給電されたエネルギーがこの部分で消失してしまい反射で戻るエネルギーが消失してしまうためである。これに対し、後者の場合は基板１０６による損失が少ないためプリントパターン２０４により反射されたエネルギーが給電側に戻されるためである。アンテナの考え方からすると、プリントパターン２０４による導電層によりアンテナ素子１１２によって誘起された電界が打ち消されるためにアンテナから外部へ放射されるエネルギーも少なく大部分が給電側に反射される現象となって現れる。この対策として、導電体層２０４を遠ざけるあるいは適当な誘電体層を挟むなどを行うと効率のよいアンテナを構成することができる。また、回路によるインピーダンスマッチングの調整によっても大きく改善することが可能である。

図４では本発明によるアンテナの構造で基板１０６に従来例と同じ導電性の基板を用いた場合および高抵抗基板を用いた場合のそれぞれについてｇ＝１５０μｍ、ｇ＝２０μｍの場合の１ポート特性Ｓ１１（同図（ａ））およびアンテナ給電点のインピーダンスを従来例と比較している。

すなわち同図（ａ）〜（ｄ）において４０１は本発明によるアンテナ構造で導電性基板を用いｇ＝１５０μｍの場合、４０２は本発明によるアンテナ構造で導電性基板を用いｇ＝２０μｍ、４０３は本発明によるアンテナ構造で高抵抗基板を用いｇ＝１５０μｍの場合、４０４は本発明によるアンテナ構造で高抵抗基板を用いｇ＝２０μｍの場合を示し、また４０５は従来例によるアンテナの構造の場合を示す。また図５（ｂ）はアンテナインピーダンスの絶対値、（ｃ）はその実部、（ｄ）は虚部（リアクタンス分）を示す。

これらを比較すると、導電性基板を用いた本発明による構造と従来例では特性は若干の改善はあるもののほとんど変わらない。高抵抗基板を用いた本発明によるアンテナ構造では損失分が少なくなっておりアンテナインピーダンスが他に比較して非常に小さくなっている。そのため反射率が大きくアンテナ部による損失が小さくなっていることがわかる。また他に比べ帯域が狭くなっている。導電性基板を用いた場合は従来例も含めて良好なマッチング特性を示し帯域も広くなっているがこれは基板部による損失分によるものでありアンテナとしての放射効率は非常に悪い。

この状況を知るために放射効率をプロットしたのが図５である。インピーダンスミスマッチ分による損失は回路の工夫により減らすことができるのでアンテナの効率としてより正確な評価のためにここでは全効率ではなく放射効率による評価を行う。放射効率はＳ１１による反射で給電側に戻ってきたエネルギーは差し引いてアンテナ側に供給されたエネルギーのうち放射されたエネルギーの割合を示し、インピーダンスミスマッチによる損失は考慮していない。同図において５０１は本発明によるアンテナ構造で導電性基板を用いｇ＝１５０μｍの場合、５０２は本発明によるアンテナ構造で導電性基板を用いｇ＝２０μｍ、５０３は本発明によるアンテナ構造で高抵抗基板を用いｇ＝１５０μｍの場合、５０４は本発明によるアンテナ構造で高抵抗基板を用いｇ＝２０μｍの場合を示し、また５０５は従来例によるアンテナの構造の場合の放射効率を示す。また図中の矢印は図４（ａ）によって得られる共振点、すなわちもっとも反射率の小さい周波数点を示している。どのアンテナも共振点に関係なく周波数が高くなると効率が高くなる傾向がある。これによるとＳＯＩ構造をとることによって、導電性基板を用いても従来の構造よりも若干の改善があることが読み取れる。さらに高抵抗基板を用いることにより効果は目覚しく。効率として１０倍以上の改善が読み取れる。ｇの値によっても効率は変化しＳＯＩボディをアンテナ素子から遠ざけたほうがより効果がある。ここでは最大でも３％程度の効率しかえられていないが、図１（ａ）に示す実装をしているからであって電位固定の電極２０４をアンテナ素子１１２からさらに遠ざけることによってさらに効率のよいオンチップアンテナを実現することができる。

上記ではアンテナ素子を構成する基板上の導電層と電位固定をする導電層との距離を離したほうがよいことを述べた。本実施例ではこのための実装方法の例を示す。図１または図２と同じ番号を付番している部分は図１で説明したものと同じであるので説明は省略する。

図６（ａ）はアンテナ素子１１２を実装する集積回路基板１０６をパッケージ２０１に封入しプリント基板２０３に実装する際に電位固定のための上のプリントパターンによる導体層２０４を集積回路側と反対側に置き、さらに誘電体板６０１を挟んでアンテナ素子１１２と電位固定のための導体層２０４の距離を稼ぐ例である。これによってパッケージ２０１の材料による誘電体、誘電体板６０１とプリント基板２０３の材料による誘電体がアンテナ素子１１２と電位固定電極２０４にはさまれた形となりパッチアンテナを構成する。これによってアンテナ素子１１２と電位固定電極２０４との電気的な距離が大きくなり放射効率の大きなアンテナを構成できる。なお、電位固定電極の電位は通常は接地電位に接続されるが、半導体集積回路のドープエリア１０８の電源電圧電位と等しい電位にすることが多い。この電位は本実施例ではワイヤボンディングによりパッケージ２０１のピン２０２を介して半導体集積回路基板より取り出す。さらに最終的にビア６０２によって電位固定電極２０４に接続される。

上記のような電位固定電極は必須ではなく図６（ｂ）に示すようにプリントパターン６０４による導電層を半導体集積回路チップの近傍から離し実装することも可能である。特に接地電位の必要ないダイポール型アンテナのような平衡型のアンテナを搭載する場合に用いると都合がよい。この場合は同図（ａ）ではアンテナ素子１１２による放射電磁界はプリント基板２０３の上面方向放射されるのに対し同図（ｂ）の場合はプリント基板２０３に直交する上下両方向に放射される。

本実施例のように高抵抗基板上に構成したＳＯＩ構造の集積回路とともにアンテナ素子を作りこめばアンテナ素子と導電層の距離を離しておくことが可能となり高効率のアンテナを形成することが可能となる。しかも、集積回路基板、パッケージ材料、集積回路チップを実装する基板材料の誘電率を有効に活用してアンテナのサイズを小さくすることも可能である。アンテナは半導体チップ上にアンテナの駆動回路とともに集積化されるので信号引き回しのためにアンテナと回路との接続が省略できこの部分での損失や接続に対する課題も排除することができる。

図７に本発明によるアンテナの他の例を示す。同図（ａ）は概観を示す図であり（ｂ）は部分拡大図である。集積回路基板７０１は実施例１に説明したのと同じ半導体基板または高抵抗の半導体基板を使用したＳＯＩ構造である。集積回路プロセスの配線に用いる導電層によるアンテナ素子７０２は図のように蛇行状に折り曲げるミアンダライン構造とする。このようにするとアンテナを構成する素子の電気長を長くすることができ低い周波数で作動するアンテナを実現することが可能となる。７０４はＳＯＩ構造のドープエリアでありこのエリアに集積回路が搭載される。アンテナ素子７０２の直下や近傍はドープをしないノンドープエリア７０３である。ノンドープエリアは同図（ａ）に示すように蛇行部全体を覆ってもよいし、同図（ｂ）に部分拡大して示すようにアンテナ素子の蛇行に沿ってノンドープエリア７０３を蛇行させてもよい。

図８には本発明に基づくアンテナのさらに他の実施例を示す。実施例１〜３に示したのと同様のＳＯＩ構造をとるがアンテナ素子の形状が異なる例を２例示している。
同図（ａ）は集積回路基板上に逆Ｆアンテナを構成する例である。集積回路を構成する際の導体層により作りこんだアンテナ素子８０１は逆Ｆ型をしており、同図に示すＡ点が給電点となる。アンテナ素子８０１直下または近傍はドープを行わないノンドープエリア８０３であり、集積回路はドープエリア８０４上に構成する。同図のＣ点は接地点でありドープエリア８０４を接地電位に設定し接続する。ドープエリア内を等電位に保つためになるべくインピーダンスが低くなるように導電層８０６、８０７をドープエリア上に置きドープエリア８０４内のボディと広い範囲にわたってコンタクトを取る。このためにドープエリア８０４上の導電層８０６，８０７はドープエリアの周辺を囲むように置く、あるいは電源線に接続してもよい。電源はプラス側でもマイナス側でもドープエリア８０４の広い範囲に配線されており、しかも両者は高周波的に同電位になるように両電極間のインピーダンスは低く保たれているためドープエリア８０４内の電位を所定の値に保つために都合がよい。この電位はワイヤボンディング等で集積回路から取り出し実装する回路基板上の接地電位に接続する。また、ドープエリア８０４上の導電層８０７は、アンテナ素子の放射に関係するためなるべく素子と離すために短めに設定し、導電層８０６の側でしっかりと電位固定してもよい。

構成されるアンテナは逆Ｆアンテナであり同図に示す給電点の接地点からの距離ｄを調整することによりアンテナの放射インピーダンスを調整することが可能でありマッチング設計が容易になる。またアンテナとしての特性はやや犠牲になるがアンテナ素子８０１の近傍の部分にもドープエリア８０８を構成し集積回路を搭載することもできる。このようにして集積回路の可載面積を大きくし集積回路の価格を下げることも可能である。

図８（ｂ）は逆Ｔ型アンテナを構成するアンテナ素子８０２を置いたものである。同図（ａ）と同じ番号を付番してあるものは同図（ａ）で説明したものと同じであるので説明を省略する。同図（ｂ）に示すアンテナ素子８０２の形状は逆Ｔ型アンテナの放射器を折り曲げた折り曲げ逆Ｔアンテナであり、図に示す点Ｂが給電点である。給電点の位置を調整することによりアンテナの放射インピーダンスの調整が可能である。また、同図（ａ）の場合と同様に放射を妨害しないようにアンテナ放射器から導電層を離すためにドープエリア上の導電層８０６，８０７のうち８０６の側は短めに設定してもよい。

図９は本発明にかかるさらに他の実施例である。実施例１〜４ではＳＯＩ構造による半導体集積回路基板上にアンテナを構成する例であるが本実施例では通常のＣＭＯＳプロセスによる集積回路基板上にアンテナを構成する例であり図９にその断面図を示す。
アンテナ素子９０１は半導体集積回路上の配線を行うための導電層を利用して集積回路基板９０２上に絶縁膜９０５を介して形成される。集積回路基板９０２としてはシリコンなどの高抵抗基板を使用し、不純物を打ち込みなどによってドープしてウェル９０３，９０４を集積回路基板９０２上に選択的に作りこみ、その中に集積回路を構成するトランジスタなどの素子を構成する。打ち込む不純物の種類によってＰウェル９０３、Ｎウェル９０８が構成され、それぞれその中にＮ，Ｐチャネルのトランジスタを作ることができる。高抵抗基板を使用する場合はＮ，Ｐ２種類のウェルを作るダブルウェル構造とすることによってＣＭＯＳ構造の集積回路を作りこむことが可能である。

アンテナ素子９０１の直下および近傍にウェルを作らなければアンテナ素子近傍は導電性の物体がなく能率のよいアンテナを構成することが可能となる。実施例４のように接地電位が必要な場合はウェル電位をとるために高濃度のドープをした半導体部９０８にコンタクト９０６を介して導電層９０６と接続される。導電層９０６は接地電位を確実にするために低抵抗の導電層によって接地電位のインピーダンスを下げるもので導電層９０６は図８に示したようにウェル９０３，９０４の周辺に沿って置くのが好ましい。同図ではＰウェル９０４ではコンタクトや接地電位をとるための導電層の図示を省略しているがＰウェル側にも接地電位を取る。Ｎ，Ｐウェルの両ウェルは高周波的には低インピーダンスで接続されるので両者に接地電位をとるのが好ましい。

このようにして、ダブルウェル構造の集積回路を高抵抗基板上に構成するとアンテナ素子から導電性の部分を遠ざけることが可能となりアンテナ効率の向上に大きな効果がある。

以上述べたように発明によれば、高効率のアンテナを半導体集積回路上に組み込むことができる。これによって集積回路からの信号授受をワイヤボンディング等の接触による接続なしに取り出すことが可能となる。チップ間通信やボードまたはモジュール間等の近接する部品間に本発明を応用すれば相互の配線を著しく減らすことができ配線に伴う種々野課題を解決することができ効果が大きい。

本発明の実施例の構造を説明する図。本発明の実施例の構造を説明する断面図。本発明の実施例の特性を説明する図。本発明の実施例の特性を説明する図。本発明の実施例の特性を説明する図。本発明の他の実施例の構造を説明する断面図。本発明の他の実施例の構造を説明する図。本発明のさらに他の実施例の構造を説明する図。本発明のさらに他の実施例の構造を説明する断面図。従来の技術によるオンチップアンテナの構造を示す図。従来の技術によるオンチップアンテナの特性を示す図。

符号の説明

１０２，１０６，７０１，９０２…集積回路基板、１０１，１１２，７０２，８０１，８０２，９０１…アンテナ素子、１０５，１１３，７０３，８０３，８０８…ノンドープエリア、１０８，７０４，８０４，９０３，９０４…ドープエリア、１０３，１０７，１０９，９０５…絶縁層、２０４，６０４…電位固定のための導電層、２０３…プリント基板、２０１…ＩＣパッケージ、６０１…誘電体板。

Claims

高抵抗性または非導電性を有する基板と、該基板上に絶縁層を介して形成された単結晶層と、により構成された集積回路基板と、
該集積回路基板上に形成され、かつ導電層からなる導体素子と、
を備えたアンテナ装置であって、
前記導体素子の直下または近傍における前記単結晶層は、不純物によるドープがされずに低導電率としたことを特徴とするアンテナ装置。
前記集積回路基板はダブルウェル構造であり、前記導電層によって形成された導体素子の直下および近傍にはウェルが構成されていないことを特徴とする請求項１に記載のアンテナ装置。
前記集積回路基板には前記導体素子に受給電するための半導体集積回路を含むことを特徴とする請求項１乃至２のいずれか一項に記載のアンテナ装置。
前記導体素子は前記集積回路基板上に絶縁物を介して配線された線状の素子または前記線状の素子を折り曲げて構成される素子であることを特徴とする請求項１乃至３のいずれか一項に記載のアンテナ装置。
接地電位点を前記集積回路基板上の前記導体素子の直下および近傍の前記低導電率となるように構成されている部分以外の部分内に設定したことを特徴とする請求項１乃至４のいずれか一項に記載のアンテナ装置。
請求項１乃至５のいずれか一項に記載のアンテナ装置と、電位固定のための導体層によって構成されることを特徴とするアンテナ装置。
請求項１乃至６のいずれか一項に記載のアンテナ装置と、電位固定のための導体層と、前記アンテナ装置および導体層の間に置かれた誘電体層によって構成されることを特徴とするアンテナ装置。
前記誘電体層は前記集積回路基板を収納するパッケージおよび／または前記集積回路基板を実装する回路基板によって構成されることを特徴とする請求項７に記載のアンテナ装置。