JP4150324B2 - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP4150324B2
JP4150324B2 JP2003369985A JP2003369985A JP4150324B2 JP 4150324 B2 JP4150324 B2 JP 4150324B2 JP 2003369985 A JP2003369985 A JP 2003369985A JP 2003369985 A JP2003369985 A JP 2003369985A JP 4150324 B2 JP4150324 B2 JP 4150324B2
Authority
JP
Japan
Prior art keywords
insulating substrate
semiconductor module
power semiconductor
metal pattern
pressing member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003369985A
Other languages
English (en)
Other versions
JP2005136133A (ja
Inventor
正雄 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003369985A priority Critical patent/JP4150324B2/ja
Publication of JP2005136133A publication Critical patent/JP2005136133A/ja
Application granted granted Critical
Publication of JP4150324B2 publication Critical patent/JP4150324B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/4917Crossed wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、パワー半導体モジュールに関し、特に、応力集中を緩和したシール構造を備えたパワー半導体モジュールに関する。
従来のパワー半導体モジュールでは、熱拡散板の表面上に、IGBT等のパワーデバイスを搭載した絶縁基板が載置されるとともに、熱拡散板の裏面に冷却ブロックが取り付けられ、パワーデバイスから出た熱を放出している。冷却ブロック内には冷却水が流されるため、熱拡散板と冷却ブロックの間には、Oリングが設けられ、冷却水が漏れないようになっている(例えば、特許文献1)。
また、従来の他のパワー半導体モジュールでは、IGBT等のパワーデバイスが絶縁基板(又はリードフレーム)の表面に載置され、樹脂封止されるとともに、絶縁基板の裏面に水路カバーが取りつけられ、パワーデバイスを冷却している。絶縁基板の裏面にはモールド樹脂が設けられ、これにより絶縁基板と水冷カバーとの間から冷却水が漏れないようにしている(例えば、特許文献2)。
特開平09−207583号公報 特開2002−314038号公報
しかしながら、特許文献1のパワー半導体モジュールでは、厚さが数mm以上の熱拡散板を含むため、パワー半導体モジュールの軽量化が困難であった。また、絶縁基板と熱拡散板との間ははんだ等で金属接合されるが、絶縁基板と熱拡散板との熱膨張係数の違いにより、接合部が剥離するという信頼性上の問題もあった。
また、特許文献2のパワー半導体モジュールでは、絶縁基板と水冷カバーとの間をシールドするために、絶縁基板の裏面にモールド樹脂を設ける必要があり、パワー半導体モジュールの部品点数が増加して製造コストが高くなるという問題があった。
これに対して、モールド樹脂に代えてガスケットを使用することも考えられるが、絶縁基板は硬くて脆いため、ガスケットによる応力が絶縁基板にかかると、絶縁基板が破損して信頼性が低下するという問題があった。
そこで、本発明は、信頼性が高く、かつ半導体モジュールの小型化が可能であるとともに、冷却効率も高くできるシール構造の提供を目的とする。
本発明は、互いに対向する第1面と第2面とを有する絶縁基板と、絶縁基板の第1面に搭載されたパワーデバイスと、絶縁基板の第2面の外縁に沿って当接された弾性シールと、弾性シールに、絶縁基板の第2面と対向して当接された冷却ジャケットと、絶縁基板を冷却ジャケットに向って加圧する加圧部材とを含み、絶縁基板は、第1面の外縁に沿って設けられた第1突起部を含み、加圧部材は、第1突起部を加圧することを特徴とするパワー半導体モジュールである。
本発明にかかるシール構造を用いることにより、絶縁基板に応力集中を緩和し、破損が無く信頼性の高いパワー半導体モジュールが提供できる。
実施の形態1.
図1は、全体が100で表される、本実施の形態にかかるパワー半導体モジュールの断面図である。
パワー半導体モジュール100は、絶縁基板1を含む。絶縁基板1は、一般には、アルミナ、窒化アルミニウム、又は窒化珪素からなり、硬い一方でひずみに対する耐量が低くて脆い。絶縁基板1の第1面(表面、図1では上方の面)には、金属パターン2が設けられている。金属パターン2は、配線層を形成し、その上にIGBT等のパワーデバイス3が載置されている。金属パターン2とパワーデバイス3とは、アルミニウム等のボンディングワイヤ4で電気的に接続されている。また、絶縁基板1の第2面(裏面、図1では下方の面)には、同じく金属パターン5が設けられている。
絶縁基板1は、その周囲に全周に沿って設けられた弾性シール部材6と弾性押圧部材7とともに、加圧部材8と冷却ジャケット9との間に挟まれる。加圧部材8と冷却ジャケット9とは、ボルト10により締め付けられて固定される。
弾性シール部材6は、絶縁基板1の周囲に沿って、絶縁基板1の第2面に設けられる。弾性シール部材6は、例えばウレタン、シリコン等から形成される。耐油性が求められる場合には、フッ化ポリマを主成分とする有機材料からなるOリングや平型ワッシャを用いても良いし、かかる有機材料をあらかじめ絶縁基板1上に塗布し、キュアして硬化させても良い。
図2は、パワー半導体モジュール100を上面から見た場合の概略図であり、シリコンゲル11やカバー12は省略されている。図2中、図1と同一符号は、同一又は相当箇所を示す。図2中に点線で示した部分に、弾性シール部材6及び弾性押圧部材7が設けられている。
絶縁基板1の第1面には、周囲に沿って弾性押圧部材7が設けられ、パワーデバイス3等は、シリコンゲル11に封入される。弾性押圧部材7は、好適には、ウレタン、エポキシ、シリコンなどの有機材料からなる。更に、加圧部材8の上部は、カバー12により封止される。
冷却ジャケット9と絶縁基板1に囲まれた領域は冷媒回路13となり、冷却水等の冷媒の通路となる。冷媒回路13中では、金属パターン5に放熱フィン14が取り付けられている。冷却ジャケット9と絶縁基板1との間は、上述のように弾性シール部材6でシールされているため、冷媒回路13から外部に冷媒は漏れない。上述のボルト10を締めることにより、弾性シール部材6が変形し、シールが確保される。弾性シール部材6の加圧は、弾性押圧部材7を介して加圧部材8を冷却ジャケット9に押し付けて行なう。ボルト10は、絶縁基板2の各コーナ近傍の4箇所に、それぞれ設けられている。
このように、本実施の形態1にかかるパワー半導体モジュール100では、パワーデバイス3を第1面に搭載した絶縁基板1の第2面を直接冷却でき、冷却効率を高くすることができる。また、弾性押圧部材7が、ボルト10近傍の分布荷重や締結時の加圧の偏りが、部分的な応力集中を絶縁基板2にもたらさないように働き、絶縁基板1の破損を防止できる。
実施の形態2.
図3は、本実施の形態2にかかるパワー半導体モジュール200の、図1のAの部分に対応する部分の断面図であり、図3中、図1と同一符号は、同一又は相当箇所を示す。
パワー半導体モジュール200では、絶縁基板1の第2面に、周囲に沿って全周にわたって、無端状の突起部15が設けられている。突起部15の幅(図3の横方向の長さ)は、弾性シール部材6より小さくなっている。
加圧部材8は、弾性押圧部材7を介して絶縁基板1を加圧する。この際、突起部15が弾性シール部材6を部分的に変形させるため、冷媒のシール性能が向上する。このため、シールに必要な加圧力が低減でき、絶縁基板1に対するダメージ耐量が向上し、信頼性が高くなる。
絶縁基板1の第1面や第2面の金属パターン2、5は、絶縁基板1の略全面に貼り付けられた金属板をエッチングして形成する。従って、絶縁基板1の第2面の突起部15も、金属パターン5の形成工程で同時に形成できる。このため、部品点数や工程数を増やすことなく信頼性の高いパワー半導体モジュール200を得ることができる。
実施の形態3.
図4は、本実施の形態3にかかるパワー半導体モジュール300の、図1のAの部分に相当する部分断面図であり、図4中、図1と同一符号は、同一又は相当箇所を示す。
パワー半導体モジュール300では、絶縁基板1の第1面に、無端状の突起部16が設けられている。突起部16は、絶縁基板1の周囲に沿って全周にわたって設けられている。
かかる突起部16は、上述の突起部15と同様に、絶縁基板1の第1面に金属パターン2を形成する工程で、同時に作製できる。
加圧部材8は、突起部16を介して絶縁基板1を加圧し、絶縁基板1と冷却ジャケット9との間をシールする。この場合、加圧部材8が、突起部16の上面を片当たりの状態で部分的に加圧しても、突起部16は絶縁基板1に対して全面で面接合されている。従って、加圧部材8のたわみや寸法誤差による接圧状態によらず、絶縁基板1の安定な加圧ができ、応力集中による絶縁基板1の破損を防止できる。
また、上述のように、突起部16は金属パターン2の形成時に、エッチング加工で同時に形成できるため、部品点数や工程数を増やす必要もない。
実施の形態4.
図5は、本実施の形態4にかかるパワー半導体モジュール400の、図1のAの部分に相当する部分断面図であり、図5中、図1と同一符号は、同一又は相当箇所を示す。
パワー半導体モジュール400では、絶縁基板1の第1面と第2面に、絶縁基板1の周囲に沿い全周にわたって、無端状の突起部15、16が設けられている。突起部15、16は、上述の実施の形態2、3に示すものと同じ構造である。
更に、突起部15と加圧部材8との間には弾性押圧部材7が設けられ、突起部15と冷却ジャケット9との間には弾性シール部材6が設けられている。弾性シール部材6及び弾性押圧部材7は、実施の形態2、3と同じく、絶縁基板1の周囲に沿って全周にわたって設けられている。また、突起部15、16は、金属パターン2、5と同じ製造工程を用いて形成できる。
パワー半導体モジュール400では、絶縁基板1と加圧部材8との間に、弾性押圧部材7と突起部16の双方を設けることにより、シール時の加圧力がより一層緩和され、さらに安定にシールすることができる。
実施の形態5.
図6は、本実施の形態5にかかるパワー半導体モジュール500の、図1のAの部分に相当する部分断面図であり、図6中、図1と同一符号は、同一又は相当箇所を示す。
パワー半導体モジュール500では、絶縁基板1の第2面に、絶縁基板1の周囲に沿って全周にわたって、無端状の突起部15が設けられている。
一方、絶縁基板1の第1面には、絶縁基板1の周囲に沿って全周にわたって弾性押圧部材17が設けられている。図5の断面図からわかるように、弾性押圧部材17は、金属パターン2の端面と、絶縁基板1の第1面との交線を覆うように形成されている。パワー半導体モジュール500では、主電流が流れるパワーデバイス搭載側の主回路の配線を形成する金属パターン2の端部で、最も電界が集中する。絶縁基板1の誘電率と絶縁基板1を封入するシリコンゲルの誘電率の間の誘電率を有する有機材料を用いて弾性押圧部材17を形成することにより、かかる交線での電界集中を緩和できる。この結果、絶縁耐圧や部分放電耐量が大きくでき、絶縁信頼性の高いパワー半導体モジュールが得られる。
ここで、弾性押圧部材17は、例えば、ウレタン、エポキシ、シリコンを主成分とした液状樹脂を絶縁基板1の第1面に塗布し、加熱硬化して形成する。特に、弾性押圧部材17の材料に、弾性率の低いシリコン系樹脂を用いることにより、熱サイクルをかけた場合の絶縁基板1と弾性押圧部材17との間の剥離を有効に防止できる。
本発明の実施の形態1にかかるパワー半導体モジュールの断面図である。 本発明の実施の形態1にかかるパワー半導体モジュールの上面概略図である。 本発明の実施の形態2にかかるパワー半導体モジュールの部分断面図である。 本発明の実施の形態3にかかるパワー半導体モジュールの部分断面図である。 本発明の実施の形態4にかかるパワー半導体モジュールの部分断面図である。 本発明の実施の形態5にかかるパワー半導体モジュールの部分断面図である。
符号の説明
1 絶縁基板、2、5 金属パターン、3 パワーデバイス、4 ボンディングワイヤ、6 弾性シール部材、7、17 弾性押圧部材、8 加圧部材、9 冷却ジャケット、10 ボルト、11 シリコンゲル、12 カバー、13 冷媒回路、14 放熱フィン、15、16 突起部、100 パワー半導体モジュール。

Claims (7)

  1. 互いに対向する第1面と第2面とを有する絶縁基板と、
    該絶縁基板の第1面に搭載されたパワーデバイスと、
    該絶縁基板の第2面の外縁に沿って当接された弾性シールと、
    該弾性シールに、該絶縁基板の第2面と対向して当接された冷却ジャケットと、
    該絶縁基板を該冷却ジャケットに向って加圧する加圧部材とを含み、
    該絶縁基板は、第1面の外縁に沿って設けられた第1突起部を含み、該加圧部材は、該第1突起部を加圧することを特徴とするパワー半導体モジュール。
  2. 上記絶縁基板の第1面の外縁に沿って弾性押圧部材が設けられ、
    上記加圧部材が、該弾性押圧部材を介して該絶縁基板を加圧することを特徴とする請求項1に記載のパワー半導体モジュール。
  3. 上記絶縁基板が、第1面に設けられた第1金属パターンを含み、上記第1突起部が該第1金属パターンと同じ材料から形成されたことを特徴とする請求項1または2に記載のパワー半導体モジュール。
  4. 上記絶縁基板が、第1面に設けられた第1金属パターンを含み、上記弾性押圧部材が、該絶縁基板と該第1金属パターンとの交線を超えて該金属パターンの側面上にまで延在したことを特徴とする請求項2に記載のパワー半導体モジュール。
  5. 更に、上記絶縁基板の第1面を覆い、かつ上記弾性押圧部材に接するシリコンゲルを含み、
    該弾性押圧部材が、該絶縁基板と該シリコンゲルの間の誘電率を有する材料からなることを特徴とする請求項4に記載のパワー半導体モジュール。
  6. 上記絶縁基板が、第2面の外縁に沿って設けられた第2突起部を含み、
    上記弾性シールが、該第2突起部に当接されたことを特徴とする請求項1又は2に記載のパワー半導体モジュール。
  7. 上記絶縁基板の第2面が第2金属パターンを含み、上記第2突起部が該第2金属パターンと同じ材料からなることを特徴とする請求項6に記載のパワー半導体モジュール。
JP2003369985A 2003-10-30 2003-10-30 パワー半導体モジュール Expired - Lifetime JP4150324B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003369985A JP4150324B2 (ja) 2003-10-30 2003-10-30 パワー半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003369985A JP4150324B2 (ja) 2003-10-30 2003-10-30 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2005136133A JP2005136133A (ja) 2005-05-26
JP4150324B2 true JP4150324B2 (ja) 2008-09-17

Family

ID=34647134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003369985A Expired - Lifetime JP4150324B2 (ja) 2003-10-30 2003-10-30 パワー半導体モジュール

Country Status (1)

Country Link
JP (1) JP4150324B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4729336B2 (ja) * 2005-04-27 2011-07-20 株式会社豊田自動織機 パワーモジュール用基板
JP2014130852A (ja) * 2011-06-29 2014-07-10 Toyota Industries Corp 熱交換ユニット
JP5623463B2 (ja) * 2012-06-25 2014-11-12 三菱電機株式会社 半導体モジュール
JP6257478B2 (ja) * 2014-09-02 2018-01-10 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
JP2005136133A (ja) 2005-05-26

Similar Documents

Publication Publication Date Title
US7902653B2 (en) Semiconductor module
JP3225457B2 (ja) 半導体装置
JP4124137B2 (ja) 電子ユニット筐体
JP4429251B2 (ja) 電力変換装置
US7262507B2 (en) Semiconductor-mounted device and method for producing same
JP4464806B2 (ja) 電力変換装置
US20230238297A1 (en) Semiconductor package and method of fabricating the same
JP2007201225A (ja) 半導体装置
JP4150324B2 (ja) パワー半導体モジュール
JP2014013878A (ja) 電子装置
JP2019161146A (ja) 電力用半導体装置及びその製造方法
JP2021028921A (ja) 圧接型半導体装置及び圧接型半導体装置の製造方法
JP2004253495A (ja) 液冷型電力用半導体モジュール及びそれを包含するインバータ
JP2006004961A (ja) 半導体モジュール
JP2003324219A (ja) 熱電モジュール取付構造
JP2006303375A (ja) 電力変換装置及びその製造方法
JP4994025B2 (ja) 樹脂封止型電子機器
JP2005302882A (ja) 半導体装置
JP4396366B2 (ja) 半導体装置
US20230245948A1 (en) Semiconductor device and manufacturing method thereof
JP7551039B1 (ja) 半導体モジュールおよび半導体モジュールの製造方法
US20240178094A1 (en) Semiconductor package
WO2024053699A1 (ja) 電子機器および電子機器の製造方法
WO2023047451A1 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP4604954B2 (ja) 半導体モジュールの絶縁構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080627

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4150324

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term