JP4147012B2

JP4147012B2 - 電子内視鏡の画素信号伝送回路装置

Info

Publication number: JP4147012B2
Application number: JP2001245946A
Authority: JP
Inventors: 敏高見; 之宏石塚
Original assignee: Hoya Corp
Current assignee: Hoya Corp
Priority date: 2001-08-14
Filing date: 2001-08-14
Publication date: 2008-09-10
Anticipated expiration: 2021-08-14
Also published as: JP2003052625A

Description

【０００１】
【発明の属する技術分野】
本発明は電子内視鏡の固体撮像素子から読み出された一連の画素信号を伝送するための画素信号伝送回路装置に関する。
【０００２】
【従来の技術】
周知のように、電子内視鏡（電子スコープ）は固体撮像素子として例えばＣＣＤ(charge-coupled device)撮像センサを備え、映像信号処理ユニット及びＴＶモニタ装置と共に用いられる。即ち、ＣＣＤ撮像センサで撮られた光学的内視鏡像は一連の画素信号に光電変換され、その一連の画素信号は適宜処理された後に映像信号として映像信号処理ユニットに送られ、映像信号は映像信号処理ユニットで更に処理された後にＴＶ信号としてＴＶモニタ装置に送られ、これにより光学的内視鏡像がＴＶモニタ装置の表示画面上に再現される。
【０００３】
電子内視鏡は剛性構造の操作部と、この操作部と一体的形成された可撓性の身体挿入部と、該操作部から映像信号処理ユニット側に向けて延びる信号ケーブルとから構成される。該操作部から映像信号処理ユニット側に向けて延びる信号ケーブルの先端にはコネクタが装着され、このコネクタは映像信号処理ユニット側のソケットに着脱自在に接続される。即ち、電子内視鏡は操作部からの信号ケーブルのコネクタを介して映像信号処理ユニットに着脱自在に接続されるようになっている。というのは、電子内視鏡即ち電子スコープには、種々の種類のもの、例えば胃スコープ、大腸スコープ、気管支スコープ等のものがあり、これら種々の電子スコープによって映像信号処理ユニットが共用されるからである。
【０００４】
ＣＣＤ撮像センサは電子内視鏡の身体挿入部の先端に装着されるが、しかしＣＣＤ撮像センサを駆動させるＣＣＤ駆動回路は例えばその操作部内に設けられ、ＣＣＤ撮像センサとＣＣＤ駆動回路とは電子内視鏡の身体挿入部及び操作部に挿通させられた複数の信号ラインによって互いに接続される。というのは、身体挿入部、特にその先端部側については、電子内視鏡の使用時に患者の苦痛を和らげるために、できるだけ小さくしかも細くすることが要求されるからである。電子内視鏡の身体挿入部の長さについては、その種類にもよるが、１メートル未満のものから数メートルに達することもある。従って、電子内視鏡の身体挿入部、操作部に挿通させられる信号ラインの長さについては通常は１メートルを越えるものとなる。なお、ＣＣＤ駆動回路は上述した信号ケーブルを介して映像信号処理ユニットに接続される。
【０００５】
ＣＣＤ撮像センサとＣＣＤ駆動回路とを接続する複数の信号ラインにはＣＣＤ撮像センサから一連の画素信号を読み出すためにＣＣＤ駆動回路からＣＣＤ撮像センサにＣＣＤ駆動信号を伝送するＣＣＤ駆動信号伝送ラインと、ＣＣＤ撮像センサから読み出された画素信号をＣＣＤ駆動回路に伝送する画素信号伝送ラインとが含まれる。この場合、画素信号に対するノイズの混入を阻止するためには、画素信号の伝送を低インピーダンスで行うことが必要である。なお、ＣＣＤ撮像センサとＣＣＤ駆動回路との間には上述したような信号ラインの他にＣＣＤ撮像センサに給電する電源ライン等も含まれる。
【０００６】
従来では、画素信号の伝送を低インピーダンスで行うために、ＣＣＤ撮像センサからＣＣＤ駆動回路への画素信号の伝送についてはバッファ回路を介して行うことが一般的に行われ、そのようなバッファ回路は単一トランジスタ増幅回路即ちエミッタフォロワとして構成される。詳述すると、例えば、トランジスタとしてＰＮＰタイプのものが使用されるとき、トランジスタのベースにはＣＣＤ撮像センサの出力端子が接続され、そのエミッタは適当な抵抗を介してＣＣＤ駆動回路側の電源ラインに接続されると共にそのコレクタは接地され、画素信号伝送ラインの一端は該エミッタと該抵抗との間に接続される。このような回路構成によれば、ＣＣＤ撮像センサからＣＣＤ駆動回路に画素信号を低インピーダンスで伝送することが可能となる。
【０００７】
しかしながら、上述したエミッタフォロワの構成の問題点として、電子内視鏡の身体挿入部の先端側にトランジスタの他に抵抗を設けなくてはならないということが挙げられる。というのは、身体挿入部の細径化のためには、身体挿入部においてそのような抵抗の設置スペースすら排除することが要求されるからである。そこで、上述したようなエミッタフォロワのエミッタと電源ラインとの間に介在させるべき抵抗をＣＣＤ駆動回路側に設けることが提案されている。このような構成では、画像信号伝送ラインの一端がトランジスタのエミッタ側に接続され、その他端がＣＣＤ駆動回路側で分岐されて該抵抗を介して電源ラインに接続される。かくして、このような構成によれば、電子内視鏡の身体挿入部の先端側にはトランジスタだけを設ければよく、電子内視鏡の身体挿入部の細径化に寄与し得ることになる。
【０００８】
【発明が解決しようとする課題】
ところで、ＣＣＤ撮像センサから出力される画素信号の基準電圧レベル（即ち、ＣＣＤ撮像センサの基板電圧Ｖ_SUB）には該ＣＣＤ撮像センサの製品毎に変動があるので、個々の電子内視鏡のＣＣＤ撮像センサから常に安定した振幅で画素信号が得られるようにするためには、画素信号の基準電圧レベルの変動に応じて上述した抵抗の抵抗値を決めることが必要である。このことは、個々のＣＣＤ撮像センサの製品毎に専用のＣＣＤ駆動回路が用意されなければならないということを意味し、その結果、電子内視鏡の効率的な製造が阻害されるということになる。
【０００９】
これとは反対に、画素信号の基準電圧レベルの変動に拘わらず、上述した抵抗の抵抗値を適当な値とした場合には、そのＣＣＤ駆動回路にはどのＣＣＤ撮像センサにも使用し得るという汎用性が与えられて、電子内視鏡の製造の効率化には寄与し得るが、しかしながら個々の電子内視鏡のＣＣＤ撮像センサから得られる画素信号の振幅は乱れたものとなるので、その後の画素信号の処理が面倒になる。
【００１０】
本発明は上記問題に鑑みてなされたものであり、電子内視鏡の固体撮像素子から読み出された一連の画素信号を伝送するための画素信号伝送回路装置であって、個々の固体撮像素子から得られる画素信号の基準電圧レベルの変動に拘わらず、その一連の画素信号の振幅に乱れを生じさせないように構成された画素信号伝送回路装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明による画素信号伝送回路装置は、電子内視鏡の固体撮像素子から読み出された一連の画素信号を伝送するためのものであって、該固体撮像素子から一連の画素信号を電子内視鏡内のＣＣＤ駆動回路に伝送するための画素信号伝送ラインと、この画素信号伝送ラインの一端と固体撮像素子の画素信号出力端子との間に介在するエミッタフォロワと、該ＣＣＤ駆動回路内に設けられた電源から固体撮像素子に給電する電源ラインと、該ＣＣＤ駆動回路内に設けられ、しかも画素信号伝送ラインの他端と電源ラインとの間に介在する定電流回路とを具備して成るものである。
【００１２】
本発明の一実施形態にあっては、定電流回路は単一のトランジスタと複数の抵抗とから構成され得る。複数の抵抗は第１の抵抗、第２の抵抗及び第３の抵抗から成り、トランジスタのベースは一方では第１の抵抗を介して電源ラインに接続され、他方では第２の抵抗を介して接地される。また、トランジスタのエミッタは第３の抵抗を介して電源ラインに接続され、そのコレクタは画素信号伝送ラインに接続される。
【００１３】
本発明の好ましい実施形態にあっては、定電流回路は一対のトランジスタから成る一体成形品のＩＣチップと、複数の抵抗とを含み、しかも定電流回路の電流値が該一対のトランジスタの特性に依存しないように構成される。一対のトランジスタが第１及び第２のトランジスタから成り、複数の抵抗が第１、第２及び第３の抵抗から成る。第１のトランジスタのベースは第２のトランジスタのエミッタに接続され、第２のトランジスタのベースは第１のトランジスタのコレクタに接続される。第１のトランジスタのエミッタは第１の抵抗を介して電源ラインに接続され、そのコレクタは第２の抵抗を介して接地される。一方、第２のトランジスタのエミッタは第３の抵抗を介して電源ラインに接続され、そのコレクタは画素信号伝送ラインの他端に接続される。このような構成において、第１の抵抗と第２の抵抗とは同じ抵抗値を持つ。
【００１４】
本発明の更に好ましい実施形態にあっては、定電流回路は一対のトランジスタから成る一体成形品の第１のＩＣチップと、一対のトランジスタから成る一体成形品の第２のＩＣチップと、複数の抵抗とを含み、しかもその電流値が第１のＩＣチップの一対のトランジスタの特性に依存しないようにされる。第１のＩＣチップの一対のトランジスタは第１及び第２のトランジスタから成り、第２のＩＣチップの一対のトランジスタは第１及び第２のトランジスタから成り、複数の抵抗は第１、第２及び第３の抵抗から成る。第１のＩＣチップの第１のトランジスタのベースは第１のＩＣチップの第２のトランジスタのエミッタに接続され、第１のＩＣチップの第２のトランジスタのベースは第１のＩＣチップの第１のトランジスタのコレクタに接続され、第２のＩＣチップの第１及び第２のトランジスタのベースは互いに接続される。第１のＩＣチップの第１のトランジスタのコレクタは第１の抵抗介して電源ラインに接続され、そのエミッタは第２の抵抗を介して接地される。第１のＩＣチップの第２のトランジスタのエミッタは第３の抵抗を介して接地され、そのコレクタは第２のＩＣチップの第１及び第２のトランジスタのベースに接続されると共に第２のＩＣチップの第１のトランジスタのコレクタに接続される。第２のＩＣチップの第１及び第２のトランジスタの双方のエミッタは電源ラインに接続され、第２のＩＣチップの第２のトランジスタのコレクタは画素信号伝送ラインに接続される。このような構成において、第１の抵抗と第２の抵抗とが同じ抵抗値を持つ。
【００１５】
【発明の実施の形態】
次に、添付図面を参照して、本発明による画素信号伝送回路装置の幾つか実施形態について説明する。
【００１６】
先ず、図１を参照すると、本発明による画素信号伝送回路装置が組み込まれた電子内視鏡（電子スコープ）が参照符号１０で全体的に示される。同図に示すように、電子内視鏡１０は映像信号処理ユニット１２及びＴＶモニタ装置１４と共に用いられる。
【００１７】
電子内視鏡１０は剛性構造の操作部１０Ａと、可撓性の身体挿入部１０Ｂとから成る。身体挿入部１０Ｂの先端側には固体撮像素子として例えばＣＣＤ(charge-coupled device)撮像センサ１6が装着され、一方操作部１0Ｂ内にはＣＣＤ駆動回路１８が設けられる。ＣＣＤ撮像センサ１６とＣＣＤ駆動回路１８とは複数の信号ラインによって互いに接続され、図１では、ＣＣＤ撮像センサから一連の画素信号を読み出すためにＣＣＤ駆動回路からＣＣＤ撮像センサにＣＣＤ駆動信号を伝送するＣＣＤ駆動信号伝送ラインが参照符号２０で示され、またＣＣＤ撮像センサから読み出された画素信号をＣＣＤ撮像センサに伝送する画素信号伝送ラインが参照符号２２で示される。
【００１８】
なお、ＣＣＤ駆動信号には後述するように第１のＣＣＤ水平レジスタ転送クロックパルスＨ１、第２のＣＣＤ水平レジスタ転送クロックパルスＨ２及びリセットゲートクロックパルスＲＧ等が含まれるが、図１では、それら信号ラインが唯一本の信号ライン２０によって纏めて図示されている。
【００１９】
図１には図示されないが、電子内視鏡１０の操作部１０Ａからは映像信号処理ユニット１２側に向けて信号ケーブルが延び、その信号ケーブルの先端にはコネクタが装着され、このコネクタは映像信号処理ユニット１２側のソケットに着脱自在に接続される。要するに、このような信号ケーブルを介して、ＣＣＤ駆動回路１８は映像信号処理ユニット１２内の映像信号処理回路２４に接続される。
【００２０】
ＣＣＤ撮像センサ１６から読み出された一連の画素信号は後述するようにＣＣＤ駆動回路１８で適宜サンプリング等の処理がなされた後に映像信号ＶＳとして映像信号処理回路２４に送られ、そこで映像信号ＶＳは一旦増幅された後に種々の信号処理を受けた後にＴＶ信号としてＴＶモニタ１４に送られ、そこでＣＣＤ撮像センサ１６によって撮られた内視鏡像がＴＶ信号に基づいてＴＶモニタ装置１４によって再現される。なお、電子内視鏡１０では、従来周知の面順次カラー方式或いは同時カラー方式のいずれかが採用されており、このためＴＶモニタ装置１４による内視鏡像の再現はカラー表示で行われる。
【００２１】
また、ＣＣＤ駆動回路１８と映像信号処理回路２４との間では、映像信号ＶＳの他に種々の信号やデータの遣り取りが行われる。図１では、映像信号処理回路２４からＣＣＤ駆動回路１８に信号やデータを送信するための送信ラインが参照符号２６で代表的に示され、またＣＣＤ駆動回路１８から映像信号処理回路２４に信号やデータを送信するための送信ラインが参照符号２８で代表的に示されている。
【００２２】
映像信号処理回路２４からＣＣＤ駆動回路１８に送信される信号としては、例えば、ＣＣＤ駆動回路１８からＣＣＤ撮像センサ１６に出力されるＣＣＤ駆動信号の出力タイミングを決定するタイミング信号や、ＣＣＤ撮像センサ１６で得られた画素信号から映像信号ＶＳを生成する際の設定データが挙げられる。
【００２３】
一方、ＣＣＤ駆動回路１８から映像信号処理回路２４に送信される信号としては、例えば映像信号処理ユニット１２に対する電子内視鏡１０の接続を知らせる接続検出信号や、ＣＣＤ駆動信号に含まれるクロックパルス（Ｈ１、Ｈ２、ＧＲ）の周波数データが挙げられる。なお、電子内視鏡１０のタイプが異なった場合には、ＣＣＤ撮像センサ１６の一フレーム分の画素数が異なることがあり、このとき映像信号ＶＳを映像信号処理回路２４で処理する際の処理タイミングはかかる周波数データに基づいて決められる。
【００２４】
図２を参照すると、ＣＣＤ撮像センサ１６及びＣＣＤ駆動回路１８がブロック図として図示される。同図に示すように、ＣＣＤ駆動回路１８にはマイクロコンピュータ３０が設けられ、そこには中央処理ユニット（ＣＰＵ）、種々のルーチンを実行するためのプログラム、定数等を格納する読出し専用メモリ（ＲＯＭ）、データ等を一時的に格納する書込み／読出し自在なメモリ（ＲＡＭ）及び入出力インターフェース（Ｉ／Ｏ）等が設けられ、ＣＣＤ駆動回路１８の動作全般を制御する。
【００２５】
また、ＣＣＤ駆動回路１８にはマイクロコンピュータ３０の他に種々の構成要素が設けられるが、図２では、特に本発明と関連する構成要素として、タイミング回路３２、バッファ回路３４、相関二重サンプリング（ＣＤＳ）回路３６、カウンタ３８、ＣＣＤプロセス処理回路４０、書込み可能な不揮発性メモリ即ちＥＥＰＲＯＭ４２及び定電流回路４４が示されている。
【００２６】
タイミング回路３２はマイクロコンピュータ３０の制御下で動作させられ、そこからは種々の制御クロックパルスが出力される。例えば、上述したようなＣＣＤ駆動信号、即ち第１のＣＣＤ水平レジスタ転送クロックパルスＨ１、第２のＣＣＤ水平レジスタ転送クロックパルスＨ２及びリセットゲートクロックパルスＲＧがそれぞれ適当な抵抗Ｒ１及びバッファ回路３４を介してＣＣＤ撮像センサ１６に対して出力される。このような駆動信号がＣＣＤ撮像センサ１６に入力されると、一連のカラー画素信号がＣＣＤ撮像センサ１６から読み出されて、高周波電圧信号として画素信号伝送ライン２２を通して出力される。図２に示すように、画素信号伝送ライン２２は適当な容量のキャパシタＣを介してＣＤＳ回路３６に接続され、ＣＣＤ撮像センサ１６から読み出された一連のカラー画素信号はキャパシタＣを介してＣＤＳ回路３６に入力される。
【００２７】
一方、図２から明らかなように、リセットゲートクロックパルスＲＧはカウンタ３８にも入力され、その個々のパルス信号がカウンタ３８に入力される度毎にカウンタ３８はリセットされてカウントを開始する。カウンタ３８のカウント数が所定の設定値に到達すると、即ち所定の時間が経過すると、タイミング回路３２からクランプパルスＣＰ及びサンプル・ホールド・パルスＳＨがＣＤＳ回路３６に対して出力され、このとき一連の画素信号から映像信号ＶＳが順次サンプリングされる。即ち、ＣＣＤ撮像センサ１６から読み出された一連のカラー画素信号がＣＤＳ回路３６に到達するまでの時間は画素信号伝送ライン２２の長さによって異なり（換言すれば、使用される電子内視鏡のタイプによって異なり）、カウンタ３８はその時間遅れをカウントし、これにより一連のカラー画素信号から映像信号ＶＳが適正にサンプリングされるようになっている。
【００２８】
ＣＤＳ回路３６から出力された映像信号ＶＳはＣＣＤプロセス処理回路４０に送られ、そこで適当な処理例えばホワイトバランス処理やカラーバランス処理等を受けた後に映像信号処理ユニット１２の映像信号処理回路２４に送られる。なお、ホワイトバランス処理やカラーバランス処理等のための設定データは上述したように映像信号処理回路２４から送信ライン２６を通して送信される。
【００２９】
ＥＥＰＲＯＭ４２にはＣＣＤ駆動信号に含まれるクロックパルス（Ｈ１、Ｈ２、ＧＲ）の周波数データが格納され、この周波数データは送信ライン２８を通して映像信号処理回路２４に送られ、映像信号ＶＳを映像信号処理回路２４で処理する際の処理タイミングはその周波数データに基づいて決められる。なお、図２には図示されていないが、映像信号処理ユニット１２に対する電子内視鏡１０の接続を検出する検出回路も設けられ、この検出回路から出力される接続検出信号も送信ライン２８を通して映像信号処理回路２４に送られる。
【００３０】
画素信号伝送ライン２２及び定電流回路４４は本発明による画素信号伝送回路装置の一部を構成し、本発明によれば、画素信号伝送ライン２２がＣＣＤ駆動回路１８側で分岐させられて定電流回路４４を介して電源ラインの電源ＢＴに接続されるている点が特徴とされる。
【００３１】
図３を参照すると、本発明による画素信号伝送回路装置の第１の実施形態の全体の構成が示される。同図に示すように、ＣＣＤ撮像センサ１６側にはＰＮＰタイプのトランジスタＴＲ１が設けられ、そのベースはＣＣＤ撮像センサ１６の画素信号出力端子に接続される。トランジスタＴＲ１のエミッタには画素信号伝送ライン２２の一端が接続され、そのコレクタは接地される。上述したように、画素信号伝送ライン２２の他端は一方ではキャパシタＣを介してＣＤＳ回路３６に接続され、他方では定電流回路４４を介して電源ＢＴに接続される。要するに、トランジスタＴＲ１は単一トランジスタ増幅回路即ちエミッタフォロワとして構成される。なお、図３では、画素信号伝送ライン２２は同軸ケーブルとして構成され、ＣＣＤ撮像センサ１６からＣＣＤ駆動回路１８までの画素信号伝送ライン２２の長さに対応した抵抗がＲ２として示される。
【００３２】
図３に示すように、定電流回路４４にはＰＮＰタイプのトランジスタＴＲ２が設けられ、そのベースは一方では抵抗Ｒ３を介して電源ＢＴの正側に接続され、他方では抵抗Ｒ４を介して接地される。また、トランジスタＴＲ２のエミッタは抵抗Ｒ５を介して電源ＢＴの正側に接続され、そのコレクタは画素信号伝送ライン２２に接続される。なお、図３から明らかなように、ＣＣＤ撮像センサ１６は電源ＢＴから電源ライン４６を介して給電される。
【００３３】
定電流回路４４から画素信号伝送ライン２２に流れる定電流ｉ₁は以下の式によって表される。即ち、
ｉ₁＝（Ｖ_cc×ｒ₃−ｒ₃×Ｖ_b＋ｒ₄×Ｖ_b）／［（ｒ₃＋ｒ₄）×ｒ₅］ここで、Ｖ_ccは電源ＢＴの電源電圧を示し、Ｖ_bはトランジスタＴＲ２のベース−エミッタ間の電圧を示し、ｒ₃、ｒ₄及びｒ₅はそれぞれ抵抗Ｒ３、Ｒ４及びＲ５の抵抗値を示す。
【００３４】
要するに、トランジスタＴＲ１のベースに印加される画素信号の基準電圧レベル（即ち、ＣＣＤ撮像センサ１６の基板電圧Ｖ_SUB）が個々のＣＣＤ撮像センサ１６の製品毎に変動したとしても、画素信号伝送ライン２２には定電流回路４４から定電流ｉ₁が常に流れるので、個々のＣＣＤ撮像センサ１６から画素信号伝送ライン２２を通して出力される一連の画素信号に振幅の乱れが生じることはない。
【００３５】
図４を参照すると、本発明に対する比較のために、従来の画素信号伝送回路装置の全体の構成が示されている。図４に示すように、従来では、画素信号伝送ライン２２は単に適当な抵抗値の抵抗Ｒ６を介して電源ＢＴの正側に接続されているだけである。従って、このような回路構成では、トランジスタＴＲ１のベースに印加される画素信号の基準電圧レベル（基板電圧Ｖ_SUB）が個々のＣＣＤ撮像センサ１６の製品毎に変動すると、電源ＢＴから抵抗Ｒ６を介して画素信号伝送ライン２２に流れる電流が変化し、このため個々のＣＣＤ撮像センサ１６から画素信号伝送ライン２２を通して出力される一連の画素信号に振幅の乱れが生じることになる。従って、個々のＣＣＤ撮像センサ１６の製品毎に抵抗Ｒ６の抵抗値を基準電圧レベルの変動に応じて個別に設定することが必要となるか、或いは抵抗Ｒ６の抵抗値を個別に設定しない場合には、一連の画素信号の振幅の乱れを補正する処理が必要となる。
【００３６】
ところで、市販されているトランジスタは同じ型番の製品であっても、その特性に所謂バラツキがあることは知られている。従って、図３に示す第１の実施形態においては、定電流回路４４を構成するトランジスタＴＲ２の特性のバラツキのために、そのベース−エミッタ間の電圧Ｖ_bが変動し得ることがある。そのような場合には、電流ｉ₁は一定であっても、個々のトランジスタＴＲ２毎に変化し得るので、一連の画素信号のその後の処理については、電子内視鏡１０の製品毎に定電流ｉ₁の変化に応じて変更することが要求される。
【００３７】
図５を参照すると、本発明による画素信号伝送回路装置の第２の実施形態の全体の構成が示され、この第２の実施形態では、トランジスタの特性のバラツキに起因する上述の問題を回避することができる。
【００３８】
第２の実施形態では、定電流回路は参照符号４４Ａで示され、この定電流回路４４Ａは第１の実施形態の場合とは異なった態様で構成される。即ち、定電流回路４４Ａでは、一対のＰＮＰタイプのトランジスタＴＲ３及びＴＲ４から成る一体成形品のＩＣチップ４８が使用され、同図に示すように、トランジスタＴＲ３のベースはトランジスタＴＲ４のエミッタに接続され、トランジスタＴＲ４のベースはトランジスタＴＲ３のコレクタに接続される。トランジスタＴＲ３のエミッタは抵抗Ｒ７を介して電源ライン４６に接続され、そのコレクタは抵抗Ｒ８を介して接地される。一方、トランジスタＴＲ４のエミッタは抵抗Ｒ９を介して電源ライン４６に接続され、そのコレクタは画素信号伝送ライン２２に接続される。
【００３９】
なお、一対のトランジスタがＩＣチップとして一体成形された製品の場合でも、ＩＣチップ毎にその特性のバラツキはあるが、しかし各ＩＣチップに含まれる一対のトランジスタは同じ特性を示す。
【００４０】
図５に示す第２の実施形態にあっては、定電流回路４４Ａから画素信号伝送ライン２２に流れる定電流ｉ₂は以下の式によって表される。即ち、
ｉ₂＝（Ｖ_cc×ｒ₇−ｒ₇×Ｖ_b＋ｒ₈×Ｖ_b）／［（ｒ₇＋ｒ₈）×ｒ₉］
ここで、Ｖ_ccは電源ＢＴの電源電圧を示し、Ｖ_bはトランジスタＴＲ３及びＴＲ４のベース−エミッタ間の電圧を示し、ｒ₇、ｒ₈及びｒ₉はそれぞれ抵抗Ｒ７、Ｒ８及びＲ９の抵抗値を示す。
【００４１】
もし抵抗Ｒ７及びＲ８の抵抗値が共に等しいとき、定電流ｉ₂は以下の式で表される。
ｉ₂＝（Ｖ_cc×ｒ₇）／［（ｒ₇＋ｒ₈）×ｒ₉］
＝Ｖ_cc／（２×ｒ₉）
即ち、ベース−エミッタ間の電圧Ｖ_bを含む項は排除され、このため定電流ｉ₂は一対のトランジスタのそれぞれのベース−エミッタ間の電圧Ｖ_bに依存しないと共に、定電流ｉ₂をＲ９の抵抗値のみで定めることができる。
【００４２】
かくして、一対のトランジスタを含むＩＣチップ毎の特性（特に、ベース−エミッタ間の電圧Ｖ_b）にバラツキがあったとしても、そのことによって定電流ｉ₂は影響されない。従って、図３に示した第１の実施形態の場合のように、一連の画素信号のその後の処理については、電子内視鏡１０の製品毎に変更する必要はない。
【００４３】
図６のグラフを参照すると、定電流回路４４Ａの定電流特性が示されている。例えば、定電流回路４４Ａにおいて、抵抗Ｒ７、Ｒ８及びＲ９の抵抗値ｒ₇、ｒ₈及びｒ₉がそれぞれ0.68kΩ、4.3kΩ及び0.82kΩであり、かつ電源ＢＴの電源電圧Ｖ_ccが15Ｖであるとすると、その定電流特性は図６のグラフに示すようなものとなる。同グラフにおいて、縦軸は定電流ｉ₂の数値を示し、上述した条件下では定電流ｉ₂は2.86mＡ程度となり、横軸はトランジスタＴＲ４のコレクタに印加される電圧を示す。図６のグラフから明らかなように、トランジスタＴＲ４のコレクタに印加される電圧が12Ｖを越えると、定電流回路４４Ａからの出力電流ｉ₂は次第に低下し、その定電流特性は維持されなくなる。
【００４４】
一方、抵抗Ｒ８の抵抗値ｒ₈を4.3kΩから2.7kΩに変えて、その他の条件については同じとすると、その定電流特性は図７のグラフに示すようなものとなる。図７のグラフから明らかなように、この場合では、定電流ｉ₂は4.37mＡ程度となり、トランジスタＴＲ４のコレクタに印加される電圧が11Ｖを越えると、定電流回路４４Ａからの出力電流ｉ₂は次第に低下し、その定電流特性は維持されなくなる。かくして、抵抗Ｒ８の抵抗値ｒ₈を2.7kΩから更に抵抗Ｒ７の抵抗値ｒ₈（0.68kΩ）まで低下させたとき、その定電流特性が維持され得るコレクタ印加電圧の限界電圧は11Ｖから一層低下することになる。
【００４５】
要するに、定電流回路４４Ａの定電流特性が維持されるためには、トランジスタＴＲ４のコレクタに印加される電圧については、抵抗Ｒ７による電圧降下分の電圧と、トランジスタＴＲ３のエミッタ−コレクタ間電圧と、トランジスタＴＲ４のエミッタ−コレクタ間電圧とを合計した電圧以下とされなければならない。
【００４６】
ところで、トランジスタＴＲ４のコレクタに印加される電圧はＣＣＤ撮像センサ１６から得られる画素信号の基準電圧レベル（基板電圧Ｖ_SUB）に他ならない。従って、例えば、電子内視鏡に用いられるＣＣＤ撮像センサ１６の製品において、基準電圧レベル（基板電圧Ｖ_SUB）が11Ｖから12Ｖの範囲内で変動するようなときには、上述したような条件下では、定電流回路４４Ａの定電流特性は得られないことになる。このような場合に定電流回路４４Ａの定電流特性を得るためには、電源ＢＴの電源電圧Ｖ_ccを15Ｖから大巾に引き上げることが必要となるが、しかし電源ＢＴの電源電圧Ｖ_ccを上げることは電子内視鏡の消費電力を増大させる結果となるので望ましくない。要するに、第２の実施形態のように、抵抗Ｒ７及びＲ８の抵抗値ｒ₇及びｒ₈を共に等しくしたときには、電源ＢＴの電源電圧Ｖ_ccに対して定電流回路４４Ａの定電流回路としての動作範囲が制限される。
【００４７】
図８を参照すると、本発明による画素信号伝送回路装置の第３の実施形態の一部が示され、この第３の実施形態では、図５に示した第２の実施形態での定電流回路４４Ａが定電流回路４４Ｂによって置き換えられ、これにより電源ＢＴの電源電圧Ｖ_ccがＣＣＤ撮像センサ１６から得られる画素信号の基準電圧レベル（基板電圧Ｖ_SUB）に対して比較的低くても、その定電流特性を維持することが可能となる。
【００４８】
定電流回路４４Ｂでは、一対のＮＰＮタイプのトランジスタＴＲ５及びＴＲ６から成る一体成形品の第１のＩＣチップ５０と、一対のＰＮＰタイプのトランジスタＴＲ７及びＴＲ８から成る一体成形品の第２のＩＣチップ５２とが使用される。同図に示すように、第１のＩＣチップ製品５０では、トランジスタＴＲ５のベースはトランジスタＴＲ６のエミッタに接続され、トランジスタＴＲ６のベースはトランジスタＴＲ５のコレクタに接続される。一方、第２のＩＣチップ５２では、一対のトランジスタＴＲ７及びＴＲ８の双方のベースが互いに接続される。
【００４９】
第１のＩＣチップ５０においては、トランジスタＴＲ５のコレクタは抵抗Ｒ１０を介して電源ライン４６に接続され、そのエミッタは抵抗Ｒ１１を介して接地される。また、トランジスタＴＲ６のエミッタは抵抗Ｒ１２を介して接地され、そのコレクタは第２のＩＣチップのトランジスタＴＲ７及びＴＲ８のベースに接続されると共にトランジスタＴＲ７のコレクタに接続される。
【００５０】
一方、第２のＩＣチップ５２においては、トランジスタＴＲ７及びＴＲ８の双方のエミッタは電源ライン４６に接続され、トランジスタＴＲ８のコレクタは画素信号伝送ライン２２に接続される。
【００５１】
図８に示す第３の実施形態にあっては、第１のＩＣチップ５０のトランジスタＴＲ６のコレクタから定電流ｉ₃が出力され、その定電流ｉ₃は以下の式によって表される。即ち、
ｉ₃＝（Ｖ_cc×ｒ₁₁−ｒ₁₁×Ｖ_b＋ｒ₁₀×Ｖ_b）／［（ｒ₁₁＋ｒ₁₀）×ｒ₁₂］
ここで、Ｖ_ccは電源ＢＴの電源電圧を示し、Ｖ_bはトランジスタＴＲ５及びＴＲ６のベース−エミッタ間の電圧を示し、ｒ₁₀、ｒ₁₁及びｒ₁₂はそれぞれ抵抗Ｒ１０、Ｒ１１及びＲ１２の抵抗値を示す。
【００５２】
定電流ｉ₃が第２のＩＣチップ５２のトランジスタＴＲ７及びＴＲ８のベースに印加されると、トランジスタＴＲ８のコレクタには同じ定電流ｉ₃がコレクタ電流として発生して画素信号伝送ライン２２に流される。なお、図８に示す第２のＩＣチップ５２の接続態様は一般的にカレントミラー(CURRENT MIRROR)と言われるものである。
【００５３】
図５に示す第２の実施形態の場合と同様に、図８に示す第３の実施形態においても、もし抵抗Ｒ１０及びＲ１１の抵抗値が共に等しいとき、定電流ｉ₃は以下の式で表される。
ｉ₃＝（Ｖ_cc×ｒ₁₁）／［（ｒ₁₁＋ｒ₁₀）×ｒ₁₂］
＝Ｖ_cc／（２×ｒ₁₂）
即ち、トランジスタＴＲ５及びＴＲ６のそれぞれのベース−エミッタ間の電圧Ｖ_bを含む項は排除され、このため定電流ｉ₃は該ベース−エミッタ間の電圧Ｖ_bに依存しないと共に、定電流ｉ₃をＲ１２の抵抗値ｒ₁₂のみで定めることができる。
【００５４】
図９を参照すると、ＰＮＰタイプのトランジスタの一般的な特性がグラフとして例示されている。グラフの縦軸はコレクタ電流を示し、その横軸はコレクタ−エミッタ間の電圧を示す。同グラフから明らかなように、一般的には、コレクタ−エミッタ間の電圧が概ね0.2Ｖ以上であれば、コレクタ電流は一定に維持され、コレクタ−エミッタ間の電圧が0.2Ｖより低下すると、コレクタ電流は次第に低下することになる。
【００５５】
そこで、第１のＩＣチップ５２のトランジスタＴＲ８に注目した場合、例えば電源ＢＴの電源電圧Ｖ_ccが15Ｖであるとすると、ＣＣＤ撮像センサ１６から出力される画素信号の基準電圧レベル、即ち、ＣＣＤ撮像センサ１６の基板電圧Ｖ_SUBが14.8Ｖ以下であれば、定電流回路４４Ｂの定電流特性が維持され得ることになる。
【００５６】
従って、図５に示した第２の実施形態の場合とは異なり、電子内視鏡に用いられるＣＣＤ撮像センサ１６の製品において、例えば、基準電圧レベル（基板電圧Ｖ_SUB）が11Ｖから12Ｖの範囲内で変動するような場合であっても、電源ＢＴの電源電圧Ｖ_ccを15Ｖから無用に引き上げることなしに定電流回路４４Ｂから定電流が得られるということになる。
【００５７】
【発明の効果】
以上の記載から明らかなように、本発明によるＣＣＤ駆動回路内に設けられた画素信号伝送ライン端が定電流回路を介して電源ラインに接続される画素信号伝送回路装置においては、画素信号伝送ラインを通して伝送される一連の画素信号の振幅に乱れを生じさせることはないので、その後の画素信号の処理回路の構成が簡単化され、ひいては電子内視鏡のコストの低減化を図ることができる。
【００５８】
また、定電流回路を構成する一対の抵抗の抵抗値を等しくすることにより、定電流回路から画素信号伝送ラインに供給される電流値を他の一つの抵抗の抵抗値のみにより定めることができるので、回路設計が簡単になる。
【図面の簡単な説明】
【図１】本発明による画素信号伝送回路装置を組み込んだ電子内視鏡を用いる電子内視鏡システムの全体構成を示す概略ブロック図である。
【図２】図１に示す電子内視鏡のＣＣＤ駆動回路の詳細ブロック図である。
【図３】本発明による画素信号伝送回路装置の第１の実施形態を示す回路図である。
【図４】従来の画素信号伝送回路装置を示す回路図である。
【図５】本発明による画素信号伝送回路装置の第２の実施形態を示す回路図である。
【図６】図５に示す定電流回路の定電流特性の一例を示すグラフである。
【図７】図５に示す定電流回路の定電流特性の別の例を示すグラフである。
【図８】本発明による画素信号伝送回路装置の第３の実施形態を示す部分回路図である。
【図９】図８の定電流回路で用いられるＰＮＰタイプのトランジスタの一般的特性を示すグラフである。
【符号の説明】
１０電子内視鏡
１２映像信号処理ユニット
１４ＴＶモニタ装置
１６ＣＣＤ撮像センサ
１８ＣＣＤ駆動回路
２０・２２信号ライン
２４映像信号処理回路
２６・２８送信ライン
３０マイクロコンピュータ
３２タイミング回路
３４バッファ回路
３６ＣＤＳ回路
３８カウンタ
４０ＣＣＤプロセス回路
４２ＥＥＰＲＯＭ
４４・４４Ａ・４４Ｂ定電流回路
４６電源ライン
ＴＲ１〜ＴＲ８トランジスタ
Ｒ１〜Ｒ１２抵抗
Ｃキャパシタ
ＢＴ電源

Claims

電子内視鏡の固体撮像素子から読み出された一連の画素信号を伝送するための画素信号伝送回路装置であって、
前記固体撮像素子から前記一連の画素信号を前記電子内視鏡内のＣＣＤ駆動回路に伝送するための画素信号伝送ラインと、
前記画素信号伝送ラインの一端と前記固体撮像素子の画素信号出力端子との間に介在するエミッタフォロワと、
前記ＣＣＤ駆動回路内に設けられた電源から前記固体撮像素子に給電する電源ラインと、
前記ＣＣＤ駆動回路内に設けられ、しかも前記画素信号伝送ラインの他端と前記電源ラインとの間に介在する定電流回路とを具備して成る画素信号伝送回路装置。
請求項１に記載の画素信号伝送回路装置において、前記定電流回路が単一のトランジスタと複数の抵抗とから構成されることを特徴とする画素信号伝送回路装置。
請求項２に記載の画素信号伝送回路装置において、前記複数の抵抗が第１の抵抗、第２の抵抗及び第３の抵抗から成り、前記トランジスタのベースが一方では前記第１の抵抗を介して前記電源ラインに接続され、他方では前記第２の抵抗を介して接地され、前記トランジスタのエミッタが前記第３の抵抗を介して前記電源ラインに接続され、前記トランジスタのコレクタが前記画素信号伝送ラインに接続されることを特徴とする画素信号伝送回路装置。
請求項１に記載の画素信号伝送回路装置において、前記定電流回路が一対のトランジスタから成る一体成形品のＩＣチップと、複数の抵抗とを含み、しかも前記定電流回路の電流値が該一対のトランジスタの特性に依存しないように構成されていることを特徴とする画素信号伝送回路装置。
請求項４に記載の画素信号伝送回路装置において、前記一対のトランジスタが第１及び第２のトランジスタから成り、前記複数の抵抗が第１、第２及び第３の抵抗から成り、前記第１のトランジスタのベースが前記第２のトランジスタのエミッタに接続され、前記第２のトランジスタのベースが前記第１のトランジスタのコレクタに接続され、前記第１のトランジスタのエミッタが前記第１の抵抗を介して前記電源ラインに接続され、前記第１のトランジスタのコレクタが前記第２の抵抗を介して接地され、前記第２のトランジスタのエミッタが前記第３の抵抗を介して前記電源ラインに接続され、前記第２のトランジスタのコレクタが前記画素信号伝送ラインの他端に接続され、前記第１の抵抗と前記第２の抵抗とが同じ抵抗値を持つことを特徴とする画素信号伝送回路装置。
請求項１に記載の画素信号伝送回路装置において、前記定電流回路が一対のトランジスタから成る一体成形品の第１のＩＣチップと、一対のトランジスタから成る一体成形品の第２のＩＣチップと、複数の抵抗とを含み、しかも前記定電流回路の電流値が前記第１のＩＣチップの一対のトランジスタの特性に依存しないように構成されていることを特徴とする画素信号伝送回路装置。
請求項６に記載の画素信号伝送回路装置において、前記第１のＩＣチップの一対のトランジスタが第１及び第２のトランジスタから成り、前記第２のＩＣチップの一対のトランジスタが第１及び第２のトランジスタから成り、前記複数の抵抗が第１、第２及び第３の抵抗から成り、前記第１のＩＣチップの第１のトランジスタのベースが前記第１のＩＣチップの第２のトランジスタのエミッタに接続され、前記第１のＩＣチップの第２のトランジスタのベースが前記第１のＩＣチップの第１のトランジスタのコレクタに接続され、前記第２のＩＣチップの第１及び第２のトランジスタのベースが互いに接続され、前記第１のＩＣチップの第１のトランジスタのコレクタが第１の抵抗介して前記電源ラインに接続され、前記第１のＩＣチップの第１のトランジスタのエミッタが第２の抵抗を介して接地され、前記第１のＩＣチップの第２のトランジスタのエミッタが第３の抵抗を介して接地され、前記第１のＩＣチップの第２のトランジスタのコレクタが前記第２のＩＣチップの第１及び第２のトランジスタのベースに接続されると共に前記第２のＩＣチップの第１のトランジスタのコレクタに接続され、前記第２のＩＣチップの第１及び第２のトランジスタの双方のエミッタが前記電源ラインに接続され、前記第２のＩＣチップの第２のトランジスタのコレクタが前記画素信号伝送ラインに接続され、前記第１の抵抗と前記第２の抵抗とが同じ抵抗値を持つことを特徴とする画素信号伝送回路装置。