JP4137782B2 - リードフレーム、このリードフレームを用いた面実装型半導体装置およびこの面実装型半導体装置を回路基板上に搭載した電子機器 - Google Patents

Description

本発明は、半導体装置の製造工程において部品として用いられ、製造後リード端子となる部位を含んでいるリードフレーム、このリードフレームを用いた面実装型半導体装置およびこの面実装型半導体装置を回路基板上に搭載した電子機器に関するものである。特に、回路基板に設けられた銅箔ランドにはんだ付け固定されるレギュレータ等の面実装型半導体装置、およびこの面実装型半導体装置を搭載した民生機器等の電子機器に関するものである。

従来のリードフレームおよびこのリードフレームを用いた面実装型半導体装置について説明する。

図６は、従来のリードフレームを用いて表面実装型半導体装置を製造する過程の一例を示す説明図であり、同図（ａ）はタイバーカット前の状態、同図（ｂ）はタイバーカット後の状態を示している。また図７は、従来の表面実装型半導体装置を基板上に実装した状態を示す斜視図であり、特に、リード端子部分を拡大して示している。

この表面実装型半導体装置は、半導体素子１０１と、この半導体素子１０１を搭載する載置片１０２を有するリード端子１０３および外部接続用のリード端子１０３，・・・からなるリードフレーム１０４と、各リード端子１０３と半導体素子１０１の各電極とを電気的に接続しているボンディングワイヤ１０８とを備えており、半導体素子１０１を含む載置片１０２およびボンディングワイヤ１０８が接続されたリード端子１０３の先端部分が封止樹脂部１０５にて封止されている。

また、リードフレーム１０４に関しては、リード端子１０３の一端部（封止樹脂部１０５にて封止されていない側の端部）がフレーム枠１０６に接続・支持されている。なお、図６には面実装型半導体装置２個分のリードフレーム１０４しか図示されていないが、このフレーム枠１０６にはさらに複数のリードフレーム１０４が並設されている。

また、封止樹脂部１０５にて封止されていない露出部において、リード端子１０３にはタイバー１０７が接続されている。このタイバー１０７は、リード端子１０３の幅方向に対して平行に配置された帯形状の部材であり、一端部が１つのリード端子１０３に接続されており、他端部がこの１つのリード端子の隣に配置されている他の１つのリード端子１０３に接続されている。このタイバー１０７は、リードフレーム１０４に対する加工が実施される際の作業性が良くなるよう、リード端子１０４間の間隔を一定に保つために設けられている。また、各リード端子１０３は、ボンディングワイヤ１０８を介して半導体素子１０１の所定の電極に電気的に接続されている。このようなリードフレームの構造については、例えば特許文献１，２に記載されている。

次いで、上記構成の従来の半導体装置の製造方法について説明する。

まず、半導体素子１０１を載置片１０２にダイボンドし、この半導体素子１０１とリード端子１０３とをそれぞれボンディングワイヤ１０８を用いて結線して回路を形成する。なお、半導体素子１０１の裏面と載置片１０２は電気的に接続されている。

そして、リードフレーム１０４と半導体素子１０１とボンディングワイヤ１０８とを、トンランスファーモールド法等によって形成された封止樹脂部１０５で封止し（図６（ａ）参照）、その後、リード端子１０３を所定の長さでカットするとともに、タイバー１０７をカットし除去する（図６（ｂ）参照）。このとき、タイバー１０７は完全に除去されず、リード端子１０３のタイバー接続部にタイバーカット後のタイバーカット跡１１７が残る。

次いで、リード端子フォーミングを行ない、各リード端子１０３の２箇所を所定の角度に折り曲げることにより、封止樹脂部１０５上面に対して平行な第１部位１０３ａ、封止樹脂部１０５上面に対して傾斜した第２部位１０３ｂ、および封止樹脂部１０５上面に対して平行な第３部位１０３ｃを形成し、面実装型半導体装置１１０を得る（図７参照）。

その後、この面実装型半導体装置１１０を、リード端子１０３の数に応じて回路基板１１１上面に複数形成された部品ランド１１２にはんだ付け固定する。

このはんだ付け固定方法としては、リフローはんだ付け法とフローはんだ付け法とがある。リフローはんだ付け法を用いる場合は、まず各部品ランド１１２にクリームはんだを塗布し、それらの上に面実装型半導体装置１１０の各はんだ接合部（即ち、リード端子１０３の先端部である第３部位１０３ｃ）を載置した後、リフロー炉で加熱して各部品ランド１１２と各はんだ接合部とをはんだ付け固定する。一方、フローはんだ付け法を用いる場合は、まず各はんだ接合部が各部品ランド１１２の上に載るように面実装型半導体装置１１０を回路基板１１１に接着固定した後、溶融はんだの中に面実装型半導体装置１１０をくぐらせることにより、各部品ランド１１２と各はんだ接合部（即ち、リード端子１０３の先端部である第３部位１０３ｃ）とをはんだ付け固定する。

ところで近年、高密度実装化に伴い、表面実装型半導体装置には多数のリード端子が非常に狭い間隔で設けられている。このため、表面実装型半導体装置のリード端子を回路基板の銅箔ランド上にはんだ付け固定する場合、一般的にはリフローはんだ付け法によりはんだ付け固定されるが、特に、同一回路基板に挿入型半導体装置もはんだ付け固定する場合には、フローはんだ付け法により表面実装型半導体装置も併せてはんだ付け固定する場合がある。

リフローはんだ付け法を採用した場合には、はんだの塗布量を加減することは可能であるが、フローはんだ付け法を採用した場合には、溶融はんだを表面実装型半導体装置の全体にかけてはんだ付け固定するため、はんだの塗布量を加減することは困難である。

そのため、リード端子が非常に狭い間隔で設けられている表面実装型半導体装置においては、フローはんだ付け法にてはんだ付け固定する場合、余分なはんだがリード端子間に入り込み、隣接するリード端子間ではんだブリッジが発生するといった問題があった。

図８は、従来のリードフレームを用いて製造した面実装型半導体装置の一例を示す斜視図であり、フローはんだ付け法を行なった後の面実装型半導体装置において発生したブリッジの一例を示している。図示されているように、タイバーカット跡１１７が有る部分はリード端子間の間隔が狭くなっているため、タイバーカット跡１１７間ではんだブリッジ１１６が発生している。

すなわち、前記リフローはんだ付け法を採用した場合には、クリームはんだを部品ランド１１２の上のみに塗布するため、リード端子間でのはんだブリッジは発生しないが、フローはんだ付け法を採用した場合には、リード端子１０３全体に溶融はんだが塗布されるため、はんだブリッジが発生しやすい。そのため、フローはんだ付け法を採用した場合には、リード端子１０３が溶融はんだをくぐるスピードを調節したり、溶融はんだにいれるときの回路基板１１１の入射角度等を工夫したりすることにより、はんだブリッジが発生しにくい条件出しを行ない、はんだブリッジが発生しにくい条件にて面実装型半導体装置を部品ランド１１２上にはんだ付け固定している。
特開平８−２６４７０２号公報 特開平１０−５０９１７号公報

しかし、はんだフロー法を採用した場合、各リード端子の間隔が非常に狭いときには、はんだブリッジが発生しにくい条件出しを行なうことが困難であり、はんだブリッジが発生してしまう。特に、リード端子間の間隔が、タイバーカット跡が無い部分よりもタイバーカット跡が有る部分の方が狭いため、リード端子のタイバーカット跡でははんだブリッジが発生しやすくなるといった問題があった。

本発明は係る実情に鑑みてなされたもので、その目的は、リード端子に有るタイバーカット跡部分を隣接するリード端子間で重ならない位置に配置することにより、タイバー部のリード間隔を広げ、リード端子のタイバーカット跡部分でのはんだブリッジの発生を低減するようにしたリードフレーム、このリードフレームを用いた面実装型半導体装置およびこの面実装型半導体装置を回路基板上に搭載した電子機器を提供することにある。

上記課題を解決するため、本発明のリードフレームは、封止樹脂部より突出した複数のリード端子を備えた面実装型半導体装置用のリードフレームであって、各リード端子間に架けられた複数のタイバーが、互いに平行に、かつ、リード端子の幅方向に対して傾斜して設けられており、より具体的には、前記タイバーの一端部のリード端子接続位置と他端部のリード端子接続位置とがリード端子の幅方向から見たときに重ならないように、タイバーの傾斜角度が設定されている。このような構成とすれば、タイバーカット跡部分のリード端子間隔が従来のものより広くなるため、フローはんだ付け法を採用して基板上に実装した場合でも、タイバーカット跡部分でのはんだブリッジの発生を防止することが可能となる。

本発明のリードフレームは、封止樹脂部より突出した複数のリード端子を備えた面実装型半導体装置用のリードフレームであって、各リード端子間に架けられた複数のタイバーが、互いに平行に、かつ、リード端子の幅方向に対して傾斜して設けられている。具体的には、前記タイバーの一端部のリード端子接続位置と他端部のリード端子接続位置とが重ならないように、タイバーの傾斜角度が設定されているので、タイバーカット跡部分のリード端子間隔が従来よりも広くなり、タイバー部でのはんだブリッジの発生を防止することができる。

本発明の面実装型半導体装置は、本発明のリードフレームを用いて製造されているので、リード端子間の狭ピッチ化が可能になり、回路基板に対するより高密度な部品実装が可能となる。

本発明の電子機器は、本発明の面実装型半導体装置を回路基板上に搭載しているので、回路基板面積を縮小することができるため、表面実装型半導体装置を搭載する電子機器の小型化が可能になる。

以下、本発明の実施の形態について、図面を参照して説明する。

［実施例］
図１は、本発明のリードフレームの一実施例およびこのリードフレームを用いた面実装型半導体装置の製造工程の一例を示す平面図であり、同図（ａ）はタイバーカット前の状態、同図（ｂ）はタイバーカット後の状態を示している。また、同図（ｃ）はタイバー部分の拡大図である。

この面実装型半導体装置は、半導体素子１と、この半導体装置１を搭載する載置片２および外部接続用のリード端子３からなるリードフレーム４と、各リード端子３と半導体素子１の各電極とを電気的に接続しているボンディングワイヤ８とを備えており、半導体素子１を含む載置片２およびボンディングワイヤ８が接続されたリード端子３の先端部分が封止樹脂部５にて封止されている。

また、リードフレーム４に関しては、リード端子３の後端部（封止樹脂部５にて封止されていない側の端部）がフレーム枠６に接続・支持されている。なお、図１においては面実装型半導体装置２個分のリードフレーム４しか図示されていないが、このフレーム枠６にはさらに複数のリードフレーム４が並設されている。

本実施例のリードフレーム４では、互いに隣接するリード端子３間に架けられたタイバー９がリード端子３の幅方向に対して所定の角度だけ傾斜している。即ち、タイバー９の左側端部のリード端子接続位置と、右側端部のリード端子接続位置とが幅方向から見たときに重ならないように（幅方向に対向しないように）、タイバー９の傾斜角度が設定されており、図１に示すリードフレーム４では、タイバー９の右側端部のリード端子接続位置（後のタイバー根元２９）が、左側端部のリード端子接続位置（後のタイバー根元１９）よりも下方に位置するように傾斜している。

なお、本実施例においては、全てのタイバー９が平行に傾斜（即ち、同方向に傾斜）して配置されており、図１に示すリードフレーム４では、全てのタイバー９がその左側端部が接続されているリード端子３からその右側端部が接続されているリード端子３に向けて下方向に傾斜している。

このようなリードフレーム４を用いて面実装型半導体装置を製造すると、タイバーカット後に１つのリード端子３に残るタイバー根元１９とこの１つのリード端子３に隣接する他の１つのリード端子３に残るタイバー根元２９とが幅方向から見て対向せず、タイバーカット跡部（タイバー根元１９，２９が残っている部分）のリード端子間の間隔Ａ１が従来の面実装型半導体装置のタイバーカット跡部のリード端子間の間隔よりも広くなる。

図２は、本発明の面実装型半導体装置の一例を示す斜視図であり、リードフォーミングが行なわれることにより各リード端子３が所定の角度に折り曲げられ、さらに、回路基板１１上面に複数形成された部品ランド１２に各リード端子３の先端部分がフローはんだ付け法やリフローはんだ付け法によってはんだ付け固定された状態を示している。

本実施例の面実装型半導体装置１０によれば、フローはんだ付け法を採用したときに、溶融はんだがリード端子３の全体にかかった場合においても、タイバーカット跡部のリード端子間の間隔Ａ１が従来の面実装型半導体装置のタイバーカット跡部のリード端子間の間隔よりも広くなっているため、タイバーカット跡部ではんだブリッジが発生しない。

従って、このような面実装型半導体装置１０を回路基板１１上に搭載して電子機器を形成した場合、リード端子３間の狭ピッチ化が可能になり、回路基板１１に対するより高密度な部品実装が可能となる。

［参考例１］
次に、本発明の参考例１について、図３を参照して説明する。

図３は、参考例１のリードフレームおよびこのリードフレームを用いた面実装型半導体装置の製造工程の一例を示す平面図であり、同図（ａ）はタイバーカット前の状態、同図（ｂ）はタイバーカット後の状態を示している。

参考例１のリードフレーム４は、各リード端子間に架けられた複数のタイバー９の傾斜方向が互い違いに設けられている点で、実施例のリードフレームと異なっている。

具体的には、第１のタイバー（例えば、図中最も左側に位置するタイバー）９ａは、一方の端部（図中、左側端部）９ａ１から他方の端部（図中、右側端部）９ａ２に向けて下方向に傾斜しており、この第１のタイバー９ａの隣に設けられた第２のタイバー９ｂは、一方の端部（図中、左側端部）９ｂ１から他方の端部（図中、右側端部）９ｂ２に向けて上方向に傾斜している。つまり、１つのリード端子３から見たとき、左右のタイバー９ａ，９ｂがリード端子３の中心線Ｌ１に対して線対称の形状となるように設けられている。これは、第２のタイバー９ｂの隣に設けられた第３のタイバー９ｃ及びその隣に設けられた第４のタイバー９ｄについても同様である。

このようなリードフレーム４を用いて面実装型半導体装置を製造すると、図３（ｂ）に示すように、タイバーカット後に１つのリード端子３に残るタイバー根元１９とこの１つのリード端子３に隣接する他の１つのリード端子３に残るタイバー根元２９とが、幅方向から見たときに重ならず（対向せず）、タイバーカット跡部（タイバー根元１９，２９が残っている部分）のリード端子間の間隔Ａ１が従来の面実装型半導体装置のタイバーカット跡部のリード端子間の間隔よりも広くなる。その結果、フローはんだ付け法を採用したときに、溶融はんだがリード端子３の全体にかかった場合においても、タイバーカット跡部ではんだブリッジが発生しない。

従って、このような面実装型半導体装置を回路基板上に搭載して電子機器を形成した場合、リード端子間の狭ピッチ化が可能になり、回路基板に対するより高密度な部品実装が可能となる。

［参考例２］
次に、本発明の参考例２について、図４を参照して説明する。

図４は、参考例２のリードフレームおよびこのリードフレームを用いた面実装型半導体装置の製造工程の一例を示す平面図であり、同図（ａ）はタイバーカット前の状態、同図（ｂ）はタイバーカット後の状態を示している。また、同図（ｃ）はタイバー部分の拡大図である。

参考例２のリードフレーム４は、リード端子間に架けられたタイバー９が、リード端子の幅方向から見て同方向を向いた階段状に設けられている点で、実施例のリードフレームと異なっている。

具体的には、図４（ｃ）に詳細に図示されているように、各タイバー９は、このタイバー９が接続されている２本のリード端子３のうちの左側のリード端子３ａから右横方向に突出した第１部位９１と、右側のリード端子３ｂから左横方向に突出した第２部位９２と、これら第１部位９１および第２部位９２を繋げる第３部位９３とから構成されており、さらに、タイバー９の左側端部のリード端子接続位置（後のタイバー根元１９）とタイバー９の右側端部のリード端子接続位置（後のタイバー根元２９）とがリード端子の幅方向から見て重ならないように（対向しないように）タイバーの段の高さ（第３部位９３の高さ幅）が設定されている。この例では、第２部位９２が第１部位９１よりも下方に位置している。

なお、参考例２においては、全てのタイバー９が同じ向きの階段状に配置されており、図４に示すリードフレーム４では、図中左側から見たとき、全てのタイバー９が第２部位９２が第１部位９１よりも下方に位置している下向きの階段状となっている。

このようなリードフレーム４を用いて面実装型半導体装置を製造すると、タイバーカット後に１つのリード端子３に残るタイバー根元１９とこの１つのリード端子３に隣接する他の１つのリード端子３に残るタイバー根元２９とが、リード端子の幅方向から見たときに重ならず（対向せず）、タイバーカット跡部（タイバー根元１９，２９が残っている部分）のリード端子間の間隔Ａ１が従来の面実装型半導体装置のタイバーカット跡部のリード端子間の間隔よりも広くなる。その結果、フローはんだ付け法を採用したときに、溶融はんだがリード端子３の全体にかかった場合においても、タイバーカット跡部ではんだブリッジが発生しない。

従って、このような面実装型半導体装置を回路基板上に搭載して電子機器を形成した場合、リード端子間の狭ピッチ化が可能になり、回路基板に対するより高密度な部品実装が可能となる。

［参考例３］
次に、本発明の参考例３について、図５を参照して説明する。

図５は、参考例３のリードフレームおよびこのリードフレームを用いた面実装型半導体装置の製造工程の一例を示す平面図であり、同図（ａ）はタイバーカット前の状態、同図（ｂ）はタイバーカット後の状態を示している。また、同図（ｃ）はタイバー部分の拡大図である。

参考例３のリードフレーム４は、各リード端子間に架けられた複数のタイバー９がリード端子の幅方向から見たときに互い違いに逆方向を向くように設けられている点で、参考例２のリードフレームと異なっている。

具体的には、図５（ｃ）に詳細に図示されているように、第１のタイバー（例えば、図中最も左側に位置しているタイバー）９ａは、第２部位９２が第１部位９１よりも下方に位置している下向きの階段状であり、この第１のタイバー９ａの隣に設けられた第２のタイバー９ｂは、第２部位９２が第１部位９１よりも上方に位置している上向きの階段状であり、この第２のタイバー９ｂの隣に設けられた第３のタイバー９ｃは、第２部位９２が第１部位９１よりも下方に位置している下向きの階段状であり、この第３のタイバー９ｃの隣に設けられた第４のタイバー９ｄは、第２部位９２が第１部位９１よりも上方に位置している上向きの階段状である。

このようなリードフレーム４を用いて面実装型半導体装置を製造すると、タイバーカット後に１つのリード端子３に残るタイバー根元１９とこの１つのリード端子３に隣接する他の１つのリード端子３に残るタイバー根元２９とがリード端子の幅方向から見て重ならず（対向せず）、タイバーカット跡部（タイバー根元１９，２９が残っている部分）のリード端子間の間隔Ａ１が従来の面実装型半導体装置のタイバーカット跡部のリード端子間の間隔よりも広くなる。その結果、フローはんだ付け法を採用したときに、溶融はんだがリード端子３の全体にかかった場合においても、タイバーカット跡部ではんだブリッジが発生しない。

従って、このような面実装型半導体装置を回路基板上に搭載して電子機器を形成した場合、リード端子間の狭ピッチ化が可能になり、回路基板に対するより高密度な部品実装が可能となる。

本発明の一実施例に係るリードフレームおよびこのリードフレームを用いた面実装型半導体装置の製造工程の一例を示す平面図である。 本発明の面実装型半導体装置の一例を示す斜視図である。 本発明の参考例１に係るリードフレームおよびこのリードフレームを用いた面実装型半導体装置の製造工程の一例を示す平面図である。 本発明の参考例２に係るリードフレームおよびこのリードフレームを用いた面実装型半導体装置の製造工程の一例を示す平面図である。 本発明の参考例３に係るリードフレームおよびこのリードフレームを用いた面実装型半導体装置の製造工程の一例を示す平面図である。 従来のリードフレームの一例を示す説明図である。 従来の表面実装型半導体装置の一例を示す斜視図である。 従来のリードフレームを用いて製造した面実装型半導体装置の一例を示す斜視図である。

符号の説明

１ 半導体素子
２ 載置片
３ リード端子
４ リードフレーム
５ 封止樹脂部
６ 横枠
８ ボンディングワイヤ
９ タイバー
１０ 半導体装置
１１ 回路基板
１２ 部品ランド
１９，２９ タイバー根元
９ａ１，９ｂ１ タイバーの一方の端部（左側端部）
９ａ２，９ｂ２ タイバーの他方の端部（右側端部）

Claims (3)

1. 封止樹脂部より突出した複数のリード端子を備えた面実装型半導体装置用のリードフレームであって、
   各リード端子間に架けられた複数のタイバーが、互いに平行に、かつ、リード端子の幅方向に対して傾斜して設けられており、前記タイバーの一端部のリード端子接続位置と他端部のリード端子接続位置とがリード端子の幅方向から見たときに重ならないように、タイバーの傾斜角度が設定されていることを特徴とするリードフレーム。
2. 前記請求項１記載のリードフレームを用いて製造されたことを特徴とする面実装型半導体装置。
3. 前記請求項２記載の面実装型半導体装置を回路基板上に搭載したことを特徴とする電子機器。

Images