JP4126005B2 - 無線通信システムの自動利得制御回路 - Google Patents
無線通信システムの自動利得制御回路 Download PDFInfo
- Publication number
- JP4126005B2 JP4126005B2 JP2003349357A JP2003349357A JP4126005B2 JP 4126005 B2 JP4126005 B2 JP 4126005B2 JP 2003349357 A JP2003349357 A JP 2003349357A JP 2003349357 A JP2003349357 A JP 2003349357A JP 4126005 B2 JP4126005 B2 JP 4126005B2
- Authority
- JP
- Japan
- Prior art keywords
- component
- gain
- signal
- unit
- gain control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Circuits Of Receivers In General (AREA)
Description
伝送路における受信信号の変動レベルを抑制するために、復調装置の入力段側に自動利得制御回路を用いることが考えられるが、この自動利得制御回路を収束させるためにも、プリアンブル信号が必要となる。
OFDM変調信号は複数の変調波の合成信号と考えられるため、平均振幅に対するピーク振幅の比が大きく振幅変動が大きい。ディジタル復調器では、アナログ/ディジタル(A/D)変換をおこなうA/Dコンバータのダイナミックレンジには限りがあるため、このダイナミックレンジを越えてA/D変換されたディジタル信号は信号歪みを含んだ形で出力されることになる。
自動利得制御回路はプリアンブル信号の受信レベルに基づいて増幅利得の制御を行うが、無線LAN等の無線パケット通信では、プリアンブル信号が長いと無線区間のスループットが低下するため、AGC回路の制御に必要なプリアンブル信号の長さは短い方が望ましい。そのため、5GHz帯無線LANシステムでは、10〜20μ秒のプリアンブル信号内でレベル調整と信号検出や同期検出を行う必要がある。
ノイズやフェージングの影響が無い理想的なプリアンブル信号なら、信号がクリップすることで歪んでいても、相関処理によりバースト検出を行うことが可能であるが、一般的にはそのような理想的な状況は考えず、ノイズ等の影響がある場合、最大ピークをクリップにより歪ませてしまうと相関値が高くならない。
そこでこの発明の目的は、ノイズやフェージングによるバースト信号の誤検出を防止する無線通信システムの自動利得制御回路を提供することにある。
前記受信信号をI成分とQ成分に分離するIQ分離回路部と、
該IQ分離回路部にて分離後の前記I成分と前記Q成分に対する利得をそれぞれ独立に制御可能とする利得可変増幅回路部と、
該利得可変増幅回路部で増幅された前記I成分と前記Q成分をそれぞれA/D変換し、変換後の前記I成分と前記Q成分のディジタル信号からそれぞれの受信電力を算出する受信電力算出部と、
前記算出した受信電力をもとに利得を計算して、前記利得可変増幅回路部へフィードバックする利得制御回路部と、
前記I成分と前記Q成分のディジタル信号を一定時間遅延させる遅延部と、
該遅延部で一定時間遅延されたI成分およびQ成分それぞれのディジタル信号を相関処理してバースト検出を行うバースト信号検出部とを備えた自動利得制御回路であって、
前記I成分に対する予定利得と前記Q成分に対する予定利得とを異ならせて前記利得可変増幅回路部にそれぞれ予め設定しておき、前記受信信号を受信して前記バースト信号検出部にて前記I成分または前記Q成分のバースト信号検出がなされたときに、該バースト信号が検出された前記I成分または前記Q成分の電力値に基づいて修正利得を計算し、該修正利得を前記利得可変増幅回路部にフィードバックすることを特徴とする。
したがって、ノイズやフェージングによるバースト信号の誤検出を防止する無線通信システムの自動利得制御回路を提供することが可能となる。
したがって、ノイズやフェージングによるバースト信号の誤検出を防止する無線通信システムの自動利得制御回路を提供することができる。
また、バースト信号を検出する信号の初段のみ、I成分とQ成分に別々の利得を持たせることで、ADダイナミックレンジによる波形歪みの影響を少なくして、バースト信号を検出する事が可能で、それにより、ノイズやフェージングによるバースト信号検出誤りを防ぐことができる。
図1は、本発明の一例を示す自動利得制御回路の制御ブロック図である。なお、後述する利得可変増幅回路部と制御部以外の構成は従来より自動利得制御回路に用いられている公知のものであるので構成の説明を簡略化し、本発明に関わる部分のみ詳細に説明する。
アンテナ11で受信した無線信号はRF部の2つのBPF12とその間にあるLNA13を介してミキサー14に送られ、ミキサー14で中間周波数帯(IF部)にダウンコンバートされる。そして、IF部のBPF12を介してIQ分離回路部15によりI成分とQ成分に分離したプリアンブル信号に変換される。
なお、この例では、I成分の信号を最大利得に設定し、Q成分の信号を最小利得に設定したが、この発明はこれに限定されるものではなく、I成分の予定利得とQ成分の予定利得とを異ならせて設定すればどのように設定してもよい。
ここで、最大利得値と最小利得値は、たとえば規格書で規格化されている最大受信電力と最小受信電力、さらにA/Dコンバータ24a,24bの入力レンジから決定する。
なお、このようにして最適な利得を決定するフローを、フィードバック回路32を介して制御部18と利得可変増幅回路部16との間で所定の回数繰り返して、最適な利得を決定する。すなわち、I成分とQ成分に対する予定利得を利得可変増幅回路部16にそれぞれ予め設定しておき、受信信号を受信してバースト信号検出部29にてI成分またはQ成分のバースト信号検出がなされたときに、そのバースト信号が検出されたI成分またはQ成分の電力値に基づいて修正利得を計算し、その修正利得を利得可変増幅回路部16にフィードバックする。
A/D変換されたI成分、Q成分のどちらかのプリアンブル信号が入力レンジに達している場合は波形がクリップしているので、容易に判断できるが、I成分、Q成分がともにクリップしている場合には、次のような判断基準が必要となる。
I成分とQ成分の初期利得値をどのように設定するかによって異なるが、受信電力が、最大入力電力と最小入力電力との中間の電力であった場合には、両方ともAD変換後の波形がクリップする事が考えられる。
そこで、I成分とQ成分の両方がクリップしている場合は、歪みの影響を判定するに際し、変換されたI成分、Q成分それぞれのプリアンブル信号の最大と最小のクリップレンジを示すデータの割合で決める。
12 バンドパスフィルタ(BPF)
13 Low Noise AMP(LNA)
14 ミキサー
15 IQ分離回路部
16 利得可変増幅回路部
17a,17b ローパスフィルタ(LPF)
18 制御部
19 送信電力制御アンプ
20 増幅器
21 スイッチ
22 発信器
23 利得制御増幅器
24a,24b A/Dコンバータ
25a,25b 受信電力算出部
26 利得制御回路部
27a,27b D/Aコンバータ
28 遅延部
29 バースト信号検出部
30 復調処理部
31 変調処理部
32 フィードバック回路
Claims (2)
- 先頭部に少なくともプリアンブル信号を含むバースト信号が付加された受信信号の利得制御を行う無線通信システムの自動利得制御回路において、
前記受信信号をI成分とQ成分に分離するIQ分離回路部と、
該IQ分離回路部にて分離後の前記I成分と前記Q成分に対する利得をそれぞれ独立に制御可能とする利得可変増幅回路部と、
該利得可変増幅回路部で増幅された前記I成分と前記Q成分をそれぞれA/D変換し、変換後の前記I成分と前記Q成分のディジタル信号からそれぞれの受信電力を算出する受信電力算出部と、
前記算出した受信電力をもとに利得を計算して、前記利得可変増幅回路部へフィードバックする利得制御回路部と、
前記I成分と前記Q成分のディジタル信号を一定時間遅延させる遅延部と、
該遅延部で一定時間遅延されたI成分およびQ成分それぞれのディジタル信号を相関処理してバースト検出を行うバースト信号検出部とを備えた自動利得制御回路であって、
前記I成分に対する予定利得と前記Q成分に対する予定利得とを異ならせて前記利得可変増幅回路部にそれぞれ予め設定しておき、前記受信信号を受信して前記バースト信号検出部にて前記I成分または前記Q成分のバースト信号検出がなされたときに、該バースト信号が検出された前記I成分または前記Q成分の電力値に基づいて修正利得を計算し、該修正利得を前記利得可変増幅回路部にフィードバックすることを特徴とする自動利得制御回路。 - 前記バースト信号検出部にて所定時間内に前記I成分と前記Q成分のうちクリップ数の少ない方の前記電力値をもとに前記修正利得を計算することを特徴とする請求項1に記載の自動利得制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003349357A JP4126005B2 (ja) | 2003-10-08 | 2003-10-08 | 無線通信システムの自動利得制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003349357A JP4126005B2 (ja) | 2003-10-08 | 2003-10-08 | 無線通信システムの自動利得制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005117394A JP2005117394A (ja) | 2005-04-28 |
JP4126005B2 true JP4126005B2 (ja) | 2008-07-30 |
Family
ID=34541245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003349357A Expired - Fee Related JP4126005B2 (ja) | 2003-10-08 | 2003-10-08 | 無線通信システムの自動利得制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4126005B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090088847A (ko) * | 2006-12-15 | 2009-08-20 | 파나소닉 주식회사 | 디지털 agc장치 |
JP4644823B2 (ja) * | 2007-03-26 | 2011-03-09 | 日本電信電話株式会社 | 自動利得制御回路 |
JP5023857B2 (ja) * | 2007-07-19 | 2012-09-12 | パナソニック株式会社 | 無線通信装置 |
JP2009194836A (ja) * | 2008-02-18 | 2009-08-27 | Denso Corp | Ofdm方式におけるagc制御方法及び無線送受信機 |
JP2010034785A (ja) * | 2008-07-28 | 2010-02-12 | Toshiba Tec Corp | 無線通信装置 |
-
2003
- 2003-10-08 JP JP2003349357A patent/JP4126005B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005117394A (ja) | 2005-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7797013B2 (en) | Radio communications using scheduled power amplifier backoff | |
US7636593B2 (en) | Receiver | |
US7672220B2 (en) | Apparatus and method of multiple antenna receiver combining of high data rate wideband packetized wireless communication signals | |
JP5153059B2 (ja) | 多重ブランチ無線受信機 | |
US6806844B2 (en) | Calibration system for array antenna receiving apparatus | |
KR100741233B1 (ko) | 정보 신호 수신 방법 | |
US20050129155A1 (en) | Receiver, receiving method, reception controlling program, and recording medium | |
US20040229581A1 (en) | Diversity receiver and diversity receiving method | |
US20040037378A1 (en) | Automatic gain control circuit and method thereof and demodulation apparatus using the same | |
US20070230635A1 (en) | Wireless communication reception with cooperation between agc and digital baseband | |
US9461681B1 (en) | Receiver | |
US20060293015A1 (en) | Reception terminal apparatus | |
JP2004336563A (ja) | 無線受信装置および受信フィルタリング方法 | |
JP4126005B2 (ja) | 無線通信システムの自動利得制御回路 | |
EP1684437B1 (en) | Reception device and reception method | |
JP2005130076A (ja) | デジタル放送受信装置 | |
JP3746048B2 (ja) | 無線通信装置 | |
JP4260051B2 (ja) | 車載デジタル通信受信装置 | |
JP5312120B2 (ja) | 回線状況推定器 | |
JP4215666B2 (ja) | 車載デジタル通信受信装置及びその受信方法 | |
JP2010206312A (ja) | 受信装置及び受信装置の受信方法 | |
WO2007111311A1 (ja) | 受信装置 | |
JP3606450B2 (ja) | ダイバーシティ受信機及び直交周波数分割多重信号受信方法 | |
JP3798703B2 (ja) | ダイバーシティ受信機 | |
JP2021093615A (ja) | 無線通信装置および受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080509 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |