JP4644823B2 - 自動利得制御回路 - Google Patents
自動利得制御回路 Download PDFInfo
- Publication number
- JP4644823B2 JP4644823B2 JP2007079263A JP2007079263A JP4644823B2 JP 4644823 B2 JP4644823 B2 JP 4644823B2 JP 2007079263 A JP2007079263 A JP 2007079263A JP 2007079263 A JP2007079263 A JP 2007079263A JP 4644823 B2 JP4644823 B2 JP 4644823B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- baseband
- received signal
- peak
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Circuits Of Receivers In General (AREA)
Description
図において、アンテナ11に受信する無線信号は、LNA(低雑音増幅器)12、MIX(中間周波数変換器)13を介して中間周波数信号に変換された後にIFA(中間周波数増幅器)14で増幅され、直交検波器15で直交検波により水平成分のベースバンドI信号および直交成分のベースバンドQ信号に変換される。このベースバンドI信号およびベースバンドQ信号は、A/D(アナログ/ディジタル)変換器16−1,16−2でそれぞれディジタル信号に変換して復調部17に入力され、同期処理、復調処理、誤り訂正処理などが行われる。一方、ディジタル信号に変換されたベースバンドI信号およびベースバンドQ信号は分岐してAGC(自動利得制御)回路18に入力され、平均化部180で受信信号パワーの平均値を算出し、制御部186でこの平均受信信号パワーが一定になるようにLNA12およびIFA14の利得を制御する自動利得制御が行われる。
図において、ベースバンドI信号は、絶対値演算部181−1および二乗演算部182−1を介して、ベースバンドQ信号は、絶対値演算部181−2および二乗演算部182−2を介して、それぞれの信号パワー|I2 |,|Q2 |が算出され、さらに加算部183を介して受信信号パワー|I2 +Q2 |が算出される。この受信信号パワーは、累積加算部184および除算部185を介して受信信号パワーの平均値が算出される。以上の構成からなる平均化部180で算出された平均受信信号パワーは制御部186に入力され、制御部186は平均受信信号パワーが一定になるようにLNA12およびIFA14の利得を制御する制御信号を出力する。
西村芳一、「無線によるデータ変復調技術」、CQ出版、ISBN:4-7898-3349-6
図1は、本発明のAGC回路の第1の実施形態を示す。ここに示すディジタル無線受信装置のLNA(低雑音増幅器)12、MIX(中間周波数変換器)13、IFA(中間周波数増幅器)14、直交検波器15、A/D(アナログ/ディジタル)変換器16−1,16−2および復調部17は、図9に示す従来のものと同様の機能を有する。
図2は、第1の実施形態のAGC回路20Aにおける平均化部200の第1の構成例を示す。
図3は、第1の実施形態のAGC回路20Aにおける平均化部200の第2の構成例を示す。
図4は、第1の実施形態のAGC回路20Aにおける平均化部200の第3の構成例を示す。本実施形態の特徴は、平均化部200に、ベースバンドI信号のピーク発生周期(周波数誤差)を検出するための周波数誤差検出器206を備えるところにある。したがって、第2の構成例と異なり、周波数誤差検出中もベースバンドQ信号に対応するA/D変換器16−2の動作を停止させることができる。その他の動作および作用・効果は第2の構成例と同様である。また、周波数誤差検出器206で検出された周波数誤差情報により受信データの周波数補正制御(AFC)を行う周波数補正回路207を備えてもよい。
図5は、本発明のAGC回路の第2の実施形態を示す。本実施形態のAGC回路20Bは、平均化部200に入力するベースバンドI信号またはベースバンドQ信号を選択する選択回路220を備えたことを特徴とする。なお、選択回路220で選択されたベースバンドI信号またはベースバンドQ信号を入力する平均化部200の構成は、図2〜図4に示す第1の実施形態のAGC回路20Aの平均化部200の各構成例が対応し、制御部210は次の制御動作を除いて第1の実施形態と同様である。
図6は、第2の実施形態のAGC回路20Bにおける選択回路220の構成例を示す。 図6(1) に示す選択回路220は、ベースバンドI信号およびベースバンドQ信号を同時に入力し、各サンプルデータごとに受信レベルを比較して大小を判定し、所定のサンプル数で「大」と判定されたサンプル数が大きい方の受信データを選択する構成である。
図7は、本発明のAGC回路の第3の実施形態を示す。第2の実施形態のAGC回路20Bは、受信レベルを比較してベースバンドI信号またはベースバンドQ信号の一方を選択して平均受信信号パワーを算出するとともに、非選択側のA/D変換器の動作を停止させる制御を行う構成であった。本実施形態のAGC回路20Cは、通常はベースバンドI信号またはベースバンドQ信号の一方のベースバンド信号のピーク値を検出し、その一方のベースバンド信号の最小値発生周期で他方のベースバンド信号のピーク値を検出し、各ピーク値から平均受信信号パワーを算出するとともに、一方のベースバンド信号のピーク発生周期で他方のベースバンド信号に対応するA/D変換器の動作を停止させる制御を行うことを特徴とする。
図1,図5,図7に示すAGC回路の各実施形態で、周波数誤差検出によるピーク発生周期を利用する構成において、制御部210に、MIX(中間周波数変換器)13のクロック周波数を制御する機能を付加し、受信信号の周波数誤差が小さい場合にMIX13で使用するクロック周波数を切り換えるようにしてもよい。これにより、周波数誤差が非常に小さい場合にピーク検出を容易にすることができる。
12 LNA(低雑音増幅器)
13 MIX(中間周波数変換器)
14 IFA(中間周波数増幅器)
15 直交検波器
16−1,16−2 A/D(アナログ/ディジタル)変換器
17 復調部
171 周波数誤差検出部
18,20A,20B,20C AGC(自動利得制御)回路
200,230 平均化部
201 ピーク検出部
202 絶対値演算部
203 二乗演算部
204 累積加算部
205 除算部
206 周波数誤差検出部
207 周波数補正回路
210,250 制御部
220,240 選択回路
Claims (9)
- 利得の制御が可能な増幅器を介して受信信号を入力する直交検波器でベースバンドI信号およびベースバンドQ信号に変換し、2系統のA/D変換器を介してそれぞれディジタル信号に変換して復調部に入力するディジタル無線受信装置に備えられ、前記ディジタル信号に変換されたベースバンドI信号およびベースバンドQ信号から受信信号パワーの平均値を算出し、その平均受信信号パワーが一定になるように前記増幅器の利得を制御する自動利得制御回路において、
前記ベースバンドI信号またはベースバンドQ信号の一方を入力し、その平均受信信号パワーを算出する平均化部と、
前記平均化部で算出された平均受信信号パワーが一定になるように前記増幅器の利得を制御するとともに、前記平均受信信号パワーが一定になるように前記増幅器の利得を制御している間だけ、前記平均化部に入力しない他方のベースバンド信号に対応するA/D変換器の動作を停止させる制御を行う制御部と
を備えたことを特徴とする自動利得制御回路。 - 利得の制御が可能な増幅器を介して受信信号を入力する直交検波器でベースバンドI信号およびベースバンドQ信号に変換し、2系統のA/D変換器を介してそれぞれディジタル信号に変換して復調部に入力するディジタル無線受信装置に備えられ、前記ディジタル信号に変換されたベースバンドI信号およびベースバンドQ信号から受信信号パワーの平均値を算出し、その平均受信信号パワーが一定になるように前記増幅器の利得を制御する自動利得制御回路において、
前記ディジタル信号に変換されたベースバンドI信号およびベースバンドQ信号を入力し、その一方のベースバンド信号を選択する選択回路と、
前記選択回路で選択された一方のベースバンド信号を入力し、その平均受信信号パワーを算出する平均化部と、
前記平均化部で算出された平均受信信号パワーが一定になるように前記増幅器の利得を制御するとともに、前記平均受信信号パワーが一定になるように前記増幅器の利得を制御している間だけ、前記選択回路で選択されなかった他方のベースバンド信号に対応するA/D変換器の動作を停止させる制御を行う制御部と
を備えたことを特徴とする自動利得制御回路。 - 請求項1または請求項2に記載の自動利得制御回路において、
前記平均化部は、外部から設定されるサンプル数に応じたピーク検出周期で、入力する一方のベースバンド信号のピーク値を検出し、そのピーク値から平均受信信号パワーを算出する構成である
ことを特徴とする自動利得制御回路。 - 請求項1または請求項2に記載の自動利得制御回路において、
前記平均化部は、前記復調部の周波数誤差検出器から入力する周波数誤差情報に対応するピーク発生周期で、入力する一方のベースバンド信号のピーク値を検出し、そのピーク値から平均受信信号パワーを算出する構成である
ことを特徴とする自動利得制御回路。 - 請求項1または請求項2に記載の自動利得制御回路において、
前記平均化部は、入力する一方のベースバンド信号から周波数誤差を検出する周波数誤差検出部を備え、その周波数誤差情報に対応するピーク発生周期で、入力する一方のベースバンド信号のピーク値を検出し、そのピーク値から平均受信信号パワーを算出する構成である
ことを特徴とする自動利得制御回路。 - 請求項2に記載の自動利得制御回路において、
前記選択回路は、前記ベースバンドI信号およびベースバンドQ信号を同時に入力し、各サンプルデータごとに受信レベルの大小を判定して所定のサンプル数で「大」と判定されたサンプル数が大きい方、あるいは所定数のサンプルデータの受信レベルの総和を比較して受信レベルの総和の大きい方、あるいは所定数のサンプルデータの受信レベルの最大値を比較して受信レベルの最大値の大きい方、あるいは所定数のサンプルデータの受信レベルの平均値を比較して受信レベルの平均値の大きい方のベースバンド信号を選択する構成である
ことを特徴とする自動利得制御回路。 - 請求項2に記載の自動利得制御回路において、
前記選択回路は、前記ベースバンドI信号およびベースバンドQ信号を所定数のサンプルずつ交互に入力して所定数のサンプルデータの受信レベルを交互に計測し、それぞれの総和を比較して受信レベルの総和の大きい方、あるいはそれぞれの最大値を比較して受信レベルの最大値の大きい方、あるいはそれぞれの平均値を比較して受信レベルの平均値の大きい方のベースバンド信号を選択する構成である
ことを特徴とする自動利得制御回路。 - 利得の制御が可能な増幅器を介して受信信号を入力する直交検波器でベースバンドI信号およびベースバンドQ信号に変換し、2系統のA/D変換器を介してそれぞれディジタル信号に変換して復調部に入力するディジタル無線受信装置に備えられ、前記ディジタル信号に変換されたベースバンドI信号およびベースバンドQ信号から受信信号パワーの平均値を算出し、その平均受信信号パワーが一定になるように前記増幅器の利得を制御する自動利得制御回路において、
前記ディジタル信号に変換されたベースバンドI信号およびベースバンドQ信号のうち一方のベースバンド信号を入力し、その周波数誤差情報に対応するピーク発生周期および最小値発生周期を出力する周波数誤差検出部と、
前記ディジタル信号に変換されたベースバンドI信号およびベースバンドQ信号を入力し、前記周波数誤差検出部から前記最小値発生周期を入力し、前記最小値発生周期のタイミング以外で前記一方のベースバンド信号を出力し、前記最小値発生周期のタイミングで他方のベースバンド信号を出力する選択回路と、
前記選択回路を介して前記一方のベースバンド信号または前記他方のベースバンド信号を入力し、前記周波数誤差検出部から前記ピーク発生周期および最小値発生周期を入力し、前記ピーク発生周期で前記一方のベースバンド信号のピーク値を検出し、前記最小値発生周期で前記他方のベースバンド信号のピーク値を検出し、それらのピーク値から平均受信信号パワーを算出する平均化部と、
前記平均化部から前記平均受信信号パワーを入力し、前記周波数誤差検出部から前記ピーク発生周期を入力し、前記平均受信信号パワーが一定になるように前記増幅器の利得を制御するとともに、前記平均受信信号パワーが一定になるように前記増幅器の利得を制御している間でかつ前記ピーク発生周期ごとに前記他方のベースバンド信号に対応するA/D変換器の動作を停止させる制御を行う制御部と
を備えたことを特徴とする自動利得制御回路。 - 請求項4または請求項5または請求項8に記載の自動利得制御回路において、
前記ディジタル無線受信装置は、前記受信信号を中間周波数信号に変換する中間周波数変換器を含み、
前記制御部は、前記中間周波数変換器のクロック周波数を制御する機能を付加し、受信信号の周波数誤差が小さい場合に中間周波数変換器で使用するクロック周波数を切り換える構成である
ことを特徴とする自動利得制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007079263A JP4644823B2 (ja) | 2007-03-26 | 2007-03-26 | 自動利得制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007079263A JP4644823B2 (ja) | 2007-03-26 | 2007-03-26 | 自動利得制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008244594A JP2008244594A (ja) | 2008-10-09 |
JP4644823B2 true JP4644823B2 (ja) | 2011-03-09 |
Family
ID=39915429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007079263A Active JP4644823B2 (ja) | 2007-03-26 | 2007-03-26 | 自動利得制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4644823B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5086193B2 (ja) * | 2008-07-08 | 2012-11-28 | 株式会社日立国際電気 | デジタル無線の受信装置 |
US8513607B2 (en) * | 2011-04-12 | 2013-08-20 | Texas Instruments Incorporated | Analog baseband circuit for a terahertz phased array system |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269831A (ja) * | 1999-03-17 | 2000-09-29 | Sharp Corp | 送信電力制御方式無線機端末 |
JP2002290261A (ja) * | 2001-03-23 | 2002-10-04 | Toshiba Corp | 情報処理装置、クロック制御方法 |
JP2003008676A (ja) * | 2001-06-25 | 2003-01-10 | Sony Corp | 自動利得制御回路およびその方法、並びにそれらを用いた復調装置 |
JP2005117394A (ja) * | 2003-10-08 | 2005-04-28 | Ricoh Co Ltd | 無線通信システムの自動利得制御回路 |
JP2005333467A (ja) * | 2004-05-20 | 2005-12-02 | Sony Corp | 無線受信装置 |
-
2007
- 2007-03-26 JP JP2007079263A patent/JP4644823B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269831A (ja) * | 1999-03-17 | 2000-09-29 | Sharp Corp | 送信電力制御方式無線機端末 |
JP2002290261A (ja) * | 2001-03-23 | 2002-10-04 | Toshiba Corp | 情報処理装置、クロック制御方法 |
JP2003008676A (ja) * | 2001-06-25 | 2003-01-10 | Sony Corp | 自動利得制御回路およびその方法、並びにそれらを用いた復調装置 |
JP2005117394A (ja) * | 2003-10-08 | 2005-04-28 | Ricoh Co Ltd | 無線通信システムの自動利得制御回路 |
JP2005333467A (ja) * | 2004-05-20 | 2005-12-02 | Sony Corp | 無線受信装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2008244594A (ja) | 2008-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7245894B2 (en) | Radio receiver and radio signal processing method with controlling gain | |
US20060017602A1 (en) | Mobile radio receiver with hybrid gain setting and method for gain setting | |
US20060077080A1 (en) | Automatic gain control adaptive for plural modulation schemes | |
JP5615203B2 (ja) | 自動利得制御装置 | |
US9831902B2 (en) | Bluetooth smart signal receiving method and device using improved automatic gain control | |
US7693242B2 (en) | DC offset correction for constant envelope signals | |
JP2005348137A (ja) | 無線受信装置およびアンテナ選択方法 | |
JP3715606B2 (ja) | 無線通信機及びその制御方法 | |
EP1515428B1 (en) | Automatic gain control method for radio communication mobile station | |
JP4644823B2 (ja) | 自動利得制御回路 | |
US8582702B2 (en) | Electronic device for receiving a radio-frequency signal | |
JP4422116B2 (ja) | Agc制御方法及びagc回路 | |
JPH09307380A (ja) | Agc機能を備えた無線通信装置 | |
JP2009060178A (ja) | ダイバーシティ装置 | |
JP4588585B2 (ja) | 無線通信機の受信電界強度信号測定回路。 | |
JP4186304B2 (ja) | ディジタル復調装置 | |
JP4037853B2 (ja) | ダイバーシチ受信装置及びダイバーシチ受信装置における受信方法 | |
JP5360227B2 (ja) | 受信装置及び利得制御方法 | |
JP2002204185A (ja) | 直接シーケンス拡散スペクトラム受信器の自動利得制御回路及び方法 | |
KR20090068676A (ko) | 안테나 다이버시티 수신기 | |
JP2011188268A (ja) | 受信装置 | |
JP4812854B2 (ja) | 受信機 | |
JP6497045B2 (ja) | 受信装置 | |
JP5217968B2 (ja) | 送信装置 | |
JP4942674B2 (ja) | 受信装置および受信制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4644823 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |