JP4124566B2 - 負荷を切り換えるための回路装置 - Google Patents

Description

【０００１】
従来の技術
本発明は、請求項１の上位概念に記載の負荷を切り換えるための回路装置から出発している。
【０００２】
例えば自動車の領域において安全性に重要な負荷を切り換える際に、スイッチの欠陥に基づいた臨界作動状態は絶対に回避されるべきである。それ故に、この種の負荷を切り換えるために通例、２つの独立した、直列接続された半導体スイッチを有する回路装置が使用され、このようにしてある程度の冗長性があるようになっている。この公知の構想では、スイッチの一方が負荷を切り換えるために用いられ、一方別のスイッチは「非常時遮断器」として機能する。「非常時遮断器」は負荷を切り換えるスイッチの機能性を監視する。ここでは「非常時遮断器」の機能性を監視するようにはなっていない。
【０００３】
本発明によれば、少なくとも２つの直列接続されている、それぞれ論理回路を介して制御可能であるＭＯＳ−ＦＥＴ出力段を有する回路であって、２つのＭＯＳＦＥＴ出力段の相互監視が実現されており、その結果２つのＭＯＳＦＥＴ出力段の一方に短絡が生じた場合、負荷のスイッチオンが妨げられるようにした回路装置が提案される。
【０００４】
本発明の利点
ここで取り上げられる回路装置では後置接続されているＭＯＳＦＥＴ出力段の電圧供給は第１のＭＯＳＦＥＴ出力段を介して行われるので、後置接続されているＭＯＳＦＥＴ出力段の短絡は小さなテスト電流の供給の際にこの出力段の給電電圧を監視することによって簡単に実現される。さらに本発明によれば、スイッチオン信号（ＩＮＰＵＴ）によって活性化されかつ後置接続されているＭＯＳＦＥＴ出力段の給電電圧が所定の値を下回ったとき、第１のＭＯＳＦＥＴ出力段のスイッチオンを妨げる手段が設けられている。
【０００５】
第１のＭＯＳＦＥＴ出力段の短絡が存在するかどうかの検査のために、本発明の回路装置は２つのＭＯＳＦＥＴ出力段の論理回路の間に接続線路を有しており、この線路を介して、入力電圧が後置接続されているＭＯＳＦＥＴ出力段の論理回路に加えられる。そこで第１のＭＯＳＦＥＴ出力段がＩＮＰＵＴ信号に基づいてスイッチオンされると、この入力電圧は規定通り変化する。第１のＭＯＳＦＥＴ出力段に短絡が生じていると、後置接続されているＭＯＳＦＥＴＳＴ段に対する十分な給電電圧は存在しているが、後置接続されているＭＯＳＦＥＴＳＴ段のシステム論理部に加わる入力電圧は正常状態を定めている入力電圧とは異なっている。これにより障害発生は簡単に検出されかつ後置接続されているＭＯＳＦＥＴＳＴ段、ひいては負荷のスイッチオンが妨げられる。
【０００６】
本発明の回路構想によれば、２つのＭＯＳＦＥＴ出力段の機能性の並列な監視が可能である。負荷のスイッチオンは２つのＭＯＳＦＥＴ出力段の一方の欠陥で既に妨げられるので、後置接続されている負荷の臨界作動状態は確実に回避される。
【０００７】
本発明の回路装置の有利な形態において、第１のＭＯＳＦＥＴ出力段の短絡に対して付加的に、所属のシステム論理部の同時の障害発生も考慮されかつこの場合にも、負荷のスイッチオンが妨げられる。このために本発明の回路装置ないし第１のＭＯＳＦＥＴ出力段のシステム論理部は入力電圧のタイミング制御のための手段を含んでいる。後置接続されているＭＯＳＦＥＴ出力段のシステム論理部を用いて、入力電圧の信号中のスイッチング側縁が検出されかつこのスイッチング側縁が存在しないとき、負荷が遮断されるようにする。すなわちここで入力信号のタイミング評価によって第１のＭＯＳＦＥＴ出力段のシステム論理部の機能性も検査される。
【０００８】
図面
そこで、負荷の切換のための本発明の回路装置の上述した個々の機能を回路技術的に実現するための種々の可能性がある。本発明の特別有利な実施例は図面に示されておりかつ以下の記述において詳細に説明する。その際
図１は、本発明の回路装置の機能構成を示し、
図２は、後置接続されているＭＯＳＦＥＴ出力段の監視のために用いられる回路部分の実施例を示し、
図３は、第１のＭＯＳＦＥＴ出力段の監視のために用いられる回路部分の実施例を示し、
図４は、第１のＭＯＳＦＥＴ出力段のシステム論理部の機能性の監視のための、図２に図示の回路部分の拡張を示しかつ
図５は、図３に図示の回路部分の相応の拡張を示す。
【０００９】
実施例の説明
図１には、負荷を切り換えるための本発明の回路装置の基本的な構成が示されている。この回路装置は、２つの直列に接続されたＭＯＳＦＥＴ出力段１および２を含んでおり、これらはそれぞれ論理回路３および４を介して制御可能である。ＭＯＳＦＥＴ出力段１および２、ひいては後置接続されている負荷６のスイッチオン／スイッチオフもトリガするスイッチオン信号（ＩＮＰＵＴ）５は第１のＭＯＳＦＥＴ出力段１に供給される。後置接続されているＭＯＳＦＥＴ出力段２の電圧供給は第１のＭＯＳＦＥＴ出力段１を介して行われるが、第１のＭＯＳＦＥＴ出力段１がスイッチオンされているときにだけである。
【００１０】
本発明によれば、付加的に、論理回路３および４の間に接続線路７が設けられており、これを介して入力電圧（ＥＮ）が配属されている出力段２の論理回路４に加わる。
【００１１】
図２との関連において、次に、後置接続されているＭＯＳＦＥＴ出力段２の監視について説明する。
【００１２】
ＩＮＰＵＴ信号５によって、まず、ＭＯＳＦＥＴ出力段１に並列接続されているトランジスタ８だけがスイッチオンされ、それは規定の電流を送出する。第１のＭＯＳＦＥＴ出力段１は最初、後置接続されているＭＯＳＦＥＴ出力段２と同じように遮断された状態に留まる。第１のＭＯＳＦＥＴ出力段１が遮断されている間は、フリップフロップ９はリセット状態にあり、すなわち出力ＱＮ＝ハイである。これにより、後置接続されているトランジスタ１０は阻止されておりかつ後置接続されているＭＯＳＦＥＴ出力段２のシステム論理部４に通じている接続線路７は電位ＥＮ＝ローにある。
【００１３】
トランジスタ８から供給される電流は後置接続されているＭＯＳＦＥＴ出力段２および所属のシステム論理部４の定常電流より大きいので、２つのＭＯＳＦＥＴ出力段１および２間の接続線路１１の電位（ＬＯＡＤ１）はアースに対して上昇する。ＬＯＡＤ１は後置接続されているＭＯＳＦＥＴ出力段２の給電電圧を表している。この電位上昇はコンパレータ１２を用いて検出され、その一方の入力側にはこの電位ＬＯＡＤ１が加わり、他方の入力側は比較電圧（Ｖｓ）１３に接続されている。電位ＬＯＡＤ１が比較電圧Ｖｓ１３を上回るとき、コンパレータ１２を介してフリップフロップ９がセットされ、その結果出力側Ｑ＝ＯＫ＝ハイでありかつＭＯＳＦＥＴ出力段１はスイッチオンされる。同時に、フリップフロップ９の出力側ＱＮ＝ローを介してトランジスタ１０が活性化され、その結果入力電圧ＥＮ＝ハイになる。ＭＯＳＦＥＴ出力段１がスイッチオンされておりかつ同時に入力電圧ＥＮ＝ハイであるとき、後置接続されているＭＯＳＦＥＴ出力段２もスイッチオンされる。
【００１４】
障害発生時、すなわち後置接続されているＭＯＳＦＥＴ出力段２に短絡が発生すると、トランジスタ８のスイッチオン後電位ＬＯＡＤ１の上昇は行われない。というのは、この電位は短絡されたＭＯＳＦＥＴ出力段２および後置接続されている負荷６を介してアース電位に保持されるからである。その際トランジスタ８から供給される電流は、それが負荷６に顕著な電圧降下（＞Ｖｓ）を引き起こすことはない程度に低い。電位ＬＯＡＤ１の上昇が検出されないので、フリップフロップ９はリセット状態に留まる。これによりＭＯＳＦＥＴ出力段１も遮断された状態に留まりかつ結果的に後置接続されている負荷６も遮断されたままである。
【００１５】
１４で示されているのはシステム回路部分であり、それは用途に固有の機能およびその他に、例えば過温、負荷短絡、過電圧などに対する保護機能のような種々の保護機能も含んでいる。システム回路部分１４は更に、トランジスタ８およびＭＯＳＦＥＴ出力段１に対する制御信号並びにフリップフロップ９に対するリセット信号を送出する。更に、システム回路部分１４はフリップフロップ９のＯＫ信号を評価する、すなわちＭＯＳＦＥＴ出力段１は、ＯＫ＝ハイであるときだけスイッチオンされる。
【００１６】
次に図３を参照してＭＯＳＦＥＴ出力段１の監視について説明する。
【００１７】
既述したように、後置接続されているＭＯＳＦＥＴ出力段２および所属のシステム論理部４の電圧供給は第１のＭＯＳＦＥＴ出力段１を介して行われる。通常なスイッチオン過程において、すなわちＭＯＳＦＥＴ出力段１が機能している場合、給電電圧ＬＯＡＤ１は、ＭＯＳＦＥＴ出力段１が所属のシステム論理部３と共にＩＮＰＵＴ信号５を介して活性化された瞬間に漸く加わる。この場合、トランジスタ１５は入力電圧ＥＮ＝ハイを介してスイッチオンされる。これにより、ＭＯＳＦＥＴ出力段２もスイッチオンされる。
【００１８】
第１のＭＯＳＦＥＴ出力段１の短絡発生時に、後置接続されているＭＯＳＦＥＴ出力段２には所属のシステム論理部４と共に、入力電圧がロー電位にあるにも拘わらず、電圧が加わっている。この場合、入力電圧がローからハイに移行する前に、トランジスタ１６がスイッチオンされる。これにより、トランジスタ１７がスイッチオンされ、これはトランジスタ１５を阻止する。このようにして、入力電圧ＥＮ＝ハイであるときですら、トランジスタ１５がもはやスイッチオンされることはないので、ＭＯＳＦＥＴ出力段２は遮断された状態に留まる。
【００１９】
そこでトランジスタ１５および１６の同時の応答を妨げるために、ここに図示の回路装置は付加的に、トランジスタ１５と共に活性化されるトランジスタ１８を含んでいるので、その結果トランジスタ１６は、トランジスタ１５がスイッチオンされているときはもはやスイッチオンすることができない。そこでトランジスタ１５および１６の正しいスイッチング順序を保証するために、回路装置はトランジスタ１６に対してＲＣ時限素子の形のスイッチオン遅延を行う。更にトランジスタ１７は常に、トランジスタ１６がスイッチオンされているときだけ活性化され、かつその時トランジスタ１５を阻止する。この関係において重要なのは、トランジスタ１６のスイッチオン遅延度が、障害発生時に常に、トランジスタ１５および１８がその前にスイッチオンされる程に大きいということである。
【００２０】
そこで、ＭＯＳＦＥＴ出力段１および２のスイッチオンフェーズにおいて短絡が発生すると、ＭＯＳＦＥＴ出力段１の短絡は続く遮断過程において検出されかつＭＯＳＦＥＴ出力段２の短絡は次のスイッチオン過程において検出されるので、その時のスイッチオンフェーズの経過終了後、スイッチオンはもはや可能ではない。
【００２１】
上に述べた回路装置の拡張において、第１のＭＯＳＦＥＴ出力段１に対する監視論理部は、ＭＯＳＦＥＴ出力段１の短絡発生が所属の論理回路３が同時に障害を受けている場合でも検出されるように補充されている。つまり、入力電圧もハイ電位であり、その結果配属されているＭＯＳＦＥＴ出力段２がスイッチオンされ、ひいては負荷６が活性化されることになるような障害である。
【００２２】
このような障害発生もカバーするために、図２および図３に図示の回路部分は次のように拡張される。フリップフロップ９の出力側ＱＮおよび後置接続されているトランジスタ１０の間に、ＯＲゲート１９が挿入され、その第２の入力側はクロック信号２０によって制御される。このことは図４に図示されている。これにより、配属されているＭＯＳＦＥＴ出力段２のシステム論理部４に対する入力電圧ＥＮがタイミング制御される。
【００２３】
このタイミング制御される入力電圧ＥＮによって、側トリガされるモノフロップ２１が、図５に示されているように、制御される。モノフロップ２１のスイッチオン時点は、タイミング制御される入力電圧２０のクロック周波数に同調されている。
【００２４】
そこで、ＭＯＳＦＥＴ出力段１のシステム論理部３の障害が存在し、その結果入力電圧が常時ハイ電位にあるとするとき、入力電圧ＥＮの信号中にスイッチング側縁を検出することはできない。この場合、負荷６はモノフロップの時定数の経過後に遮断される。
【００２５】
ここにもう一度要約的にまとめておくが、本発明の回路装置は２つの直列接続されたＭＯＳＦＥＴ出力段の短絡についての相互監視を実現する。後置接続されているＭＯＳＦＥＴ出力段の監視は付加監視の原理に基づいており、その際高抵抗の負荷は正常状態に対応し、一方低抵抗の負荷は後置接続されているＭＯＳＦＥＴ出力段の短絡を信号報知している。第１のＭＯＳＦＥＴ出力段の監視は、入力電圧と後置接続されているＭＯＳＦＥＴ出力段の給電電圧との間の比較に基づいている。
【図面の簡単な説明】
【図１】 本発明の回路装置の略図である。
【図２】 後置接続されているＭＯＳＦＥＴ出力段の監視のために用いられる回路部分の実施例の回路略図である。
【図３】 第１のＭＯＳＦＥＴ出力段の監視のために用いられる回路部分の実施例の回路略図である。
【図４】 第１のＭＯＳＦＥＴ出力段のシステム論理部の機能性の監視のための、図２に図示の回路部分が拡張された実施例の回路略図である。
【図５】 図３に図示の回路部分が拡張された実施例の回路略図である。

Claims (9)

1. スイッチオン信号（ＩＮＰＵＴ−５）に基づいて負荷を切り換えるための回路装置であって、少なくとも２つの直列に接続された、それぞれ論理回路（３，４）を介して制御可能であるＭＯＳＦＥＴ出力段（１，２）を備え、ここで後置接続されているＭＯＳＦＥＴ出力段（２）の電圧供給は第１のＭＯＳＦＥＴ出力段（１）を介して行われる形式のものにおいて、
   少なくとも２つの直列に接続されたＭＯＳＦＥＴ出力段（１，２）を相互に監視するために、前記論理回路（３，４）間に接続線路（７）が設けられており、該接続線路を介して入力電圧（ＥＮ）が後置接続されているＭＯＳＦＥＴ出力段（２）の論理回路（４）に加わり、
   後置接続されているＭＯＳＦＥＴ出力段（２）の欠陥を検出するための手段が設けられており、該手段は後置接続されているＭＯＳＦＥＴ出力段（２）の給電電圧（ＬＯＡＤ１）を監視するための手段（８，９，１２，１３）を有しており、かつ
   第１のＭＯＳＦＥＴ出力段（１）の欠陥を検出するための手段が設けられており、該手段は第１のＭＯＳＦＥＴ出力段（１）がスイッチオン信号（ＩＮＰＵＴ−５）に基づいてスイッチオンされるとき、前記入力電圧（ＥＮ）を変えるための手段（１０）および後置接続されているＭＯＳＦＥＴ出力段をスイッチオンするための手段（１５，１６，１７）を有しており、該後置接続されているＭＯＳＦＥＴ出力段をスイッチオンするための手段（１５，１６，１７）には、前記接続線路（７）とＭＯＳＦＥＴ出力段同士を接続する線路（１１）とに接続されている制御手段（１６，１７）が配属されており、
   後置接続されているＭＯＳＦＥＴ出力段（２）の欠陥を検出する場合：
   前記後置接続されているＭＯＳＦＥＴ出力段（２）の給電電圧（ＬＯＡＤ１）を監視するための手段（８，９，１２，１３）が前記スイッチオン信号（ＩＮＰＵＴ−５）によって活性化されかつ該給電電圧（ＬＯＡＤ１）が所定の値を下回っているとき（後置接続されているＭＯＳＦＥＴ出力段（２）の短絡）、第１のＭＯＳＦＥＴ出力段（１）のスイッチオンを妨げ、
   第１のＭＯＳＦＥＴ出力段（１）の欠陥を検出する場合：
   前記スイッチオン信号の存在が検出される前に前記給電電圧が所定の電位を上回るとき、前記後置接続されているＭＯＳＦＥＴ出力段をスイッチオンするための手段（１５，１６，１７）および前記制御手段（１６，１７）が後置接続されているＭＯＳＦＥＴ出力段（２）のスイッチオンを妨げる
   ことを特徴とする回路装置。
2. 第１のＭＯＳＦＥＴ出力段（１）に配属されている論理回路（３）は入力電圧（ＥＮ）をタイミング制御するための手段を有しておりかつ
   後置接続されているＭＯＳＦＥＴ出力段（２）に配属されている論理回路（４）は入力電圧（ＥＮ）を監視するための手段を有しており、ここで該手段は、入力電圧（ＥＮ）の信号中にスイッチング側縁が検出されないとき、第２のＭＯＳＦＥＴ出力段（２）のスイッチオンを妨げる
   請求項１記載の回路装置。
3. 後置接続されているＭＯＳＦＥＴ出力段（２）の給電電圧（ＬＯＡＤ１）を監視するための手段は：
   第１のＭＯＳＦＥＴ出力段（１）に並列に接続されており、かつ第１のＭＯＳＦＥＴ出力段（１）が最初はまだ遮断されている間に、スイッチオン信号（ＩＮＰＵＴ−５）によってスイッチオンされる第１のトランジスタ（８）と、
   入力側に給電電圧（ＬＯＡＤ１）および比較電圧（Ｖｓ，１３）が加わる演算増幅器（１２）と、
   該演算増幅器（１２）に後置接続されていて、給電電圧（ＬＯＡＤ１）が比較電圧（Ｖｓ，１３）を下回るとき、第１のＭＯＳＦＥＴ出力段（１）をスイッチオンするフリップフロップ（９）と
   を有している
   請求項１または２記載の回路装置。
4. 入力電圧（ＥＮ）は、第１のＭＯＳＦＥＴ出力段（１）がフリップフロップ（９）を介してスイッチオンされるとき、フリップフロップ（９）を介して変化される
   請求項３記載の回路装置。
5. 後置接続されているＭＯＳＦＥＴ出力段（２）に第２のトランジスタ（１５）が前置接続されており、該第２のトランジスタは給電電圧（ＬＯＡＤ１）と入力電圧（ＥＮ）との間に接続されているので、後置接続されているＭＯＳＦＥＴ出力段（２）は、入力電圧（ＥＮ）も給電電圧（ＬＯＡＤ１）もそれぞれ所定の電位を上回るとき、スイッチオンされる
   請求項３または４記載の回路装置。
6. 後置接続されているＭＯＳＦＥＴ出力段（２）に第３のトランジスタ（１６）が前置接続されており、該第３のトランジスタは、給電電圧（ＬＯＡＤ１）が所定の電位を上回っているが、入力電圧（ＥＮ）が所定の電位より下方にあるとき、ＭＯＳＦＥＴ出力段（２）のスイッチオンを妨げる
   請求項５記載の回路装置。
7. 前記第２のトランジスタおよび第３のトランジスタ（１５，１６）の同時の活性化を妨げる手段が設けられている
   請求項６記載の回路装置。
8. 入力電圧（ＥＮ）をタイミング制御するための手段として、フリップフロップ（９）に後置接続されているＯＲゲート（１９）が用いられ、該ＯＲゲートの第２の入力側はクロック信号（２０）によって制御され、かつ入力電圧（ＥＮ）を監視するための手段は側縁トリガされるモノフロップ（２１）を有しており、該モノフロップのスイッチオン時点はクロック信号（２０）のクロック周波数に同調されている
   請求項３から７までのいずれか１項記載の回路装置。
9. 自動車の領域における安全性に重要な負荷を切り換えるために使用される
   請求項１から８までのいずれか１項記載の回路装置の使用。

Images